JP5737044B2 - 回路のレイアウト装置,処理方法およびプログラム - Google Patents
回路のレイアウト装置,処理方法およびプログラム Download PDFInfo
- Publication number
- JP5737044B2 JP5737044B2 JP2011170640A JP2011170640A JP5737044B2 JP 5737044 B2 JP5737044 B2 JP 5737044B2 JP 2011170640 A JP2011170640 A JP 2011170640A JP 2011170640 A JP2011170640 A JP 2011170640A JP 5737044 B2 JP5737044 B2 JP 5737044B2
- Authority
- JP
- Japan
- Prior art keywords
- mesh
- region
- circuit
- density
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
(a)EOEは,通常の密度の上下限でも発生する恐れがあるが,密度の上下限をより厳しく設定すると,ダミー配線を無理に詰め込むことになり,ダミー配線数の増加や配線形状の複雑化が生じ,データサイズが増大してしまう。
(b)本来の配線にダミー配線が近接する状態が生じるため,遅延などが変化してしまい,回路性能に影響を及ぼすことがある。
(c)手動操作によってダミー配線を強引に挿入して密度の均一化を行うと,ダミー配線が不規則に並ぶことになるため,データ量が膨大なものとなり,処理負荷が非常に大きなものになってしまう。
・ メッシュ領域の密度と周辺領域の密度の密度差が閾値以上である。
・ メッシュ領域の密度または周辺領域の密度が,低密度の閾値以下である。
・ メッシュ領域の密度または周辺領域の密度が,高密度の閾値以上である。
・ 実際にCMPを行うことなく,回路の配線パターンおよびTEGなどのテスト情報にもとづいて,回路内でEOEが発生する可能性がある箇所を抽出することができる。
・ 抽出されたEOEが発生しやすい箇所に対して局所的にパターン修正を行うことができるため,処理負荷やデータサイズの増大を招くことなく,効率的にダミー配線の挿入を行うことができる。
11 回路情報取得部
12 メッシュ情報生成部
13 エラー抽出部
14 エラー情報記憶部
15 エラー情報ソート部
16 エラー修正部
Claims (5)
- 回路のレイアウト装置において,
被研磨対象となる回路の配線パターンを含む回路情報を取得する回路情報取得部と,
前記回路をある単位領域でメッシュ状に区切り,区切られた各メッシュ領域について,該メッシュ領域の配線密度と該メッシュ領域の各辺に隣接する複数の単位領域の広さを持つ周辺領域各々における配線密度とを示すメッシュ情報を生成するメッシュ情報生成部と,
前記回路のメッシュ領域ごとに,前記メッシュ領域のメッシュ情報をもとに,該メッシュ領域の配線密度と各周辺領域の配線密度との関係が,過研磨が発生する条件を示す発生条件に該当するかを判定し,前記発生条件に該当するメッシュ領域をエラーとして抽出するエラー抽出部とを備える
ことを特徴とする回路のレイアウト装置。 - 前記エラー抽出部によって抽出されたメッシュ領域に対するエラー情報を記憶するエラー情報記憶部と,
前記エラー情報をもとに,前記発生条件に該当するメッシュ領域に対して,ダミー配線を用いた配線パターンの修正を行うエラー修正部を備える
ことを特徴とする請求項1に記載の回路のレイアウト装置。 - 前記エラー情報記憶部に記憶されたエラー情報を,前記メッシュ領域の配線密度と該メッシュ領域に隣接する周辺領域の配線密度との密度差をもとにソートするエラー情報ソート部を備えて,
前記エラー修正部は,前記ソートされたエラー情報の前記密度差が大きいメッシュ領域に対するパターン修正を行う
ことを特徴とする請求項2に記載の回路のレイアウト装置。 - 回路のレイアウトのために,コンピュータが,
被研磨対象となる回路の配線パターンを含む回路情報を取得し,
前記回路をある単位領域でメッシュ状に区切り,区切られた各メッシュ領域について,該メッシュ領域の配線密度と該メッシュ領域の各辺に隣接する複数の単位領域の広さを持つ周辺領域各々における配線密度とを示すメッシュ情報を生成し,
前記回路のメッシュ領域ごとに,該メッシュ領域のメッシュ情報をもとに,該メッシュ領域の配線密度と各周辺領域の配線密度との関係が,過研磨が発生する条件を示す発生条件に該当するかを判定し,前記発生条件に該当するメッシュ領域をエラーとして抽出する
ことを特徴とする回路のレイアウト処理方法。 - コンピュータに,
被研磨対象となる回路の配線パターンを含む回路情報を取得する処理と,
前記回路をある単位領域でメッシュ状に区切り,区切られた各メッシュ領域について,該メッシュ領域の配線密度と該メッシュ領域の各辺に隣接する複数の単位領域の広さを持つ周辺領域各々における配線密度とを示すメッシュ情報を生成する処理と,
前記回路のメッシュ領域ごとに,該メッシュ領域のメッシュ情報をもとに,該メッシュ領域の配線密度と各周辺領域の配線密度との関係が,過研磨が発生する条件を示す発生条件に該当するかを判定し,前記発生条件に該当するメッシュ領域をエラーとして抽出する処理とを,実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011170640A JP5737044B2 (ja) | 2011-08-04 | 2011-08-04 | 回路のレイアウト装置,処理方法およびプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011170640A JP5737044B2 (ja) | 2011-08-04 | 2011-08-04 | 回路のレイアウト装置,処理方法およびプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013037413A JP2013037413A (ja) | 2013-02-21 |
JP5737044B2 true JP5737044B2 (ja) | 2015-06-17 |
Family
ID=47887000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011170640A Expired - Fee Related JP5737044B2 (ja) | 2011-08-04 | 2011-08-04 | 回路のレイアウト装置,処理方法およびプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5737044B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10747937B2 (en) | 2018-01-31 | 2020-08-18 | Samsung Electronics Co., Ltd. | Method for layout design and semiconductor device manufactured based on the same |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6115366B2 (ja) * | 2013-07-12 | 2017-04-19 | 富士通株式会社 | 予測装置、予測プログラム及び予測方法 |
JP7146751B2 (ja) * | 2017-06-22 | 2022-10-04 | 株式会社半導体エネルギー研究所 | レイアウト設計システム及びレイアウト設計方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5504693B2 (ja) * | 2009-05-20 | 2014-05-28 | ソニー株式会社 | 半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム |
-
2011
- 2011-08-04 JP JP2011170640A patent/JP5737044B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10747937B2 (en) | 2018-01-31 | 2020-08-18 | Samsung Electronics Co., Ltd. | Method for layout design and semiconductor device manufactured based on the same |
US11010533B2 (en) | 2018-01-31 | 2021-05-18 | Samsung Electronics Co., Ltd. | Method for layout design and semiconductor device manufactured based on the same |
Also Published As
Publication number | Publication date |
---|---|
JP2013037413A (ja) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9026953B2 (en) | Compression method and system for use with multi-patterning | |
US8104008B2 (en) | Layout design apparatus, layout design method, and computer product | |
US8490031B2 (en) | Method, apparatus and program for adjusting feature dimensions to compensate for planarizing effects in the generation of mask data and manufacturing semiconductor device | |
JP2010079896A (ja) | 集積回路設計中の製造の影響の高速シミュレーションを行なうための装置、方法及びコンピュータ・プログラム | |
JP5737044B2 (ja) | 回路のレイアウト装置,処理方法およびプログラム | |
CN107291966B (zh) | 化学机械抛光仿真的方法和装置 | |
JP4345804B2 (ja) | マスクパターン補正プログラムおよびマスクパターン補正システム | |
US8082536B2 (en) | Semiconductor integrated circuit manufacturing process evaluation method | |
JP6324393B2 (ja) | コンピュータグラフィックスのポリゴンリダクションを最適化する方法 | |
CN107153719B (zh) | 一种冗余金属填充方法的方法及系统 | |
US8627243B1 (en) | Methods for optimizing conductor patterns for ECP and CMP in semiconductor processing | |
JP2008021001A (ja) | パターン修正装置、パターン最適化装置及び集積回路設計装置 | |
US8078994B2 (en) | Method of designing semiconductor device including density verification | |
US8499259B2 (en) | Polishing estimation/evaluation device, overpolishing condition calculation device, and computer-readable non-transitory medium thereof | |
US20230177248A1 (en) | Topological simulation of layout design | |
US9632498B2 (en) | Systems and methods of compensating for filling material losses in electroplating processes | |
US10331837B1 (en) | Device graphics rendering for electronic designs | |
US9435643B2 (en) | Presumably defective portion decision apparatus, presumably defective portion decision method, fabrication method for semiconductor device and program | |
JP5239970B2 (ja) | リーク電流算出プログラム、リーク電流算出装置及びリーク電流算出方法 | |
JP5365091B2 (ja) | メッキ厚算出プログラム、メッキ厚算出装置およびメッキ厚算出方法 | |
JP5609302B2 (ja) | 接触定義装置、接触定義プログラム及び接触定義方法 | |
JP5692522B2 (ja) | 偏在率算出方法、半導体装置の製造方法及びプログラム | |
JP2010140276A (ja) | 研磨予測評価装置、研磨予測評価方法、研磨予測評価プログラム | |
JP2008070528A (ja) | パターンデータの処理システム、パターンデータの処理方法、及びパターンデータの処理プログラム | |
JP6115366B2 (ja) | 予測装置、予測プログラム及び予測方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150218 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150324 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150406 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5737044 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |