JPH1174235A - 研磨シミュレーション - Google Patents

研磨シミュレーション

Info

Publication number
JPH1174235A
JPH1174235A JP9233520A JP23352097A JPH1174235A JP H1174235 A JPH1174235 A JP H1174235A JP 9233520 A JP9233520 A JP 9233520A JP 23352097 A JP23352097 A JP 23352097A JP H1174235 A JPH1174235 A JP H1174235A
Authority
JP
Japan
Prior art keywords
polishing
substrate
distribution
height
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9233520A
Other languages
English (en)
Inventor
Hiroshi Takahashi
洋 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP9233520A priority Critical patent/JPH1174235A/ja
Priority to KR1019980035166A priority patent/KR19990023982A/ko
Priority to US09/143,052 priority patent/US6337271B1/en
Publication of JPH1174235A publication Critical patent/JPH1174235A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/02Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation according to the instantaneous size and required size of the workpiece acted upon, the measuring or gauging being continuous or intermittent
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/04Lapping machines or devices; Accessories designed for working plane surfaces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B49/00Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation
    • B24B49/16Measuring or gauging equipment for controlling the feed movement of the grinding tool or work; Arrangements of indicating or measuring equipment, e.g. for indicating the start of the grinding operation taking regard of the load

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Grinding And Polishing Of Tertiary Curved Surfaces And Surfaces With Complex Shapes (AREA)

Abstract

(57)【要約】 【課題】 研磨の進行にしたがって基板の段差形状が変
化するので、研磨シミュレーションでは研磨レートパラ
メータを更新しつつ計算を行う必要があるため、膨大な
計算時間を要し、複雑な凹凸形状を有する基板の解析が
困難であった。 【解決手段】 基板11上の凹凸を研磨によって平坦化
する際に、基板11の凸部12による研磨クロス21の
変形形状が円錐台Tc状になると仮定してこの研磨クロ
ス21の変形量を求め、その研磨クロスの変形量に基づ
き研磨圧力の分布を求め、さらにその研磨圧力の分布か
ら一定時間後の研磨量の分布を求め、そして一定時間後
の研磨量の分布から基板の高さ分布を求め、その基板の
高さ分布から基板の段差を求める式を与える研磨シミュ
レーションである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、研磨シミュレーシ
ョンに関し、詳しくは半導体基板上に形成された凹凸を
平坦化する際の研磨シミュレーションに関する。
【0002】
【従来の技術】半導体装置の基板表面の段差平坦化技術
として化学的機械研磨(以下CMPという)は一般的に
なりつつあるが、平坦化過程のメカニズムの解析は論じ
始められたばかりである。特にCMPによる平坦化加工
ではパターン密度依存性が顕著に認められ、事前の加工
による平坦化形状の評価を行わなければ、そのパターン
+ として成立可能か否かが判らない状況にある。
【0003】この予測のために、これまで行われてきた
方法は、基板の段差形状が研磨クロスに与えるストレス
変形の分布を有限要素法によって計算し、この分布を基
にして各点の研磨レートを予測するものである。例え
ば、VMIC Conference (USA),ISMIC-104/95/0464(1995)
Y.Hayashide,et.al.に開示されている方法、VMIC Confe
rence (USA),ISMIC-104/95/0447(1995) H.Ohtani,et.a
l. に開示されている方法がある。
【0004】
【発明が解決しようとする課題】しかしながら、研磨の
進行にともない、段差形状は変化するため、ストレス分
布も同様に変化する。このため、研磨レートパラメータ
の変更を行わなければならない。この方法では、ストレ
ス分布の計算を各ステップごとに行う必要があるため、
膨大な計算時間を要し、様々なテストエレメントグルー
プ(TEG)パターンが存在しうるような複雑な凹凸形
状を有する基板においては解析が非常に困難になってい
る。
【0005】
【課題を解決するための手段】本発明は、上記課題を解
決するためになされた研磨シミュレーションであり、こ
の研磨シミュレーションは、基板上の凹凸を研磨によっ
て平坦化する際に、基板の凸部による研磨クロスの変形
形状が円錐台状になると仮定してこの研磨クロスの変形
量を求める工程と、研磨クロスの変形量に基づき研磨圧
力の分布を求める工程と、研磨圧力の分布から一定時間
後の研磨量の分布を求める工程と、一定時間後の研磨量
の分布から基板の高さ分布を求める工程とを備え、その
基板の高さ分布から基板の段差を求める式を与えている
シミュレーションである。
【0006】上記研磨シミュレーションでは、研磨クロ
スの変形形状が円錐台状になると仮定して該研磨クロス
の変形量を求めることから、研磨クロス面方向の研磨ク
ロスの変形も考慮されるので、研磨クロスの変形状態が
実際の研磨時の変形状態に近似される。そのため、研磨
クロスの変形量がほぼ正確に求まるので、その研磨クロ
スの変形量に基づいて求める研磨圧力の分布、さらには
その研磨圧力の分布から求める一定時間後の研磨量の分
布がほぼ正確に求められる。したがって、初期状態から
一定時間後の研磨量を差し引くことにより一定時間後の
基板の高さ分布がほぼ正確に求まる。また、基板の段差
を求める式が与えられることから、過渡的な解を算出す
る必要がないため、計算速度が早くなり、計算時間が大
幅に短縮される。
【0007】
【発明の実施の形態】本発明の実施形態の一例を以下に
説明する。
【0008】まず、本発明の研磨シミュレーションの特
徴を、図1の断面模式図によって説明する。図1に示す
ように、基板11上の凹凸を研磨によって平坦化する際
に、基板11の凸部12によって、研磨クロス21の変
形形状が円錐台Tcになると仮定する。すなわち、研磨
クロス21の変形は、研磨クロス面に垂直な方向ととも
に研磨クロス21の面方向にも考慮されることになる。
その際、基板11の凹部13と研磨クロス21との間に
は、例えば研磨液31が充填されているとする。このよ
うに、本発明の研磨シミュレーションの特徴は、研磨ク
ロス21が基板11の凸部12によって円錐台Tc状に
変形すると仮定することにある。
【0009】次に本発明の研磨シミュレーションに係わ
る実施形態の詳細を、図2のフローチャート、図3の研
磨クロスの変形量を説明する模式図、図4の研磨圧力を
説明する模式図等に従って以下に説明する。
【0010】図2に示すように、「研磨条件の入力」S
1によって、研磨の初期状態である研磨時間t=0のと
きの被研磨膜厚をX0 、基板上の段差をh0 、および研
磨クロスのヤング率をE、研磨クロスの厚さをU、前記
円錐台の高さとなる基板11の凹凸の高さをX1
2 、前記円錐台の底面を単位面積を1、各点(i,
j)における前記円錐台の底面に対する該円錐台の上面
の面積率を一定面積S内で平均化した値をα1 i,j とし
て入力する。
【0011】そして、「研磨クロスの変形量を求める」
S2によって、図3に示すように、研磨クロスの変形形
状を円錐台Tcになると仮定して、この研磨クロスの変
形量を求める。基板11の凸部12の高さをX1 、基板
11の凹部13の高さをX2とすると、円錐台Tcの高
さはX1 −X2 となる。また、研磨クロスが円錐台Tc
のように変形した際のこの円錐台Tcの底面の面積を単
位面積1、この円錐台Tcの上面の面積を底面の面積に
対してαとすると、この円錐台Tcの体積、すなわち、
各点(i,j)における研磨クロスの変形量は(α
1 i,j +√α1 i,j+1)(X1 −X2 )/3となる。
【0012】次いで「研磨圧力の分布を求める」S3に
よって、研磨クロスの変形量に基づき研磨圧力の分布を
求める。ここで、図4の(1)に示すように、基板11
が平坦な場合に研磨クロス21より基板11にかかる圧
力をpとする。また図4の(2)に示すように、基板1
1の凸部12のみにかかる圧力をp’とする。したがっ
て、実際には図4の(3)に示すように、研磨クロス2
1により基板11にかかる圧力は、上記圧力pとp’と
を合成したものとなる。すなわち、基板11にかかる総
研磨圧力をPとし、研磨クロス21の変形形状である円
錐台の下面の面積を単位面積1として、その下面の面積
に対する円錐台の上面の面積率をαとすると、P=(p
+p’)α+p(1−α)となる。ここで、基板11の
凸部12上の研磨圧力をP1 、基板11の凹部13上の
研磨圧力をP2 とすると、p+p’=P1 、p=P2
なり、Pは面積率α1 i,j を圧力比に分配する式として
(8)式〔請求項2に記載した(1)式と同等〕のよう
に表せる。
【0013】
【数8】
【0014】そして研磨クロス11のヤング率Eと、研
磨クロス11の厚さUと、基板11の凹凸の高さX1
2 と、面積率α1 i,j とから、基板11の凸部12上
と凹部13上との研磨圧力の差P1 −P2 を、(9)式
〔請求項2に記載した(2)式と同等〕により求める。
【0015】
【数9】
【0016】そして上記(9)式からわかるように、研
磨クロス21のばね定数は(α1 i, j +√α1 i,j
1)(X1 −X2 )〔E/3Uα1 i,j 〕となる。
【0017】次いで「研磨量の分布を求める」S4によ
り、研磨圧力の分布から一定時間後の研磨量の分布を求
める。すなわち、一定時間後の研磨量の分布を、研磨圧
力Pと相対速度Vと研磨レート−dX/dtの関係によ
り、(10)式〔請求項2に記載した(3)式と同等〕
および(11)式〔請求項2に記載した(4)式と同
等〕より求める。
【0018】
【数10】
【0019】
【数11】
【0020】次いで「基板の高さ分布を求める」S5に
より、一定時間後の研磨量の分布から基板11の高さ分
布を求める。すなわち、基板11の高さの分布を、基板
11の凸部12の高さX1 および基板11の凹部13の
高さX2 より(12)式〔請求項2に記載した(5)式
と同等〕および(13)式〔請求項2に記載した(6)
式と同等〕なる関係を用いて求める。
【0021】
【数12】
【0022】
【数13】
【0023】そして「基板の段差を求める」S6によ
り、研磨後の基板の段差Hi,j を(14)式〔請求項2
に記載した(7)式と同等〕により求める。
【0024】
【数14】
【0025】このようにして、本研磨シミュレーション
では、上記(14)式が与えられることになる。
【0026】上記研磨シミュレーションでは、研磨クロ
スの変形を円錐台状に仮定したことにより、基板の凸部
の面積率が小さくなるほど凸部にかかる圧力が高くな
り、実際の研磨現象をより忠実に再現することが可能に
なる。また、研磨の初期段階もより精度良く再現され
る。また従来の研磨シミュレーションと比較して、基板
の段差を求める(14)式が与えられることから、過渡
的な解を算出せずに計算が終了するので、計算速度を上
げることが可能になり、計算時間が大幅に短縮される。
そのため、扱えるデータ(グリッド数)を増やして計算
精度を高めて、高精度な研磨シミュレーションを短時間
で行うことが可能になる。
【0027】よって、例えば、マスクデータからチップ
内各点の凸部面積密度を計算し、これを研磨後の高さ分
布に返還することにより、研磨後に不良になりやすい点
をマスク作成前に察知してレイアウトを最適化するこ
と、あるいは段差の形状によって、初期膜厚や最適な研
磨時間を試作前に予測することが可能になる。
【0028】次に上記研磨シミュレーションにより求め
た基板の段差と実際の研磨により求めた基板の段差とを
図5によって比較する。図5では、縦軸に研磨後の基板
の凸部の高さおよび凹部の高さ(nm)を示し、横軸に
面積率をα×100(%)で示し、研磨時間(分)をパ
ラメータとしている。
【0029】図5に示すように、実線で示すシミュレー
ションによる研磨後の基板高さと面積率の関係は、○印
で示す実際の研磨により求めた基板高さの測定値をほぼ
再現していることがわかる。特に、面積率が小さい場合
の再現性がよい。特に基板の凸部の面積率が小さくなる
ほど凸部にかかる圧力が高くなり、実際の研磨現象をよ
り忠実に再現することができる。なお、このシミュレー
ションではE/Uの値を113GPa/mとして計算し
た。
【0030】
【発明の効果】以上、説明したように本発明によれば、
研磨クロスの変形を円錐台状に仮定したので、研磨クロ
ス面方向の変形も考慮されて、研磨クロスの変形状態が
実際の研磨時の変形状態のように近似できる。そのた
め、研磨クロスの変形量がほぼ正確に求まるので、その
研磨クロスの変形量に基づいて求める研磨圧力の分布、
さらにはその研磨圧力の分布から求める一定時間後の研
磨量の分布をほぼ正確に求めることが可能になる。した
がって、初期状態から一定時間後の研磨量を差し引くこ
とにより一定時間後の基板の高さ分布がほぼ正確に求め
ることができる。また、基板の段差を求める式が与えら
れることから、過渡的な解を算出する必要がないため、
計算速度を上げることが可能になり、計算時間を大幅に
短縮することができる。そのため、扱えるデータ(グリ
ッド数)を増やして計算精度を高めて、高精度な研磨シ
ミュレーションを短時間で行うことが可能になる。
【図面の簡単な説明】
【図1】本発明の研磨シミュレーションの特徴を説明す
る断面模式図である。
【図2】本発明の研磨シミュレーションに係わる実施形
態を説明するフローチャートである。
【図3】研磨シミュレーションにおける研磨クロスの変
形量を説明する断面模式図である。
【図4】研磨シミュレーションにおける研磨圧力を説明
する模式図である。
【図5】研磨シミュレーションおよび実際の研磨におけ
る、基板の研磨後の高さと面積率との関係図である。
【符号の説明】 11…基板、12…凸部、13…凹部、21…研磨クロ
ス、Tc…円錐台

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基板上の凹凸を研磨によって平坦化する
    際に、 前記基板の凸部による研磨クロスの変形形状が円錐台状
    になると仮定して該研磨クロスの変形量を求める工程
    と、 前記研磨クロスの変形量に基づき研磨圧力の分布を求め
    る工程と、 前記研磨圧力の分布から一定時間後の研磨量の分布を求
    める工程と、 一定時間後の研磨量の分布から基板の高さ分布を求める
    工程とを備え、 前記基板の高さ分布から基板の段差を求める式を与える
    ことを特徴とする研磨シミュレーション。
  2. 【請求項2】 請求項1記載の研磨シミュレーションに
    おいて、 研磨の初期状態である研磨時間t=0のときの被研磨膜
    厚をX0 、基板上の段差をh0 、および研磨クロスのヤ
    ング率をE、研磨クロスの厚さをU、前記円錐台の高さ
    をX1 −X2 、前記円錐台の底面を単位面積を1、各点
    (i,j)における前記円錐台の底面に対する該円錐台
    の上面の面積率を一定面積S内で平均化した値をα
    1 i,j として、 前記研磨クロスの変形量を(α1 i,j +√α1 i,j
    1)(X1 −X2 )/3で表し、 前記研磨圧力の分布を、 基板の凸部上の研磨圧力をP1 、基板の凹部上の研磨圧
    力をP2 として、前記面積率α1 i,j を圧力比に分配す
    る(1)式 【数1】 と、 研磨クロスのヤング率Eと研磨クロスの厚さUと前記円
    錐台の高さX1 −X2と面積率α1 i,j とから、基板の
    凹部上と凸部上との研磨圧力の差P1 −P2 を求める
    (2)式 【数2】 とにより求め、 前記一定時間後の研磨量の分布を、研磨圧力Pと相対速
    度Vと研磨レート−dX/dtの関係を示した(3)式 【数3】 および(4)式 【数4】 により求め、 前記基板の高さの分布を、基板の凸部の高さX1 および
    基板の凹部の高さX2より(5)式 【数5】 および(6)式 【数6】 なる関係を用いて求め、 研磨後の基板の段差Hi,j を(7)式 【数7】 により与えることを特徴とする研磨シミュレーション。
JP9233520A 1997-08-29 1997-08-29 研磨シミュレーション Pending JPH1174235A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9233520A JPH1174235A (ja) 1997-08-29 1997-08-29 研磨シミュレーション
KR1019980035166A KR19990023982A (ko) 1997-08-29 1998-08-28 연마 시뮬레이션
US09/143,052 US6337271B1 (en) 1997-08-29 1998-08-28 Polishing simulation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9233520A JPH1174235A (ja) 1997-08-29 1997-08-29 研磨シミュレーション

Publications (1)

Publication Number Publication Date
JPH1174235A true JPH1174235A (ja) 1999-03-16

Family

ID=16956328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9233520A Pending JPH1174235A (ja) 1997-08-29 1997-08-29 研磨シミュレーション

Country Status (3)

Country Link
US (1) US6337271B1 (ja)
JP (1) JPH1174235A (ja)
KR (1) KR19990023982A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061817A1 (fr) * 2001-01-31 2002-08-08 Nikon Corporation Procede de prediction de forme de travail, procede de determination d'exigences de travail, procede de travail, systeme de travail, procede de fabrication d'un dispositif a semiconducteurs, programme informatique et support de stockage de programme informatique
JP2008071795A (ja) * 2006-09-12 2008-03-27 Fujitsu Ltd 研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003072305A1 (en) * 2002-02-26 2003-09-04 Advanced Micro Devices, Inc. Method and system for controlling the chemical mechanical polishing of substrates by calculating an overpolishing time and/or a polishing time of a final polishing step
US7497134B2 (en) * 2006-10-03 2009-03-03 Kla-Tencor Corporation Process condition measuring device and method for measuring shear force on a surface of a substrate that undergoes a polishing or planarization process
US7698952B2 (en) * 2006-10-03 2010-04-20 Kla-Tencor Corporation Pressure sensing device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5337015A (en) * 1993-06-14 1994-08-09 International Business Machines Corporation In-situ endpoint detection method and apparatus for chemical-mechanical polishing using low amplitude input voltage
US5531861A (en) * 1993-09-29 1996-07-02 Motorola, Inc. Chemical-mechanical-polishing pad cleaning process for use during the fabrication of semiconductor devices
US5533923A (en) * 1995-04-10 1996-07-09 Applied Materials, Inc. Chemical-mechanical polishing pad providing polishing unformity
US5685766A (en) * 1995-11-30 1997-11-11 Speedfam Corporation Polishing control method
US5575706A (en) * 1996-01-11 1996-11-19 Taiwan Semiconductor Manufacturing Company Ltd. Chemical/mechanical planarization (CMP) apparatus and polish method
US5645682A (en) * 1996-05-28 1997-07-08 Micron Technology, Inc. Apparatus and method for conditioning a planarizing substrate used in chemical-mechanical planarization of semiconductor wafers
US5692950A (en) * 1996-08-08 1997-12-02 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061817A1 (fr) * 2001-01-31 2002-08-08 Nikon Corporation Procede de prediction de forme de travail, procede de determination d'exigences de travail, procede de travail, systeme de travail, procede de fabrication d'un dispositif a semiconducteurs, programme informatique et support de stockage de programme informatique
EP1365445A1 (en) * 2001-01-31 2003-11-26 Nikon Corporation Working shape prediction method, working requirement determination method, working method, working system, method of manufacturing semiconductor device, computer program, and computer program storage medium
EP1365445A4 (en) * 2001-01-31 2006-11-22 Nikon Corp WORKFORM FORECAST METHOD, WORK REQUEST DETERMINATION METHOD, WORKING METHOD, WORKING SYSTEM, METHOD FOR PRODUCING A SEMICONDUCTOR ELEMENT, COMPUTER PROGRAM AND COMPUTER PROGRAM MEMORY
US7686673B2 (en) 2001-01-31 2010-03-30 Nikon Corporation Working shape prediction method, working requirement determination method, working method, working system, method of manufacturing semiconductor device, computer program, and computer program storage medium
US9031687B2 (en) 2001-01-31 2015-05-12 Nikon Corporation Method for predicting worked shape, method for determining working conditions, working method, working system, semiconductor device manufacturing method, computer program and computer program storage medium
JP2008071795A (ja) * 2006-09-12 2008-03-27 Fujitsu Ltd 研磨条件予測プログラム、記録媒体、研磨条件予測装置および研磨条件予測方法

Also Published As

Publication number Publication date
KR19990023982A (ko) 1999-03-25
US6337271B1 (en) 2002-01-08

Similar Documents

Publication Publication Date Title
US6889177B1 (en) Large area pattern erosion simulator
US6484300B1 (en) Systems, methods and computer program products for obtaining an effective pattern density of a layer in an integrated circuit, and for simulating a chemical-mechanical polishing process using the same
US6159075A (en) Method and system for in-situ optimization for semiconductor wafers in a chemical mechanical polishing process
KR101653195B1 (ko) 적응적 나노토포그래피 형상제작
US7722436B2 (en) Run-to-run control of backside pressure for CMP radial uniformity optimization based on center-to-edge model
JP2005317864A (ja) ウェハの研磨方法
CN105759565A (zh) 压印装置及物品的制造方法
KR20190132253A (ko) 임프린트 장치, 물품 제조 방법, 평탄화층 형성 장치, 정보 처리 장치, 및 결정 방법
JP2004516680A (ja) 化学的機械研磨プロセスの特徴付けおよびシミュレーション方法
JPH1174235A (ja) 研磨シミュレーション
US20110132871A1 (en) Shear sensors and uses thereof
US7289872B1 (en) Method and apparatus for prediction of polishing condition, and computer product
Ouyang et al. An analytical model of multiple ILD thickness variation induced by interaction of layout pattern and CMP process
US6682398B2 (en) Method for characterizing the planarizing properties of an expendable material combination in a chemical-mechanical polishing process; simulation technique; and polishing technique
US7752579B2 (en) Film thickness predicting program, recording medium, film thickness predicting apparatus, and film thickness predicting method
US6772620B1 (en) Method of generating calibration data for relative height measurement
US20030207576A1 (en) Method and device for inspecting surface of semiconductor device
US6468131B1 (en) Method to mathematically characterize a multizone carrier
JPH1044028A (ja) 研磨シミュレーション方法
JPH11126765A (ja) 研磨シミュレーション方法および研磨シミュレーション方法を記録した記録媒体および研磨方法
Decoster et al. Modeling the topography of uneven substrates post spin-coating
KR100676606B1 (ko) Cmp 공정을 위한 더미 패턴을 형성하는 방법
US6361406B1 (en) Abrasion method of semiconductor device
US6743075B2 (en) Method for determining chemical mechanical polishing time
JP2002016136A (ja) 半導体装置の製造方法