JP2002016136A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2002016136A JP2002016136A JP2000197685A JP2000197685A JP2002016136A JP 2002016136 A JP2002016136 A JP 2002016136A JP 2000197685 A JP2000197685 A JP 2000197685A JP 2000197685 A JP2000197685 A JP 2000197685A JP 2002016136 A JP2002016136 A JP 2002016136A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- film
- insulating film
- opening
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 絶縁膜の開口部に導電膜を埋め込んだ後、絶
縁膜上の導電膜を研磨除去する際におけるオーバー研磨
による絶縁膜の研磨量を正確に求める。 【解決手段】 基板１０上に、酸化膜などの絶縁膜１１
を１μｍ堆積し、リソグラフィーおよびドライエッチン
グにより、下部径が０．３μｍ、上部径が０．５μｍの
ホール１２を形成する。次に、ＣＶＤ法にてタングステ
ン膜１３を例えば４００ｎｍ堆積する。この後、ＣＭＰ
法にて研磨を行い、ホール１２内以外のタングステン膜
１３を完全に除去し、タングステンプラグ１４を形成す
る。洗浄後、汎用の測長ＳＥＭなどを用いて、ホール１
２表面の直径Ｄ’を測定し、その測定値からタングステ
ンプラグ１４領域における絶縁膜１１の研磨量ΔＴ’を
算出する。
縁膜上の導電膜を研磨除去する際におけるオーバー研磨
による絶縁膜の研磨量を正確に求める。 【解決手段】 基板１０上に、酸化膜などの絶縁膜１１
を１μｍ堆積し、リソグラフィーおよびドライエッチン
グにより、下部径が０．３μｍ、上部径が０．５μｍの
ホール１２を形成する。次に、ＣＶＤ法にてタングステ
ン膜１３を例えば４００ｎｍ堆積する。この後、ＣＭＰ
法にて研磨を行い、ホール１２内以外のタングステン膜
１３を完全に除去し、タングステンプラグ１４を形成す
る。洗浄後、汎用の測長ＳＥＭなどを用いて、ホール１
２表面の直径Ｄ’を測定し、その測定値からタングステ
ンプラグ１４領域における絶縁膜１１の研磨量ΔＴ’を
算出する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
製造工程等において、絶縁膜に設けられたホールまたは
溝に、タングステンや銅などの導電膜を埋め込み形成す
る半導体装置の製造方法に関する。
製造工程等において、絶縁膜に設けられたホールまたは
溝に、タングステンや銅などの導電膜を埋め込み形成す
る半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法について図
４を参照しながら説明する。
４を参照しながら説明する。
【０００３】半導体または絶縁性の基板４０上に酸化膜
などの絶縁膜４１を１μｍ堆積し（図４（ａ））、次に
絶縁膜４１にリソグラフィーおよびドライエッチングを
施し、例えば直径０．３μｍのホール４２を形成する
（図４（ｂ））。
などの絶縁膜４１を１μｍ堆積し（図４（ａ））、次に
絶縁膜４１にリソグラフィーおよびドライエッチングを
施し、例えば直径０．３μｍのホール４２を形成する
（図４（ｂ））。
【０００４】次にホール４２を含む絶縁膜４１上に、図
示していないが、チタン、窒化チタンを堆積し、その
後、タングステン膜４３をＣＶＤ法にて例えば２５０ｎ
ｍ堆積する（図４（ｃ））。
示していないが、チタン、窒化チタンを堆積し、その
後、タングステン膜４３をＣＶＤ法にて例えば２５０ｎ
ｍ堆積する（図４（ｃ））。
【０００５】次に、化学機械研磨（ＣＭＰ）にてホール
４２内以外のタングステン膜４３を除去し、タングステ
ンプラグ４４を形成する（図４（ｄ））。化学機械研磨
にて用いられる研磨液は、研磨粒子として例えばシリ
カ、酸化剤として例えば過酸化水素から構成される。
４２内以外のタングステン膜４３を除去し、タングステ
ンプラグ４４を形成する（図４（ｄ））。化学機械研磨
にて用いられる研磨液は、研磨粒子として例えばシリ
カ、酸化剤として例えば過酸化水素から構成される。
【０００６】上記研磨において、絶縁膜４１の表面が露
出した時点で研磨を終了させることが理想であるが、タ
ングステン膜厚の基板面内ばらつきや、研磨速度の基板
面内ばらつきを考慮して、オーバー研磨を施すのが一般
的であり、その場合、タングステン下の絶縁膜４１は、
研磨のストッパーとして十分ではなく、削られ薄くなっ
てしまう。
出した時点で研磨を終了させることが理想であるが、タ
ングステン膜厚の基板面内ばらつきや、研磨速度の基板
面内ばらつきを考慮して、オーバー研磨を施すのが一般
的であり、その場合、タングステン下の絶縁膜４１は、
研磨のストッパーとして十分ではなく、削られ薄くなっ
てしまう。
【０００７】よって、タングステン研磨の工程管理とし
ては、図４（ｄ）に示すように、タングステンプラグ４
４のない領域の絶縁膜４１の膜厚Ｔ２を、光学式にて測
定する手法が採られている。
ては、図４（ｄ）に示すように、タングステンプラグ４
４のない領域の絶縁膜４１の膜厚Ｔ２を、光学式にて測
定する手法が採られている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記の
管理方法では、２つの大きな課題がある。
管理方法では、２つの大きな課題がある。
【０００９】１点目は、図４（ｃ）のＴ１の膜厚の再現
性がない場合、図４（ｄ）のＴ２のみの管理では、タン
グステン研磨によって、どの程度削られているか不明で
あることである。図示していないが、普通、絶縁膜４１
を堆積後、表面段差を緩和するために、絶縁膜４１表面
の研磨が行われるが、その際のＴ１のウェハ間ばらつき
が３００ｎｍ程度も発生する場合があるため、Ｔ２のみ
の管理では不十分である。
性がない場合、図４（ｄ）のＴ２のみの管理では、タン
グステン研磨によって、どの程度削られているか不明で
あることである。図示していないが、普通、絶縁膜４１
を堆積後、表面段差を緩和するために、絶縁膜４１表面
の研磨が行われるが、その際のＴ１のウェハ間ばらつき
が３００ｎｍ程度も発生する場合があるため、Ｔ２のみ
の管理では不十分である。
【００１０】それを解決するためには、Ｔ１をタングス
テン堆積前にあらかじめ測定しておいて、ΔＴ（＝Ｔ１
−Ｔ２）を求めればよい。
テン堆積前にあらかじめ測定しておいて、ΔＴ（＝Ｔ１
−Ｔ２）を求めればよい。
【００１１】通常、タングステン研磨は、終点検出を用
いて行われる。研磨面が、最初はタングステン膜４３で
あり、最後には絶縁膜４１になるため、終点検出を行い
やすいからである。しかし、タングステン膜４３の膜質
および膜厚のばらつきや、研磨のばらつきから、終点検
出の精度を１００％にするのは困難で、相当量削り込ま
れてしまうウェハが発生する。タングステン研磨の管理
をΔＴで行う場合、どのウェハが終点検出に失敗するか
わからないので、全ウェハのＴ１を測定しなければなら
ず、ＴＡＴが増大してしまう。
いて行われる。研磨面が、最初はタングステン膜４３で
あり、最後には絶縁膜４１になるため、終点検出を行い
やすいからである。しかし、タングステン膜４３の膜質
および膜厚のばらつきや、研磨のばらつきから、終点検
出の精度を１００％にするのは困難で、相当量削り込ま
れてしまうウェハが発生する。タングステン研磨の管理
をΔＴで行う場合、どのウェハが終点検出に失敗するか
わからないので、全ウェハのＴ１を測定しなければなら
ず、ＴＡＴが増大してしまう。
【００１２】また、本当に管理したい絶縁膜４１の研磨
量は、ΔＴではなく、タングステンプラグ領域の絶縁膜
４１の研磨量ΔＴ’であり、課題の２点目として、光学
式での残膜測定では、タングステンプラグ領域のオーバ
ー研磨による絶縁膜４１の研磨量ΔＴ’を算出すること
が困難であることである。オーバー研磨時に、タングス
テン下の絶縁膜４１が削れることは前に述べたが、その
削れ量（研磨量）は、タングステンプラグ４４の密集し
ている領域が顕著となる。タングステンプラグ４４の密
集率（パターン率）や、密集している面積によって図４
（ｄ）に示すΔＴ’が変動するため、仮にΔＴが求めら
れても、その数値からΔＴ’を正確に予測するのは困難
である。
量は、ΔＴではなく、タングステンプラグ領域の絶縁膜
４１の研磨量ΔＴ’であり、課題の２点目として、光学
式での残膜測定では、タングステンプラグ領域のオーバ
ー研磨による絶縁膜４１の研磨量ΔＴ’を算出すること
が困難であることである。オーバー研磨時に、タングス
テン下の絶縁膜４１が削れることは前に述べたが、その
削れ量（研磨量）は、タングステンプラグ４４の密集し
ている領域が顕著となる。タングステンプラグ４４の密
集率（パターン率）や、密集している面積によって図４
（ｄ）に示すΔＴ’が変動するため、仮にΔＴが求めら
れても、その数値からΔＴ’を正確に予測するのは困難
である。
【００１３】ΔＴ’の管理を厳密に行わなかった場合に
発生する不具合を以下に示す。
発生する不具合を以下に示す。
【００１４】例えば、絶縁膜としてフッ素ドープの酸化
膜を用いた場合、フッ素が酸化膜表面に集まり、その上
にアルミニウム配線を形成すると、アルミニウムの密着
強度が確保できずアルミニウムが剥離し、不良品になっ
てしまう。さらに、アルミニウムの剥離により装置汚染
を発生させ、他の正常なウェハの歩留まりをも低下させ
てしまう。当然、汚染装置のメンテナンスを行わなけれ
ばならないため、ＴＡＴを増大させてしまう。
膜を用いた場合、フッ素が酸化膜表面に集まり、その上
にアルミニウム配線を形成すると、アルミニウムの密着
強度が確保できずアルミニウムが剥離し、不良品になっ
てしまう。さらに、アルミニウムの剥離により装置汚染
を発生させ、他の正常なウェハの歩留まりをも低下させ
てしまう。当然、汚染装置のメンテナンスを行わなけれ
ばならないため、ＴＡＴを増大させてしまう。
【００１５】そのため、一定以上の厚さのフッ素拡散防
止膜を、フッ素ドープの酸化膜上に堆積し、それからホ
ール形成、タングステン堆積、研磨が順次行われる。Δ
Ｔ’を厳密に管理しないと、フッ素拡散防止膜が薄くな
ってしまい、拡散防止効果が薄れ、上記トラブルを発生
させてしまう。
止膜を、フッ素ドープの酸化膜上に堆積し、それからホ
ール形成、タングステン堆積、研磨が順次行われる。Δ
Ｔ’を厳密に管理しないと、フッ素拡散防止膜が薄くな
ってしまい、拡散防止効果が薄れ、上記トラブルを発生
させてしまう。
【００１６】また、ＤＲＡＭ混載デバイスでは、基板か
ら第１アルミニウム配線（最下層のアルミニウム配線）
までの高さが大きいため、基板と第１アルミニウム配線
を繋ぐタングステンプラグの形成時にΔＴ’を十分に管
理しないと、メモリーセルプレートの表面が露出してし
まい、第１アルミニウム配線とショートし、歩留まり低
下を引き起こしてしまう。
ら第１アルミニウム配線（最下層のアルミニウム配線）
までの高さが大きいため、基板と第１アルミニウム配線
を繋ぐタングステンプラグの形成時にΔＴ’を十分に管
理しないと、メモリーセルプレートの表面が露出してし
まい、第１アルミニウム配線とショートし、歩留まり低
下を引き起こしてしまう。
【００１７】本発明の目的は、絶縁膜の開口部に導電膜
を埋め込んだ後、絶縁膜上の導電膜を研磨除去する際に
おけるオーバー研磨による絶縁膜の研磨量（ΔＴ’）を
正確に求めることができる半導体装置の製造方法を提供
することである。
を埋め込んだ後、絶縁膜上の導電膜を研磨除去する際に
おけるオーバー研磨による絶縁膜の研磨量（ΔＴ’）を
正確に求めることができる半導体装置の製造方法を提供
することである。
【００１８】
【課題を解決するための手段】本発明の請求項１記載の
半導体装置の製造方法は、基板上に絶縁膜を堆積する工
程と、絶縁膜に下部より上部の面積が大きい開口部を形
成する工程と、開口部を埋め込むように開口部および絶
縁膜上に導電膜を堆積する工程と、全面を研磨すること
により開口部以外の導電膜を除去する工程と、研磨後の
絶縁膜表面の開口部のサイズを測定し、その測定値から
研磨による絶縁膜の研磨量を算出する工程とを含むもの
である。
半導体装置の製造方法は、基板上に絶縁膜を堆積する工
程と、絶縁膜に下部より上部の面積が大きい開口部を形
成する工程と、開口部を埋め込むように開口部および絶
縁膜上に導電膜を堆積する工程と、全面を研磨すること
により開口部以外の導電膜を除去する工程と、研磨後の
絶縁膜表面の開口部のサイズを測定し、その測定値から
研磨による絶縁膜の研磨量を算出する工程とを含むもの
である。
【００１９】このように、絶縁膜の開口部を下部より上
部の面積が大きくなるように形成しておき、開口部を埋
め込むように開口部および絶縁膜上に堆積した導電膜を
研磨した後、絶縁膜表面の開口部のサイズを測定し、そ
の測定値から研磨による絶縁膜の研磨量を算出すること
により、開口部におけるオーバー研磨による絶縁膜の研
磨量を正確に算出することができる。
部の面積が大きくなるように形成しておき、開口部を埋
め込むように開口部および絶縁膜上に堆積した導電膜を
研磨した後、絶縁膜表面の開口部のサイズを測定し、そ
の測定値から研磨による絶縁膜の研磨量を算出すること
により、開口部におけるオーバー研磨による絶縁膜の研
磨量を正確に算出することができる。
【００２０】本発明の請求項２記載の半導体装置の製造
方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に下
部より上部の面積が大きい開口部を形成する工程と、開
口部の底部を埋め込み、かつ開口部内の上部の中央に凹
部が発生するように開口部および絶縁膜上に導電膜を堆
積する工程と、全面を研磨することにより開口部以外の
導電膜を除去する工程と、研磨後の導電膜表面の凹部の
サイズを測定し、その測定値から研磨による絶縁膜の研
磨量を算出する工程とを含むものである。
方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に下
部より上部の面積が大きい開口部を形成する工程と、開
口部の底部を埋め込み、かつ開口部内の上部の中央に凹
部が発生するように開口部および絶縁膜上に導電膜を堆
積する工程と、全面を研磨することにより開口部以外の
導電膜を除去する工程と、研磨後の導電膜表面の凹部の
サイズを測定し、その測定値から研磨による絶縁膜の研
磨量を算出する工程とを含むものである。
【００２１】このように、絶縁膜の開口部を下部より上
部の面積が大きくなるように形成しておき、開口部の底
部を埋め込み、かつ開口部内の上部の中央に凹部が発生
するように開口部および絶縁膜上に堆積した導電膜を研
磨した後、導電膜表面の凹部のサイズを測定し、その測
定値から研磨による絶縁膜の研磨量を算出することによ
り、開口部におけるオーバー研磨による絶縁膜の研磨量
を正確に算出することができる。
部の面積が大きくなるように形成しておき、開口部の底
部を埋め込み、かつ開口部内の上部の中央に凹部が発生
するように開口部および絶縁膜上に堆積した導電膜を研
磨した後、導電膜表面の凹部のサイズを測定し、その測
定値から研磨による絶縁膜の研磨量を算出することによ
り、開口部におけるオーバー研磨による絶縁膜の研磨量
を正確に算出することができる。
【００２２】本発明の請求項３記載の半導体装置の製造
方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開
口部を形成する工程と、開口部内の上部の中央に空洞が
発生するように開口部および絶縁膜上に導電膜を堆積す
る工程と、全面を研磨することにより開口部以外の導電
膜を除去する工程と、研磨後の導電膜の空洞の表面のサ
イズを測定し、その測定値から研磨による絶縁膜の研磨
量を算出する工程とを含むものである。
方法は、基板上に絶縁膜を堆積する工程と、絶縁膜に開
口部を形成する工程と、開口部内の上部の中央に空洞が
発生するように開口部および絶縁膜上に導電膜を堆積す
る工程と、全面を研磨することにより開口部以外の導電
膜を除去する工程と、研磨後の導電膜の空洞の表面のサ
イズを測定し、その測定値から研磨による絶縁膜の研磨
量を算出する工程とを含むものである。
【００２３】このように、絶縁膜の開口部内の上部の中
央に空洞が発生するように開口部および絶縁膜上に堆積
した導電膜を研磨した後、導電膜の空洞の表面のサイズ
を測定し、その測定値から研磨による絶縁膜の研磨量を
算出することにより、開口部におけるオーバー研磨によ
る絶縁膜の研磨量を正確に算出することができる。
央に空洞が発生するように開口部および絶縁膜上に堆積
した導電膜を研磨した後、導電膜の空洞の表面のサイズ
を測定し、その測定値から研磨による絶縁膜の研磨量を
算出することにより、開口部におけるオーバー研磨によ
る絶縁膜の研磨量を正確に算出することができる。
【００２４】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１の実施の形態に係る半導体装置の製造方法につ
いて図１（ａ）〜（ｄ）を参照しながら説明する。
明の第１の実施の形態に係る半導体装置の製造方法につ
いて図１（ａ）〜（ｄ）を参照しながら説明する。
【００２５】半導体または絶縁性の基板１０上に、酸化
膜などの絶縁膜１１を１μｍ堆積し（図１（ａ））、リ
ソグラフィーおよびドライエッチングにより、下部径が
０．３μｍ、上部径が０．５μｍのホール１２を形成す
る（図１（ｂ））。
膜などの絶縁膜１１を１μｍ堆積し（図１（ａ））、リ
ソグラフィーおよびドライエッチングにより、下部径が
０．３μｍ、上部径が０．５μｍのホール１２を形成す
る（図１（ｂ））。
【００２６】ホール１２の上部を広げるためには、ドラ
イエッチングの時間を所定より長くする方法や、図示し
ていないが、絶縁膜１１を２層膜とし、広がりやすい第
２の絶縁膜を第１の絶縁膜上に堆積する方法が挙げられ
る。例えば、フッ素ドープの酸化膜上に、フッ素拡散防
止膜として、通常のプラズマＴＥＯＳ膜に窒素を添加し
たオキシナイトライド（ＳｉＯＮ）膜が用いられている
場合、この膜はドライエッチングによって広がりやすい
性質（膜厚方向に対し垂直方向にもエッチングされやす
い性質）がある。
イエッチングの時間を所定より長くする方法や、図示し
ていないが、絶縁膜１１を２層膜とし、広がりやすい第
２の絶縁膜を第１の絶縁膜上に堆積する方法が挙げられ
る。例えば、フッ素ドープの酸化膜上に、フッ素拡散防
止膜として、通常のプラズマＴＥＯＳ膜に窒素を添加し
たオキシナイトライド（ＳｉＯＮ）膜が用いられている
場合、この膜はドライエッチングによって広がりやすい
性質（膜厚方向に対し垂直方向にもエッチングされやす
い性質）がある。
【００２７】次に、ＣＶＤ法にてタングステン膜１３を
例えば４００ｎｍ堆積する（図１（ｃ））。図示してい
ないが、通常、タングステン膜１３を堆積する前に、逆
スパッタ、チタン堆積、窒化チタン堆積を行う。逆スパ
ッタは、Ａｒイオン等を衝突させることによりホール１
２下の導電層の表面酸化物を除去するのが目的である
が、同時にホール１２の上部の角がＡｒイオン等でたた
かれ、かなり広がってしまう。ホール１２の上部を広が
らせるのに、本方法を用いてもよい。逆スパッタの量を
調整することで、任意のホール広がりを実現することが
できる。
例えば４００ｎｍ堆積する（図１（ｃ））。図示してい
ないが、通常、タングステン膜１３を堆積する前に、逆
スパッタ、チタン堆積、窒化チタン堆積を行う。逆スパ
ッタは、Ａｒイオン等を衝突させることによりホール１
２下の導電層の表面酸化物を除去するのが目的である
が、同時にホール１２の上部の角がＡｒイオン等でたた
かれ、かなり広がってしまう。ホール１２の上部を広が
らせるのに、本方法を用いてもよい。逆スパッタの量を
調整することで、任意のホール広がりを実現することが
できる。
【００２８】この後、ＣＭＰ法にて研磨を行う。このと
き、研磨粒子としてシリカ、酸化剤として過酸化水素か
らなる研磨液を用い、ホール１２内以外のチタン、窒化
チタン、タングステン膜１３を完全に除去するまで研磨
を行い、タングステンプラグ１４を形成する（図１
（ｄ））。
き、研磨粒子としてシリカ、酸化剤として過酸化水素か
らなる研磨液を用い、ホール１２内以外のチタン、窒化
チタン、タングステン膜１３を完全に除去するまで研磨
を行い、タングステンプラグ１４を形成する（図１
（ｄ））。
【００２９】タングステン研磨後、洗浄を施し、汎用の
測長ＳＥＭなどを用いて、図１（ｄ）のタングステンプ
ラグ１４の表面（チタン、窒化チタンを含む表面）の直
径、すなわち研磨後のホール１２表面の直径Ｄ’を測定
し、その測定値からタングステンプラグ１４領域におけ
る絶縁膜１１の研磨量ΔＴ’を算出する。
測長ＳＥＭなどを用いて、図１（ｄ）のタングステンプ
ラグ１４の表面（チタン、窒化チタンを含む表面）の直
径、すなわち研磨後のホール１２表面の直径Ｄ’を測定
し、その測定値からタングステンプラグ１４領域におけ
る絶縁膜１１の研磨量ΔＴ’を算出する。
【００３０】本実施の形態によれば、図１（ｂ）のよう
にタングステンを埋め込むホール１２上部をテーパー形
状（断面形状が斜面状）にしているため、オーバー研磨
が進むほど（絶縁膜１１の研磨量ΔＴ’が大きくなるほ
ど）、研磨後のホール１２表面の直径Ｄ’が小さくな
る。すなわち、研磨後のホール１２表面の直径Ｄ’は、
そのテーパーの傾きによりオーバー研磨量にほぼ比例し
て小さくなる関係があり、測定した直径Ｄ’から絶縁膜
１１の研磨量ΔＴ’を正確に算出できる。
にタングステンを埋め込むホール１２上部をテーパー形
状（断面形状が斜面状）にしているため、オーバー研磨
が進むほど（絶縁膜１１の研磨量ΔＴ’が大きくなるほ
ど）、研磨後のホール１２表面の直径Ｄ’が小さくな
る。すなわち、研磨後のホール１２表面の直径Ｄ’は、
そのテーパーの傾きによりオーバー研磨量にほぼ比例し
て小さくなる関係があり、測定した直径Ｄ’から絶縁膜
１１の研磨量ΔＴ’を正確に算出できる。
【００３１】なお、図１では、ホール１２上部のテーパ
ー形状を、まっすぐな断面形状として図示しているが、
実際には、ややふくらんだなめらかなカーブを描いたよ
うな断面形状となる。予め、実験等により断面形状を観
察し、Ｄ’とΔＴ’との相関関係を求めておき、その関
係に基づいて、測定値のＤ’に対応したΔＴ’を求める
ことができる。
ー形状を、まっすぐな断面形状として図示しているが、
実際には、ややふくらんだなめらかなカーブを描いたよ
うな断面形状となる。予め、実験等により断面形状を観
察し、Ｄ’とΔＴ’との相関関係を求めておき、その関
係に基づいて、測定値のＤ’に対応したΔＴ’を求める
ことができる。
【００３２】また、ホール１２上部のテーパー形状の再
現性については、逆スパッタによる方法が最も高い。ド
ライエッチングの場合、ホール１２を形成する絶縁膜１
１の厚さが変わると、ホール１２上部の広がりが変わる
ため、絶縁膜１１の厚さを考慮してエッチング時間を管
理することにより、再現性は高くなる。絶縁膜１１を２
層にする場合も同様である。
現性については、逆スパッタによる方法が最も高い。ド
ライエッチングの場合、ホール１２を形成する絶縁膜１
１の厚さが変わると、ホール１２上部の広がりが変わる
ため、絶縁膜１１の厚さを考慮してエッチング時間を管
理することにより、再現性は高くなる。絶縁膜１１を２
層にする場合も同様である。
【００３３】本実施の形態では、ホール１２等の開口部
を埋め込む導電膜としてタングステン膜１３を例にとっ
たが、アルミニウムや銅、またはシリコンなどの膜であ
ってもかまわない。
を埋め込む導電膜としてタングステン膜１３を例にとっ
たが、アルミニウムや銅、またはシリコンなどの膜であ
ってもかまわない。
【００３４】また、開口部は、ビアホールあるいはコン
タクトホール等のホール以外に、溝であってもかまわな
い。溝の場合、埋め込まれる導電膜は配線（埋め込み配
線）として用いられる。
タクトホール等のホール以外に、溝であってもかまわな
い。溝の場合、埋め込まれる導電膜は配線（埋め込み配
線）として用いられる。
【００３５】（第２の実施の形態）以下、本発明の第２
の実施の形態に係る半導体装置の製造方法について図２
（ａ）〜（ｄ）を参照しながら説明する。
の実施の形態に係る半導体装置の製造方法について図２
（ａ）〜（ｄ）を参照しながら説明する。
【００３６】半導体または絶縁性の基板２０上に、酸化
膜などの絶縁膜２１を１μｍ堆積し（図２（ａ））、リ
ソグラフィーおよびドライエッチングにより、下部径が
０．３μｍ、上部径が０．５μｍのホール２２を形成す
る（図２（ｂ））。
膜などの絶縁膜２１を１μｍ堆積し（図２（ａ））、リ
ソグラフィーおよびドライエッチングにより、下部径が
０．３μｍ、上部径が０．５μｍのホール２２を形成す
る（図２（ｂ））。
【００３７】ホール２２の上部を広げるためには、ドラ
イエッチングの時間を所定より長くする方法や、図示し
ていないが、絶縁膜２１を２層膜とし、広がりやすい第
２の絶縁膜を第１の絶縁膜上に堆積する方法が挙げられ
る。例えば、フッ素ドープの酸化膜上に、フッ素拡散防
止膜として、通常のプラズマＴＥＯＳ膜に窒素を添加し
たオキシナイトライド（ＳｉＯＮ）膜が用いられている
場合、この膜はドライエッチングによって広がりやすい
性質（膜厚方向に対し垂直方向にもエッチングされやす
い性質）がある。
イエッチングの時間を所定より長くする方法や、図示し
ていないが、絶縁膜２１を２層膜とし、広がりやすい第
２の絶縁膜を第１の絶縁膜上に堆積する方法が挙げられ
る。例えば、フッ素ドープの酸化膜上に、フッ素拡散防
止膜として、通常のプラズマＴＥＯＳ膜に窒素を添加し
たオキシナイトライド（ＳｉＯＮ）膜が用いられている
場合、この膜はドライエッチングによって広がりやすい
性質（膜厚方向に対し垂直方向にもエッチングされやす
い性質）がある。
【００３８】次に、ＣＶＤ法にてタングステン膜２３を
堆積し、ホール２２下部を完全に埋めこみ、ホール２２
上部のタングステン膜２３の表面中央に凹部２４を形成
する。（図２（ｃ））。図示していないが、通常、タン
グステン膜２３を堆積する前に、逆スパッタ、チタン堆
積、窒化チタン堆積を行う。逆スパッタは、Ａｒイオン
等を衝突させることによりホール２２下の導電層の表面
酸化物を除去するのが目的であるが、同時にホール２２
の上部の角がＡｒイオン等でたたかれ、かなり広がって
しまう。ホール２２の上部を広がらせるのに、本方法を
用いてもよい。逆スパッタの量を調整することで、任意
のホール広がりを実現することができる。
堆積し、ホール２２下部を完全に埋めこみ、ホール２２
上部のタングステン膜２３の表面中央に凹部２４を形成
する。（図２（ｃ））。図示していないが、通常、タン
グステン膜２３を堆積する前に、逆スパッタ、チタン堆
積、窒化チタン堆積を行う。逆スパッタは、Ａｒイオン
等を衝突させることによりホール２２下の導電層の表面
酸化物を除去するのが目的であるが、同時にホール２２
の上部の角がＡｒイオン等でたたかれ、かなり広がって
しまう。ホール２２の上部を広がらせるのに、本方法を
用いてもよい。逆スパッタの量を調整することで、任意
のホール広がりを実現することができる。
【００３９】なお、図２（ｃ）において、ＣＶＤ法で堆
積するタングステン膜２３は、異方性に成長していくの
で、ここでは、１５０ｎｍ程度の堆積により、ホール２
２下部が完全に埋めこまれ、上部の表面中央に凹部２４
を形成できる。このとき、凹部２４のテーパーの傾き
は、ホール２２上部に形成されたテーパーの傾きとほぼ
同じになる。
積するタングステン膜２３は、異方性に成長していくの
で、ここでは、１５０ｎｍ程度の堆積により、ホール２
２下部が完全に埋めこまれ、上部の表面中央に凹部２４
を形成できる。このとき、凹部２４のテーパーの傾き
は、ホール２２上部に形成されたテーパーの傾きとほぼ
同じになる。
【００４０】この後、ＣＭＰ法にて研磨を行う。このと
き、研磨粒子としてシリカ、酸化剤として過酸化水素か
らなる研磨液を用い、ホール２２内以外のチタン、窒化
チタン、タングステン膜２３を完全に除去するまで研磨
を行い、タングステンプラグ２５を形成する（図２
（ｄ））。
き、研磨粒子としてシリカ、酸化剤として過酸化水素か
らなる研磨液を用い、ホール２２内以外のチタン、窒化
チタン、タングステン膜２３を完全に除去するまで研磨
を行い、タングステンプラグ２５を形成する（図２
（ｄ））。
【００４１】タングステン研磨後、洗浄を施し、汎用の
測長ＳＥＭなどを用いて、図２（ｄ）のタングステンプ
ラグ２５の表面中央の凹部２４の直径Ｄ’を測定し、そ
の測定値からタングステンプラグ２５領域における絶縁
膜２１の研磨量ΔＴ’を算出する。
測長ＳＥＭなどを用いて、図２（ｄ）のタングステンプ
ラグ２５の表面中央の凹部２４の直径Ｄ’を測定し、そ
の測定値からタングステンプラグ２５領域における絶縁
膜２１の研磨量ΔＴ’を算出する。
【００４２】本実施の形態によれば、図２（ｂ）のよう
にタングステンを埋め込むホール２２上部をテーパー形
状（断面形状が斜面状）とし、そこに形成されるタング
ステン膜２３の膜厚を図１の場合より薄くして、表面に
テーパー形状の凹部２４を形成しているため、オーバー
研磨が進むほど（絶縁膜１１の研磨量ΔＴ’が大きくな
るほど）、研磨後の凹部２４の直径Ｄ’が小さくなる。
すなわち、凹部２４の直径Ｄ’は、凹部２４のテーパー
の傾き（≒ホール２２上部のテーパーの傾き）により研
磨量にほぼ比例して小さくなる関係があり、測定した直
径Ｄ’から絶縁膜１１の研磨量ΔＴ’を正確に算出でき
る。
にタングステンを埋め込むホール２２上部をテーパー形
状（断面形状が斜面状）とし、そこに形成されるタング
ステン膜２３の膜厚を図１の場合より薄くして、表面に
テーパー形状の凹部２４を形成しているため、オーバー
研磨が進むほど（絶縁膜１１の研磨量ΔＴ’が大きくな
るほど）、研磨後の凹部２４の直径Ｄ’が小さくなる。
すなわち、凹部２４の直径Ｄ’は、凹部２４のテーパー
の傾き（≒ホール２２上部のテーパーの傾き）により研
磨量にほぼ比例して小さくなる関係があり、測定した直
径Ｄ’から絶縁膜１１の研磨量ΔＴ’を正確に算出でき
る。
【００４３】なお、図２では、ホール２２上部のテーパ
ー形状を、まっすぐな断面形状として図示しているが、
実際には、ややふくらんだなめらかな断面形状となる。
予め、実験等により断面形状を観察し、Ｄ’とΔＴ’と
の相関関係を求めておき、その関係に基づいて、測定値
のＤ’に対応したΔＴ’を求めることができる。
ー形状を、まっすぐな断面形状として図示しているが、
実際には、ややふくらんだなめらかな断面形状となる。
予め、実験等により断面形状を観察し、Ｄ’とΔＴ’と
の相関関係を求めておき、その関係に基づいて、測定値
のＤ’に対応したΔＴ’を求めることができる。
【００４４】以上のように本実施の形態によれば、第１
の実施の形態と同様の効果が得られる。また、第１の実
施の形態と比較して、タングステン膜２３の堆積膜厚を
薄くしているので、タングステン膜２３の使用量が少な
くてすむ。また、タングステン膜２３の研磨量も当然に
少なくなるので、ウェハ面内における研磨後の表面の均
一性が向上し、ウェハ面内でＤ’の測定位置におけるば
らつきも少なくなる。したがって、測定精度の向上を図
るために複数箇所を測定してＤ’の平均値を求める場合
には、測定箇所を少なくできる。
の実施の形態と同様の効果が得られる。また、第１の実
施の形態と比較して、タングステン膜２３の堆積膜厚を
薄くしているので、タングステン膜２３の使用量が少な
くてすむ。また、タングステン膜２３の研磨量も当然に
少なくなるので、ウェハ面内における研磨後の表面の均
一性が向上し、ウェハ面内でＤ’の測定位置におけるば
らつきも少なくなる。したがって、測定精度の向上を図
るために複数箇所を測定してＤ’の平均値を求める場合
には、測定箇所を少なくできる。
【００４５】本実施の形態では、ホール２２等の開口部
を埋め込む導電膜としてタングステン膜２３を例にとっ
たが、アルミニウムや銅、またはシリコンなどの膜であ
ってもかまわない。
を埋め込む導電膜としてタングステン膜２３を例にとっ
たが、アルミニウムや銅、またはシリコンなどの膜であ
ってもかまわない。
【００４６】また、開口部は、ビアホールあるいはコン
タクトホール等のホール以外に、溝であってもかまわな
い。溝の場合、埋め込まれる導電膜は配線（埋め込み配
線）として用いられる。
タクトホール等のホール以外に、溝であってもかまわな
い。溝の場合、埋め込まれる導電膜は配線（埋め込み配
線）として用いられる。
【００４７】（第３の実施の形態）以下、本発明の第３
の実施の形態に係る半導体装置の製造方法について図３
（ａ）〜（ｄ）を参照しながら説明する。
の実施の形態に係る半導体装置の製造方法について図３
（ａ）〜（ｄ）を参照しながら説明する。
【００４８】半導体または絶縁性の基板３０上に、酸化
膜などの絶縁膜３１を１μｍ堆積し（図３（ａ））、リ
ソグラフィーおよびドライエッチングにより、直径が
０．３μｍのホール３２を形成する（図３（ｂ））。
膜などの絶縁膜３１を１μｍ堆積し（図３（ａ））、リ
ソグラフィーおよびドライエッチングにより、直径が
０．３μｍのホール３２を形成する（図３（ｂ））。
【００４９】次に、ＣＶＤ法にてタングステン膜３３を
例えば２５０ｎｍ堆積し、かつホール３２内に空洞３４
を設ける（図３（ｃ））。図示していないが、普通、タ
ングステン膜３３を堆積する前に、チタン堆積、窒化チ
タン堆積を行う。
例えば２５０ｎｍ堆積し、かつホール３２内に空洞３４
を設ける（図３（ｃ））。図示していないが、普通、タ
ングステン膜３３を堆積する前に、チタン堆積、窒化チ
タン堆積を行う。
【００５０】ホール３２に空洞３４（ボイド）を設ける
方法は問わないが、例えば、チタン、窒化チタンの少な
くともいづれかをスパッタにて厚く堆積することによ
り、そのホール３２上部の堆積物をオーバーハング形状
とし、その開口面積を小さくする方法、ホール３２の上
部の径を下部より小さくする方法、タングステン堆積時
のＷＦ6 とＳｉＨ4 のガス流量比を変える方法、などが
挙げられる。
方法は問わないが、例えば、チタン、窒化チタンの少な
くともいづれかをスパッタにて厚く堆積することによ
り、そのホール３２上部の堆積物をオーバーハング形状
とし、その開口面積を小さくする方法、ホール３２の上
部の径を下部より小さくする方法、タングステン堆積時
のＷＦ6 とＳｉＨ4 のガス流量比を変える方法、などが
挙げられる。
【００５１】この後、ＣＭＰ法にて研磨を行う。このと
き、研磨粒子としてシリカ、酸化剤として過酸化水素か
らなる研磨液を用い、ホール３２内以外のチタン、窒化
チタン、タングステン膜３３を完全に除去するまで研磨
を行い、タングステンプラグ３５を形成する（図３
（ｄ））。
き、研磨粒子としてシリカ、酸化剤として過酸化水素か
らなる研磨液を用い、ホール３２内以外のチタン、窒化
チタン、タングステン膜３３を完全に除去するまで研磨
を行い、タングステンプラグ３５を形成する（図３
（ｄ））。
【００５２】タングステン研磨後、洗浄を施し、汎用の
測長ＳＥＭなどを用いて、図３（ｄ）のタングステンプ
ラグ３５の表面中央の空洞径Ｄ’を測定し、その測定値
からタングステンプラグ３５領域における絶縁膜３１の
研磨量ΔＴ’を算出する。
測長ＳＥＭなどを用いて、図３（ｄ）のタングステンプ
ラグ３５の表面中央の空洞径Ｄ’を測定し、その測定値
からタングステンプラグ３５領域における絶縁膜３１の
研磨量ΔＴ’を算出する。
【００５３】本実施の形態によれば、図３（ｃ）のよう
にタングステン膜３３を埋め込んだときホール３２内に
空洞３４を形成し、この空洞３４上部がテーパー形状で
あり、オーバー研磨が進むほど（絶縁膜３１の研磨量Δ
Ｔ’が大きくなるほど）、研磨後の表面の空洞径Ｄ’が
大きくなる。すなわち、研磨後の表面の空洞径Ｄ’は、
そのテーパーの傾きによりオーバー研磨量にほぼ比例し
て大きくなる関係があり、測定した空洞径Ｄ’から絶縁
膜１１の研磨量ΔＴ’を正確に算出できる。
にタングステン膜３３を埋め込んだときホール３２内に
空洞３４を形成し、この空洞３４上部がテーパー形状で
あり、オーバー研磨が進むほど（絶縁膜３１の研磨量Δ
Ｔ’が大きくなるほど）、研磨後の表面の空洞径Ｄ’が
大きくなる。すなわち、研磨後の表面の空洞径Ｄ’は、
そのテーパーの傾きによりオーバー研磨量にほぼ比例し
て大きくなる関係があり、測定した空洞径Ｄ’から絶縁
膜１１の研磨量ΔＴ’を正確に算出できる。
【００５４】なお、図３では、空洞３４上部のテーパー
形状を、まっすぐな断面形状として図示しているが、実
際には、まっすぐではないなめらかな断面形状となる。
例えば、チタン、窒化チタンのオーバーハング形状は再
現性よく制御可能であり、この後にタングステンをＣＶ
Ｄ法にて成長させると、空洞３４上部はなめらかな（ま
っすぐでない）テーパー形状となり、そのテーパー形状
の再現性は高い。予め、実験等により断面形状を観察
し、Ｄ’とΔＴ’との相関関係を求めておき、その関係
に基づいて、測定値のＤ’に対応したΔＴ’を求めるこ
とができる。
形状を、まっすぐな断面形状として図示しているが、実
際には、まっすぐではないなめらかな断面形状となる。
例えば、チタン、窒化チタンのオーバーハング形状は再
現性よく制御可能であり、この後にタングステンをＣＶ
Ｄ法にて成長させると、空洞３４上部はなめらかな（ま
っすぐでない）テーパー形状となり、そのテーパー形状
の再現性は高い。予め、実験等により断面形状を観察
し、Ｄ’とΔＴ’との相関関係を求めておき、その関係
に基づいて、測定値のＤ’に対応したΔＴ’を求めるこ
とができる。
【００５５】ＤＲＡＭ混載デバイスでは、基板から第１
アルミニウム配線（最下層のアルミニウム配線）までの
高さが大きいため、基板に達するコンタクトホールのア
スペクト比が大きい。このようにアスペクト比の大きい
コンタクトホールの場合には、通常、コンタクトホール
内のプラグに空洞（ボイド）が形成されるので、本実施
の形態を適用することは容易であり、特に有効である。
アルミニウム配線（最下層のアルミニウム配線）までの
高さが大きいため、基板に達するコンタクトホールのア
スペクト比が大きい。このようにアスペクト比の大きい
コンタクトホールの場合には、通常、コンタクトホール
内のプラグに空洞（ボイド）が形成されるので、本実施
の形態を適用することは容易であり、特に有効である。
【００５６】本実施の形態では、ホール３２等の開口部
を埋め込む導電膜としてタングステン膜３３を例にとっ
たが、アルミニウムや銅、またはシリコンなどの膜であ
ってもかまわない。
を埋め込む導電膜としてタングステン膜３３を例にとっ
たが、アルミニウムや銅、またはシリコンなどの膜であ
ってもかまわない。
【００５７】また、開口部は、ビアホールあるいはコン
タクトホール等のホール以外に、溝であってもかまわな
い。溝の場合、埋め込まれる導電膜は配線（埋め込み配
線）として用いられる。
タクトホール等のホール以外に、溝であってもかまわな
い。溝の場合、埋め込まれる導電膜は配線（埋め込み配
線）として用いられる。
【００５８】上記第１，第２，第３の実施の形態では、
予め、実験等により断面形状を観察し、Ｄ’とΔＴ’と
の相関関係を求めておき、その関係に基づいて、測定値
のＤ’に対応したΔＴ’を求めるようにしている。この
ようにして求めたΔＴ’は、研磨後の工程管理に用いら
れる。例えば、「ＡＬのはがれが起きない」、「メモリ
ーセルプレートが出ない」という実証に用いられる。
予め、実験等により断面形状を観察し、Ｄ’とΔＴ’と
の相関関係を求めておき、その関係に基づいて、測定値
のＤ’に対応したΔＴ’を求めるようにしている。この
ようにして求めたΔＴ’は、研磨後の工程管理に用いら
れる。例えば、「ＡＬのはがれが起きない」、「メモリ
ーセルプレートが出ない」という実証に用いられる。
【００５９】
【発明の効果】本発明の請求項１記載の半導体装置の製
造方法によれば、絶縁膜の開口部を下部より上部の面積
が大きくなるように形成しておき、開口部を埋め込むよ
うに開口部および絶縁膜上に堆積した導電膜を研磨した
後、絶縁膜表面の開口部のサイズを測定し、その測定値
から研磨による絶縁膜の研磨量を算出することにより、
開口部におけるオーバー研磨による絶縁膜の研磨量を正
確に算出することができる。
造方法によれば、絶縁膜の開口部を下部より上部の面積
が大きくなるように形成しておき、開口部を埋め込むよ
うに開口部および絶縁膜上に堆積した導電膜を研磨した
後、絶縁膜表面の開口部のサイズを測定し、その測定値
から研磨による絶縁膜の研磨量を算出することにより、
開口部におけるオーバー研磨による絶縁膜の研磨量を正
確に算出することができる。
【００６０】本発明の請求項２記載の半導体装置の製造
方法によれば、絶縁膜の開口部を下部より上部の面積が
大きくなるように形成しておき、開口部の底部を埋め込
み、かつ開口部内の上部の中央に凹部が発生するように
開口部および絶縁膜上に堆積した導電膜を研磨した後、
導電膜表面の凹部のサイズを測定し、その測定値から研
磨による絶縁膜の研磨量を算出することにより、開口部
におけるオーバー研磨による絶縁膜の研磨量を正確に算
出することができる。
方法によれば、絶縁膜の開口部を下部より上部の面積が
大きくなるように形成しておき、開口部の底部を埋め込
み、かつ開口部内の上部の中央に凹部が発生するように
開口部および絶縁膜上に堆積した導電膜を研磨した後、
導電膜表面の凹部のサイズを測定し、その測定値から研
磨による絶縁膜の研磨量を算出することにより、開口部
におけるオーバー研磨による絶縁膜の研磨量を正確に算
出することができる。
【００６１】本発明の請求項３記載の半導体装置の製造
方法によれば、絶縁膜の開口部内の上部の中央に空洞が
発生するように開口部および絶縁膜上に堆積した導電膜
を研磨した後、導電膜の空洞の表面のサイズを測定し、
その測定値から研磨による絶縁膜の研磨量を算出するこ
とにより、開口部におけるオーバー研磨による絶縁膜の
研磨量を正確に算出することができる。
方法によれば、絶縁膜の開口部内の上部の中央に空洞が
発生するように開口部および絶縁膜上に堆積した導電膜
を研磨した後、導電膜の空洞の表面のサイズを測定し、
その測定値から研磨による絶縁膜の研磨量を算出するこ
とにより、開口部におけるオーバー研磨による絶縁膜の
研磨量を正確に算出することができる。
【図１】本発明の第１の実施の形態に係る半導体装置の
製造方法を示す工程断面図である。
製造方法を示す工程断面図である。
【図２】本発明の第２の実施の形態に係る半導体装置の
製造方法を示す工程断面図である。
製造方法を示す工程断面図である。
【図３】本発明の第３の実施の形態に係る半導体装置の
製造方法を示す工程断面図である。
製造方法を示す工程断面図である。
【図４】従来の半導体装置の製造方法を示す工程断面図
である。
である。
１０ 基板 １１ 絶縁膜 １２ ホール １３ タングステン膜 １４ タングステンプラグ ２０ 半導体基板 ２１ 絶縁膜 ２２ ホール ２３ タングステン膜 ２４ 凹部 ２５ タングステンプラグ ３０ 基板 ３１ 絶縁膜 ３２ ホール ３３ タングステン膜 ３４ 空洞 ３５ タングステンプラグ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M104 AA01 BB01 BB02 BB04 BB14 BB18 DD08 DD12 DD23 DD43 DD64 DD75 DD99 EE12 HH20 4M106 AA01 AA10 AA11 CA39 DB18 DH01 DH57 DJ38 5F033 HH04 HH08 HH11 HH18 HH19 HH33 JJ04 JJ08 JJ11 JJ18 JJ19 JJ33 MM01 MM12 MM13 NN01 NN06 NN07 NN32 PP06 QQ09 QQ11 QQ34 QQ37 QQ48 QQ94 RR04 RR08 XX37
Claims (3)
- 【請求項１】 基板上に絶縁膜を堆積する工程と、前記
絶縁膜に下部より上部の面積が大きい開口部を形成する
工程と、前記開口部を埋め込むように前記開口部および
絶縁膜上に導電膜を堆積する工程と、全面を研磨するこ
とにより前記開口部以外の前記導電膜を除去する工程
と、研磨後の前記絶縁膜表面の開口部のサイズを測定
し、その測定値から研磨による前記絶縁膜の研磨量を算
出する工程とを含む半導体装置の製造方法。 - 【請求項２】 基板上に絶縁膜を堆積する工程と、前記
絶縁膜に下部より上部の面積が大きい開口部を形成する
工程と、前記開口部の底部を埋め込み、かつ前記開口部
内の上部の中央に凹部が発生するように前記開口部およ
び絶縁膜上に導電膜を堆積する工程と、全面を研磨する
ことにより前記開口部以外の前記導電膜を除去する工程
と、研磨後の前記導電膜表面の凹部のサイズを測定し、
その測定値から研磨による前記絶縁膜の研磨量を算出す
る工程とを含む半導体装置の製造方法。 - 【請求項３】 基板上に絶縁膜を堆積する工程と、前記
絶縁膜に開口部を形成する工程と、前記開口部内の上部
の中央に空洞が発生するように前記開口部および絶縁膜
上に導電膜を堆積する工程と、全面を研磨することによ
り前記開口部以外の前記導電膜を除去する工程と、研磨
後の前記導電膜の空洞の表面のサイズを測定し、その測
定値から研磨による前記絶縁膜の研磨量を算出する工程
とを含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000197685A JP4011832B2 (ja) | 2000-06-30 | 2000-06-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000197685A JP4011832B2 (ja) | 2000-06-30 | 2000-06-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002016136A true JP2002016136A (ja) | 2002-01-18 |
| JP4011832B2 JP4011832B2 (ja) | 2007-11-21 |
Family
ID=18695973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000197685A Expired - Fee Related JP4011832B2 (ja) | 2000-06-30 | 2000-06-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4011832B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102361015A (zh) * | 2011-10-20 | 2012-02-22 | 上海集成电路研发中心有限公司 | 一种应用于双大马士革工艺的深孔形貌监测方法 |
| TWI384541B (zh) * | 2008-04-25 | 2013-02-01 | Sumco Techxiv Corp | Semiconductor wafer manufacturing apparatus and method |
| US8628153B2 (en) | 2010-05-13 | 2014-01-14 | Pandult Corp. | Aisle containment system |
| US8628158B2 (en) | 2010-05-13 | 2014-01-14 | Panduit Corp. | Aisle containment system |
| US8628154B2 (en) | 2010-05-13 | 2014-01-14 | Panduit Corp. | Aisle containment system |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107316821B (zh) * | 2016-04-27 | 2021-03-12 | 中芯国际集成电路制造(上海)有限公司 | 一种深度稳定性检测方法 |
-
2000
- 2000-06-30 JP JP2000197685A patent/JP4011832B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI384541B (zh) * | 2008-04-25 | 2013-02-01 | Sumco Techxiv Corp | Semiconductor wafer manufacturing apparatus and method |
| US8628153B2 (en) | 2010-05-13 | 2014-01-14 | Pandult Corp. | Aisle containment system |
| US8628158B2 (en) | 2010-05-13 | 2014-01-14 | Panduit Corp. | Aisle containment system |
| US8628154B2 (en) | 2010-05-13 | 2014-01-14 | Panduit Corp. | Aisle containment system |
| CN102361015A (zh) * | 2011-10-20 | 2012-02-22 | 上海集成电路研发中心有限公司 | 一种应用于双大马士革工艺的深孔形貌监测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4011832B2 (ja) | 2007-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4980018A (en) | Plasma etching process for refractory metal vias | |
| KR100400037B1 (ko) | 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법 | |
| US5035768A (en) | Novel etch back process for tungsten contact/via filling | |
| US5747380A (en) | Robust end-point detection for contact and via etching | |
| JP3438446B2 (ja) | 半導体装置の製造方法 | |
| JPS61119058A (ja) | 半導体装置の製造方法 | |
| JPH10178096A (ja) | アルミニウム接点の製造法 | |
| US6645863B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US6872633B2 (en) | Deposition and sputter etch approach to extend the gap fill capability of HDP CVD process to ≦0.10 microns | |
| EP0933804B1 (en) | Process for the formation of a collar oxide in a trench in a semiconductor substrate | |
| JP2000323479A (ja) | 半導体装置およびその製造方法 | |
| JP3312604B2 (ja) | 半導体装置の製造方法 | |
| JP4011832B2 (ja) | 半導体装置の製造方法 | |
| JP2004179588A (ja) | 半導体装置の製造方法 | |
| US5167760A (en) | Etchback process for tungsten contact/via filling | |
| US20040188842A1 (en) | Interconnect structure | |
| US6548410B2 (en) | Method of fabricating wires for semiconductor devices | |
| US6723646B2 (en) | Method for controlling and monitoring a chemical mechanical polishing process | |
| US6294456B1 (en) | Method of prefilling of keyhole at the top metal level with photoresist to prevent passivation damage even for a severe top metal rule | |
| JPH09167768A (ja) | 半導体装置の製造方法 | |
| KR100562315B1 (ko) | 반도체소자의 플러그 제조 방법 | |
| US6989105B2 (en) | Detection of hardmask removal using a selective etch | |
| US6613648B1 (en) | Shallow trench isolation using TEOS cap and polysilicon pullback | |
| US20010014528A1 (en) | Method of manufacturing unlanded via plug | |
| KR100868656B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Effective date: 20050104 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070424 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20070620 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20070710 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070815 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20070906 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120914 |
|
| LAPS | Cancellation because of no payment of annual fees |