DE102013217768A1 - Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug - Google Patents

Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug Download PDF

Info

Publication number
DE102013217768A1
DE102013217768A1 DE102013217768.2A DE102013217768A DE102013217768A1 DE 102013217768 A1 DE102013217768 A1 DE 102013217768A1 DE 102013217768 A DE102013217768 A DE 102013217768A DE 102013217768 A1 DE102013217768 A1 DE 102013217768A1
Authority
DE
Germany
Prior art keywords
substrate
layer
trench
silicon carbide
masking layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102013217768.2A
Other languages
English (en)
Inventor
Achim Trautmann
Christian Tobias Banzhaf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102013217768.2A priority Critical patent/DE102013217768A1/de
Priority to EP14747945.5A priority patent/EP3042391A1/de
Priority to US14/917,009 priority patent/US10636901B2/en
Priority to JP2016539451A priority patent/JP2016538729A/ja
Priority to PCT/EP2014/066951 priority patent/WO2015032577A1/de
Publication of DE102013217768A1 publication Critical patent/DE102013217768A1/de
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Substrats, einen Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, ein mikroelektromechanisches System mit einem Substrat und ein Kraftfahrzeug. Dabei umfasst das Substrat eine Siliziumcarbidschicht (10). Das Verfahren zur Herstellung eines Substrats für einen Metall-Oxid-Halbleiter-Feldeffekttransistor oder ein mikroelektromechanisches System umfasst folgende Schritte: (a) Trockenätzen eines vorläufigen Grabens in das Substrat unter Verwendung einer strukturierten ersten Maskierungsschicht, wobei das Trockenätzen so durchgeführt wird, dass ein Rest (60’) der ersten strukturierten Maskierungsschicht verbleibt, (b) Aufbringen einer zweiten Maskierungsschicht (65) zumindest auf Wänden des vorläufigen Grabens, und (c) Trockenätzen unter Verwendung des Rests (60’) der ersten Maskierungsschicht und der zweiten Maskierungsschicht, sodass ein Graben mit eine Stufe in dem Graben entsteht.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung eines Substrats, ein Substrat, einen Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, ein mikroelektromechanisches System mit einem Substrat und ein Kraftfahrzeug.
  • Stand der Technik
  • Substrate, die eine Siliziumcarbidschicht umfassen, finden zunehmend Verwendung für Standardbauteile. Beispielsweise werden Leistungshalbleiter, die bis Spannungen von mehr als 1,2 kV sperren, als Graben-Metall-Oxid-Halbleiter-Feldeffekttransistor (Trench-MOSFET) unter Verwendung von solchen Substraten realisiert. Solche Leistungshalbleiter finden beispielsweise in elektromobilen Anwendungen, also Kraftfahrzeugen mit Batterien, beispielsweise Lithium-Ionen-Zellen basierte Batterien, oder in Photovoltaikanlagen Verwendung. Auch mikroelektromechanische Systeme können mit solchen Substraten realisiert werden. Für mikroelektromechanische Systeme kann das Substrat weiterhin eine Siliziumdioxidschicht, eine Siliziumnitridschicht oder eine Siliziumschicht umfassen, auf der die Siliziumcarbidschicht abgeschieden ist.
  • Zur Realisierung eines Trench-MOSFETs wird beispielsweise ein Substrat (monokristallines n-dotiertes 4H-SiC-Substrat) verwendet, dessen Siliziumcarbidschicht eine hexagonale Kristallstruktur aufweist und n-dotiert ist. Eine n-dotierte Siliziumcarbidpufferschicht ist zwischen der Siliziumcarbidschicht und einer niedrig n-dotierten Siliziumcarbid-Driftzone (n-Driftzone) angeordnet.
  • Eine solche Realisierung eines Trench-MOSFETs 100 nach Stand der Technik ist in 1 gezeigt. Auf dem n-dotierten 4H-SiC-Substrat 10 ist eine moderat p-dotierte Siliziumcarbidschicht (p–-Schicht) 20 angeordnet, die epitaktisch aufgewachsen oder implantiert sein kann. Auf einem Teil der p–-Schicht 20 ist eine hoch n-dotierte Siliziumcarbidschicht (n+-Source) 30 angeordnet, die epitaktisch aufgewachsen oder implantiert sein kann und als Source-Anschluss dient. Dabei dient eine Rückseite des 4H-SiC-Substrats 10 als Drainanschluss. Neben der n+-Source 30 ist ein p+-Anschluss (p+-Plug) 40 bis in die p–-Schicht 20 implantiert, sodass eine Oberseite des p+-Plug 40 an die Oberseite der n+-Source 30 anschließt und der p+-Plug 40 zur Definition des Kanalpotenzials dienen kann. Die p–-Schicht 20 und die n+-Source 30 sind je durch eine Aussparung strukturiert, die über einem Graben angeordnet ist, mit dem die n-Driftzone 10 strukturiert ist. Die Aussparungen haben im Querschnitt eine selbe, konstante Breite. Auch der Graben hat, abgesehen von einem Bodenbereich, diese selbe Breite. Lediglich im Bodenbereich verjüngt sich die Breite des Grabens infolge der Strukturierung, sodass der Graben im Querschnitt ein topfförmiges Profil hat. Der Graben ist also im Querschnitt konkav.
  • Der Graben kann nach der Strukturierung mit einem Gate-Oxid beschichtet werden. Alternativ oder zusätzlich kann eine hochdotierte Implantation im Boden des Grabens erfolgen. Dann wird ein Polysilizium-Gate 50 in den Graben abgeschieden. So entsteht in der p–-Schicht 20 ein vertikaler Kanalbereich 25. Dies erlaubt eine höhere Packungsdichte von parallel verschalteten Transistoren als bei Transistoren mit lateralem Kanalbereich.
  • Der strukturierungsbedingte Übergang von Seitenwand des Grabens zu Boden des Grabens kann in der Anwendung zu sehr hohen Feldstärken in diesem Bereich führen, die höher sind als eine Durchbruchschwelle, bei der die Oxidschicht im Sperrfall elektrisch durchbrochen und das Bauteil beschädigt wird.
  • Offenbarung der Erfindung
  • Erfindungsgemäß wird ein Verfahren gemäß Anspruch 1 zur Herstellung eines Substrats für einen Metall-Oxid-Halbleiter-Feldeffekttransistor oder ein mikroelektromechanisches System vorgestellt. Dabei umfasst das Substrat eine Siliziumcarbidschicht. Das Verfahren ist dadurch gekennzeichnet, dass das Verfahren folgende Schritte umfasst: (a) Trockenätzen eines vorläufigen Grabens in das Substrat unter Verwendung einer strukturierten ersten Maskierungsschicht, wobei das Trockenätzen so durchgeführt wird, dass ein Rest der ersten strukturierten Maskierungsschicht verbleibt, (b) Aufbringen einer zweiten Maskierungsschicht zumindest auf Wänden des vorläufigen Grabens, und (c) Trockenätzen unter Verwendung des Rests der ersten Maskierungsschicht und der zweiten Maskierungsschicht, sodass ein Graben mit einer Stufe in dem Graben entsteht.
  • So lässt sich ein Graben mit einer Stufe in selbstjustierender Weise leicht herstellen.
  • In einer Ausführungsform kann Schritt (b) Folgendes umfassen: konformes Aufbringen der zweiten Maskierungsschicht, wobei ein Teil der zweiten Maskierungsschicht auf Wänden des vorläufigen Grabens, ein weiterer Teil auf einem Boden des vorläufigen Grabens und noch ein weiterer Teil auf dem Rest der strukturierten ersten Maskierungsschicht aufgebracht wird, und Entfernen des weiteren Teils und des noch einen weiteren Teils durch Trockenätzen.
  • Der Teil der Maskierungsschicht auf Wänden des vorläufigen Grabens schützt dann die Stufe des Grabens während des weiteren Ätzens.
  • Das Verfahren kann weiterhin ein Implantieren von Ionen in den Boden des vorläufigen Grabens nach Schritt (a) und vor Schritt (b) umfassen.
  • So lässt sich ein dotiertes Gebiet unterhalb der Stufe leicht realisieren. Dies verbessert den Durchbruchschutz noch mehr.
  • Schritt (a) kann Folgendes umfassen: konformes Aufbringen der ersten Maskierungsschicht, Aufbringen eines strukturierten Fotolacks auf die erste Maskierungsschicht; und Strukturieren der ersten Maskierungsschicht durch Plasmaätzen unter Verwendung des Fotolacks.
  • Die strukturierte erste Maskierungsschicht kann so leicht hergestellt werden.
  • Die Siliziumcarbidschicht kann eine hexagonale Kristallstruktur aufweisen, auf der eine moderat p-dotierte Siliziumcarbidschicht angeordnet ist, wobei auf zumindest einem Teil der moderat p-dotierten Siliziumcarbidschicht eine hoch n-dotierte Siliziumcarbidschicht angeordnet ist. Dann kann in Schritt (a) die erste Maskierungsschicht konform auf die hoch n-dotierte Siliziumcarbidschicht aufgebracht werden und durch Ätzen in Schritt (a) auch Aussparungen in der moderat p-dotierten Siliziumcarbidschicht und in der hoch n-dotierte Siliziumcarbidschicht gebildet werden, wobei die Aussparungen über dem vorläufigen Graben angeordnet sind und im Querschnitt eine selbe Breite haben, die einer Breite des vorläufigen Grabens entspricht.
  • Ein solches Substrat ist dann für einen besonders durchbruchsicheren Metall-Oxid-Halbleiter-Feldeffekttransistor geeignet. Bei einem solchen Metall-Oxid-Halbleiter-Feldeffekttransistor ist dann der Graben bis zu der Stufe mit einem Dielektrikum gefüllt. Weiterhin ist eine Gate-Elektrode zumindest teilweise in dem Graben über dem Dielektrikum und auch teilweise so in den Aussparungen angeordnet, die polykristallines Silizium umfasst, wobei durch die Anordnung in der moderat p-dotierten Siliziumcarbidschicht ein vertikaler Kanalbereich entsteht.
  • So lässt sich ein ausreichend dickes Dielektrikum realisieren, das bewirkt, dass die im Metall-Oxid-Halbleiter-Feldeffekttransistor auftretenden Feldstärken unterhalb der Durchbruchschwelle bleiben.
  • In einer Ausführungsform des Metall-Oxid-Halbleiter-Feldeffekttransistors kann das Dielektrikum auch die Grabenwände oberhalb der Stufe bedecken.
  • Der resultierende Metall-Oxid-Halbleiter-Feldeffekttransistor ist dann noch besser vor Durchbruch geschützt.
  • Erfindungsgemäß wird weiterhin ein mikroelektromechanisches System gemäß Anspruch 9 vorgestellt. Dabei umfasst das mikroelektromechanische System ein Substrat, das mit dem erfindungsgemäß vorgestellten Verfahren hergestellt ist. Das Substrat umfasst weiterhin eine Siliziumdioxidschicht, eine Siliziumnitridschicht oder eine Siliziumschicht, auf der die Siliziumcarbidschicht abgeschieden ist. Ein Teil des Grabens oberhalb der Stufe ist vollständig in der Siliziumcarbidschicht ausgebildet.
  • Erfindungsgemäß wird weiterhin ein Kraftfahrzeug gemäß Anspruch 10 vorgestellt. Das Kraftfahrzeug ist mit einem Leistungsschalter versehen, der einen erfindungsgemäß vorgestellten Metall-Oxid-Halbleiter-Feldeffekttransistor umfasst.
  • Erfindungsgemäß wird schließlich ein mit dem erfindungsgemäß vorgestellten Verfahren hergestelltes Substrat vorgestellt.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben und in der Beschreibung beschrieben.
  • Zeichnungen
  • Ausführungsbeispiele der Erfindung werden anhand der Zeichnungen und der nachfolgenden Beschreibung näher erläutert. Es zeigen:
  • 1 einen Trench-MOSFET nach Stand der Technik;
  • 2 eine beispielhafte anfängliche Struktur eines Substrats zur Herstellung eines sich gestuft verjüngenden Grabens im Substrat,
  • 3 eine beispielhafte zwischenzeitliche Struktur des Substrats,
  • 4 eine beispielhafte weitere zwischenzeitliche Struktur des Substrats,
  • 5 eine beispielhafte noch weitere zwischenzeitliche Struktur des Substrats, und
  • 6 eine beispielhafte Endstruktur des Substrats.
  • Ausführungsformen der Erfindung
  • Ein Graben mit einer Stufe, wie er in den verschiedenen Aspekten der Erfindung Verwendung findet, kann auf unterschiedliche Weise hergestellt werden.
  • Die 2, 3 und 4 zeigen beispielhafte Strukturen eines Substrats vor und während der Herstellung eines sich gestuft verjüngenden Grabens im Substrat.
  • Ein beispielhaftes Ausgangsmaterial für das beispielhafte Herstellungsverfahren des Grabens ist eine n-dotierte Siliziumcarbidschicht mit hexagonaler Kristallstruktur (4H-SiC-Substrat) und eine niedrig n-dotierte epitaktische Siliziumcarbid-Driftzone (n-Driftzone) 10, zwischen denen eine n-dotierte Siliziumcarbidpufferschicht angeordnet ist. Darauf aufbauend ist eine moderat p-dotierte Siliziumcarbidschicht (p–-Schicht) 20 epitaktisch aufgewachsen oder implantiert. Darauf ist eine hoch n-dotierte Siliziumcarbidschicht (n+-Source) 30 epitaktisch aufgewachsen oder implantiert. Diese n-dotierte Siliziumcarbidschicht 30 dient als Source-Anschluss. Eine Rückseite des 4H-SiC-Substrats 10 dient als Drainanschluss.
  • Der Graben 90, der in den 2, 3, 4 und 5 gebildet wird, weist einen gestuften Querschnitt mit einer Stufe auf. Die Breite des Grabens 90 verjüngt sich also nach unten einmal, sodass ein oberer Bereich des Grabens, oberhalb der Stufe, die unverjüngte Breite B1 und ein unterer Bereich des Grabens, unterhalb der Stufe, die verjüngte Breite B2 aufweist.
  • Um dies zu realisieren, wird beispielsweise in einem ersten Schritt eine erste Maskierungsschicht 60, beispielsweise Siliziumdioxid, aufgebracht. Dann wird beispielsweise in einem zweiten Schritt ein Fotolack 70 über die erste Maskierungsschicht 60 abgeschieden und mittels Fotolithographie eine Strukturierung des Fotolacks 70 entsprechend der unverjüngten Breite B1 erzeugt. Dann wird die erste Maskierungsschicht 60 mithilfe des strukturierten Fotolacks entsprechend der unverjüngten Breite B1 strukturiert. Die resultierende Struktur ist in 2 dargestellt.
  • Nun wird die Struktur unter Verwendung des strukturierten Fotolacks und der strukturierten ersten Maskierungsschicht 60 als Maske geätzt. Es entsteht ein vorläufiger Graben mit einer unverjüngten Breite B1. Dabei wird der strukturierte Fotolack 70 vollständig entfernt, die strukturierte erste Maskierungsschicht 60 wird jedoch nur teilweise entfernt, sodass ein Rest 60’ der strukturierten ersten Maskierungsschicht verbleibt. Alternativ dazu kann der Substrat-Ätzung eine trocken- oder nasschemische Entfernung des Fotolacks vorangestellt werden. Die Substrat-Ätzung erfolgt dann ausschließlich unter Verwendung der strukturierten ersten Maskierungsschicht 60 als Maske, wobei ebenfalls ein Rest 60‘ der strukturierten ersten Maskierungsschicht verbleibt. Die resultierende Struktur ist beispielhaft in 3 dargestellt.
  • Danach wird eine zweite Maskierungsschicht 65 konform auf eine Oberfläche des Rests 60’ der ersten Maskierungsschicht sowie Boden und Wände des vorläufigen Grabens aufgebracht. Die resultierende Struktur ist beispielhaft in 4 dargestellt.
  • Weiteres Ätzen wird durchgeführt. Zuerst wird dabei die zweite Maskierungsschicht 65 auf der Oberfläche des Rests 60’ der ersten Maskierungsschicht sowie auf dem Boden des vorläufigen Grabens entfernt. Es verbleibt der an den Wänden des Grabens angeordnete Teil 65’ der zweiten Maskierungsschicht. Die resultierende Struktur ist beispielhaft in 5 dargestellt.
  • Nachdem die zweite Maskierungsschicht 65 auf der Oberfläche des Rests 60’ der ersten Maskierungsschicht sowie auf dem Boden des vorläufigen Grabens entfernt ist, bewirkt das weitere Ätzen, dass der vorläufige Graben am Boden in einer verjüngten Breite B2 weiter vertieft wird, wobei B2 kleiner als B1 ist. Der Teil 65’ der zweiten Maskierungsschicht wird von oben nach und nach abgetragen. Ebenso wird der Rest 60’ der ersten Maskierungsschicht nach und nach abgetragen. Sobald der Graben die gewünschte Gesamttiefe erreicht hat, wird das Ätzen beendet. Eventuell noch vorhandenes Material des Rests 60’ und/oder des Teils 65’ können dann noch nasschemisch oder trockenchemisch entfernt werden. Die resultierende Struktur ist beispielhaft in 6 dargestellt.
  • Die unverjüngte Breite B1 und die verjüngte Breite B2 sind abhängig von der benutzten Lithographie. Mittels Stepperlithographie können beispielsweise minimale Grabenbreiten von 500 Nanometer für den verjüngten Teil des Grabens erreicht werden, der unverjüngte Teil kann dann beispielsweise eine Breite von 800 Nanometer aufweisen. Der Abstand von Stufe 80 zur Oberseite der n+-Source 30 kann beispielsweise 0,5 bis 3 Mikrometer betragen und der Abstand von der Stufe 80 zum Boden des verjüngten Teils des Grabens 90 kann etwa 0,2 bis 2 Mikrometer betragen.
  • In den Graben kann nun erst ein Dielektrikum abgeschieden werden, welches beispielsweise den verjüngten Teil des Grabens 90 bis zur Stufe 80 füllen könnte. Zusätzlich kann das Dielektrikum Wände des Grabens oberhalb der Stufe 80 dünnschichtig bedecken. Es ist auch möglich, nach dem ersten Ätzen und vor Entfernen des Fotolacks eine Ionenimplantation vorzunehmen, die so tiefer im Substrat angeordnet werden kann.
  • Schließlich kann eine Gate-Elektrode 50 aus polykristallinem Silizium in dem Graben oberhalb der Stufe angeordnet werden, sodass in der p–-Schicht 20 ein vertikaler Kanalbereich 25 entsteht.
  • Das mithilfe der 2, 3, 4, 5 und 6 erläuterte Verfahren zur Herstellung eines gestuften Grabenquerschnitts in einer Siliziumcarbidschicht ist auch für die Herstellung von mikroelektromechanischen Systemen anwendbar, bei denen abgeschiedene Siliziumcarbidschichten verwendet werden, innerhalb derer der Graben mit im Querschnitt mindestens einem gestuften Abschnitt gebildet wird. Es ist auch möglich, dass die Siliziumcarbidschicht auf eine Siliziumdioxidschicht, eine Siliziumnitridschicht oder eine Siliziumschicht abgeschieden ist. Dann kann der Teil des Grabens mit unverjüngter Breite vollständig in der Siliziumcarbidschicht ausgebildet sein und der Teil des Grabens mit verjüngter Breite vollständig in der Schicht ausgebildet sein, auf die die Siliziumcarbidschicht abgeschieden ist. Insbesondere kann die Stufe mit dem Übergang von der Schicht, auf die die Siliziumcarbidschicht abgeschieden ist, zur Siliziumcarbidschicht zusammenfallen. Der Teil des Grabens mit verjüngter Breite kann die Schicht, auf die die Siliziumcarbidschicht abgeschieden ist, auch vollständig durchdringen. Für mikroelektromechanische Systeme kommen Verhältnisse von unverjüngter Breite zu verjüngter Breite von 100:1 in Betracht mit verjüngten Breiten von 1 bis 10 Mikrometern. Der Abstand von der Stufe zur Oberseite der Siliziumcarbidschicht kann beispielsweise 1 bis 10 Mikrometer betragen, und der Abstand von der Stufe zum Boden des verjüngten Teil des Grabens, beziehungsweise zur Unterseite der Schicht, auf die die Siliziumcarbidschicht abgeschieden ist, kann ebenfalls 1 bis 10 Mikrometer betragen.
  • Als Materialien für die erste und die zweite Maskierungsschicht kommen beispielsweise Siliziumdioxid, Siliziumnitrid, Polysilizium oder Siliziumcarbid in Frage, wobei die erste und die zweite Maskierungsschicht gleiche und unterschiedliche Materialien umfassen können, auch Metall als Material für eine oder beide Maskierungsschichten ist denkbar.

Claims (10)

  1. Verfahren zur Herstellung eines Substrats für einen Metall-Oxid-Halbleiter-Feldeffekttransistor (100) oder ein mikroelektromechanisches System, wobei das Substrat eine Siliziumcarbidschicht (10) umfasst, dadurch gekennzeichnet, dass das Verfahren folgende Schritte umfasst: (a) Trockenätzen eines vorläufigen Grabens in das Substrat unter Verwendung einer strukturierten ersten Maskierungsschicht (60), wobei das Trockenätzen so durchgeführt wird, dass ein Rest (60’) der ersten strukturierten Maskierungsschicht verbleibt, (b) Aufbringen einer zweiten Maskierungsschicht (65) zumindest auf Wänden des vorläufigen Grabens, (c) Trockenätzen unter Verwendung des Rests (60’) der ersten Maskierungsschicht und der zweiten Maskierungsschicht (65), sodass ein Graben (90) mit einer Stufe (80) in dem Graben (90) entsteht.
  2. Verfahren nach Anspruch 1, wobei Schritt (b) umfasst: • konformes Aufbringen der zweiten Maskierungsschicht (65), wobei ein Teil (65’) der zweiten Maskierungsschicht auf Wänden des vorläufigen Grabens, ein weiterer Teil auf einem Boden des vorläufigen Grabens und noch ein weiterer Teil auf dem Rest (60’) der strukturierten ersten Maskierungsschicht aufgebracht wird, und • Entfernen des weiteren Teils und des noch einen weiteren Teils durch Trockenätzen.
  3. Verfahren nach Anspruch 1 oder 2, wobei das Verfahren ein Implantieren von Ionen in den Boden des vorläufigen Grabens nach Schritt (a) und vor Schritt (b) umfasst.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei Schritt (a) umfasst: • konformes Aufbringen der ersten Maskierungsschicht (60), • Aufbringen eines strukturierten Fotolacks (70) auf die erste Maskierungsschicht (60); und • Strukturieren der ersten Maskierungsschicht (60) durch Plasmaätzen unter Verwendung des strukturierten Fotolacks (70).
  5. Verfahren nach Anspruch 4, wobei die Siliziumcarbidschicht (10) eine hexagonale Kristallstruktur aufweist und auf der Siliziumcarbidschicht (10) eine moderat p-dotierte Siliziumcarbidschicht (20) angeordnet ist, wobei auf zumindest einem Teil der moderat p-dotierten Siliziumcarbidschicht (20) eine hoch n-dotierte Siliziumcarbidschicht (30) angeordnet ist und wobei in Schritt (a) die erste Maskierungsschicht (60) konform auf die hoch n-dotierte Siliziumcarbidschicht (30) aufgebracht wird und durch Ätzen in Schritt (a) auch Aussparungen in der moderat p-dotierten Siliziumcarbidschicht (20) und in der hoch n-dotierten Siliziumcarbidschicht (30) gebildet werden, wobei die Aussparungen über dem vorläufigen Graben angeordnet sind und im Querschnitt eine selbe Breite haben, die einer Breite des vorläufigen Grabens entspricht.
  6. Substrat, welches nach einem Verfahren nach einem der vorangehenden Ansprüche hergestellt ist.
  7. Metall-Oxid-Halbleiter-Feldeffekttransistor (100) mit einem Substrat, wobei das Substrat mit einem Verfahren nach Anspruch 5 hergestellt ist, wobei der Graben (90) bis zu der Stufe (80) mit einem Dielektrikum gefüllt ist, wobei eine Gate-Elektrode (50) polykristallines Silizium umfasst und zumindest teilweise in dem Graben (90) über dem Dielektrikum und auch teilweise so in den Aussparungen angeordnet ist, dass in der moderat p-dotierten Siliziumcarbidschicht (20) ein vertikaler Kanalbereich (25) entsteht.
  8. Metall-Oxid-Halbleiter-Feldeffekttransistor (100) nach Anspruch 7, wobei das Dielektrikum auch die Grabenwände oberhalb der Stufe (80) bedeckt.
  9. Mikroelektromechanisches System mit einem Substrat, wobei das Substrat mit einem Verfahren nach einem der vorangehenden Ansprüche hergestellt ist, wobei das Substrat weiterhin eine Siliziumdioxidschicht, eine Siliziumnitridschicht oder eine Siliziumschicht umfasst, auf der die Siliziumcarbidschicht abgeschieden ist, und wobei ein Teil des Grabens (90) oberhalb der Stufe (80) vollständig in der Siliziumcarbidschicht ausgebildet ist.
  10. Kraftfahrzeug mit einem Leistungsschalter, der einen Metall-Oxid-Halbleiter-Feldeffekttransistor nach Anspruch 7 oder 8 umfasst.
DE102013217768.2A 2013-09-05 2013-09-05 Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug Ceased DE102013217768A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102013217768.2A DE102013217768A1 (de) 2013-09-05 2013-09-05 Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug
EP14747945.5A EP3042391A1 (de) 2013-09-05 2014-08-07 Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat, mikroelektromechanisches system mit einem substrat, und kraftfahrzeug
US14/917,009 US10636901B2 (en) 2013-09-05 2014-08-07 Method for producing a substrate, substrate, metal-oxide-semiconductor field-effect transistor with a substrate, micro-electromechanical system with a substrate, and motor vehicle
JP2016539451A JP2016538729A (ja) 2013-09-05 2014-08-07 基板を製造する方法、並びに基板、並びに基板を備えた金属酸化物半導体電界効果トランジスタ、並びに基板を備えた微小電気機械システム、並びに自動車
PCT/EP2014/066951 WO2015032577A1 (de) 2013-09-05 2014-08-07 Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat, mikroelektromechanisches system mit einem substrat, und kraftfahrzeug

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102013217768.2A DE102013217768A1 (de) 2013-09-05 2013-09-05 Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug

Publications (1)

Publication Number Publication Date
DE102013217768A1 true DE102013217768A1 (de) 2015-03-05

Family

ID=51292972

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013217768.2A Ceased DE102013217768A1 (de) 2013-09-05 2013-09-05 Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug

Country Status (5)

Country Link
US (1) US10636901B2 (de)
EP (1) EP3042391A1 (de)
JP (1) JP2016538729A (de)
DE (1) DE102013217768A1 (de)
WO (1) WO2015032577A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015113998A1 (de) * 2015-08-24 2017-03-02 Gottfried Wilhelm Leibniz Universität Hannover Verfahren zur Herstellung eines Mikrozerspanwerkzeugs sowie Mikrozerspanwerkzeug

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807177B (zh) * 2017-05-05 2021-07-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
US5741741A (en) * 1996-05-23 1998-04-21 Vanguard International Semiconductor Corporation Method for making planar metal interconnections and metal plugs on semiconductor substrates
US6656797B2 (en) * 2001-12-31 2003-12-02 General Semiconductor, Inc. High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation
US6686244B2 (en) * 2002-03-21 2004-02-03 General Semiconductor, Inc. Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step
JP4500530B2 (ja) * 2003-11-05 2010-07-14 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2006032655A (ja) 2004-07-16 2006-02-02 Kyoto Univ 炭化珪素基板の製造方法
JP4491307B2 (ja) * 2004-09-21 2010-06-30 トヨタ自動車株式会社 半導体装置およびその製造方法
JP5493275B2 (ja) 2008-02-27 2014-05-14 富士電機株式会社 半導体装置の製造方法
JP2009302510A (ja) 2008-03-03 2009-12-24 Fuji Electric Device Technology Co Ltd トレンチゲート型半導体装置およびその製造方法
US20110156058A1 (en) * 2009-02-04 2011-06-30 Hitachi Metals, Ltd. Silicon carbide monocrystal substrate and manufacturing method therefor
ATE555057T1 (de) 2009-06-05 2012-05-15 Acreo Ab Verfahren zur herstellung einer mikrostruktur von kristallinem sic
JP5875684B2 (ja) * 2012-07-09 2016-03-02 株式会社日立製作所 Ｍｏｓ型電界効果トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015113998A1 (de) * 2015-08-24 2017-03-02 Gottfried Wilhelm Leibniz Universität Hannover Verfahren zur Herstellung eines Mikrozerspanwerkzeugs sowie Mikrozerspanwerkzeug

Also Published As

Publication number Publication date
US10636901B2 (en) 2020-04-28
EP3042391A1 (de) 2016-07-13
US20160218208A1 (en) 2016-07-28
JP2016538729A (ja) 2016-12-08
WO2015032577A1 (de) 2015-03-12

Similar Documents

Publication Publication Date Title
DE102011088867B4 (de) Siliziumkarbidhalbleitervorrichtung und herstellungsverfahren hierfür
DE102006037510B3 (de) Verfahren zum Herstellen einer Grabenstruktur, die Verwendung dieses Verfahrens zur Herstellung einer Halbleiteranordnung und Halbleiteranordnung mit einer Grabenstruktur
DE102011123124B3 (de) SiC-Halbleitervorrichtung
DE112010002352T5 (de) FinFET-Strukturen mit verspannungsinduzierenden Source/Drain-biIdenden Abstandshaltern und Verfahren zur Herstellung der FinFET-Strukturen
DE102011108151A1 (de) Trench - superjunction - mosfet mit dünnem epi - prozess
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
DE112017000949T5 (de) Verfahren zum herstellen einer verbundhalbleitervorrichtung undverbundhalbleitervorrichtung
DE102012021534B4 (de) Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
DE102012217073A1 (de) Vertikales mikroelektronisches Bauelement und entsprechendes Herstellungsverfahren
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE112019000863T5 (de) Halbleitervorrichtung
WO2015104084A1 (de) Trench-mosfet-transistorvorrichtung und entsprechendes herstellungsverfahren
DE10012112C2 (de) Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors
DE102014206361A1 (de) Verfahren zur Herstellung einer dielektrischen Feldplatte in einem Graben eines Substrats, nach dem Verfahren erhältliches Substrat und Leistungstransistor mit einem solchen Substrat
DE102010046213B3 (de) Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
DE102004031453B4 (de) Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur
DE102013217768A1 (de) Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug
DE102013100636B4 (de) Halbleiterbauelement mit Kontaktstruktur und Verfahren zu dessen Herstellung
WO2015150268A1 (de) Verfahren zur herstellung eines substrats, substrat, metall-oxid-halbleiter-feldeffekttransistor mit einem substrat und mikroelektromechanisches system mit einem substrat
WO2007048393A2 (de) Halbleiterbauelement mit ladungskompensationsstruktur und verfahren zur herstellung desselben
DE102013213007B4 (de) Halbleiterbauelement, Trench-Feldeffekttransistor, Verfahren zur Herstellung eines Trench-Feldeffekttransistors und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013209254A1 (de) Substrat und Verfahren zur Herstellung eines Substrats, Metall-Oxid-Halbleiter-Feldeffekttransistor und Verfahren zur Herstellung eines Metall-Oxid-Halbleiter-Feldeffekttransistors, mikroelektromechanisches System und Kraftfahrzeug
DE102015209018B3 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit selbstjustierenden Masken
DE102018010396B3 (de) Verfahren zum erzeugen eines dotierten halbleitersubstrats
DE102007046557A1 (de) Halbleiterstruktur mit verfüllter Ausnehmung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final