CN1481030A - 碳化硅半导体器件 - Google Patents

碳化硅半导体器件 Download PDF

Info

Publication number
CN1481030A
CN1481030A CNA031525903A CN03152590A CN1481030A CN 1481030 A CN1481030 A CN 1481030A CN A031525903 A CNA031525903 A CN A031525903A CN 03152590 A CN03152590 A CN 03152590A CN 1481030 A CN1481030 A CN 1481030A
Authority
CN
China
Prior art keywords
groove
silicon carbide
semiconductor device
carbide substrates
sidewall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031525903A
Other languages
English (en)
Other versions
CN1327528C (zh
Inventor
片冈光浩
一
竹内有一
美
内藤正美
・库马尔
拉杰什·库马尔
之
松波弘之
畅
木本恒畅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN1481030A publication Critical patent/CN1481030A/zh
Application granted granted Critical
Publication of CN1327528C publication Critical patent/CN1327528C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种碳化硅(SiC)衬底，设有偏取向{0001}表面，该偏取向{0001}表面的偏轴方向是<11－20>。沟槽形成在碳化硅上，以具有朝向<11－20>方向延伸的条形结构。在沟槽的内表面上形成碳化硅外延层。

Description

碳化硅半导体器件
                          发明领域
本发明涉及一种防止产生刻面(facet)的碳化硅(SiC)半导体器件。
                          发明背景
在JP-A-H9-172187中公开了一种具有沟槽201的碳化硅(SiC)衬底200的结构，其中碳化硅外延层202形成在沟槽201的内表面上。这里，为了防止电场集中在沟槽201的侧壁上，衬底200具有(0001)面的主表面和沟槽201具有(1-100)面的侧壁，如图28所示。
在实际制造过程中，如图29A、29B所示，当外延层202从沟槽201内的(1-100)面生长(grow)时，在该表面的附近形成刻面。因此不能防止出现缺陷。即，在具有<1-100>方向偏轴的晶片上的埋置外延生长形成了在<1-100>方向下游的(0001)刻面。这呈现为淀积在沟槽201内的外延层202的非对称横截面形状，并使该刻面具有粗糙表面，导致易于在刻面上产生缺陷。
当上述衬底施加于沟槽JFET或沟槽MOSFET时，在沟道层上形成刻面。由于降低的迁移率和漏泄电流这就使导通电阻增加，或者改变了阈值。
顺便提及，(1-100)或<1-100>等效于在用于结晶面或方向的表示方法中常常所描述的(0100)或<0100>。即，指数中的“-n”读作“n”。
                          发明内容
本发明的目的在于：当外延层生长在在碳化硅衬底的沟槽内表面上时限制刻面的形成。
为实现上述目的，碳化硅半导体器件被设置如下：
碳化硅衬底被设置具有偏取向{0001}表面，该偏取向{0001}表面的偏轴方向是<11-20>或<1-100>，以及沟槽被设置具有分别朝向<11-20>或<1-100>方向延伸的条形结构。
当外延层生长在沟槽的内表面上时，这种结构限制了刻面的形成。
而且，为实现上述目的并由此实现相同的效果，其它碳化硅半导体器件被不同地设置如下：
另一碳化硅半导体器件分别设有碳化硅衬底和沟槽，该碳化硅衬底具有偏取向{0001}表面，该偏取向｛0001}表面的偏轴方向是<11-20>或<1-100>，该沟槽具有{1-100}或{11-20}表面的侧壁。
另一碳化硅半导体器件设有碳化硅衬底，该碳化硅衬底包含具有一定偏轴方向的偏取向表面，以及沟槽的平面结构具有若干侧面，每个侧面相对于一定偏轴方向处于80度或更小的角度，优选为75度或更小。
另一碳化硅半导体器件分别设有碳化硅衬底和沟槽，该碳化硅衬底具有偏取向{0001}表面，该偏取向{0001}表面偏轴方向为<11-20>或<1-100>，该沟槽具有不垂直于偏轴的{11-20}或{1-100}表面的侧壁。
又一碳化硅半导体器件设有碳化硅衬底和沟槽，所述碳化硅衬底是六面晶体碳化硅衬底，该六面晶体碳化硅衬底具有{11-20}或{1-100}主表面，所述沟槽在剖面结构中具有相对于｛0001}面以1度或更大角度倾斜的侧壁。
                       附图简要说明
通过下面参照附图的详细说明使本发明的上述和其它目的、特征和优点更加明显。附图中：
图1A是用于解释根据本发明第一实施例的SiC半导体器件的平面图；
图1B是沿着线1B-1B截取的纵向剖面图；
图2是根据第一实施例的SiC半导体器件的纵向剖面图；
图3是沟槽JFET的纵向剖面图；
图4是根据第一实施例的SiC半导体器件的纵向剖面图；
图5A是用于解释根据第二实施例的SiC半导体器件的平面图；
图5B是沿着线5B-5B截取的纵向剖面图；
图6是根据第二实施例的SiC半导体器件的纵向剖面图；
图7是根据第二实施例的SiC半导体器件的纵向剖面图；
图8A是用于解释根据第三实施例的SiC半导体器件的平面图；
图8B是沿着线8B-8B截取的纵向剖面图；
图9是根据第三实施例的SiC半导体器件的纵向剖面图；
图10A是用于解释根据第三实施例的SiC半导体器件的第一改型的平面图；
图10B是沿着线10B-10B截取的纵向剖面图；
图11A是用于解释根据第三实施例的SiC半导体器件的第二改型的平面图；
图11B是沿着线11B-11B截取的纵向剖面图；
图12是根据第三实施例的SiC半导体器件的第二改型的纵向剖面图；
图13A是用于解释根据第三实施例的SiC半导体器件的另一改型的平面图；
图13B是沿着线13B-13B截取的纵向剖面图；
图14A是用于解释根据第四实施例的SiC半导体器件的平面图；
图14B是沿着线14B-14B截取的纵向剖面图；
图15是根据第四实施例的SiC半导体器件的纵向剖面图；
图16A是用于解释根据第四实施例的SiC半导体器件的改型的平面图；
图16B是沿着线16B-16B截取的纵向剖面图；
图17A是用于解释根据第五实施例的SiC半导体器件的平面图；
图17B是沿着线17B-17B截取的纵向剖面图；
图18是根据第五实施例的SiC半导体器件的纵向剖面图；
图19是表示产生刻面的概率的曲线图；
图20A是用于解释根据第六实施例的SiC半导体器件的平面图；
图20B是沿着线20B-20B截取的纵向剖面图；
图21是用于解释根据第六实施例的SiC半导体器件的改型的平面图；
图22A是用于解释根据第七实施例的SiC半导体器件的平面图；
图22B是沿着线22B-22B截取的纵向剖面图；
图23是用于解释根据第七实施例的SiC半导体器件的改型的平面图；
图24A是用于解释根据第八实施例的SiC半导体器件的平面图；
图24B是沿着线24B-24B截取的纵向剖面图；
图25是根据第八实施例的SiC半导体器件的纵向剖面图；
图26A是用于解释根据第九实施例的SiC半导体器件的平面图；
图26B是沿着线26B-26B截取的纵向剖面图；
图27是根据第九实施例的SiC半导体器件的纵向剖面图；
图28是相关技术的SiC半导体器件的纵向剖面图；
图29A用于解释相关技术的SiC半导体器件的平面图；
图29B是沿着线29B-29B截取的纵向剖面图。
                 优选实施例的详细说明
(第一实施例)
下面参照图1A和1B解释第一实施例。碳化硅(SiC)衬底(或晶片)10上具有沟槽11。该SiC衬底10具有<11-20>偏取向{0001}表面，它是具有偏角和<11-20>偏轴方向的{0001}面。沟槽11具有朝向<11-20>方向延伸的条形结构。如图2所示，在沟槽11的内表面内，形成SiC外延层12。详细地说，SiC外延层12形成在包括沟槽11的内表面的SiC衬底10上。
在<11-20>偏取向SiC晶片10上，形成具有朝向<11-20>方向延伸的条形结构的沟槽11，以及在包括沟槽11的内侧的SiC衬底10上形成SiC层12。
因此，当在沟槽11内外延层12生长时，不会在沟槽11的(1-100)侧壁上形成刻面。防止刻面的形成可使(1-100)面成为沟道层。这有利于施加于沟槽JFET，如图3所示。详细地说，在n+SiC衬底13上，预先依次形成n-外延层14、栅极p+外延层15、源极n+外延层16，然后在先前层的上表面上形成沟槽19。沟槽19穿透源极n+外延层16和栅极p+外延层15到达n-外延层14。在沟槽19内，形成沟道n-外延层17和栅极p+外延层18。在n+SiC衬底13上，形成作为背电极的漏电极13a。第一栅极电压施加于栅极p+外延层18，同时第二栅极电压施加于栅极p+外延层15。调整栅极p+外延层18和栅极p+外延层15之间的电压可以控制栅极p+外延层18和栅极p+外延层15之间的沟道n-外延层17中的耗尽层的膨胀。这导致可以控制在源极和漏极之间(源极n+外延层16和n+SiC衬底13之间)流过的电流。这里，如图1A、1B和2所示，(1-100)面可以是沟道层。
此外，如图4所示，沟槽11可以用外延层12(埋置外延层12)埋置，代替图2中所示的外延层12。
如上所述，采用偏取向晶片10，沟槽11具有沿着图1的线L1朝向偏轴方向延伸的条形结构，以及然后在包括沟槽11内表面的晶片10的表面上形成外延层12。由于在外延层12生长时没有因此形成刻面，因此沟槽11的侧壁可以是沟道层的底面。
(第二实施例)
第二实施例不同于第一实施例的地方在于沟槽的偏轴方向和延伸方向。参见图5A、5B和6，下面解释第二实施例。
SiC衬底20具有<1-100>偏取向{0001}表面。沟槽21具有朝向<1-100>方向延伸的条形结构。
在<1-100>偏取向SiC晶片20上，形成具有朝向<1-100>方向延伸的条形结构的沟槽21，以及在包括沟槽21的内部的SiC衬底20上形成SiC层22。
因此，当在沟槽21内生长外延层22时，不会在沟槽21的(11-20)侧壁上形成刻面。防止刻面的形成可以使(11-20)面成为沟道层。
换言之，选择<1-100>方向作为偏轴可防止在具有高迁移率的(11-20)面上形成刻面。这有利于形成用于FET的沟道层。
此外，如图7所示，沟槽21可以用外延层22(埋置外延层22)埋置，代替图6中所示的外延层22。
(第三实施例)
第三实施例不同于第一实施例的地方在于沟槽的平面结构。参见图8A、8B和9，下面解释第三实施例。
SiC衬底30具有<11-20>偏取向{0001}表面。沟槽31具有规则六边形平面结构和(1-100)面的侧壁，如图8A所示。在包括沟槽31内部的SiC衬底30上形成SiC层22，如图9所示。
因此，当在沟槽31内外延层32生长时，不会在沟槽31的(1-100)侧壁上形成刻面。防止刻面的形成可以使(1-100)面成为沟道层。
此外，代替规则六边形平面结构，可以形成具有长六边形平面结构的沟槽31，类似于条形结构。该条形结构具有互相平行面对的一对两个纵边和形成两个三角端部的两对两个短边。这里，每个三角端部由互相相交成120度角的两个(1-100)面形成。由此在沟槽31的端部也不会形成刻面。这就可以使沟槽31的端部、连同沟槽31的纵边也用作沟道层。
下面参照图10A和10B说明第三实施例的第一改型。
SiC衬底30具有<11-20>偏取向{0001}表面。沟槽33具有规则三角形平面结构和(1-100)平面的侧壁，如图10A和10B所示。在包括沟槽33内部的SiC衬底30上形成SiC层(未示出)。当在沟槽33内外延层生长时，不会在沟槽31的(1-100)侧壁上形成刻面。防止刻面的形成可使(1-100)面成为沟道层。
下面参照图11A、11B和12介绍第三实施例的第二改型。
如图10A所示的衬底30和沟槽33之间的关系在图11A和11B中倒置。即，SiC衬底30具有<11-20>偏取向{0001}表面，并且具有(1-100)面的侧壁的沟槽34形成在规则三角形之间，如图11A和11B所示。SiC层35形成在包括沟槽34内部的SiC衬底30上。当在沟槽34内外延层35生长时，不会在沟槽34的(1-100)侧壁上形成刻面。防止刻面的形成可使(1-100)面成为沟道层。
此外，如图8A所示的衬底30和沟槽31之间的关系在图13A和13B中倒置。即，具有(1-100)面的侧壁的沟槽36形成在六边形之间，如图13A和13B所示。
(第四实施例)
第四实施例不同于图8A所示第三实施例之处在于衬底的偏轴方向和沟槽的侧壁的平面指数。参见图14A、14B和15，下面说明第四实施例。
SiC衬底40具有<1-100>偏取向的{0001}表面。沟槽41具有规则六边形平面结构和(11-20)面的侧壁，如图14A所示。SiC层42形成在包括沟槽41的内部的SiC衬底40上，如图15所示。
因此，当外延层42在沟槽41内生长时，不会在沟槽41的(11-20)侧壁上形成刻面。防止刻面的形成可以使(11-20)面成为沟道层。
此外，代替规则六边形平面结构，可以形成具有长六边形平面结构的沟槽41，类似于条形结构。该条形结构具有互相平行面对的一对两个纵边和形成两个三角端部的两对两个短边。这里，每个三角端部由互相相交成120度角的两个(11-20)面形成。由此在沟槽41的端部也不会形成刻面。这就可以使沟槽41的端部、连同沟槽41的纵边也用作沟道层。
下面参照图16A和16B说明第四实施例的改型。
SiC衬底40具有<1-100>偏取向｛0001}表面。沟槽43具有规则三角形平面结构和(11-20)面的侧壁。在包括沟槽43内部的SiC衬底40上形成SiC层(未示出)。当在沟槽43内外延层生长时，不会在沟槽43的(11-20)侧壁上形成刻面。防止刻面的形成可使(11-20)面成为沟道层。
(第五实施例)
下面将参照图17A、17B、18和19说明第五实施例不同于图1A和1B所示第一实施例的之处。
SiC衬底50具有<11-20>偏取向{0001}表面，它是具有偏角和<11-20>偏轴方向的{0001}表面。沟槽51具有矩形平面结构。矩形的每个边相对于偏轴方向处于80度或更小、优选75度或更小的角度。详细地说，矩形的纵边处于相对于偏轴方向的θ1角，而横边处于相对于偏轴方向的θ2角(锐角：θ2＝90-θ1)。这里，角度θ1、θ2是80度或更小，优选75度或更小。
在偏取向SiC晶片50上，形成沟槽51，其侧面相对于偏轴方向处于80度或更小、优选75度或更小的角度。然后在包括沟槽51的内部的SiC衬底50上形成SiC层52，如图18所示。
这里，当在沟槽51内外延层生长时，是否在沟槽51的侧壁上形成刻面取决于偏轴和沟槽51的每个侧面之间的角度θ。如果角度θ为75度或更小，不会形成刻面。
图19示出了在角度θ的基础上形成刻面的概率的测量结果。当角度θ为90度时，形成刻面的概率为100％。相反，当角度θ为75度或更小时，形成刻面的概率为0％。
这表示沟槽51的平面结构的所有侧边相对于SiC衬底50的偏轴应成80度或更小、优选75度或更小的角度。
(第六实施例)
下面参照图20A和20B介绍第六实施例不同于图1A和1B中所示的第一实施例之处。
SiC衬底70包括具有偏角和<11-20>的偏轴方向的{0001}表面。沟槽71具有侧壁，每个侧壁是(11-20)面并且不垂直SiC衬底70的偏轴，如图20A所示。成对互相面对的侧壁可沿着沟槽71的延伸方向交替靠近和远离。
在<11-20>偏取向SiC晶片70上，形成具有(11-20)的侧壁的沟槽71，该(11-20)的侧壁不包括垂直于衬底70的偏轴的(11-20)面。因此，当在沟槽71内外延层(未示出)生长时，不会形成刻面。当这种结构应用于其中沟槽的侧壁用作沟道层的器件中时，侧壁的(11-20)面成为沟道层，这就可以获得很高的沟道迁移率。
而且，与图1A所示的具有线性延伸的条形结构的沟槽相比，本实施例的沟槽71使得更大的沟道宽度能够由此使大电流流通。
作为第六实施例的改型，可以形成图21中所示的沟槽72。沟槽72也有(11-20)面的侧壁，具有沿着其延伸方向的恒定宽度。
(第七实施例)
第七实施例不同于第六实施例的之处在于SiC衬底的偏轴方向和沟槽的侧壁的平面指数(plane index)。参见图22A和22B，下面说明第七实施例。
SiC衬底80具有{0001}表面，其具有偏角和<1-100>的偏轴方向。沟槽81具有侧壁，每个侧壁是(1-100)面和不垂直于SiC衬底80的偏轴，如图22A所示。成对的互相面对的侧壁可以沿着沟槽81的延伸方向交替靠近和远离。
在<1-100>偏取向SiC晶片80上，形成具有(1-100)侧壁的沟槽81，这些侧壁不包括垂直于衬底80的偏轴的(1-100)面。因此，当在沟槽81内外延层生长(未示出)时，不会形成刻面。当这种结构应用于其中沟槽的侧壁用作沟道层的器件中时，侧壁的(1-100)面成为沟道层，这就可以获得很高的沟道迁移率。
而且，与图1A所示的具有线性延伸的条形结构的沟槽相比，本实施例的沟槽81使得更大的沟道宽度能够由此使大电流流通。
作为第六实施例的改型，可以形成图23中所示的沟槽82。沟槽82也有(1-100)面的侧壁，具有沿着其延伸方向的恒定宽度。
(第八实施例)
第八实施例不同于前述实施例的之处在于采用没有偏角的SiC衬底。
如图24A和24B所示，SiC衬底90是具有{11-20}主表面而没有偏角的六边形晶体SiC衬底。沟槽91在剖面形状中具有相对于(0001)面成1度或更大角度倾斜的侧壁。这里，在这种结构中，当在沟槽91内外延层92生长时，不会形成刻面。此外，当这种结构应用于其中沟槽的侧壁用作沟道层的器件中时，侧壁的(1-100)面成为沟道层，这就可以获得很高的沟道迁移率。
(第九实施例)
第九实施例不同于第八实施例的之处在于SiC衬底的主表面的平面指数。下面参照图26A、26B和27介绍第九实施例。
SiC衬底100是具有{1-100}主表面而没有偏角的六边形晶体SiC衬底。沟槽101具有在剖面形状中具有相对于(0001)面成1度或更大角度倾斜的侧壁。这里，在上述结构中，当在沟槽101内外延层102生长时，不会形成刻面。此外，当这种结构应用于其中沟槽的侧壁用作沟道层的器件中时，侧壁的(0001)面成为沟道层，这就可以获得高沟道迁移率。
本领域普通技术人员都能理解对本发明的上述实施例可以做各种修改。然而，本发明的范围由所附权利要求书限定。

Claims (10)

1、一种碳化硅半导体器件，包括：
设有偏取向{0001}表面的碳化硅衬底，所述偏取向{0001}表面的偏轴方向为<11-20>；和
形成在该碳化硅衬底上的沟槽，该沟槽具有朝向<11-20>方向延伸的条形结构，
其中，在该沟槽的内表面上形成碳化硅外延层。
2、一种碳化硅半导体器件，包括：
设有偏取向{0001}表面的碳化硅衬底，所述偏取向｛0001}表面的偏轴方向为<1-100>；和
形成在该碳化硅衬底上的沟槽，该沟槽具有朝向<1-100>方向延伸的条形结构，
其中，在该沟槽的内表面上形成碳化硅外延层。
3、一种碳化硅半导体器件，包括：
设有偏取向{0001}表面的碳化硅衬底，所述偏取向{0001}表面的偏轴方向为<11-20>；和
形成在该碳化硅衬底上的沟槽，该沟槽具有<1-100>表面的侧壁，
其中，在该沟槽的内表面上形成碳化硅外延层。
4、一种碳化硅半导体器件，包括：
设有偏取向{0001}表面的碳化硅衬底，所述偏取向{0001}表面的偏轴方向为<1-100>；和
形成在该碳化硅衬底上的沟槽，该沟槽具有<11-20>表面的侧壁，
其中，在该沟槽的内表面上形成碳化硅外延层。
5、一种碳化硅半导体器件，包括：
碳化硅衬底，设有具有一定偏轴方向的偏取向表面；和
形成在该碳化硅衬底上的沟槽，其中，该沟槽的平面结构的每个边相对于该一定偏轴方向成80度或更小的角度，
其中，在该沟槽的内表面上形成碳化硅外延层。
6、一种碳化硅半导体器件，包括：
碳化硅衬底，设有具有一定偏轴方向的偏取向表面；和
形成在该碳化硅衬底上的沟槽，其中，该沟槽的平面结构的每个边相对于该一定偏轴方向成75度或更小的角度，
其中，在该沟槽的内表面上形成碳化硅外延层。
7、一种碳化硅半导体器件，包括：
设有偏取向{0001}表面的碳化硅衬底，所述偏取向{0001}表面的偏轴方向为<11-20>；和
形成在该碳化硅衬底上的沟槽，该沟槽具有不垂直于该偏轴的{11-20}表面的侧壁，其中，在该沟槽的内表面上形成碳化硅外延层。
8、一种碳化硅半导体器件，包括：
设有偏取向{0001}表面的碳化硅衬底，所述偏取向{0001}表面的偏轴方向为<1-100>；和
形成在该碳化硅衬底上的沟槽，该沟槽具有不垂直于偏轴的｛1-100}表面的侧壁，
其中，在该沟槽的内表面上形成碳化硅外延层。
9、一种碳化硅半导体器件，包括：
碳化硅衬底，该碳化硅衬底是具有{11-20}主表面的六边形晶体碳化硅衬底；和
形成在该碳化硅衬底上的沟槽，该沟槽具有在剖面结构中相对于{0001}面以1度或更大角度倾斜的侧壁，
其中，在该沟槽的内表面上形成碳化硅外延层。
10、一种碳化硅半导体器件，包括：
碳化硅衬底，该碳化硅衬底是具有{1-100}主表面的六边形晶体碳化硅衬底；和
形成在该碳化硅衬底上的沟槽，该沟槽具有在剖面结构中相对于{0001}面以1度或更大角度倾斜的侧壁，
其中，在该沟槽的内表面上形成碳化硅外延层。
CNB031525903A 2002-08-09 2003-08-05 碳化硅半导体器件 Expired - Fee Related CN1327528C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002233722A JP4110875B2 (ja) 2002-08-09 2002-08-09 炭化珪素半導体装置
JP233722/2002 2002-08-09

Publications (2)

Publication Number Publication Date
CN1481030A true CN1481030A (zh) 2004-03-10
CN1327528C CN1327528C (zh) 2007-07-18

Family

ID=31185141

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031525903A Expired - Fee Related CN1327528C (zh) 2002-08-09 2003-08-05 碳化硅半导体器件

Country Status (4)

Country Link
US (2) US6853006B2 (zh)
JP (1) JP4110875B2 (zh)
CN (1) CN1327528C (zh)
DE (1) DE10334819B4 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7396410B2 (en) 2004-03-18 2008-07-08 Cree, Inc. Featuring forming methods to reduce stacking fault nucleation sites
CN101268555B (zh) * 2005-09-14 2011-09-14 三菱电机株式会社 碳化硅半导体器件
CN102629625A (zh) * 2011-01-14 2012-08-08 株式会社电装 碳化硅半导体器件
CN102760768A (zh) * 2011-04-28 2012-10-31 株式会社电装 碳化硅半导体器件
CN101489954B (zh) * 2006-07-13 2012-11-07 申克碳化技术股份有限公司 制造陶瓷衬底的方法以及陶瓷衬底

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4179147B2 (ja) * 2003-11-28 2008-11-12 株式会社デンソー 炭化珪素半導体装置
CN100533663C (zh) * 2004-03-18 2009-08-26 克里公司 减少堆垛层错成核位置的光刻方法和具有减少的堆垛层错位置的结构
US7109521B2 (en) * 2004-03-18 2006-09-19 Cree, Inc. Silicon carbide semiconductor structures including multiple epitaxial layers having sidewalls
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
US7820511B2 (en) 2004-07-08 2010-10-26 Semisouth Laboratories, Inc. Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making
EP1619276B1 (en) * 2004-07-19 2017-01-11 Norstel AB Homoepitaxial growth of SiC on low off-axis SiC wafers
JP4830285B2 (ja) * 2004-11-08 2011-12-07 株式会社デンソー 炭化珪素半導体装置の製造方法
US7834380B2 (en) * 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
JP5196513B2 (ja) * 2005-03-09 2013-05-15 独立行政法人産業技術総合研究所 炭化珪素トランジスタ装置
JP5017823B2 (ja) * 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
US20070152238A1 (en) * 2005-11-18 2007-07-05 General Electric Company Heterostructure field effect transistor and associated method
US7521732B2 (en) * 2005-11-18 2009-04-21 General Electric Company Vertical heterostructure field effect transistor and associated method
US7314799B2 (en) * 2005-12-05 2008-01-01 Semisouth Laboratories, Inc. Self-aligned trench field effect transistors with regrown gates and bipolar junction transistors with regrown base contact regions and methods of making
EP1972008B1 (en) * 2006-01-10 2020-05-13 Cree, Inc. Silicon carbide dimpled substrate
US7595241B2 (en) * 2006-08-23 2009-09-29 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
JP2008108844A (ja) * 2006-10-24 2008-05-08 Toyota Central R&D Labs Inc トレンチ構造またはメサ構造を有するｉｉｉ族窒化物半導体装置およびその製造方法
US7691711B2 (en) * 2008-01-31 2010-04-06 General Electric Company Method for fabricating silicon carbide vertical MOSFET devices
JP5432488B2 (ja) * 2008-09-02 2014-03-05 関西電力株式会社 バイポーラ型半導体装置
US7906427B2 (en) * 2008-10-14 2011-03-15 General Electric Company Dimension profiling of SiC devices
JP5668576B2 (ja) * 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
JP5424219B2 (ja) * 2011-07-07 2014-02-26 独立行政法人産業技術総合研究所 炭化珪素トランジスタ装置の製造方法
WO2013031172A1 (ja) * 2011-08-26 2013-03-07 国立大学法人奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその製造方法
WO2013042333A1 (ja) * 2011-09-22 2013-03-28 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
JP5995521B2 (ja) * 2012-05-18 2016-09-21 キヤノン株式会社 レンズ鏡筒およびカメラシステム
US20140191241A1 (en) * 2013-01-07 2014-07-10 Avogy, Inc. Gallium nitride vertical jfet with hexagonal cell structure
JP6107453B2 (ja) * 2013-06-13 2017-04-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US9024328B2 (en) * 2013-07-02 2015-05-05 General Electric Company Metal-oxide-semiconductor (MOS) devices with increased channel periphery and methods of manufacture
JP2015159138A (ja) * 2014-02-21 2015-09-03 豊田合成株式会社 半導体装置およびその製造方法
US9425262B2 (en) * 2014-05-29 2016-08-23 Fairchild Semiconductor Corporation Configuration of portions of a power device within a silicon carbide crystal
JP6928336B2 (ja) * 2016-12-28 2021-09-01 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6762484B2 (ja) * 2017-01-10 2020-09-30 昭和電工株式会社 ＳｉＣエピタキシャルウェハ及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1992022922A2 (en) * 1991-06-12 1992-12-23 Case Western Reserve University Process for the controlled growth of single-crystal films of silicon carbide polytypes on silicon carbide wafers
JP3251687B2 (ja) 1993-02-05 2002-01-28 株式会社東芝 半導体単結晶の製造方法
EP0676814B1 (en) * 1994-04-06 2006-03-22 Denso Corporation Process of producing trench semiconductor device
US5736753A (en) 1994-09-12 1998-04-07 Hitachi, Ltd. Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide
JPH09172187A (ja) 1995-12-19 1997-06-30 Hitachi Ltd 接合型電界効果半導体装置およびその製造方法
JPH10125904A (ja) * 1996-10-17 1998-05-15 Denso Corp 炭化珪素半導体装置
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7396410B2 (en) 2004-03-18 2008-07-08 Cree, Inc. Featuring forming methods to reduce stacking fault nucleation sites
US7601986B2 (en) 2004-03-18 2009-10-13 Cree, Inc. Epitaxial semiconductor structures having reduced stacking fault nucleation sites
CN101268555B (zh) * 2005-09-14 2011-09-14 三菱电机株式会社 碳化硅半导体器件
CN101489954B (zh) * 2006-07-13 2012-11-07 申克碳化技术股份有限公司 制造陶瓷衬底的方法以及陶瓷衬底
CN102629625A (zh) * 2011-01-14 2012-08-08 株式会社电装 碳化硅半导体器件
CN102760768A (zh) * 2011-04-28 2012-10-31 株式会社电装 碳化硅半导体器件
CN102760768B (zh) * 2011-04-28 2016-01-13 株式会社电装 碳化硅半导体器件

Also Published As

Publication number Publication date
USRE43840E1 (en) 2012-12-04
CN1327528C (zh) 2007-07-18
JP4110875B2 (ja) 2008-07-02
DE10334819B4 (de) 2014-08-21
US6853006B2 (en) 2005-02-08
US20040051136A1 (en) 2004-03-18
DE10334819A1 (de) 2004-02-26
JP2004079577A (ja) 2004-03-11

Similar Documents

Publication Publication Date Title
CN1481030A (zh) 碳化硅半导体器件
CN1494160A (zh) 功率半导体元件
CN1295795C (zh) 电力半导体器件
CN1317771C (zh) 绝缘栅型半导体器件
CN1194414C (zh) 纵型半导体器件
CN1950947A (zh) 半导体器件
CN1079996C (zh) 高压金属氧化物硅场效应晶体管结构
CN1238904C (zh) 横向结型场效应晶体管
CN1228858C (zh) 电力半导体器件
CN1193431C (zh) 半导体器件
CN1838428A (zh) 碳化硅半导体器件
CN101060132A (zh) 半导体器件及其制造方法
CN101057336A (zh) 半导体器件及其制造方法
CN1505170A (zh) SiC-MISFET及其制造方法
CN1819270A (zh) 场效应晶体管和制造场效应晶体管的方法
CN1734786A (zh) 晶体管及其形成方法
CN1639875A (zh) 功率半导体器件
CN1838432A (zh) 半导体装置形成用晶片及其制造方法、以及场效应晶体管
CN1744326A (zh) 外延基底和半导体元件
CN1823421A (zh) 垂直型半导体装置
CN1237619C (zh) 半导体装置
CN1864270A (zh) 绝缘栅型半导体器件及其制造方法
CN1518095A (zh) 集成半导体装置及其制造方法
CN1700430A (zh) 半导体装置的制造方法
CN1677692A (zh) 超级结半导体元件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070718

Termination date: 20200805