CN1228858C - 电力半导体器件 - Google Patents

电力半导体器件 Download PDF

Info

Publication number
CN1228858C
CN1228858C CNB021061475A CN02106147A CN1228858C CN 1228858 C CN1228858 C CN 1228858C CN B021061475 A CNB021061475 A CN B021061475A CN 02106147 A CN02106147 A CN 02106147A CN 1228858 C CN1228858 C CN 1228858C
Authority
CN
China
Prior art keywords
mentioned
base layer
layer
type
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021061475A
Other languages
English (en)
Other versions
CN1379479A (zh
Inventor
服部秀隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1379479A publication Critical patent/CN1379479A/zh
Application granted granted Critical
Publication of CN1228858C publication Critical patent/CN1228858C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

一种电力半导体器件，在n型基极层(1)的一面上形成p型基极层(7)。在p型基极层(7)的表面上形成n型发射极层(8)。在n型基极层(1)的另一面上形成p型集电极层(2)。在n型发射极层(8)和p型基极层(7)上形成发射极电极(9)。对n型发射极层(8)形成贯通p型基极层(7)到达n型基极层(1)的沟槽(4)，在该沟槽(4)内形成沟槽栅电极(6)。因而n型基极层(1)与p型基极层(7)接连一侧的浓度变低，与p型集电极层接连一侧的浓度变高，具有在厚度方向上连续变化的浓度梯度，就可以把p型集电极层(2)的厚度形成为1微米以下。

Description

电力半导体器件
技术领域
本发明涉及电力半导体器件，特别是涉及绝缘栅双极晶体管(IGBT)，可在电力变换用换流器装置(电力变换装置)等内使用。
背景技术
响应近些年来对在电力电子领域内的电源设备的小型化、高性能化的要求，在电力半导体器件中，与高耐压化、大电流化一起，人们不断努力进行对低损耗化、高破坏耐量化和高速化的性能改善。因此，作为具有300V左右以上的耐压且可高电流化的电力半导体器件，可以使用电力IGBT。
电力IGBT，人们熟知具有绝缘栅极，例如具有MOS栅极，把MOS栅极设置成平板状的平面栅极构造和把MOS栅极埋入到沟槽内形成的沟槽构造等2种IGBT。沟槽IGBT，具有在半导体衬底上边并排设置多个以沟槽侧壁为沟道区的沟槽IGBT单元的构造。一般地说，人们认为沟槽IGBT归因于沟道电阻的降低，在易于提高例如低损耗化性能这一点上比平面IGBT有利。
图1的剖面图，取出并概略性地示出了现有的沟槽IGBT的一部分。在该沟槽IGBT中，在高电阻的n-型基极层101的表面一侧形成p型基极层107。从该p型基极层107的表面开始形成深度达到n-型基极层101的多个沟槽104。在这些沟槽104的内部中间存在着栅极绝缘膜105地埋入形成沟槽栅电极106。在被各个沟槽104夹持起来的区域的p型基极层107的表面上，使之接连到沟槽104的侧面上那样地形成高杂质浓度的n+型发射极层108。另外，各个沟槽栅电极106被引出到例如栅电极接触用的宽的焊盘。
在上述n+型发射极层108和p型基极层107的上边，使之接连到这两方上那样地设置发射极电极109。用该发射极电极109把n+型发射极层108和p型基极层107短路起来。此外，在沟槽栅电极106上边设置层间绝缘膜111。采用用该层间绝缘膜111进行隔离的办法，使得沟槽栅电极106和发射极电极109不会短路。
上述n-型基极层101、p型基极层107、n+型发射极层108、栅极绝缘膜105和沟槽栅电极106构成MOSFET。因此，可以通过在接连到p型基极层107的沟槽104上的表面部分上形成的该MOSFET的沟道区，从n+型发射极层108向n-型基极层101注入电子。
另一方面，在n-型基极层101的背面一侧，中间存在着n+型缓冲层102地形成高杂质浓度的p+型集电极层103。在该p+型集电极层103上边设置集电极电极110。
另外，上述n+型缓冲层102，在可以用别的方法满足所需要的耐压的情况下其形成有时候会被省略。此外，图中，E是发射极端子，G是栅极端子，C是集电极端子。
图2示出了沿着图1中的2-2线的剖面的杂质浓度分布的一个例子。如图2所示，n-型基极层101的厚度方向的n型杂质浓度是恒定的。
然而，在上述构造的IGBT中，却存在着随着断开损耗减小在通常状态下的导通电压的极端的增大，反之，当企图降低导通电压时将会产生断开损耗的极端的增大的问题。
于是，为了得到所希望的最小断开损耗和导通电压，有(1)使得借助于电子束照射等缩短寿命(少数载流子复合前的时间)那样地进行控制的方法，和(2)使用薄的透过型集电极层的方法。
在使用这些方法的情况下，特别是在具有n-型基极层101和n+型缓冲层102的穿通型IGBT中，如果企图尽可能地减小断开损耗和通常状态下的导通电压，则为了得到所希望的耐压，就需要有最小厚度的n-型基极层101。例如，n-型基极层101的厚度通常可以用约为10微米/100V的关系进行选定。
在对前者进行寿命控制的方法中，可以采用在高浓度的p+型衬底上用外延生长法形成高浓度的n+型缓冲层，然后，用外延生长法形成电阻比较高的n-型基极层的办法得到的n+/n-/p+构成的3层构造的晶片，形成上述构造的IGBT。
借助于进行这样的寿命控制的方法，就可以得到具有足够低的断开损耗的穿通型IGBT。但是，由于要用外延生长法在p型衬底上依次形成n+型缓冲层102和n-型基极层101，故存在着晶片造价增大的问题。
在使用后者的薄的透过型集电极层的方法的情况下，一直到可以得到所希望的耐压的厚度为止对悬浮区熔(FZ)法或丘克拉斯基(CZ)法制成的晶片进行研磨，用向该晶片的一方的面上注入硼等的p型杂质的办法形成厚度1微米左右的透过型p型集电极层，在晶片的另一方的面上形成MOS构造。
但是，要使用这么薄的透过型集电极层的方法，当企图尽可能地减小导通电压和断开损耗时，晶片的厚度就要变得非常地薄，在制造上会产生很大困难。
例如，若作为一个例子举出耐压1200V用的沟槽IGBT的制造方法，则在半导体衬底上边形成了p型基极层107、n+型发射极层108、沟槽104、栅极绝缘膜105、沟槽栅电极106和发射极电极109之后，将半导体衬底一直削减到120微米为止，分别注入n型杂质和p型杂质，形成n+型缓冲层102和p+型集电极层103。这时，为了使已注入了离子的n型杂质和p型杂质激活化以作为施主和受主发挥作用，就必须在扩散炉中进行800℃以上的热处理。于是，就存在着归因于该热处理，表面的已经图形化的例如由铝构成的发射极电极109熔化，因而电极的图形消失的问题。此外，在进行热处理之前，在使发射极电极109的图形化之际，如上所述，被削薄的晶片的挠曲将变得非常大，使电极形成图形是极其困难的。
再有，在上述不论哪一种方法中，都存在着在进行热处理之际归因于热应力的变化使晶片破损的问题。此外，在不使用用扩散炉进行的热处理而代之以使用例如用脉冲激光之类的能束的照射进行的退火来进行杂质的激活化的方法中，只能在距晶片表面1微米左右使杂质激活化。因此，要使那些需要距晶片表面1微米以上的深度的n型杂质激活化和进行扩散以形成n+型缓冲层102是极其困难的。即，使用上述那样的薄的半导体衬底的穿通型IGBT，存在着在制造上极其困难的问题。
另外，在图1所示构造的沟槽IGBT中，在沟槽栅电极106的间隔(单元节距)比较宽，接触开口宽度与加工精度比某种程度宽的情况下，可以在与沟槽平行的方向的整个面上借助于发射极电极109使n+型发射极层108和p型基极层107短路。
另一方面，如果不断缩小单元节距，则接触开口宽度减小，就难于在与沟槽平行的方向的整个面上借助于发射极电极109使n+型发射极层108和p型基极层107短路。为了解决该问题，人们提出了这样的方案：使沟槽IGBT的n+型发射极层108具有梯子状的平面图形，即形成为使得多个p型基极层107矩形形状地露出来。
此外，人们还提出了这样的方案：把n+型发射极层108形成为使得作为整体具有网格状或者具有偏移的网格状的图形，即形成为使得沿着沟槽104交互地存在带状的n+型发射极层108和p型基极层107的带状的露出部分。
此外，人们还提出了这样的沟槽构造的方案：在彼此相邻的n+型发射极层108彼此间的p型基极层107上形成发射极接触用的沟槽，在该沟槽内部形成发射极电极109，使得与n+型发射极层108的侧面和p集电极层107进行接触。
在上述那样的各种构造的沟槽IGBT中，也存在着与图1所示构造的沟槽IGBT同样的问题。此外，在平面IGBT中，也存在着与上边所说的沟槽IGBT同样的问题。
此外，作为平面IGBT，人们知道例如在特开平11-40808号中所述的平面IGBT。在该公报中所述的平面IGBT的情况下，为了改善开关断开时的特性而不伴有整体厚度的增加、接通电阻或漏电流的增加，在n型漂移层之内在n+型缓冲层的部分处形成有使杂质浓度连续变化的梯度分布区域。
但是，该平面IGBT，可以用采用在高浓度的p+型衬底上用外延生长法形成高浓度的n+型缓冲层，然后用外延生长法形成电阻比较高的n-型基极层的办法得到的n+/n-/p+构成的3层构造的晶片来形成。
采用对这样的平面IGBT进行寿命控制的办法就可以得到低断开损耗。但是，由于要用外延生长法在p型衬底上依次形成n+型缓冲层和n-型基极层，故存在着晶片的造价将增大的问题。此外，p型接触层的厚度会变得某种程度地厚，因而，根本不可能把整体厚度形成得更薄。
如上所述，现有的穿通型IGBT，在为了得到所希望的最小断开损耗和导通电压而进行的寿命控制的情况下存在着半导体衬底的造价增大的问题，在使用薄的透过型集电极层的情况下，则存在着半导体衬底变得非常薄，因而在制造上会产生大的困难问题。
发明内容
本发明的电力半导体器件，由下述部分构成：
含有第1导电类型的杂质的第1基极层，在厚度方向上具有连续变化的浓度梯度；
在上述第1基极层的一方表面上形成的含有第2导电类型的杂质的第2基极层；
从上述第2基极层的表面开始贯通上述第2基极层而达到上述第1基极层的深度的沟槽；
形成在上述第2基极层的表面上的与上述沟槽连接的含有第1导电类型杂质的发射极层；
在上述沟槽的内部形成的栅电极；
形成在上述第1基极层的另一方表面上并含有第2导电类型的杂质，厚度被形成为1微米以下的集电极层；
在上述发射极层上和上述第2基极层上连续地形成的第1主电极；
在上述集电极层上形成的第2主电极。
更好是，在上述第1基极层中，位于上述集电极层一侧的一方端部的上述杂质的浓度范围是从1e15/cm3到5e16/cm3，位于上述第2基极层一侧的另一方端部的上述杂质的浓度为1e11/cm3。
更好是，在上述第1基极层中，位于上述第2基极层一侧的一方端部的电阻率为100Ω·cm以上。
更好是，上述集电极层的上述第2主电极一侧的杂质的表面浓度为1e17/cm3以上。
更好是，在距上述第1基极层的位于上述第2基极层一侧的一方端部30微米的深度以下，电阻率在100Ω·cm以上，而且是恒定的。
更好是，上述第1导电类型是n型，上述第2导电类型是p型。
另外，根据本发明的电力半导体器件，由下述部分构成：
含有第1导电类型的杂质的第1基极层，在厚度方向上具有连续变化的浓度梯度；
在上述第1基极层的一方的表面上形成的含有第2导电类型的杂质的第2基极层；
在上述第2基极层的表面上形成的含有第1导电类型的杂质的发射极层；
至少在上述第2基极层上边与上述发射极层上边之间连续地形成的栅电极；
在上述第1基极层的另一方的表面上边形成、含有第2导电类型的杂质、厚度被形成为在1微米以下的集电极层；
在上述第2基极层上边形成的第1主电极；
在上述集电极层上边形成的第2主电极。
更好是，上述第1基极层中，位于上述集电极层一侧的一方端部的上述杂质的浓度范围是从1e15/cm3到5e16/cm3，上述第1基极层的位于上述第2基极层一侧的另一方端部的上述杂质的浓度为1e11/cm3。
更好是，在上述第1基极层中，位于上述第2基极层一侧的一方端部的电阻率为100Ω·cm以上。
更好是，上述集电极层的上述第2主电极一侧的杂质的表面浓度为1e17/cm3u以上。
更好是，在距上述第1基极层的位于上述第2基极层一侧的一方端部30微米的深度以下，电阻率在100Ω·cm以上，而且是恒定的。
更好是，上述第1导电类型是n型，上述第2导电类型是p型。
另外，本发明的电力半导体器件的制造方法，
从半导体衬底的一方的表面导入第1导电类型的杂质使得具有在厚度方向上连续变化的浓度梯度来形成第1基极层，
从上述第1基极层的一方的表面导入第2导电类型的杂质形成第2基极层，
从上述第2基极层的表面导入第1导电类型的杂质形成发射极层，
对上述发射极层，形成贯通上述第2基极层而到达上述第1基极层的深度的沟槽，
在上述沟槽的内部形成栅电极，
在整个面上形成导电层，使其图形化以形成在上述第2基极层上和上述发射极层上进行连接的第1主电极，
从上述第1基极层另一方的面上削减上述第1基极层，以使上述第1基极层的厚度变薄，
从上述第1基极层的另一方的面导入第2导电类型的杂质来形成集电极层，
在上述集电极层的露出面上形成第2主电极。
更好是，把上述第1基极层形成为：使上述第1基极层的位于上述集电极层一侧的一方端部的上述杂质的浓度范围为1e15/cm3～5e16/cm3，上述第1基极层的位于上述第2基极层一侧的另一方端部的上述杂质浓度为1e11/cm3。
更好是，把上述第1基极层形成为：使上述第1基极层的位于上述第2基极层一侧的一方端部的电阻率为100Ω·cm以上。
更好是，把集电极层形成为：使上述集电极层的位于上述第2主电极一侧的杂质表面浓度为1e17/cm3以上。
更好是，把上述第1基极层形成为：使距上述第1基极层的位于上述第2基极层一侧的一方端部30微米的深度以下，电阻率为100Ω·cm以上，而且是恒定的。
更好是，上述第1导电类型是n型，上述第2导电类型是p型。
另外，如果采用本发明，则可以提供由下述部分构成的电力半导体器件：使得在厚度方向上具有大体上连续地变化那样的浓度梯度那样地含有第1导电类型的杂质的第1基极层；在上述第1基极层的一方的表面上形成的含有第2导电类型的杂质的第2基极层；从上述第2基极层的表面开始贯通上述第2基极层达到上述第1基极层的深度的沟槽；使得接连到上述沟槽上那样地在上述第2基极层的表面上形成的含有第1导电类型的杂质的发射极层；在上述沟槽的内部形成的栅电极；在上述第1基极层的另一方的表面上边形成、含有第2导电类型的杂质、厚度被形成为在1微米以下的集电极层；在上述发射极层上边与上述第2基极层上边连续地形成的第1主电极；和在上述集电极层上边形成的第2主电极。
另外，如果采用本发明，则可以提供如下所述的电力半导体器件的制造方法：从半导体衬底的一方的表面导入第1导电类型的杂质使得具有在厚度方向上连续地变化那样的浓度梯度地形成第1基极层，从上述第1基极层的一方的表面导入第2导电类型的杂质形成第2基极层，从上述第2基极层的表面导入第1导电类型的杂质形成发射极层，对上述发射极层，形成贯通上述第2基极层到达上述第1基极层的深度的沟槽，在上述沟槽的内部形成栅电极，在整个面上形成导电层，使之形成图形以形成在上述第2基极层上边和上述发射极层上边进行连接的那样的第1主电极，从另一方的面削减上述第1基极层其成为所希望的厚度，从上述第1基极层的另一方的面导入第2导电类型的杂质形成集电极层，在上述集电极层的露出面上形成第2主电极。
附图说明
图1的剖面图取出并概略性地示出了现有的沟槽IGBT的一部分。
图2示出了沿图1中的2-2线的剖面的杂质浓度分布的一个例子。
图3的剖面图示出了本发明的实施例1的沟槽IGBT。
图4示出了沿图1中的4-4线的剖面的杂质浓度分布的一个例子。
图5A、图5B示出了在本发明的实施例1的沟槽IGBT的将成为n型基极层的半导体衬底的发射极层部分的电阻率不同的情况下的深度方向上的杂质浓度分布的一个例子。
图6示出了借助于模拟对实施例1的IGBT和现有的穿通型IGBT求导通电压和衰减时间所得到的结果。
图7的剖面图示出了图3的IGBT的制造工序。
图9的剖面图示出了接在图8的工序后边的工序。
图10的剖面图示出了本发明的电力半导体器件的实施例2的平面IGBT。
具体实施方式
以下，参看附图详细地说明本发明的实施例。
在图3所示的实施例1的沟槽IGBT中，1是第1导电类型(在本例中为n型)的基极层(n基极层)。在该n型基极层1的表面一侧形成第2导电类型(在本例中为p型)的基极层(p基极层)7。形成多个从上述p基极层7的表面开始贯通p基极层7形成达到n型基极层1的深度的沟槽4。在被各个沟槽4夹持起来的区域的p基极层7的表面上，形成高杂质浓度的n型发射极层(n+发射极层)8，使之与沟槽4的侧面接连。然后，中间存在着栅极绝缘膜5地把沟槽栅电极6埋入到各个沟槽4的内部。
在上述n+发射极层8和p型基极层7的上边，设置例如由铝布线构成的发射极(E)电极9，使得不与沟槽栅电极6接连，而且，用来使n+发射极层8和p型基极层7短路。在上述p型基极层7上边和沟槽栅电极6上边淀积层间绝缘膜10，通过在该层间绝缘膜10上形成了开口的源极·基极引出用的接触孔，在n+发射极层8的一部分和p型基极层7的一部分上使得共通地进行接触那样地形成发射极电极9。
各个沟槽栅电极6例如一直被引出到栅极接触焊盘为止。使得与该栅极接触焊盘进行接触那样地设置栅极(G)电极。
上述n-型基极层1、p型基极层7、n+型发射极层8、栅极绝缘膜5和沟槽栅电极6，构成通过在与沟槽4内的栅极绝缘膜5接连的p型基极层7的表面部分上形成的沟道区，从n+型发射极层8向n基极层1注入电子的MOSFET。
另一方面在上述n型基极层1的背面一侧，形成高杂质浓度的p集电极层(p+集电极层)2。在该p+集电极层2上边形成集电极(C)电极3。
其次，简单地对图3的沟槽IGBT进行说明。
在断开时，在在集电极电极2与发射极电极9之间已加上了使集电极电极2一侧变成为正那样的电压的状态下，给沟槽栅电极6与发射极电极9之间加上使沟槽栅电极6变成为正那样的电压。归因于此，p型基极层7的与栅极绝缘膜5接连的表面反转成n型，形成反型层，即形成n型沟道，通过该n型沟道从发射极电极9向n型基极层1注入电子，达到p型集电极层2。这时，p型集电极层2和n型基极层1之间被正向偏置，因而可以从p型集电极层2向n型基极层1注入空穴。如上所述，向n型基极层1注入电子和空穴这两方的结果，在n型基极层1中将产生电导率调制，n型基极层1的电阻大幅度地减小，器件接通。
另一方面，在要使之断开时，就对沟槽栅电极6和发射极电极9加上负的电压。归因于此，上述n型沟道消失，电子注入停止。积蓄在n型基极层1内的空穴，其一部分通过p型基极层7向发射极电极9排出，剩下的空穴则因与电子复合而消灭，形成断开。
图4示出了沿图3中的4-4线的杂质浓度分布的一个例子。
在这里，根据本发明者的研究，作为n型基极层1，具有比起发射极层一侧部分来集电极层一侧部分这一方变得更浓的那种杂质浓度的梯度，若设n型基极层1的发射极层一侧部分的电阻率为100Ω·cm以上，n型基极层1的集电极层一侧部分的浓度峰值(最高浓度)在1e15/cm3以上，而且，在5e16/cm3以下，则已经判明可以以大约10微米/100V的比率选定n型基极层1的厚度。
在该情况下，假定归因于用来形成n型基极层1的晶片的杂质扩散，n型基极层1的杂质浓度从n型基极层1的发射极层一侧部分到集电极层一侧部分为止大体上连续地进行变化。
在现有的穿通型IGBT中，采用的是用n+型缓冲层102使图1所示的来自p型基极层107的耗尽层的扩展停止的方法，或者采用把n-型基极层101形成得充分地厚的办法使得耗尽层达不到p+型集电极层的方法中的任何一种方法。
对此，上述实施例的IGBT，其特征在于：借助于利用可以从泊松方程式中推导出来的耗尽层的宽度反比例于杂质浓度梯度这一原理，积极地使因n型基极层1的杂质浓度梯度而产生的耗尽层的扩展停止，使得耗尽层达不到p+型集电极层。
这样一来，上述实施例的IGBT，由于可以使p型集电极层2的厚度形成为比现有的穿通型IGBT的p型集电极层103的厚度薄得多，故可以使整体的厚度比现有的穿通型IGBT的厚度形成得薄得多。以下，给出用模拟进行调查的具体例子。
(模拟1)
表1是把n型基极层1的集电极一侧部分的浓度固定于某一值，用模拟调查n型基极层1的发射极一侧部分的电阻率与耐压的关系的结果。
表1
  电阻率(Ω·cm)   40k   900   400   100
  耐压(V)   720   671   645   607
由表1可知，在上述实施例的IGBT中，若把n型基极层1的发射极一侧部分的电阻率作成为100Ω·cm以上，则耐压将变成为600V以上，且可以以大约10微米/100V的比率选定n型基极层1的厚度。
即，上述实施例的IGBT的n型基极层1的厚度，与现有的穿通型IGBT同样，可以用大约10微米/100V的比率选定。顺便地说，人们知道：在现有的具有电阻率恒定的n型基极层的穿通型IGBT中，归因于厚度60微米可以得到600V以上的耐压，可以以大约10微米/100V的比率决定厚度。
(模拟2)
表2是在把n型基极层1的厚度作成为60微米的情况下，把n型基极层1的发射极一侧部分的电阻率固定为40kΩ·cm，用模拟对n型基极层1的集电极一侧部分的浓度峰值与耐压的关系进行调查的结果。
表2
  浓度峰值(/cm3)   8e14   1e15   2e15   6e15   2e16   5e16
  耐压(V)   365   602   720   673   659   610
由表2可知，在上述实施例的IGBT中，如果使n型基极层1的集电极一侧部分的浓度峰值从8e14/cm3到2e15/cm3为止逐渐地增加，则耐压将逐渐地增加，一直到最大值为止。然后，当浓度峰值从上述2e15/cm3进一步增加时，耐压反而会从最大值不断下降，当浓度峰值越过了5e16/cm3后，耐压将变成为600V以下。
在这里，可知：若把n型基极层1的发射极一侧部分的浓度峰值设定在1e15/cm3以上，5e16/cm3以下的范围内，则耐压将变成为600V以上，且可以以大约10微米/100V的比率选定n型基极层1的厚度。
换句话说，如果从n型基极层1的集电极一侧部分的杂质浓度的梯度与耐压的关系来看，目的为使耐压为600V以上的杂质浓度的梯度，是从1e18/cm4到5e19/cm4的范围。
另外，已经确认：即便是在模拟2中的n型基极层1的发射极一侧部分的电阻率分别变更为40kΩ·cm，100kΩ·cm的情况下，n型基极层1的集电极一侧部分的浓度峰值与耐压的关系也大体上是同样的。
另外，在上述实施例的IGBT中，有时候会出现n型基极层1的发射极层一侧部分的电阻率变成为恒定的区域。这是因为在进行为了在n型半导体衬底的单侧的面上形成n型基极层1的n型杂质的扩散的情况下，归因于n型半导体衬底的厚度、电阻率、n型杂质的表面浓度和扩散时间等的扩散条件的波动，使n型杂质的扩散层的厚度产生波动的缘故。
图5A、图5B示出了用来形成上述实施例1的沟槽IGBT的n型基极层1的半导体衬底的厚度为90微米，且发射极层一侧部分的电阻率不同的情况下的深度方向上的杂质浓度分布的一个例子。
从两杂质浓度分布可知，在n型基极层1的发射极层一侧部分上出现的电阻率变成为恒定的区域，因半导体衬底的电阻率而不同。该恒定区域，当考虑电学特性时理想的是要压低到30微米左右。
换句话说，借助于对半导体衬底的杂质扩散量的波动等，在n型基极层1的发射极层一侧部分中，在从表面算起深度30微米以内电阻率也可以是恒定的。
如上所述，上述实施例的IGBT，其特征在于：借助于利用可以从泊松方程式中推导出来的耗尽层的宽度反比例于杂质浓度梯度这一原理，积极地使因n型基极层1的杂质浓度梯度而产生的耗尽层的扩展停止，使得耗尽层达不到p+型集电极层。
相对于此，现有的IGBT采用的是用n+型缓冲层102使图1所示的来自p型基极层107的耗尽层的扩展停止的方法，或者采用把n-型基极层101形成得充分地厚的办法使得耗尽层达不到p+型集电极层的方法中的任何一种方法。
因此，上述实施例的IGBT，n型基极层1的发射极一侧部分的电阻率变成为恒定的区域，与现有的穿通型IGBT的电阻率恒定的n型基极层101比，极端地短。
其次，对具有耐压600V的上述实施例的IGBT和现有的穿通型IGBT，比较导通电压和衰减时间。
图6以横轴表示电压、纵轴表示时间地示出了借助于模拟对实施例1的IGBT和现有的穿通型IGBT中的每一者求导通电压和衰减时间所得到的结果。
由该图可知，导通电压和衰减时间的比较评定曲线，上述实施例的IGBT的比较评定曲线这一方，比起现有的IGBT的比较评定曲线来，已经得到改善。
就是说，上述实施例的IGBT，采用使n型基极层1的深度方向的杂质浓度分布具有梯度的办法，就可以在维持所希望的耐压的同时，使断开损耗和导通电压最小化，可以大大地减小半导体衬底的厚度，即可以使半导体衬底的厚度最小化。
其次，对具有图3所示的构造的IGBT的制造方法进行说明。
图7到图9的剖面图示出了图3所示的实施例的IGBT的主要的制造工序。
首先，准备用来形成n型基极层1的n型半导体衬底。在该情况下，要使n型杂质向电阻率100Ω·cm以上的半导体衬底中进行热扩散，例如，如图5A所示，要使之具有比起衬底的一方的面一侧来，另一方的面一侧杂质浓度变浓那样的梯度。
把具有这样的杂质浓度分布的n型半导体衬底用做n型基极层1的素材，借助于扩散，在该n型衬底的一方的表面上，形成p型基极层7。然后，借助于扩散，使得在该p型基极层7的表层部分上具有多个条带状的平面图形那样地形成n+型发射极层8。归因于此，p型基极层7的露出部分，也将变成为具有多个条带状的平面图形。
其次，在各个n+型发射极层8中，形成具有条带状的平面图形，深度达到n型基极层1的沟槽4。即，形成贯通n+型发射极层8和p型基极层7到达n型基极层1的深度的沟槽4。
其次，在沟槽4的内壁面和衬底上边的整个面上形成SiO2膜等的栅极绝缘膜。其次，用化学气相淀积法(CVD法)淀积使之含有P(磷)的多晶硅6，同时，作为沟槽4内的沟槽栅电极埋入进去。
接着，根据沟槽栅极引出图形进行目的为引出沟槽栅电极6的图形化，形成栅电极接触用的宽的焊盘，同时刻蚀沟槽内部的多晶硅6的上表面，使之变成为与衬底表面同一表面。
其次，在在衬底上边的整个面上淀积上层间绝缘膜10之后，在栅电极接触用的焊盘上边，在层间绝缘膜10上形成栅电极引出用的大的接触孔的开口，同时在沟槽开口周边部分的层间绝缘膜10和其下边的衬底表面的栅极绝缘膜6上，形成发射极·基极引出用的接触孔的开口。
其次，在衬底上边的整个面上，用溅射法形成例如铝膜，进行所需要的图形化，形成发射极电极9和栅电极。
另一方面，n型基极层1，由于要想得到例如600V的耐压就必须是大约60微米。故如图8所示，从n型衬底的另一方的表面，即从衬底背面进行削取，一直到n型基极层1的厚度变成为60微米为止。在该情况下，n型基极层1的深度方向的杂质浓度分布，例如要作成为例如图4所示的那种分布。
其次，如图9所示，采用向n型基极层1的被削取的面上离子注入例如硼等的p型杂质，进行例如用脉冲激光照射等施行的退火，使p型杂质激活化的办法，形成p型集电极层。之后，形成集电极电极3。
上述p型集电极层2，厚度在1微米以下，而且要把集电极电极3一侧的杂质的表面浓度作成为1e17/cm3以上。
借助于以上所述，就可以制造如图3所示的那样的、具有厚度60微米的n型基极层1，具有1微米以下的厚度的薄的p型集电极层1的沟槽IGBT。
另外，上边所说的电阻率，作为100Ω·cm以上的电阻率的一个例子，要实现电阻率46kΩ·cm的n型半导体衬底，虽然在技术上是可能的，但是在价格上却要增高。
此外，在图3所示的构造的沟槽IGBT中，也可以用与以往人们提出来的方案同样的手法，使得即便是缩小了单元节距也可以用发射极电极9充分地使n+型发射极层8和p型基极层7短路。
就是说，也可以形成为使得n+型发射极层8具有梯子状的平面图形，即，形成为使得矩形形状地露出多个p型基极层7来。另外，也可以形成为使得n+型发射极层8作为整体具有网格状或具有偏移的网格状的平面图形，即，形成为使得沿着沟槽4交互地存在带状的n+型发射极层8和p型基极层7的带状的露出部分。
再有，也可以采用这样的沟槽接触构造：在彼此相邻的n+型发射极层8彼此间的p型基极层7上形成发射极接触用的沟槽，在该沟槽内部，使之与n+型发射极层8的侧面和p型基极层7接触那样地形成发射极电极9。
其次，对本发明的实施例2进行说明。
在实施例1中，说明的是在沟槽IGBT中实施本发明的情况，在实施例2中，要说明的是在具有平面栅极构造的平面IGBT中实施本发明的情况。
平面IGBT，具有在在p型基极层的表面上边形成的栅极绝缘膜上边形成了栅电极的平面栅极构造，与图3所示的沟槽IGBT比，栅极构造不同，图10的剖面图示出了该器件构造。另外，在图10中，对于那些与图3对应的部位，赋予同一标号而省略其说明。
在本实施例的IGBT的情况下，也是作为n型基极层1，使之具有比起发射极层一侧部分来集电极层一侧部分这一方变得更浓的那种杂质浓度的梯度，设n型基极层1的发射极层一侧部分的电阻率为100Ω·cm以上，n型基极层1的集电极层一侧部分的浓度峰值在1e15/cm3以上，而且，在5e16/cm3以下。此外，p型集电极层2，厚度在1微米以下，集电极电极3一侧的杂质的表面浓度在1e17/cm3以上。
在这样的平面IGBT中，也可以得到与图3所示的沟槽IGBT同样的效果。
另外，在上述各个实施例中，虽然说明的是直接在集电极层上边形成集电极电极的情况，但是，也可以把这些实施例作成为在把与集电极层电连起来的布线引出到与集电极层不同的部位上之后再设置集电极电极。
对于那些本专业的熟练的技术人员来说还存在着另外一些优点和变形。因此，本发明就其更为广阔的形态来说并不限于上述附图和说明。此外，就如所附权利要求及其等效要求所限定的那样，还可以有许多变形而不偏离总的发明的宗旨。

Claims (18)

1.一种电力半导体器件，由下述部分构成：
含有第1导电类型的杂质的第1基极层，在厚度方向上具有连续变化的浓度梯度；
在上述第1基极层的一方表面上形成的含有第2导电类型的杂质的第2基极层；
从上述第2基极层的表面开始贯通上述第2基极层而达到上述第1基极层的深度的沟槽；
形成在上述第2基极层的表面上并与上述沟槽连接的含有第1导电类型杂质的发射极层；
在上述沟槽的内部形成的栅电极；
形成在上述第1基极层的另一方表面上并含有第2导电类型的杂质，厚度被形成为1微米以下的集电极层；
在上述发射极层上和上述第2基极层上连续地形成的第1主电极；
在上述集电极层上形成的第2主电极。
2.根据权利要求1所述的电力半导体器件，在上述第1基极层中，位于上述集电极层一侧的一方端部的上述杂质的浓度范围是从1e15/cm3到5e16/cm3，位于上述第2基极层一侧的另一方端部的上述杂质的浓度为1e11/cm3。
3.根据权利要求1所述的电力半导体器件，在上述第1基极层中，位于上述第2基极层一侧的一方端部的电阻率为100Ω·cm以上。
4.根据权利要求1所述的电力半导体器件，上述集电极层的上述第2主电极一侧的杂质的表面浓度为1e17/cm3以上。
5.根据权利要求1所述的电力半导体器件，在距上述第1基极层的位于上述第2基极层一侧的一方端部30微米的深度以下，电阻率在100Ω·cm以上，而且是恒定的。
6.根据权利要求1所述的电力半导体器件，上述第1导电类型是n型，上述第2导电类型是p型。
7.一种电力半导体器件，由下述部分构成：
含有第1导电类型的杂质的第1基极层，在厚度方向上具有连续变化的浓度梯度；
在上述第1基极层的一方的表面上形成的含有第2导电类型的杂质的第2基极层；
在上述第2基极层的表面上形成的含有第1导电类型的杂质的发射极层；
至少在上述第2基极层上边与上述发射极层上边之间连续地形成的栅电极；
在上述第1基极层的另一方的表面上边形成、含有第2导电类型的杂质、厚度被形成为在1微米以下的集电极层；
在上述第2基极层上边形成的第1主电极；
在上述集电极层上边形成的第2主电极。
8.根据权利要求7所述的电力半导体器件，上述第1基极层中，位于上述集电极层一侧的一方端部的上述杂质的浓度范围是从1e15/cm3到5e16/cm3，上述第1基极层的位于上述第2基极层一侧的另一方端部的上述杂质的浓度为1e11/cm3。
9.根据权利要求7所述的电力半导体器件，在上述第1基极层中，位于上述第2基极层一侧的一方端部的电阻率为100Ω·cm以上。
10.根据权利要求7所述的电力半导体器件，上述集电极层的上述第2主电极一侧的杂质的表面浓度为1e17/cm3以上。
11.根据权利要求7所述的电力半导体器件，在距上述第1基极层的位于上述第2基极层一侧的一方端部30微米的深度以下，电阻率在100Ω·cm以上，而且是恒定的。
12.根据权利要求7所述的电力半导体器件，上述第1导电类型是n型，上述第2导电类型是p型。
13.一种电力半导体器件的制造方法，
从半导体衬底的一方的表面导入第1导电类型的杂质使得具有在厚度方向上连续变化的浓度梯度来形成第1基极层，
从上述第1基极层的一方的表面导入第2导电类型的杂质形成第2基极层，
从上述第2基极层的表面导入第1导电类型的杂质形成发射极层，
对上述发射极层，形成贯通上述第2基极层而到达上述第1基极层的深度的沟槽，
在上述沟槽的内部形成栅电极，
在整个面上形成导电层，使其图形化以形成在上述第2基极层上和上述发射极层上进行连接的第1主电极，
从上述第1基极层另一方的面上削减上述第1基极层，以使上述第1基极层的厚度变薄，
从上述第1基极层的另一方的面导入第2导电类型的杂质来形成集电极层，
在上述集电极层的露出面上形成第2主电极。
14.根据权利要求13所述的方法，把上述第1基极层形成为：使上述第1基极层的位于上述集电极层一侧的一方端部的上述杂质的浓度范围为1e15/cm3～5e16/cm3，上述第1基极层的位于上述第2基极层一侧的另一方端部的上述杂质浓度为1e11/cm3。
15.根据权利要求13所述的方法，把上述第1基极层形成为：使上述第1基极层的位于上述第2基极层一侧的一方端部的电阻率为100Ω·cm以上。
16.根据权利要求13所述的方法，把集电极层形成为：使上述集电极层的位于上述第2主电极一侧的杂质表面浓度为1e17/cm3以上。
17.根据权利要求13所述的方法，把上述第1基极层形成为：使距上述第1基极层的位于上述第2基极层一侧的一方端部30微米的深度以下，电阻率为100Ω·cm以上，而且是恒定的。
18.根据权利要求13所述的方法，上述第1导电类型是n型，上述第2导电类型是p型。
CNB021061475A 2001-04-05 2002-04-05 电力半导体器件 Expired - Fee Related CN1228858C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP107252/2001 2001-04-05
JP2001107252A JP2002305304A (ja) 2001-04-05 2001-04-05 電力用半導体装置

Publications (2)

Publication Number Publication Date
CN1379479A CN1379479A (zh) 2002-11-13
CN1228858C true CN1228858C (zh) 2005-11-23

Family

ID=18959602

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021061475A Expired - Fee Related CN1228858C (zh) 2001-04-05 2002-04-05 电力半导体器件

Country Status (6)

Country Link
US (2) US6605858B2 (zh)
EP (1) EP1248299A3 (zh)
JP (1) JP2002305304A (zh)
KR (1) KR100449182B1 (zh)
CN (1) CN1228858C (zh)
TW (1) TW567615B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
JP3732814B2 (ja) * 2002-08-15 2006-01-11 株式会社東芝 半導体装置
JP4166102B2 (ja) * 2003-02-26 2008-10-15 トヨタ自動車株式会社 高耐圧電界効果型半導体装置
CN101308870B (zh) * 2003-08-27 2011-05-18 三菱电机株式会社 绝缘栅型晶体管以及逆变器电路
JP4768231B2 (ja) * 2004-03-18 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7423316B2 (en) * 2004-05-12 2008-09-09 Kabushiki Kaisha Toyota Chuo Kenkyusho Semiconductor devices
JP2005354031A (ja) * 2004-05-13 2005-12-22 Mitsubishi Electric Corp 半導体装置
JP4575713B2 (ja) * 2004-05-31 2010-11-04 三菱電機株式会社 絶縁ゲート型半導体装置
DE102005040624A1 (de) * 2004-09-02 2006-03-09 Fuji Electric Holdings Co., Ltd., Kawasaki Halbleiterbauteil und Verfahren zu seiner Herstellung
US20060049464A1 (en) 2004-09-03 2006-03-09 Rao G R Mohan Semiconductor devices with graded dopant regions
JP4791723B2 (ja) * 2004-10-18 2011-10-12 株式会社東芝 半導体装置及びその製造方法
US7723803B2 (en) * 2005-03-07 2010-05-25 Taiwan Semiconductor Manufacturing Co., Ltd. Bipolar device compatible with CMOS process technology
JP5033335B2 (ja) * 2006-02-21 2012-09-26 ルネサスエレクトロニクス株式会社 半導体装置およびそれを用いたインバータ装置
JP5112648B2 (ja) * 2006-05-29 2013-01-09 セイコーインスツル株式会社 半導体装置
JP5128100B2 (ja) * 2006-09-29 2013-01-23 三菱電機株式会社 電力用半導体装置
US8093621B2 (en) 2008-12-23 2012-01-10 Power Integrations, Inc. VTS insulated gate bipolar transistor
DE102007020657B4 (de) * 2007-04-30 2012-10-04 Infineon Technologies Austria Ag Halbleiterbauelement mit einem Halbleiterkörper und Verfahren zur Herstellung desselben
JP5261982B2 (ja) * 2007-05-18 2013-08-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP2008305998A (ja) * 2007-06-07 2008-12-18 Fuji Electric Device Technology Co Ltd 半導体装置
JP5564763B2 (ja) * 2008-06-05 2014-08-06 富士電機株式会社 Ｍｏｓ型半導体装置の製造方法
US7964912B2 (en) 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US7871882B2 (en) 2008-12-20 2011-01-18 Power Integrations, Inc. Method of fabricating a deep trench insulated gate bipolar transistor
US20100155831A1 (en) * 2008-12-20 2010-06-24 Power Integrations, Inc. Deep trench insulated gate bipolar transistor
JP2010232335A (ja) * 2009-03-26 2010-10-14 Sanyo Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
US8330214B2 (en) * 2009-05-28 2012-12-11 Maxpower Semiconductor, Inc. Power semiconductor device
JP2010283132A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 半導体装置
EP2317553B1 (en) * 2009-10-28 2012-12-26 STMicroelectronics Srl Double-sided semiconductor structure and method for manufacturing the same
EP2550677B1 (en) * 2010-03-23 2014-06-18 ABB Technology AG Power semiconductor device
JP6006918B2 (ja) 2011-06-06 2016-10-12 ルネサスエレクトロニクス株式会社 半導体装置、半導体装置の製造方法、及び電子装置
CN103151251B (zh) * 2011-12-07 2016-06-01 无锡华润华晶微电子有限公司 沟槽型绝缘栅双极型晶体管及其制备方法
JP5644793B2 (ja) * 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
CN103367436B (zh) * 2012-04-03 2017-08-08 朱江 一种沟槽肖特基mos半导体装置及其制造方法
US8653600B2 (en) 2012-06-01 2014-02-18 Power Integrations, Inc. High-voltage monolithic schottky device structure
JP5880311B2 (ja) * 2012-06-26 2016-03-09 住友電気工業株式会社 炭化珪素半導体装置
CN103151371A (zh) * 2013-03-05 2013-06-12 矽力杰半导体技术(杭州)有限公司 一种晶圆结构以及应用其的功率器件
JP2015023118A (ja) * 2013-07-18 2015-02-02 株式会社東芝 半導体装置
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
CN103855206A (zh) * 2014-02-18 2014-06-11 宁波达新半导体有限公司 绝缘栅双极晶体管及其制造方法
JP6287407B2 (ja) * 2014-03-19 2018-03-07 サンケン電気株式会社 半導体装置
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
US10002870B2 (en) * 2016-08-16 2018-06-19 Texas Instruments Incorporated Process enhancement using double sided epitaxial on substrate
JP6880669B2 (ja) * 2016-11-16 2021-06-02 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
CN107464842A (zh) * 2017-08-03 2017-12-12 电子科技大学 一种具有集电极槽的超结逆导型igbt
CN115148601A (zh) * 2021-03-30 2022-10-04 无锡华润华晶微电子有限公司 半导体结构及其制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5942989B2 (ja) * 1977-01-24 1984-10-18 株式会社日立製作所 高耐圧半導体素子およびその製造方法
US5173435A (en) * 1987-11-11 1992-12-22 Mitsubishi Denki Kabushiki Kaisha Insulated gate bipolar transistor
JPH01140808A (ja) * 1987-11-26 1989-06-02 Nec Corp 伝達ゲートスイッチング回路
US5004705A (en) * 1989-01-06 1991-04-02 Unitrode Corporation Inverted epitaxial process
US5466951A (en) * 1993-12-08 1995-11-14 Siemens Aktiengesellschaft Controllable power semiconductor element with buffer zone and method for the manufacture thereof
US5643821A (en) * 1994-11-09 1997-07-01 Harris Corporation Method for making ohmic contact to lightly doped islands from a silicide buried layer and applications
US6001678A (en) * 1995-03-14 1999-12-14 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
US5714775A (en) * 1995-04-20 1998-02-03 Kabushiki Kaisha Toshiba Power semiconductor device
US6693310B1 (en) * 1995-07-19 2004-02-17 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP3352592B2 (ja) * 1996-05-16 2002-12-03 三菱電機株式会社 半導体装置およびその製造方法
KR100228719B1 (ko) * 1996-05-27 1999-11-01 윤덕용 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement
JPH1140808A (ja) 1997-05-21 1999-02-12 Toyota Motor Corp 半導体装置およびその製造方法
EP1097481B1 (de) * 1998-07-17 2004-03-31 Infineon Technologies AG Leistungshalbleiterbauelement für hohe sperrspannungen
JP3924975B2 (ja) * 1999-02-05 2007-06-06 富士電機デバイステクノロジー株式会社 トレンチ型絶縁ゲートバイポーラトランジスタ
JP2001024184A (ja) * 1999-07-05 2001-01-26 Fuji Electric Co Ltd 絶縁ゲートトランジスタおよびその製造方法
US6140170A (en) * 1999-08-27 2000-10-31 Lucent Technologies Inc. Manufacture of complementary MOS and bipolar integrated circuits
JP2001237249A (ja) * 2000-02-21 2001-08-31 Hitachi Ltd 半導体装置およびその製造方法
JP4371521B2 (ja) * 2000-03-06 2009-11-25 株式会社東芝 電力用半導体素子およびその製造方法
JP2001338930A (ja) * 2000-05-29 2001-12-07 Nec Corp 半導体装置および半導体製造方法
JP3764343B2 (ja) * 2001-02-28 2006-04-05 株式会社東芝 半導体装置の製造方法
US20020137264A1 (en) * 2001-03-23 2002-09-26 Ming-Jer Kao Method of fabrication thin wafer IGBT
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置

Also Published As

Publication number Publication date
US7056779B2 (en) 2006-06-06
EP1248299A2 (en) 2002-10-09
CN1379479A (zh) 2002-11-13
US6605858B2 (en) 2003-08-12
US20030209781A1 (en) 2003-11-13
KR20020077659A (ko) 2002-10-12
US20020195656A1 (en) 2002-12-26
KR100449182B1 (ko) 2004-09-18
EP1248299A3 (en) 2008-05-28
JP2002305304A (ja) 2002-10-18
TW567615B (en) 2003-12-21

Similar Documents

Publication Publication Date Title
CN1228858C (zh) 电力半导体器件
CN1280914C (zh) 半导体器件及其制造方法
CN1193431C (zh) 半导体器件
CN1967868A (zh) 半导体装置及其制造方法
CN1271720C (zh) 耐高压的绝缘体上的硅型半导体器件
CN1284246C (zh) 高耐电压场效应型半导体设备
CN1950947A (zh) 半导体器件
CN1505170A (zh) SiC-MISFET及其制造方法
CN101060133A (zh) 半导体装置及其制造方法
CN101055894A (zh) 半导体装置及其制造方法
CN1864270A (zh) 绝缘栅型半导体器件及其制造方法
CN1691349A (zh) 反向导通型半导体元件及其制造方法
CN1639875A (zh) 功率半导体器件
CN1557022A (zh) 半导体装置及其制造方法
CN1790714A (zh) 半导体器件及制造其的方法
CN1812127A (zh) 纵型栅极半导体装置及其制造方法
CN1166001C (zh) 碳化硅场控双极型开关
CN1638144A (zh) 半导体器件及其制造方法
CN1700430A (zh) 半导体装置的制造方法
CN1898801A (zh) 纵型栅极半导体装置及其制造方法
CN1669151A (zh) 半导体器件及其制造方法
KR101252628B1 (ko) 저주파 및 고주파 애플리케이션을 위한 안정한 다이오드
CN1828936A (zh) 高电压晶体管及其制造方法
CN1488172A (zh) 半导体装置
CN1649169A (zh) 半导体器件

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20051123

Termination date: 20170405