JP5112648B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5112648B2 JP5112648B2 JP2006148449A JP2006148449A JP5112648B2 JP 5112648 B2 JP5112648 B2 JP 5112648B2 JP 2006148449 A JP2006148449 A JP 2006148449A JP 2006148449 A JP2006148449 A JP 2006148449A JP 5112648 B2 JP5112648 B2 JP 5112648B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- trench
- trenches
- silicon substrate
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 239000000758 substrate Substances 0.000 claims description 101
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 93
- 229910052710 silicon Inorganic materials 0.000 claims description 93
- 239000010703 silicon Substances 0.000 claims description 93
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 239000012535 impurity Substances 0.000 claims description 32
- 230000015572 biosynthetic process Effects 0.000 claims description 24
- 239000000126 substance Substances 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 description 20
- 230000002093 peripheral effect Effects 0.000 description 18
- 238000000605 extraction Methods 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 238000005468 ion implantation Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/735—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/6625—Lateral transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
Description
本発明は、大電流を流すことが可能なバイポーラトランジスタを備える半導体装置及びその製造方法に関する。
一般に、バイポーラトランジスタにおいて大電流を流す場合には、縦型のバイポーラトランジスタを使用することが多い。一方、横型のバイポーラトランジスタは、縦型のものと比較して、構造が簡便であるという利点を有するが、流せる電流が小さいという欠点を有する。
従来、横型のバイポーラトランジスタにおいてより多くの電流を流す工夫としては、シリコン基板にエミッタ領域及びコレクタ領域を形成する際に、イオン注入装置により大きな加速電圧をかけてシリコン基板に不純物イオンを注入したり、熱拡散を行うことで、シリコン基板の表面から深い位置までエミッタ領域及びコレクタ領域をより大きく形成する手法がある。これにより、エミッタ領域及びコレクタ領域の実効接合面積を拡大することができ、より多くの電流を流すことができる。
また、より多くの電流を流す工夫としては、シリコン基板上に形成されたベース領域にＶ字溝を形成すると共にＶ字溝に不純物イオンを注入若しくは拡散させることで、エミッタ領域やコレクタ領域の実効接合面積を拡大する手法もある（例えば、特許文献１参照。）。
特開昭５２−５３６７３号公報
従来、横型のバイポーラトランジスタにおいてより多くの電流を流す工夫としては、シリコン基板にエミッタ領域及びコレクタ領域を形成する際に、イオン注入装置により大きな加速電圧をかけてシリコン基板に不純物イオンを注入したり、熱拡散を行うことで、シリコン基板の表面から深い位置までエミッタ領域及びコレクタ領域をより大きく形成する手法がある。これにより、エミッタ領域及びコレクタ領域の実効接合面積を拡大することができ、より多くの電流を流すことができる。
また、より多くの電流を流す工夫としては、シリコン基板上に形成されたベース領域にＶ字溝を形成すると共にＶ字溝に不純物イオンを注入若しくは拡散させることで、エミッタ領域やコレクタ領域の実効接合面積を拡大する手法もある（例えば、特許文献１参照。）。
上述したように、縦型のバイポーラトランジスタでは、横型のものと比較して、シリコン基板表面における単位面積あたりのエミッタ領域及びコレクタ領域の実効接合面積を大きく確保することができるため、より多くの電流を流すことができる。しかしながら、縦型構造の場合、シリコン基板内部に埋設されるコレクタ領域を形成するためにエピタキシャル層を形成する必要があるため、また、埋設されたコレクタ領域からシリコン基板の表面に至る電極引き出しを低抵抗で行うための工程が別途必要になるため、バイポーラトランジスタの製造工程が複雑になるという問題がある。
これに対して、横型のバイポーラトランジスタでは、エミッタ領域及びコレクタ領域がシリコン基板の表面に形成されるため、縦型構造のようにコレクタ領域の埋設やエピタキシャル層の形成が不要となる、また、シリコン基板内部からシリコン基板の表面に至る電極の引き出しも不要となる。したがって、横型構造では縦型構造と比較してバイポーラトランジスタの製造工程を簡略化できる利点を有する。
これに対して、横型のバイポーラトランジスタでは、エミッタ領域及びコレクタ領域がシリコン基板の表面に形成されるため、縦型構造のようにコレクタ領域の埋設やエピタキシャル層の形成が不要となる、また、シリコン基板内部からシリコン基板の表面に至る電極の引き出しも不要となる。したがって、横型構造では縦型構造と比較してバイポーラトランジスタの製造工程を簡略化できる利点を有する。
なお、従来の横型バイポーラトランジスタにおいては、例えば、大きな加速電圧をかけてシリコン基板表面からより深い位置に不純物イオンを注入することで実効接合面積を拡大する工夫を施しているが、この手法の場合には、深さ方向に関して不純物イオンの濃度分布が均一なエミッタ領域やコレクタ領域を形成するために、複数回に分けてイオン注入を行う必要がある。
また、上記イオン注入の際にはチャネリング抑制のために、シリコン基板表面の垂直方向から７度程度傾けて不純物イオンを注入する必要があるため、ベース領域を挟んで相互に対向するエミッタ領域とコレクタ領域との間隔（ベース幅）が上記深さ方向に関して不均一になるという問題が生じる。
さらに、イオン注入によりエミッタ領域やコレクタ領域を形成する際には、シリコン基板表面にフォトレジストを形成した状態で選択的に不純物イオンを注入するため、また上述したように不純物イオンは傾けて注入されるため、フォトレジストが障害物となってシリコン基板の表面から所定の深さ以上に不純物イオンを注入できない、すなわち、実効接合面積の拡大に限界が生じるという問題がある。
また、上記イオン注入の際にはチャネリング抑制のために、シリコン基板表面の垂直方向から７度程度傾けて不純物イオンを注入する必要があるため、ベース領域を挟んで相互に対向するエミッタ領域とコレクタ領域との間隔（ベース幅）が上記深さ方向に関して不均一になるという問題が生じる。
さらに、イオン注入によりエミッタ領域やコレクタ領域を形成する際には、シリコン基板表面にフォトレジストを形成した状態で選択的に不純物イオンを注入するため、また上述したように不純物イオンは傾けて注入されるため、フォトレジストが障害物となってシリコン基板の表面から所定の深さ以上に不純物イオンを注入できない、すなわち、実効接合面積の拡大に限界が生じるという問題がある。
また、従来の横型構造においては、例えば、熱拡散によりエミッタ領域やコレクタ領域の実効接合面積を拡大する工夫を施しているが、熱拡散を行う際には、シリコン基板の深さ方向だけでなく表面方向にもエミッタ領域及びコレクタ領域が広がるため、シリコン基板表面におけるこれら各領域の占有面積が大きくなってしまい、実効的な駆動力が不十分となる虞がある。
さらに、従来の横型構造には、例えば、シリコン基板上に形成されたベース領域にＶ字溝を形成することでエミッタ領域やコレクタ領域の実効接合面積を拡大する工夫を施したものもあるが、この場合でも、エミッタ領域やコレクタ領域からベース領域を介してシリコン基板に電流が流れてしまう、すなわち、縦方向に寄生的なバイポーラトランジスタが形成されてしまうため、エミッタ領域やコレクタ領域からシリコン基板に流れる電流が無効電流として消費されるという問題がある。
さらに、従来の横型構造には、例えば、シリコン基板上に形成されたベース領域にＶ字溝を形成することでエミッタ領域やコレクタ領域の実効接合面積を拡大する工夫を施したものもあるが、この場合でも、エミッタ領域やコレクタ領域からベース領域を介してシリコン基板に電流が流れてしまう、すなわち、縦方向に寄生的なバイポーラトランジスタが形成されてしまうため、エミッタ領域やコレクタ領域からシリコン基板に流れる電流が無効電流として消費されるという問題がある。
この発明は、上述した事情に鑑みてなされたものであって、実効接合面積を容易に拡大して大電流を流すことを可能にしながら、深さ方向に関するベース幅を均一に形成できると共に無効電流を減少させて電流増幅率（ｈＦＥ）を向上できる横型のバイポーラトランジスタを有する半導体装置、及びその製造方法を提供することを目的としている。
上記課題を解決するために、この発明は以下の手段を提案している。
本発明の半導体装置は、少なくとも２つのトレンチが、相互に離間して位置するシリコン基板の表面から垂直に掘られて形成されると共に、少なくとも前記トレンチの底面が電気的な絶縁膜により埋設され、前記２つのトレンチの間に位置する前記シリコン基板の領域が、ベース領域に形成され、前記絶縁膜の上方に位置すると共に前記ベース領域に形成された各トレンチの側面に、それぞれエミッタ領域及びコレクタ領域が形成されることを特徴とする。
本発明の半導体装置は、少なくとも２つのトレンチが、相互に離間して位置するシリコン基板の表面から垂直に掘られて形成されると共に、少なくとも前記トレンチの底面が電気的な絶縁膜により埋設され、前記２つのトレンチの間に位置する前記シリコン基板の領域が、ベース領域に形成され、前記絶縁膜の上方に位置すると共に前記ベース領域に形成された各トレンチの側面に、それぞれエミッタ領域及びコレクタ領域が形成されることを特徴とする。
この半導体装置によれば、シリコン基板の表面から深さ方向に各トレンチを延ばして形成するだけで、各トレンチの側面の面積拡大を図ることができるため、ベース領域を介して相互に対向するエミッタ領域及びコレクタ領域の実効接合面積の拡大を容易に図ることができる。
また、各トレンチはシリコン基板の表面から垂直に掘られて形成されるため、エミッタ領域及びコレクタ領域を形成する２つのトレンチの側面は互いに平行に形成されることになる。したがって、トレンチの深さ方向に関してベース幅を均一に形成することができる。
さらに、各トレンチの底面を絶縁膜により埋設して各トレンチの側面のみをエミッタ領域やコレクタ領域の接合領域として用いているため、ベース領域中で再結合する電荷及びシリコン基板をコレクタとする寄生的な縦型バイポーラトランジスタに流れる無効電流を減少させることができる。
また、各トレンチはシリコン基板の表面から垂直に掘られて形成されるため、エミッタ領域及びコレクタ領域を形成する２つのトレンチの側面は互いに平行に形成されることになる。したがって、トレンチの深さ方向に関してベース幅を均一に形成することができる。
さらに、各トレンチの底面を絶縁膜により埋設して各トレンチの側面のみをエミッタ領域やコレクタ領域の接合領域として用いているため、ベース領域中で再結合する電荷及びシリコン基板をコレクタとする寄生的な縦型バイポーラトランジスタに流れる無効電流を減少させることができる。
また、本発明の半導体装置は、前記エミッタ領域及びコレクタ領域の少なくとも一方が、前記トレンチの側面に配される不純物を多量に含んだ物質によって形成されていることを特徴とする。
さらに、本発明の半導体装置は、前記物質が多結晶ポリシリコン膜であることを特徴とする。
また、本発明の半導体装置は、前記エミッタ領域及び前記コレクタ領域の形成位置を除く前記トレンチ内部に、前記絶縁膜が充填されていることを特徴とする。
さらに、本発明の半導体装置は、前記物質が多結晶ポリシリコン膜であることを特徴とする。
また、本発明の半導体装置は、前記エミッタ領域及び前記コレクタ領域の形成位置を除く前記トレンチ内部に、前記絶縁膜が充填されていることを特徴とする。
さらに、本発明の半導体装置は、前記２つのトレンチと共に前記エミッタ領域、前記ベース領域及び前記コレクタ領域を囲むように、前記２つのトレンチを連結する連結トレンチが形成され、該連結トレンチ内に、前記絶縁膜が充填されていることを特徴とする。
また、本発明の半導体装置は、一方のトレンチが、他方のトレンチを囲むように形成されていることを特徴とする。
また、本発明の半導体装置は、一方のトレンチが、他方のトレンチを囲むように形成されていることを特徴とする。
また、本発明の半導体装置の製造方法は、シリコン基板の表面側にベース領域を形成するベース領域形成工程と、前記表面側から見た前記ベース領域と前記シリコン基板との境界部分に、前記シリコン基板の表面から垂直に掘って前記シリコン基板表面から窪む少なくとも２つのトレンチを、前記ベース領域を介して相互に対向するように形成するトレンチ形成工程と、少なくとも各トレンチの底面に電気的な絶縁膜を形成する絶縁膜形成工程と、前記ベース領域に形成された各トレンチの側面にエミッタ領域及びコレクタ領域を形成する領域形成工程とを備えることを特徴とする。
さらに、本発明の半導体装置の製造方法は、シリコン基板の表面側にベース領域を形成するベース領域形成工程と、前記表面側から見た前記ベース領域と前記シリコン基板との境界部分に、前記シリコン基板の表面から垂直に掘って前記シリコン基板表面から窪む少なくとも２つのトレンチを、前記ベース領域を介して相互に対向するように形成するトレンチ形成工程と、少なくとも各トレンチの底面に電気的な絶縁膜を形成する絶縁膜形成工程と、前記ベース領域に形成された各トレンチの側面にエミッタ領域及びコレクタ領域を形成する領域形成工程とを備えることを特徴とする。
これらの半導体装置の製造方法によれば、トレンチ形成工程において、シリコン基板の表面から深さ方向に各トレンチを延ばして形成するだけで、各トレンチの側面の面積拡大を図ることができるため、ベース領域を介して相互に対向するエミッタ領域及びコレクタ領域の実効接合面積の拡大を容易に図ることができる。
また、上記トレンチ形成工程において、各トレンチはシリコン基板の表面から垂直に掘られて形成されるため、エミッタ領域及びコレクタ領域を形成する２つのトレンチの側面は互いに平行に形成されることになる。したがって、トレンチの深さ方向に関してベース幅を均一に形成することができる。
また、上記トレンチ形成工程において、各トレンチはシリコン基板の表面から垂直に掘られて形成されるため、エミッタ領域及びコレクタ領域を形成する２つのトレンチの側面は互いに平行に形成されることになる。したがって、トレンチの深さ方向に関してベース幅を均一に形成することができる。
さらに、絶縁膜形成工程において、各トレンチの底面を絶縁膜により埋設して各トレンチの側面のみをエミッタ領域やコレクタ領域の接合領域として用いているため、ベース領域中で再結合する電荷及びシリコン基板をコレクタとする寄生的な縦型バイポーラトランジスタに流れる無効電流を減少させることができる。
また、トレンチ形成工程において、相互に対向する２つのトレンチ若しくは第１のトレンチをベース領域の周縁に形成することで、２つのトレンチ若しくは第１のトレンチによって上記周縁に位置するベース領域とシリコン基板との接合領域が削りとられることになる。したがって、ベース領域とシリコン基板との余分な接合領域を縮小でき、寄生容量の減少及び接合リークの減少が可能となる。
また、トレンチ形成工程において、相互に対向する２つのトレンチ若しくは第１のトレンチをベース領域の周縁に形成することで、２つのトレンチ若しくは第１のトレンチによって上記周縁に位置するベース領域とシリコン基板との接合領域が削りとられることになる。したがって、ベース領域とシリコン基板との余分な接合領域を縮小でき、寄生容量の減少及び接合リークの減少が可能となる。
また、本発明の半導体装置の製造方法は、横型バイポーラトランジスタ及び複数のＭＯＳトランジスタを混載する半導体装置を製造するものであって、前記トレンチ形成工程と同時に、前記複数のＭＯＳトランジスタの素子分離用の分離トレンチが、前記表面から掘られて形成されることを特徴とする。
この発明によれば、シリコン基板の表面から深さ方向にトレンチを延ばして形成するだけで、ベース領域を介して相互に対向するエミッタ領域及びコレクタ領域の実効接合面積の拡大を容易に図ることができるため、大電流を流すことが可能な横型バイポーラトランジスタを有する半導体装置を提供することができる。
また、シリコン基板の表面から垂直に掘って各トレンチを形成することで、トレンチの深さ方向に関してベース幅を均一に形成することができるため、特性の均一なバイポーラトランジスタが得られる。なお、トレンチの深さ方向に均一な特性のものを得られるということは、それだけ深さ方向マージンを小さくすることができることを意味し、そのため特性を最適化させたトランジスタ特性が狙えるというメリットもある。
また、シリコン基板の表面から垂直に掘って各トレンチを形成することで、トレンチの深さ方向に関してベース幅を均一に形成することができるため、特性の均一なバイポーラトランジスタが得られる。なお、トレンチの深さ方向に均一な特性のものを得られるということは、それだけ深さ方向マージンを小さくすることができることを意味し、そのため特性を最適化させたトランジスタ特性が狙えるというメリットもある。
さらに、各トレンチの底面を絶縁膜により埋設して各トレンチの側面のみをエミッタ領域やコレクタ領域の接合領域として用いることで、ベース領域中で再結合する電荷及びシリコン基板をコレクタとする寄生的な縦型バイポーラトランジスタに流れる無効電流を減少させることができるため、ｈＦＥの大きい高性能な横型バイポーラトランジスタを有する半導体装置を提供することができる。
また、ベース領域に位置する側面に不純物を多量に含んだ多結晶ポリシリコン膜等の物質を配することで、上記側面にエミッタ領域やコレクタ領域を精度良くかつ均一に形成することが可能となる。
さらに、エミッタ領域及びコレクタ領域の電極取り出し用のコンタクトをトレンチに配された多結晶ポリシリコン膜等の物質からシリコン基板の表面側まで直線で形成することができるため、上記コンタクトの形成を容易に行うことが可能となる。
さらに、エミッタ領域及びコレクタ領域の電極取り出し用のコンタクトをトレンチに配された多結晶ポリシリコン膜等の物質からシリコン基板の表面側まで直線で形成することができるため、上記コンタクトの形成を容易に行うことが可能となる。
また、エミッタ領域及びコレクタ領域の形成位置を除く各トレンチ内部に絶縁膜を充填することで、エミッタ領域、ベース領域及びコレクタ領域が、これらの配列方向の両端において絶縁膜によって挟み込まれることになり、シリコン基板とエミッタ領域及びコレクタ領域との余分な接合面積を無くすことができる。したがって、高速動作及び高い輸送効率を同時に実現した横型バイポーラトランジスタを提供することができる。
さらに、エミッタ領域、ベース領域及びコレクタ領域がトレンチ及び連結トレンチに充填された絶縁膜によって囲まれるため、シリコン基板とベース領域との余分な接合領域を縮小することができる。したがって、横型バイポーラトランジスタの特性向上を図ることができる。
さらに、エミッタ領域、ベース領域及びコレクタ領域がトレンチ及び連結トレンチに充填された絶縁膜によって囲まれるため、シリコン基板とベース領域との余分な接合領域を縮小することができる。したがって、横型バイポーラトランジスタの特性向上を図ることができる。
また、内周側に位置する一方のトレンチの側面全体にエミッタ領域若しくはコレクタ領域の一方を形成すると共に、他方のトレンチの側面全体に上記領域の他方を形成することができるため、ベース領域を介して相互に対向するエミッタ領域及びコレクタ領域の実効接合面積をさらに拡大することができる。
さらに、これに加えて、環状の一方のトレンチを形成すると共にその内部を絶縁膜で充填することにより、エミッタ領域、ベース領域及びコレクタ領域が上記絶縁膜によって囲まれるため、ベース領域とシリコン基板との余分な接合面積を縮小することができる。したがって、横型バイポーラトランジスタの特性向上を図ることができる。
さらに、これに加えて、環状の一方のトレンチを形成すると共にその内部を絶縁膜で充填することにより、エミッタ領域、ベース領域及びコレクタ領域が上記絶縁膜によって囲まれるため、ベース領域とシリコン基板との余分な接合面積を縮小することができる。したがって、横型バイポーラトランジスタの特性向上を図ることができる。
また、横型バイポーラトランジスタ及びＭＯＳトランジスタを混載した半導体装置を製造する際には、トレンチ形成工程において、２つのトレンチと同時に分離トレンチを形成することで、半導体装置の製造効率を向上させることができる。
図１から図３は本発明に係る第１実施形態を示しており、図１，２に示すように、この実施の形態に係る半導体装置１は、シリコン基板３に横型バイポーラトランジスタ５を設けた構成となっている。横型バイポーラトランジスタ５は以下のように構成されている。
ｎ型半導体基板からなるシリコン基板３には、その表面３ａから垂直に掘られて形成されるトレンチ７，９が２つ形成されている。これら２つのトレンチ７，９は、シリコン基板３の表面３ａ方向に相互に平行に延びる幅１μｍ程度の細長い溝状に形成されている、すなわち、相互に離間して配置されている。
ｎ型半導体基板からなるシリコン基板３には、その表面３ａから垂直に掘られて形成されるトレンチ７，９が２つ形成されている。これら２つのトレンチ７，９は、シリコン基板３の表面３ａ方向に相互に平行に延びる幅１μｍ程度の細長い溝状に形成されている、すなわち、相互に離間して配置されている。
そして、２つのトレンチ７，９の間に位置するシリコン基板３の領域は、ベース領域１１を構成するｐ型領域となっており、このｐ型領域の不純物濃度は、例えば１×１０16個／ｃｍ3〜１×１０19個／ｃｍ3である。このベース領域１１は、各トレンチ７，９の底面７ａ，９ａよりも深い位置まで形成されているが、ベース領域１１側に位置する各トレンチ７，９の一方の側面７ｂ，９ｂ間の長さよりも長く、かつ、一方の側面７ｂ，９ｂに対向する各トレンチ７，９の他方の側面７ｃ，９ｃ間の長さよりも短く形成されている。すなわち、このベース領域１１は、２つのトレンチ７，９全体を包み込むようには形成されていない。
なお、このベース領域１１のうち、シリコン基板３の表面３ａ側の一部には、ベース電極取り出し用の濃いｐ型の領域１３（以下、ベース電極取り出し領域１３と呼ぶ。）が形成されている。このベース電極取り出し領域１３は、ベース領域１１よりもｐ型の不純物濃度が高い領域となっており、また、各トレンチ７，９の一方の側面７ｂ，９ｂ側には露出していない。
各トレンチ７，９の内部には、ｎ型の不純物を多量に含んだ多結晶ポリシリコン膜１５が設けられており、各多結晶ポリシリコン膜１５は、ベース領域１１に形成された各トレンチ７，９の一方の側面７ｂ，９ｂに配されている。ただし、各多結晶ポリシリコン膜１５は、一方の側面７ｂ，９ｂのうち、シリコン基板３の表面３ａよりも窪んだ位置に配されており、また、各トレンチ７，９の底面７ａ，９ａ及び他方の側面７ｃ，９ｃにも接触していない。
各トレンチ７，９の一方の側面７ｂ，９ｂには、上記多結晶ポリシリコン膜１５からｐ型領域であるベース領域１１にｎ型不純物を拡散した不純物拡散領域が形成されている。一方の不純物拡散領域はエミッタ領域１７として機能し、また、他方の不純物拡散領域はコレクタ領域１９として機能するようになっている。
各トレンチ７，９の一方の側面７ｂ，９ｂには、上記多結晶ポリシリコン膜１５からｐ型領域であるベース領域１１にｎ型不純物を拡散した不純物拡散領域が形成されている。一方の不純物拡散領域はエミッタ領域１７として機能し、また、他方の不純物拡散領域はコレクタ領域１９として機能するようになっている。
また、多結晶ポリシリコン膜１５の形成位置を除く各トレンチ７，９の内部には、シリコン酸化膜からなる電気的な絶縁膜２１が充填されている。すなわち、この絶縁膜２１は、各トレンチ７，９の底面７ａ，９ａ及び他方の側面７ｃ，９ｃを埋設するように形成されている。すなわち、エミッタ領域１７やコレクタ領域１９を構成する多結晶ポリシリコン膜１５や不純物拡散領域は、絶縁膜２１に埋設されることになる。
また、この絶縁膜２１はシリコン基板３の表面３ａ全体も覆っている。そして、絶縁膜２１の表面２１ａには、コンタクト２３を介してベース電極取り出し領域１３、及び、エミッタ領域１７及びコレクタ領域１９を構成する各多結晶ポリシリコン膜１５とそれぞれ電気的に接続するためのメタル配線２５が設けられている。なお、絶縁膜２１の表面２１ａ及びメタル配線２５は、シリコン窒化膜等からなる保護膜２７によって被覆されている。
以上のように、シリコン基板３に配置されたベース領域１１、エミッタ領域１７及びコレクタ領域１９によって横型バイポーラトランジスタ５が構成されている。
以上のように、シリコン基板３に配置されたベース領域１１、エミッタ領域１７及びコレクタ領域１９によって横型バイポーラトランジスタ５が構成されている。
なお、上述した２つのトレンチ７，９は、各トレンチ７，９の両端に繋げられる一対の連結トレンチ２９により連結されている。各連結トレンチ２９は、上述のトレンチ７，９と同様に、シリコン基板３の表面３ａから垂直に掘られて形成されており、その深さ寸法は、２つのトレンチ７，９と同一となっている。すなわち、これら２つのトレンチ７，９及び一対の連結トレンチ２９によりベース領域１１を取り囲む環状の環状トレンチ部が構成されることになる。
この一対の連結トレンチ２９内には、上記絶縁膜２１が充填されている。すなわち、この横型バイポーラトランジスタ５は、ベース領域１１の下端面を除いてシリコン基板３と電気的に絶縁されている。
この一対の連結トレンチ２９内には、上記絶縁膜２１が充填されている。すなわち、この横型バイポーラトランジスタ５は、ベース領域１１の下端面を除いてシリコン基板３と電気的に絶縁されている。
次に、上記半導体装置１の製造方法について以下に説明する。
この半導体装置１を製造する際には、はじめに、図３（ａ）に示すように、イオン注入によりｎ型のシリコン基板３の表面３ａ側にベース領域１１を構成するｐ型領域を形成する（ベース領域形成工程）。ここで、ｐ型領域の大きさは、２つトレンチ７，９や連結トレンチ２９の深さ寸法よりも大きくすると共に、２つトレンチ７，９や連結トレンチ２９を形成する際に平面視でのｐ型領域とｎ型のシリコン基板３との境界部分が削りとられる大きさに設定する、すなわち、２つトレンチ７，９や連結トレンチ２９の形成領域にｐ型領域の周縁が位置するようにｐ型領域を形成する。
この半導体装置１を製造する際には、はじめに、図３（ａ）に示すように、イオン注入によりｎ型のシリコン基板３の表面３ａ側にベース領域１１を構成するｐ型領域を形成する（ベース領域形成工程）。ここで、ｐ型領域の大きさは、２つトレンチ７，９や連結トレンチ２９の深さ寸法よりも大きくすると共に、２つトレンチ７，９や連結トレンチ２９を形成する際に平面視でのｐ型領域とｎ型のシリコン基板３との境界部分が削りとられる大きさに設定する、すなわち、２つトレンチ７，９や連結トレンチ２９の形成領域にｐ型領域の周縁が位置するようにｐ型領域を形成する。
次いで、図３（ｂ）に示すように、異方性ドライエッチング法により２つのトレンチ７，９及び連結トレンチ２９を形成する（トレンチ形成工程）。この工程においては、上述したように、シリコン基板３の表面３ａ側から見たベース領域１１とシリコン基板３との境界部分が削りとられるように、シリコン基板３の表面３ａから垂直に掘ってシリコン基板３の表面３ａから窪む２つのトレンチ７，９及び連結トレンチ２９を形成する。
その後、各トレンチ７，９の底面７ａ，９ａ及び他方の側面７ｃ，９ｃ、並びに、連結トレンチ２９を埋設すると共に、シリコン基板３の表面３ａを被覆する絶縁膜２１を形成する（絶縁膜形成工程）。
この工程においては、はじめに、図３（ｃ）に示すように、熱酸化及びデポジション法により各トレンチ７，９及び連結トレンチ２９を埋めると共に、シリコン基板３の表面３ａ全体を被覆する絶縁膜２１を形成する。そして、図３（ｄ）に示すように、異方性ドライエッチングを施して、ベース領域１１を介して相互に対向する各トレンチ７，９の一方の側面７ｂ，９ｂを外方に露出させる成膜用トレンチ３１を形成する。なお、この異方性ドライエッチングの際には、残存させる絶縁膜２１の表面２１ａにフォトレジスト膜（不図示）を形成しておけばよい。この工程を終了した時点では、各トレンチ７，９の底面７ａ，９ａ及び他方の側面７ｃ，９ｃが絶縁膜２１により埋設されている。
この工程においては、はじめに、図３（ｃ）に示すように、熱酸化及びデポジション法により各トレンチ７，９及び連結トレンチ２９を埋めると共に、シリコン基板３の表面３ａ全体を被覆する絶縁膜２１を形成する。そして、図３（ｄ）に示すように、異方性ドライエッチングを施して、ベース領域１１を介して相互に対向する各トレンチ７，９の一方の側面７ｂ，９ｂを外方に露出させる成膜用トレンチ３１を形成する。なお、この異方性ドライエッチングの際には、残存させる絶縁膜２１の表面２１ａにフォトレジスト膜（不図示）を形成しておけばよい。この工程を終了した時点では、各トレンチ７，９の底面７ａ，９ａ及び他方の側面７ｃ，９ｃが絶縁膜２１により埋設されている。
絶縁膜形成工程の終了後には、外方に露出する各トレンチ７，９の一方の側面７ｂ，９ｂにエミッタ領域１７及びコレクタ領域１９をそれぞれ形成する（領域形成工程）。
この工程においては、はじめに、図３（ｅ）に示すように、成膜用トレンチ３１内にｎ型の不純物を多量に含んだ多結晶ポリシリコン膜１５を成膜する。そして、この成膜終了後に等方エッチングを施して、多結晶ポリシリコン膜１５の上面がシリコン基板３の表面３ａよりも下方側に位置するように、すなわち、多結晶ポリシリコン膜１５が各トレンチ７，９内のみに形成されるように余分な多結晶ポリシリコン膜１５を除去する。
この工程においては、はじめに、図３（ｅ）に示すように、成膜用トレンチ３１内にｎ型の不純物を多量に含んだ多結晶ポリシリコン膜１５を成膜する。そして、この成膜終了後に等方エッチングを施して、多結晶ポリシリコン膜１５の上面がシリコン基板３の表面３ａよりも下方側に位置するように、すなわち、多結晶ポリシリコン膜１５が各トレンチ７，９内のみに形成されるように余分な多結晶ポリシリコン膜１５を除去する。
多結晶ポリシリコン膜１５の成膜終了後には、図３（ｆ）に示すように、イオン注入によりのシリコン基板３の表面３ａ側にベース領域１１よりも不純物濃度の高いｐ型領域（ベース電極取り出し領域１３）を形成する。そして、アニールによって上記ｐ型領域を活性化させると共に、多結晶ポリシリコン膜１５からベース領域１１側にｎ型不純物を拡散させ、また、シリコン基板３の表面３ａに存在する自然酸化膜（不図示）の酸素を多結晶ポリシリコン膜１５に取り込むことで、エミッタ領域１７及びコレクタ領域１９を活性化させる。以上によって、領域形成工程が終了する。
なお、エミッタ領域１７及びコレクタ領域１９は、ベース電極取り出し領域１３の形成領域よりも下方側に形成されており、エミッタ領域１７とコレクタ領域１９との間にベース電極取り出し領域１３が位置しないようになっている。
なお、エミッタ領域１７及びコレクタ領域１９は、ベース電極取り出し領域１３の形成領域よりも下方側に形成されており、エミッタ領域１７とコレクタ領域１９との間にベース電極取り出し領域１３が位置しないようになっている。
そして、図３（ｇ）に示すように、絶縁膜２１を各成膜用トレンチ３１の残部に成膜して絶縁膜２１により各多結晶ポリシリコン膜１５をそれぞれ埋設する。その後、図２に示すように、絶縁膜２１の表面２１ａから各多結晶ポリシリコン膜１５及びベース電極取り出し領域１３に至る電極取り出し用のコンタクトホールを形成して、このコンタクトホールにコンタクト２３を埋め込む。
最後に、絶縁膜２１の表面２１ａに各コンタクト２３と電気的に接続されるメタル配線２５を形成し、さらに、絶縁膜２１の表面２１ａ及びメタル配線２５を被覆する保護膜２７を形成することで、横型バイポーラトランジスタ５を備える半導体装置１の製造が完了する。
最後に、絶縁膜２１の表面２１ａに各コンタクト２３と電気的に接続されるメタル配線２５を形成し、さらに、絶縁膜２１の表面２１ａ及びメタル配線２５を被覆する保護膜２７を形成することで、横型バイポーラトランジスタ５を備える半導体装置１の製造が完了する。
上記のように、この半導体装置１及びその製造方法によれば、トレンチ形成工程において、シリコン基板３の表面３ａから深さ方向にトレンチ７，９を延ばして形成するだけで、各トレンチ７，９の一方の側面７ｂ，９ｂの面積拡大を図ることができるため、ベース領域１１を介して相互に対向するエミッタ領域１７及びコレクタ領域１９の実効接合面積の拡大を容易に図ることができ、大電流を流すことが可能な横型バイポーラトランジスタ５を有する半導体装置１を提供することができる。
また、各トレンチ７，９はシリコン基板３の表面３ａから垂直に掘られて形成されるため、エミッタ領域１７及びコレクタ領域１９を形成する２つのトレンチ７，９の一方の側面７ｂ，９ｂは互いに平行に形成されることになる。したがって、トレンチ７，９の深さ方向に関してベース幅を均一に形成することができ、特性の均一な横型バイポーラトランジスタ５が得られる。なお、トレンチ７，９の深さ方向に均一な特性のものを得られるということは、それだけ深さ方向マージンを小さくすることができることを意味し、そのため特性を最適化させたトランジスタ特性が狙えるというメリットもある。
さらに、絶縁膜形成工程においては絶縁膜２１により各トレンチ７，９の底面７ａ，９ａ及び他方の側面７ｃ，９ｃを埋設して、各トレンチ７，９の一方の側面７ｂ，９ｂのみをエミッタ領域１７やコレクタ領域１９の接合領域として用いているため、ベース領域１１中で再結合する電荷及びシリコン基板３をコレクタとする寄生的な縦型バイポーラトランジスタに流れる無効電流を減少させることができる。したがって、ｈＦＥの大きい横型バイポーラトランジスタ５を有する半導体装置１を提供することができる。
また、絶縁膜形成工程において、エミッタ領域１７及びコレクタ領域１９の形成位置を除く各トレンチ７，９及び連結トレンチ２９の内部に絶縁膜２１を充填しておくことで、エミッタ領域１７、ベース領域１１及びコレクタ領域１９が、絶縁膜２１によって囲まれるため、シリコン基板３とベース領域１１、エミッタ領域１７及びコレクタ領域１９との余分な接合面積を無くすことができる。したがって、高速動作及び高い輸送効率を同時に実現可能した横型バイポーラトランジスタ５を提供することができる。
また、トレンチ形成工程において、２つのトレンチ７，９と共に連結トレンチ２９をベース領域１１の周縁に形成することで、ベース領域１１とシリコン基板３との接合領域がさらに削りとられることになる。したがって、ベース領域１１とシリコン基板３との余分な接合領域を縮小でき、寄生容量の減少及び接合リークの減少が可能となる。なお、予めベース幅が規定されている場合、すなわち、２つのトレンチ７，９の相対的な形成位置及び連結トレンチ２９の形成位置が規定されている場合には、トレンチ形成工程においてベース領域１１の周縁が２つのトレンチ７，９や連結トレンチ２９によって削りとられるように、ベース領域形成工程におけるベース領域の大きさを設定すればよい。
さらに、ベース領域１１に位置する各トレンチ７，９の一方の側面７ｂ，９ｂに不純物を多量に含んだ多結晶ポリシリコン膜１５を配しておくことで、一方の側面７ｂ，９ｂにエミッタ領域１７やコレクタ領域１９を精度良くかつ均一に形成することが可能となる。
また、エミッタ領域１７及びコレクタ領域１９の電極取り出し用のコンタクト２３を多結晶ポリシリコン膜１５から絶縁膜２１の表面２１ａまで直線で形成することができるため、上記コンタクト２３の形成を容易に行うことが可能となる。
また、エミッタ領域１７及びコレクタ領域１９の電極取り出し用のコンタクト２３を多結晶ポリシリコン膜１５から絶縁膜２１の表面２１ａまで直線で形成することができるため、上記コンタクト２３の形成を容易に行うことが可能となる。
なお、上記実施形態において、ベース電極取り出し領域１３は、各トレンチ７，９の一方の側面７ｂ，９ｂ側には露出しないように形成されるとしたが、これに限ることはなく、少なくともエミッタ領域１７及びコレクタ領域１９に接触したり、エミッタ領域１７とコレクタ領域１９との間に配置されたりしないように形成されていればよい。すなわち、ベース電極取り出し領域１３は、例えば図４に示すように、エミッタ領域１７及びコレクタ領域１９の上方側に位置する各トレンチ７，９の一方の側面７ｂ，９ｂ側に露出するように形成されるとしても構わない。この構成の場合には、ベース電極取り出し領域１３の形成領域に左右されない最適なベース幅を設定することができる。
また、シリコン基板３の表面３ａ側から見たベース領域１１とシリコン基板３との境界部分全体が２つのトレンチ７，９及び一対の連結トレンチ２９によって削りとられるとしたが、これに限ることはなく、少なくとも２つのトレンチ７，９がベース領域１１とシリコン基板３との境界部分に形成されていればよい。すなわち、例えば図５（ａ）に示すように、シリコン基板３の表面３ａ側から見たベース領域１１とシリコン基板３との境界部分の一部が残存していても構わない。なお、この構成の場合においては、多結晶ポリシリコン膜１５がシリコン基板３に接触しないように、各トレンチ７，９に絶縁膜２１を充填して必要がある。
この構成の場合でも、絶縁膜形成工程において、エミッタ領域１７及びコレクタ領域１９の形成位置を除く各トレンチ７，９内部に絶縁膜２１を充填しておくことで、エミッタ領域１７、ベース領域１１及びコレクタ領域１９が、これらの配列方向の両端において絶縁膜２１によって挟み込まれることになり、シリコン基板３とエミッタ領域１７及びコレクタ領域１９との余分な接合面積を無くすことができる。したがって、高速動作及び高い輸送効率を同時に実現した横型バイポーラトランジスタ５を提供することができる。また、この構成の場合には、ベース電極取り出し領域１３を２つのトレンチ７，９間からずれた位置に形成することができるため、ベース電極取り出し領域１３の形成領域に左右されない最適なベース幅を設定することができる。さらに、図５（ｂ）に示すようにベース電極取り出し領域１３を２つのトレンチ７，９間からずれた位置に形成し、その周囲全体を絶縁膜２１で囲う構成とすることもできる。この場合は、余分なｐｎ接合を作ることがなく、高速動作に適したトランジスタとなる。
また、上記第１実施形態においては、エミッタ領域１７、ベース領域及びコレクタ領域１９をその配列方向に１つずつ並べた構成となっているが、これに限ることはなく、多数並べた構成としても構わない。すなわち、この構成の場合には、上記実施形態と同様に、それぞれベース領域を介して３つ以上のトレンチを形成しておき、各トレンチにエミッタ領域１７やコレクタ領域１９となる多結晶ポリシリコン膜１５を充填すればよい。なお、この構成においては、ベース領域１１を介してエミッタ領域１７及びコレクタ領域１９を交互に形成しておき、また、複数のトレンチのうち、トレンチの配列方向の両端に位置するトレンチの他方の側面のみを絶縁膜２１により埋設しておけばよい。
上記構成の横型バイポーラトランジスタでは、上記実施形態のものよりもベース領域１１を介して相互に対向するエミッタ領域１７及びコレクタ領域１９の実効接合面積を拡大できるため、大電流を流すことができる。
上記構成の横型バイポーラトランジスタでは、上記実施形態のものよりもベース領域１１を介して相互に対向するエミッタ領域１７及びコレクタ領域１９の実効接合面積を拡大できるため、大電流を流すことができる。
さらに、ベース領域１１は、各トレンチ７，９の底面７ａ，９ａよりも深い位置まで形成されるとしたが、これに限ることはなく、各トレンチ７，９の底面７ａ，９ａよりも浅い位置まで形成されるとしても構わない。ただし、この構成の場合には、一方の側面７ｂ，９ｂに形成されるエミッタ領域１７やコレクタ領域１９がシリコン基板３に触れないように、各トレンチ７，９のうちシリコン基板３のｎ型不純物からなる一方の側面７ｂ，９ｂを絶縁膜２１により埋設する必要がある。
次に、本発明に係る第２実施形態について図６，７を参照して説明する。なお、第１実施形態の半導体装置１と同一の構成要素については同一符号を付して、その説明を省略する。
図６，７に示すように、この半導体装置５１の横型バイポーラトランジスタ５３は、シリコン基板３にベース領域１１を取り囲む平面視略環状の第１のトレンチ（一方のトレンチ）５５、及び、ベース領域１１を介して第１のトレンチ５５の内側に第２のトレンチ（他方のトレンチ）５７を形成した構成となっている。すなわち、この実施形態におけるベース領域１１は、第１のトレンチ５５及び第２のトレンチ５７に挟み込まれて平面視略環状に形成されている。
第１のトレンチ５５及び第２のトレンチ５７は、シリコン基板３の表面３ａから垂直に掘られて形成されており、これらの底面５５ａ，５７ａはベース領域１１の下端よりも深い位置まで形成されている。
図６，７に示すように、この半導体装置５１の横型バイポーラトランジスタ５３は、シリコン基板３にベース領域１１を取り囲む平面視略環状の第１のトレンチ（一方のトレンチ）５５、及び、ベース領域１１を介して第１のトレンチ５５の内側に第２のトレンチ（他方のトレンチ）５７を形成した構成となっている。すなわち、この実施形態におけるベース領域１１は、第１のトレンチ５５及び第２のトレンチ５７に挟み込まれて平面視略環状に形成されている。
第１のトレンチ５５及び第２のトレンチ５７は、シリコン基板３の表面３ａから垂直に掘られて形成されており、これらの底面５５ａ，５７ａはベース領域１１の下端よりも深い位置まで形成されている。
第２のトレンチ５７は、幅１μｍ程度の細長い溝状に形成されている。また、第１のトレンチ５５は、略直線状に形成された第２のトレンチ５７を囲むように形成されており、第２のトレンチ５７の長手方向に延びて第２のトレンチ５７をその幅方向から挟み込む一対の直線部分と、第２のトレンチ５７の両端部側を囲むように略半円状に形成された円弧部分とから構成されている。このように構成することで、内周側に位置する第１のトレンチ５５の側面５５ｂ（以下、内周側面５５ｂと呼ぶ。）から第２のトレンチ５７の側面５７ｂまでの距離を均一とすることができる。
第１のトレンチ５５及び第２のトレンチ５７の底面５５ａ，５７ａ、及び、外周側に位置する第１のトレンチ５５の側面５５ｃ（以下、外周側面５５ｃと呼ぶ。）は、絶縁膜２１によって埋設されており、ベース領域１１に形成された第１のトレンチ５５の内周側面５５ｂ及び第２のトレンチ５７の側面５７ｂには、多結晶ポリシリコン膜１５が配されている。すなわち、第２のトレンチ５７内部には、第２のトレンチ５７の底面５７ａを埋設する絶縁膜２１の上面に積層されるように多結晶ポリシリコン膜１５が充填されることになる。なお、各トレンチ５５，５７に配された多結晶ポリシリコン膜１５の上端は、シリコン基板３の表面３ａよりも下方側に位置している。
第１のトレンチ５５の内周側面５５ｂには、多結晶ポリシリコン膜１５からベース領域１１にｎ型不純物を拡散した不純物拡散領域がコレクタ領域１９として形成されている。また、第２のトレンチ５７の側面５７ｂには、多結晶ポリシリコン膜１５からベース領域１１にｎ型不純物を拡散した不純物拡散領域がエミッタ領域１７として形成されている。
第１のトレンチ５５の内周側面５５ｂには、多結晶ポリシリコン膜１５からベース領域１１にｎ型不純物を拡散した不純物拡散領域がコレクタ領域１９として形成されている。また、第２のトレンチ５７の側面５７ｂには、多結晶ポリシリコン膜１５からベース領域１１にｎ型不純物を拡散した不純物拡散領域がエミッタ領域１７として形成されている。
以上のように構成された半導体装置５１を製造する際には、第１実施形態と同様のベース領域形成工程を行った後に、異方性ドライエッチング法によりシリコン基板３の表面３ａから垂直に掘って第１のトレンチ５５及び第２のトレンチ５７を形成する（トレンチ形成工程）。この工程においては、シリコン基板３の表面３ａ側から見たベース領域１１とシリコン基板３との境界部分の全周にわたって環状の第１のトレンチを形成する。また、第１のトレンチ５５の内側に第２のトレンチ５７を形成する。
次いで、第１実施形態と同様に、絶縁膜形成工程及び領域形成工程を実施する。また、これら工程の終了後には、絶縁膜２１を各成膜用トレンチ３１の残部に成膜して、絶縁膜２１により第１のトレンチ５５内及び第２のトレンチ５７内に配された各多結晶ポリシリコン膜１５をそれぞれ埋設する。最後に、コンタクト２３、メタル配線２５及び保護膜２７を形成して、横型バイポーラトランジスタ５３を備える半導体装置５１の製造が完了する。
この半導体装置５１及びその製造方法によれば、第１実施形態と同様の効果を奏する。
また、第１のトレンチ５５の内周側面５５ｂ全体にコレクタ領域１９を形成すると共に、第２のトレンチ５７の側面全体にエミッタ領域１７を形成することができるため、ベース領域１１を介して相互に対向するエミッタ領域１７及びコレクタ領域１９の実効接合面積をさらに拡大することができる。
また、第１のトレンチ５５の内周側面５５ｂ全体にコレクタ領域１９を形成すると共に、第２のトレンチ５７の側面全体にエミッタ領域１７を形成することができるため、ベース領域１１を介して相互に対向するエミッタ領域１７及びコレクタ領域１９の実効接合面積をさらに拡大することができる。
さらに、環状の第１のトレンチ５５を形成すると共に第１のトレンチ５５の外周側面５５ｃを絶縁膜２１で埋設することにより、エミッタ領域１７、ベース領域１１及びコレクタ領域１９が絶縁膜２１によって囲まれるため、ベース領域１１とシリコン基板３との余分な接合面積を縮小することができる。したがって、横型バイポーラトランジスタ５３のさらなる特性向上を図ることができる。
なお、上述した第２実施形態のように、第２のトレンチ５７の周囲に環状のベース領域１１を備える構成である場合には、例えば、図８に示すように、第２のトレンチ５７及び環状のベース領域１１からなるユニットを第２のトレンチ５７の幅方向に複数（図示例では３つ）配列してもよい。この構成の場合には、環状のベース領域１１を介して複数の第２のトレンチ５７からなるユニットを囲む位置、及び、相互に隣り合う第２のトレンチ５７の間に第１のトレンチ（一方のトレンチ）６５が形成されることになる。
この構成においては、第１のトレンチ６５の外周側面６５ｃのみを絶縁膜２１により埋設すればよい、すなわち、相互に隣り合う環状のベース領域１１の間に位置する第１のトレンチ６５には、多結晶ポリシリコン膜１５のみが充填されることになる。なお、コレクタの電位が周囲のｎ型基板と同じ電位にて使用する場合には、分離する必要はないので外周側面の絶縁膜２１はなくても良い。
上記構成の横型バイポーラトランジスタ６３では、上記実施形態のものよりもベース領域１１を介して相互に対向するエミッタ領域１７及びコレクタ領域１９の実効接合面積をさらに拡大して、大電流を流すことができる。
上記構成の横型バイポーラトランジスタ６３では、上記実施形態のものよりもベース領域１１を介して相互に対向するエミッタ領域１７及びコレクタ領域１９の実効接合面積をさらに拡大して、大電流を流すことができる。
また、第２のトレンチ５７の側面５７ｂにはエミッタ領域１７を形成し、第１のトレンチ５５，６５の内周側面５５ｂ，６５ｂにはコレクタ領域１９を形成するとしたが、これに限ることはなく、例えば、第２のトレンチ５７の側面５７ｂにコレクタ領域１９を形成すると共に、第１のトレンチ５５，６５の内周側面５５ｂ，６５ｂにエミッタ領域１７を形成するとしても構わない。
なお、上述した全ての実施形態においては、横型バイポーラトランジスタ５，５３，６３を有する半導体装置１，５１について述べたが、これに限ることはなく、例えば、図９に示すように、横型バイポーラトランジスタ５及び複数のＭＯＳトランジスタ７３，７５を混載した半導体装置７１に適用しても構わない。
特に、相互に隣接して形成されたＭＯＳトランジスタ７３，７５の間に、素子分離用の分離トレンチ７７が形成される場合には、上記実施形態のトレンチ形成工程と同時に、この分離トレンチ７７をシリコン基板３の表面３ａから掘って形成してもよい。この場合には、半導体装置７１の製造効率を向上させることができる。
特に、相互に隣接して形成されたＭＯＳトランジスタ７３，７５の間に、素子分離用の分離トレンチ７７が形成される場合には、上記実施形態のトレンチ形成工程と同時に、この分離トレンチ７７をシリコン基板３の表面３ａから掘って形成してもよい。この場合には、半導体装置７１の製造効率を向上させることができる。
また、上述した全ての実施形態においては、ベース領域１１に形成された各トレンチ７，９の一方の側面７ｂ，９ｂや第１のトレンチ５５，６５の内周側面５５ｂ，６５ｂ、第２のトレンチ５７の側面５７ｂには、多結晶ポリシリコン膜１５が設けられるとしたが、これに限ることはなく、少なくともエミッタ領域１７やコレクタ領域１９として機能する不純物拡散領域を形成することができる不純物を多量に含んだ物質が設けられればよい。また、多結晶ポリシリコン膜１５等の物質は、不純物拡散領域を形成した後に除去しても構わない。
さらに、ベース領域１１に形成された各トレンチ７，９の一方の側面７ｂ，９ｂや第１のトレンチ５５，６５の内周側面５５ｂ，６５ｂ、第２のトレンチ５７の側面５７ｂに多結晶ポリシリコン膜１５等の物質を用いてエミッタ領域１７やコレクタ領域１９として機能する不純物拡散領域を形成するとしたが、これに限ることはなく、各トレンチ７，９や第１のトレンチ５５，６５、第２のトレンチ５７の開口側から、上記一方の側面７ｂ，９ｂ、内周側面５５ｂ，６５ｂ、側面５７ｂに向けて斜め方向にイオン注入を行うことで、エミッタ領域１７やコレクタ領域１９を形成しても構わない。
上述したように、エミッタ領域１７やコレクタ領域１９の形成後に多結晶ポリシリコン膜１５等の物質を除去したり、イオン注入によりエミッタ領域１７やコレクタ領域１９を形成した場合には、電極取り出し用のコンタクト２３が各トレンチ７，９の一方の側面７ｂ，９ｂや第１のトレンチ５５，６５の内周側面５５ｂ，６５ｂ、第２のトレンチ５７の側面５７ｂに直接接触することになる。
また、上記実施形態における各層の導電型を反転させても良い。すなわち、例えばｎ型のシリコン基板３、ｐ型のベース領域１１、ｎ型のエミッタ領域１７及びコレクタ領域１９を、それぞれｐ型のシリコン基板、ｎ型のベース領域１１、ｐ型のエミッタ領域１７及びコレクタ領域１９に代えてもよい。
また、上記実施形態における各層の導電型を反転させても良い。すなわち、例えばｎ型のシリコン基板３、ｐ型のベース領域１１、ｎ型のエミッタ領域１７及びコレクタ領域１９を、それぞれｐ型のシリコン基板、ｎ型のベース領域１１、ｐ型のエミッタ領域１７及びコレクタ領域１９に代えてもよい。
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
１，５１，７１ 半導体装置
３ シリコン基板
３ａ 表面
５，５３，６３ 横型バイポーラトランジスタ
７，９ トレンチ
７ａ，９ａ，５５ａ，５７ａ 底面
７ｂ，９ｂ 一方の側面
１１ ベース領域
１５ 多結晶ポリシリコン膜
１７ エミッタ領域
１９ コレクタ領域
２１ 絶縁膜
２９ 連結トレンチ
５５，６５ 第１のトレンチ（一方のトレンチ）
５５ｂ，６５ｂ 内周側面
５７ 第２のトレンチ（他方のトレンチ）
５７ｂ 側面
７３，７５ ＭＯＳトランジスタ
７７ 分離トレンチ
３ シリコン基板
３ａ 表面
５，５３，６３ 横型バイポーラトランジスタ
７，９ トレンチ
７ａ，９ａ，５５ａ，５７ａ 底面
７ｂ，９ｂ 一方の側面
１１ ベース領域
１５ 多結晶ポリシリコン膜
１７ エミッタ領域
１９ コレクタ領域
２１ 絶縁膜
２９ 連結トレンチ
５５，６５ 第１のトレンチ（一方のトレンチ）
５５ｂ，６５ｂ 内周側面
５７ 第２のトレンチ（他方のトレンチ）
５７ｂ 側面
７３，７５ ＭＯＳトランジスタ
７７ 分離トレンチ
Claims (3)
- シリコン基板の表面から垂直に前記シリコン基板の内部へ向かって形成された、相互に離間して平行に位置する少なくとも２つのトレンチと、
前記少なくとも２つのトレンチの底面に埋設された第１の電気的な絶縁膜と、
前記少なくとも２つのトレンチの間に位置する前記シリコン基板の領域であるベース領域と、
前記第１の電気的な絶縁膜の上方に位置すると共に前記ベース領域を挟んで形成された前記少なくとも２つのトレンチの側面に、それぞれ形成されたエミッタ領域及びコレクタ領域と、
前記エミッタ領域及び前記コレクタ領域の形成位置を除く前記少なくとも２つのトレンチ内部に充填された第２の電気的な絶縁膜と、
前記少なくとも２つのトレンチと共に前記エミッタ領域、前記ベース領域及び前記コレクタ領域を囲むように形成された、第３の電気的な絶縁膜が充填された、前記少なくとも２つのトレンチを連結する連結トレンチと、
を有する半導体装置。 - 前記エミッタ領域及び前記コレクタ領域の少なくとも一方が、前記少なくとも２つのトレンチの側面に配される不純物を多量に含んだ物質によって形成されていることを特徴とする請求項１に記載の半導体装置。
- 前記物質が、多結晶ポリシリコン膜であることを特徴とする請求項２に記載の半導体装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006148449A JP5112648B2 (ja) | 2006-05-29 | 2006-05-29 | 半導体装置 |
| US11/805,098 US7902633B2 (en) | 2006-05-29 | 2007-05-21 | Longitudinal bipolar transistor with base region in trenches having emitter and collector regions disposed along portions of side surfaces of the base |
| TW096118565A TWI452692B (zh) | 2006-05-29 | 2007-05-24 | 半導體裝置及其製造方法 |
| CN2007101288637A CN101101921B (zh) | 2006-05-29 | 2007-05-29 | 半导体器件及其制造方法 |
| KR1020070052121A KR101348457B1 (ko) | 2006-05-29 | 2007-05-29 | 반도체 장치 및 그 제조 방법 |
| US12/807,000 US8021951B2 (en) | 2006-05-29 | 2010-08-25 | Formation of longitudinal bipolar transistor with base region in trenches having emitter and collector regions disposed along portions of side surfaces of base region |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006148449A JP5112648B2 (ja) | 2006-05-29 | 2006-05-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007318020A JP2007318020A (ja) | 2007-12-06 |
| JP5112648B2 true JP5112648B2 (ja) | 2013-01-09 |
Family
ID=38748740
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006148449A Expired - Fee Related JP5112648B2 (ja) | 2006-05-29 | 2006-05-29 | 半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7902633B2 (ja) |
| JP (1) | JP5112648B2 (ja) |
| KR (1) | KR101348457B1 (ja) |
| CN (1) | CN101101921B (ja) |
| TW (1) | TWI452692B (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2224478B1 (en) * | 2007-12-20 | 2018-01-24 | Asahi Kasei EMD Corporation | Semiconductor device and method for manufacturing the same |
| US9312335B2 (en) * | 2011-09-23 | 2016-04-12 | Alpha And Omega Semiconductor Incorporated | Lateral PNP bipolar transistor with narrow trench emitter |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5253673A (en) | 1975-10-29 | 1977-04-30 | Hitachi Ltd | Device and production for semiconductor |
| JPS63292673A (ja) * | 1987-05-25 | 1988-11-29 | Nec Corp | 横型バイポ−ラトランジスタ |
| US5001533A (en) * | 1988-12-22 | 1991-03-19 | Kabushiki Kaisha Toshiba | Bipolar transistor with side wall base contacts |
| JP2590561B2 (ja) * | 1989-04-25 | 1997-03-12 | 富士電機株式会社 | バイポーラトランジスタを備えた半導体装置 |
| JPH0521445A (ja) * | 1991-07-15 | 1993-01-29 | Sharp Corp | 半導体装置 |
| TW350089B (en) * | 1996-11-11 | 1999-01-11 | Nippon Electric Co | A semiconductor and the manufacturing method |
| KR100223482B1 (ko) * | 1997-04-12 | 1999-10-15 | 윤종용 | 바이폴라 트랜지스터의 제조 방법 |
| KR100282710B1 (ko) * | 1998-03-12 | 2001-02-15 | 윤종용 | 바이폴라 트랜지스터의 제조 방법 및 그 구조 |
| JP2001332561A (ja) * | 2000-05-22 | 2001-11-30 | Nec Corp | バイポーラトランジスタおよびその製造方法 |
| JP2002141476A (ja) * | 2000-11-07 | 2002-05-17 | Hitachi Ltd | ＢｉＣＭＯＳ半導体集積回路装置およびその製造方法 |
| JP2002305304A (ja) * | 2001-04-05 | 2002-10-18 | Toshiba Corp | 電力用半導体装置 |
| DE10162074B4 (de) * | 2001-12-06 | 2010-04-08 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | BiCMOS-Struktur, Verfahren zu ihrer Herstellung und Bipolartransistor für eine BiCMOS-Struktur |
| US6874749B2 (en) * | 2002-04-10 | 2005-04-05 | Joel Wells | Construction form system |
| JP2003303830A (ja) * | 2002-04-12 | 2003-10-24 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP4140325B2 (ja) * | 2002-09-12 | 2008-08-27 | 株式会社デンソー | ラテラルバイポーラトランジスタの製造方法 |
| US6919248B2 (en) * | 2003-03-14 | 2005-07-19 | International Rectifier Corporation | Angled implant for shorter trench emitter |
| JP2005236084A (ja) * | 2004-02-20 | 2005-09-02 | Toshiba Corp | 縦型バイポーラトランジスタ及びその製造方法 |
| WO2006114746A2 (en) * | 2005-04-28 | 2006-11-02 | Nxp B.V. | Bipolar transistor and method of fabricating the same |
-
2006
- 2006-05-29 JP JP2006148449A patent/JP5112648B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-21 US US11/805,098 patent/US7902633B2/en not_active Expired - Fee Related
- 2007-05-24 TW TW096118565A patent/TWI452692B/zh not_active IP Right Cessation
- 2007-05-29 CN CN2007101288637A patent/CN101101921B/zh not_active Expired - Fee Related
- 2007-05-29 KR KR1020070052121A patent/KR101348457B1/ko active IP Right Grant
-
2010
- 2010-08-25 US US12/807,000 patent/US8021951B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007318020A (ja) | 2007-12-06 |
| CN101101921A (zh) | 2008-01-09 |
| US7902633B2 (en) | 2011-03-08 |
| US20070272964A1 (en) | 2007-11-29 |
| TW200818491A (en) | 2008-04-16 |
| TWI452692B (zh) | 2014-09-11 |
| US8021951B2 (en) | 2011-09-20 |
| US20100323488A1 (en) | 2010-12-23 |
| KR101348457B1 (ko) | 2014-01-06 |
| CN101101921B (zh) | 2011-06-08 |
| KR20070114665A (ko) | 2007-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3356162B2 (ja) | 半導体装置及びその製造方法 | |
| JP5511308B2 (ja) | 半導体装置およびその製造方法 | |
| JP5767430B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4883099B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5136578B2 (ja) | 半導体装置 | |
| JP2008182106A (ja) | 半導体装置 | |
| JP2007184486A (ja) | 半導体装置 | |
| JP5287835B2 (ja) | 半導体装置 | |
| JP2018092968A (ja) | 半導体装置、ｒｃ−ｉｇｂｔ及び半導体装置の製造方法 | |
| JP5807597B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5558901B2 (ja) | ダイオード及びその製造方法 | |
| JP5766462B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006059940A (ja) | 半導体装置 | |
| JP2019175930A (ja) | 半導体装置及びその製造方法 | |
| JP2007173379A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5112648B2 (ja) | 半導体装置 | |
| JP7368121B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP5719899B2 (ja) | 半導体装置 | |
| JP2006140250A (ja) | 半導体装置及びその製造方法 | |
| JP2011097021A (ja) | 半導体装置およびその製造方法 | |
| JP5386120B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP4617688B2 (ja) | トレンチ横型半導体装置およびその製造方法 | |
| US20230065815A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2005085975A (ja) | 半導体装置 | |
| JP2003289145A (ja) | 横型パワーｍｏｓトランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090319 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091105 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121009 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121011 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151019 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5112648 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |