JP4166102B2 - 高耐圧電界効果型半導体装置 - Google Patents
高耐圧電界効果型半導体装置 Download PDFInfo
- Publication number
- JP4166102B2 JP4166102B2 JP2003049035A JP2003049035A JP4166102B2 JP 4166102 B2 JP4166102 B2 JP 4166102B2 JP 2003049035 A JP2003049035 A JP 2003049035A JP 2003049035 A JP2003049035 A JP 2003049035A JP 4166102 B2 JP4166102 B2 JP 4166102B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor device
- field effect
- electric field
- body region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 132
- 230000005669 field effect Effects 0.000 title claims description 97
- 230000005684 electric field Effects 0.000 claims description 104
- 239000006185 dispersion Substances 0.000 claims description 98
- 210000000746 body region Anatomy 0.000 claims description 75
- 230000015556 catabolic process Effects 0.000 claims description 58
- 239000000758 substrate Substances 0.000 claims description 36
- 239000012535 impurity Substances 0.000 claims description 27
- 239000000969 carrier Substances 0.000 claims description 11
- 238000009792 diffusion process Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 230000000694 effects Effects 0.000 description 18
- 230000007547 defect Effects 0.000 description 14
- 238000005468 ion implantation Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 9
- 238000005036 potential barrier Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000020169 heat generation Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Description
【０００１】
【発明の属する技術分野】
本発明は，ゲート電極による電界効果を受けるボディ領域と，その下方に位置するドリフト領域とを有する電界効果型半導体装置に関する。さらに詳細には，ボディ領域にかかる電界を緩和することにより，オン電圧を犠牲にすることなく高耐圧化を図った高耐圧電界効果型半導体装置に関するものである。
【０００２】
【従来の技術】
従来から，パワーデバイス等に電界効果型半導体装置が用いられている（例えば特許文献１等）。この種の電界効果型半導体装置は一般的に，図２０に示すような構成を有している。図２０中のＥ−Ｅ箇所の断面図は，図１中の各符号を「１＊＊」から「９＊＊」に変更したものと同じである。以下，従来技術の説明において図１に言及するときは，このように符号を読み替えるものとする。図２０は，図１中のＡ−Ａ箇所の断面図である。この電界効果型半導体装置は，トレンチ型のゲート電極９０６を有している。この電界効果型半導体装置は，概略，半導体基板の一面（図２０中の上方の面）側にエミッタ領域（９００，９０４）やゲート電極９０６などを設け，他面（図２０中の下方の面）側にコレクタ領域９０１等を設けた構造を有している。
【０００３】
すなわち，半導体基板の一面側には，トレンチ型のゲート電極９０６の他，ｐ+エミッタ領域９００およびｎ+エミッタ領域９０４が設けられている。ゲート電極９０６は，ゲート絶縁膜９０５および層間絶縁膜９０７により，半導体基板から絶縁されている。それらの上方には，エミッタ電極９０９が設けられている。エミッタ電極９０９は，ゲート電極９０６と平行な帯状のコンタクト開口９０８の部分で半導体基板に接している。これによりエミッタ電極９０９は，ｐ+ エミッタ領域９００およびｎ+エミッタ領域９０４の双方に導通している。ｐ+エミッタ領域９００およびｎ+ エミッタ領域９０４の下方には，ｐボディ領域９０３が設けられている。ｐボディ領域９０３の下端は，ゲート電極９０６の下端より浅い。
【０００４】
ｐボディ領域９０３の下方には，ｎドリフト領域９０２が形成されている。ｎドリフト領域９０２の大部分は，ゲート電極９０６の下端より深い位置にあり，半導体基板のほぼ全面にわたって繋がっている。ｎドリフト領域９０２のさらに下方には，ｐ+コレクタ領域９０１が設けられている。そして，ｐ+コレクタ領域９０１のさらに下方に接して，コレクタ電極９１０が形成されている。この電界効果型半導体装置では，ゲート電極９０６への電圧印加によりｐボディ領域９０３に電界効果を起こさせて，エミッタ電極９０９とコレクタ電極９１０との間の導通を操作する。
【０００５】
【特許文献１】
特開９−２８３７５４号公報
【０００６】
【発明が解決しようとする課題】
しかしながら，前記した従来の電界効果型半導体装置には，次のような問題点があった。すなわち，エミッタ−コレクタ間の高耐圧化を図ろうとすると，ｎドリフト領域９０２の厚さ（図２０中に「Ｔ」で示す）を厚くすることとなる。これにより，ｐボディ領域９０３およびｎドリフト領域９０２の電界が緩和され高耐圧化できるのである。しかしこれでは，ｎドリフト領域９０２の寄生抵抗が厚さＴの分だけ大きいことになる。このことは，オン電圧がその分高いということを意味する。さらに，スイッチオフ後にｎドリフト領域９０２内に残存するキャリアもその分多いこととなる。これは，ターンオフ時間が長いということを意味する。このこと自体，操作性が悪いということであるし，また，スイッチング損失が大きいということでもある。よって，発熱による素子破壊のおそれがある。これを防ぐためには素子サイズを大きくして電流密度を下げる必要があった。
【０００７】
本発明は，前記した従来の電界効果型半導体装置が有する問題点を解決するためになされたものである。すなわちその課題とするところは，ドリフト領域の厚さを増すことなく半導体基板内の電界を緩和し，オン電圧やスイッチオフ特性，コンパクト性等の犠牲なく高耐圧化を達成した高耐圧電界効果型半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
この課題の解決を目的としてなされた本発明の高耐圧電界効果型半導体装置は，半導体基板中のボディ領域と，ボディ領域に対面するとともに，ゲート絶縁膜により半導体基板から絶縁されたゲート電極と，半導体基板中のボディ領域より下方に位置し，ボディ領域とは逆導電型のドリフト領域と，ボディ領域とドリフト領域との間に全面にわたって位置し，ドリフト領域と同じ導電型でこれより低不純物濃度の電界分散領域とを有しており，電界分散領域の下端がゲート絶縁膜の下端より浅いものである。なお，本出願において「半導体基板」というときは，一般的にウェハとして提供される半導体の単結晶基板そのものの他，その基板上にエピタキシャル成長技術等により半導体層を形成した場合にはその全体をいうこととする。
【０００９】
この高耐圧電界効果型半導体装置では，ゲート電極への電圧印加による電界効果により，半導体基板内の導通を操作する。ここで，本発明の高耐圧電界効果型半導体装置では，ボディ領域とドリフト領域との間に，ドリフト領域と同じ導電型でこれより低不純物濃度の電界分散領域が設けられている。このため，スイッチオフ直後において，ボディ領域と電界分散領域との間のｐｎ接合から電界分散領域へ向けて空乏層が伸びやすい。このため，ボディ領域およびドリフト領域にかかる電界が緩和される。したがって，ボディ領域とドリフト領域との間の耐圧が高い。ここで，ドリフト領域の厚さを特に厚くする必要はない。また，素子サイズを大きくする必要もない。このため，オン電圧やスイッチオフ特性，コンパクト性等を犠牲にしていない。
【００１０】
本発明の高耐圧電界効果型半導体装置では，電界分散領域の厚さが，１μｍ以上あることが望ましい。電界分散領域が薄すぎると効果が低いからである。
【００１１】
ここで，ゲート電極がトレンチ構造のものである場合には，電界分散領域が，ゲート電極の下部にも及んで形成されているようにすることもできる。トレンチ構造のゲート電極の下部，特に肩部はそもそも電界が集中する箇所である。この箇所が電界分散領域の一部とされていると，電界の緩和による耐圧向上の効果が大きいのである。
【００１２】
そして本発明の高耐圧電界効果型半導体装置は，ボディ領域を挟んでドリフト領域の反対側に，ゲート電極のライン方向に対して離散的に形成され，ボディ領域とは逆導電型のエミッタ領域を有し，電界分散領域は，エミッタ領域に対応して離散的に形成されているものであってもよい。このようにすると，離散的に形成されたエミッタ領域の下部にのみ，電界分散領域が存在することになる。すなわち，エミッタ領域とエミッタ領域の間の隙間の部分の下部には，電界分散領域が存在しない。このためこの部分ではボディ領域とドリフト領域とが直に接している。したがってこの部分では，ボディ領域とドリフト領域との境界が，ボディ領域のキャリアに対する電位障壁をなしている。その電位障壁は，ボディ領域と電界分散領域との境界の電位障壁より高い。このため電位障壁の低下が防止されており，オン電圧が低い。また，ボディ領域の界面に占める電界分散領域の面積比により，ボディ領域のキャリアの，ドリフト領域への引き抜き量を調整することができる。このため，設計上，オン電圧と耐圧とを個別に制御できる。
【００１３】
なお，ドリフト領域を挟んでボディ領域の反対側に位置し，ドリフト領域と同じ導電型でこれより低不純物濃度の第２電界分散領域を有してもよい。特に，ドリフト領域を挟んでボディ領域の反対側に位置し，ドリフト領域と同じ導電型のバッファ領域を有する場合には，ドリフト領域とバッファ領域との間に第２電界分散領域を有することが望ましい。このようにすると，スイッチオフ後にボディ領域と電界分散領域との間のｐｎ接合からドリフト領域側へ伸びてきた空乏層が，第２電界分散領域に至ってもなお伸びやすい。このことにより，ドリフト領域内のキャリアが速やかに排出されるので，ターンオフ時間が短い。
【００１４】
なお，ボディ領域とドリフト領域との間に電界分散領域がなく，ドリフト領域を挟んでボディ領域の反対側にのみ第２電界分散領域が存在する構造では，スイッチオフ後に素子破壊が生じやすい。アバランシェ降伏により寄生トランジスタの総増幅率が１を超え，制御不能となる場合があるからである。しかし本発明では，ボディ領域とドリフト領域との間の電界分散領域により電界が緩和されるので，そのような事態にはならない。
【００１５】
ここにおいて，バッファ領域を有する場合にはさらに，少なくともバッファ領域を包含するキャリア寿命制御領域を有することが望ましい。このようにすると，バッファ領域内の少数キャリアの寿命が短い。このため，ターンオフ時間がさらに短い。
【００１６】
ここにおいて，バッファ領域の不純物濃度は，コレクタ領域の不純物濃度の１／２以下であり，バッファ領域の厚さは，少数キャリアの拡散長以下であることが望ましい。こうすると，オン電圧の温度係数が正の値となる。このため，並列接続性が良く，発熱による素子破壊が防止される。
【００１７】
【発明の実施の形態】
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。
【００１８】
［第１の形態］
第１の形態に係る高耐圧電界効果型半導体装置の構造を，図１〜図３に示す。図２は，図１中のＡ−Ａ箇所の断面図である。図３は，図１中のＢ−Ｂ箇所の断面図である。図１は，図２および図３中のＥ−Ｅ箇所（本出願ではこのレベルを「表面」と呼んでいる）の断面図である。この高耐圧電界効果型半導体装置は，絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）と呼ばれるものであり，トレンチ構造のゲート電極１０６を有している。この高耐圧電界効果型半導体装置は，概略，半導体基板の一面（図２および図３中の上方の面）側にｎ+ エミッタ領域１００，１０４やゲート電極１０６などを設け，他面（図２および図３中の下方の面）側にｐ+コレクタ領域１０１等を設けた構造を有している。
【００１９】
すなわち，半導体基板の一面側には，トレンチ構造のゲート電極１０６の他，ｐ+エミッタ領域１００およびｎ+エミッタ領域１０４が設けられている。ゲート電極１０６は，ゲート絶縁膜１０５および層間絶縁膜１０７により，半導体基板から絶縁されている。ｐ+エミッタ領域１００およびｎ+エミッタ領域１０４の下方には，図２および図３において左右のゲート絶縁膜１０５を介してゲート電極１０６と対面するｐボディ領域１０３が設けられている。ｐボディ領域１０３の下端は，ゲート電極１０６の下端より浅い。ｐ+エミッタ領域１００，ｎ+エミッタ領域１０４，ゲート電極１０６の上方には，エミッタ電極１０９が設けられている。エミッタ電極１０９は，図２（Ａ−Ａ箇所）では，コンタクト開口１０８にてｐ+エミッタ領域１００およびｎ+エミッタ領域１０４の双方に接触している。そして図３（Ｂ−Ｂ箇所）ではｎ+エミッタ領域１０４に接触している。
【００２０】
図２および図３のいずれの箇所においても，ｐボディ領域１０３の下方には，ｎ-電界分散領域１１１が形成されている。ｎ-電界分散領域１１１の下端は，ゲート絶縁膜１０５の下端より浅い。ｎ- 電界分散領域１１１の下方には，ｎドリフト領域１０２が形成されている。ｎ- 電界分散領域１１１の不純物濃度は，ｎドリフト領域１０２の不純物濃度の８割以下である。ｎ- 電界分散領域１１１の不純物濃度は，ｉ型と俗称されるほど低くてもよい。ただしｐ型であってはならない。ｎ- 電界分散領域１１１の厚さは，１μｍよりやや厚い程度である。ｎドリフト領域１０２の大部分は，ゲート絶縁膜１０５の下端より深い位置にあり，半導体基板のほぼ全面にわたって繋がっている。ｎドリフト領域１０２のさらに下方には，ｐ+コレクタ領域１０１が設けられている。そして，ｐ+コレクタ領域１０１のさらに下方に接して，コレクタ電極１１０が形成されている。
【００２１】
本形態の高耐圧電界効果型半導体装置では，図１に見るように，ゲート電極１０６が，図１中上下方向にライン状に形成されている。そして，ゲート電極１０６とゲート電極１０６の間の帯状の領域が，ｎ+ エミッタ領域１０４とされている。コンタクト開口１０８は，ｎ+ エミッタ領域１０４の幅より狭い。そして，さらにその中にｐ+エミッタ領域１００が島状に設けられている。
【００２２】
本形態の高耐圧電界効果型半導体装置では，ゲート電極１０６への電圧印加により，エミッタ電極１０９とコレクタ電極１１０との間の電流を制御する。すなわち，ゲート電極１０６の電圧により，ｐボディ領域１０３の表面（図２，図３中ゲート電極１０６の側壁に対向する面）付近の導電型を反転させ，電子電流の経路を形成させるのである。これがオン状態である。ゲート電圧印加をオフすると，高耐圧電界効果型半導体装置はオフ状態となる。スイッチオフ後には，ｐボディ領域１０３とｎ- 電界分散領域１１１との間のｐｎ接合から空乏層が広がってゆく。ここで，当該ｐｎ接合に接しているｎ型半導体領域は，低濃度のｎ- 電界分散領域１１１である。このためスイッチオフ直後において空乏層が伸びやすい。このことにより次のような効果がある。すなわち，ゲート電圧がオフされても，エミッタ電極１０９とコレクタ電極１１０との間には電圧がかかったままである。ここで，スイッチオフ直後に空乏層が伸びやすいことにより，半導体基板内の電界が緩和されるのである。
【００２３】
スイッチオフ後における，ｐボディ領域１０３〜ｎドリフト領域１０２の部分の電界分布を図４のグラフに示す。このグラフでは，比較のため，図２０に示した従来例の場合をも合わせて示している。破線で示す従来例の場合には，ｐボディ領域９０３とｎドリフト領域９０２との境界の箇所にて電界強度がピークをなしている。これに対し，実線で示す本形態の高耐圧電界効果型半導体装置では，ｎ- 電界分散領域１１１の電界緩和作用により，電界強度のピーク値が低くなっているのである。このため本形態の高耐圧電界効果型半導体装置では，ｎドリフト領域１０２をあまり厚くしておかなくても，コレクタ−エミッタ間の耐圧が高いのである。具体的には，図２中のｎドリフト領域１０２とｎ- 電界分散領域１１１との合計厚Ｈが，図２０中のｎドリフト領域９０２の厚さＴより薄くても十分である。
【００２４】
また，ｎドリフト領域１０２が薄くて済む分，オン電圧が低いという利点もある。図５のグラフに，コレクタ−エミッタ間電圧とコレクタ−エミッタ間電流との関係を，本形態と従来例とで比較して示す。図５のグラフにおける従来例は，本形態の高耐圧電界効果型半導体装置と同等の耐圧が得られるほどｎドリフト領域９０２を厚く作ったものである。このグラフから，同じコレクタ−エミッタ間電流を得るために，本形態の高耐圧電界効果型半導体装置では，従来例のものと比較して，低いコレクタ−エミッタ間電圧しか要しないことが理解できる。
【００２５】
本形態の電界効果型半導体装置の製法を，図６〜図９により説明する。本形態の高耐圧電界効果型半導体装置の製造にあっては，ｐ+ シリコンウェハを出発基板とする。このウェハのｐ+シリコンは，ｐ+コレクタ領域１０１となる。そしてその表面上にエピタキシャル成長により，ｎ型シリコン層を形成する。このｎ型シリコン層は，ｎドリフト領域１０２となる。この，シリコンウェハ上にエピタキシャル成長により半導体層を形成した全体のことを，本出願では「半導体基板」と呼んでいるのである。あるいは，ｎ型シリコンウェハを出発基板とすることもできる。その場合にはウェハのｎ型シリコンがｎドリフト領域１０２となる。そして，その裏面側の表面からｐ型不純物を導入するか，裏面側の表面上にｐ型シリコン層を堆積することにより，ｐ+コレクタ領域１０１を形成すればよい。
【００２６】
次に，ｎ型シリコン層の表面に，厚さ７００ｎｍ程度の熱酸化膜を温度１０００℃のパイロジェニック酸化により形成する。そして，この熱酸化膜をフォトリソグラフィおよびエッチングによりパターニングする。これによりその熱酸化膜は，ウェハの縁辺の部分のみ残される。このため素子が形成される部分の全体にわたって，ｎ型シリコン層が露出した開口が形成される。次に，ｎ型シリコン層（ｎドリフト領域１０２）の表面に再び熱酸化膜１０７ｂを形成する。温度は９００℃で膜厚は１８ｎｍとする。図６はこの状態の断面図（Ａ−Ａ箇所およびＢ−Ｂ箇所）を示している。
【００２７】
そして，加速電圧３００ｋＶのイオン注入によりボロンを注入する。このイオン注入は，ｎ-電界分散領域１１１の形成のための処理である。ドーズ量は，１.０×１０11ｃｍ-2とする。このドーズ量は，その範囲内のｎ型シリコン層（ｎドリフト領域１０２）をｐ型に反転させるには至らない程度のドーズ量である。次に，加速電圧６０ｋＶのイオン注入によりボロンをさらに注入する。このイオン注入は，ｐボディ領域１０３の形成のための処理である。ドーズ量は，４．７×１０13ｃｍ-2とする。このドーズ量は，その範囲内のｎ型シリコン層（ｎドリフト領域１０２）をｐ型に反転させる程度のドーズ量である。その後，窒素雰囲気中で温度１１５０℃の熱処理による拡散を行う。これにより，図７に示すように，ｐボディ領域１０３およびｎ- 電界分散領域１１１が形成される。ｐボディ領域１０３の深さは５μｍである。ｎ- 電界分散領域１１１はその直下に位置しており，その厚さは前述のように１μｍよりやや厚い程度である。
【００２８】
なお，ｎ- 電界分散領域１１１およびｐボディ領域１０３の形成は，前述のような，ｎドリフト領域１０２をイオン注入により改質する方法の他にも種々の方法により可能である。例えば，エピタキシャル成長の際に不純物の組成を順次変更することにより，ｎドリフト領域１０２，ｎ- 電界分散領域１１１，およびｐボディ領域１０３を順次形成してもよい。あるいは，同様にエピタキシャル成長により，ｎドリフト領域１０２およびｎ-電界分散領域１１１を順次形成し，ｎ-電界分散領域１１１の一部をイオン注入により改質してｐボディ領域１０３としてもよい。
【００２９】
そして，酸化膜１０７ｂ上にＣＶＤ法によりさらに酸化膜１０７ｃを堆積する。厚さは４００ｎｍとする。そして酸化膜１０７ｂおよび１０７ｃを，パターンエッチングする。ここで形成するパターンは，ゲート電極１０６が形成されるべき部分を開口とするパターンである。残った酸化膜１０７ｂおよび１０７ｃは，トレンチの形成のためのエッチングマスクとして用いられる。そして，この酸化膜マスクを利用して，ＲＩＥ法によりシリコンをエッチングする。これにより，トレンチが形成される。深さは，６μｍ強で，ｎ- 電界分散領域１１１がトレンチにより完全に分断される程度とする。そして，形成されたトレンチの側壁を，ＣＤＥ法によりエッチングする。その後，温度１１００℃でトレンチの壁面に熱酸化膜を形成し，その酸化膜を除去する。これにより，トレンチの側壁の欠陥を除去する。その後，温度１１００℃でトレンチの壁面に厚さ１００ｎｍの熱酸化膜を形成する。この酸化膜がゲート絶縁膜１０５となる。この状態での断面図が図８である。
【００３０】
そして，ＣＶＤ法により厚さ８００ｎｍの多結晶シリコン膜を堆積する。続いて，オキシ塩化リン雰囲気で温度９５０℃で熱処理する。これにより，多結晶シリコン膜にリンを拡散させる。その後，フォトリソグラフィおよびエッチングにより，余分な多結晶シリコンや残っている酸化膜マスクを除去する。除去される多結晶シリコンは，トレンチ開口レベルより上の部分である。ただし，ゲート電極１０６への配線（以下，ゲート配線という）となる部分は残す。これにより，トレンチ構造のゲート電極１０６およびそのための配線を形成する。次に，ｐチャネル領域１０３およびゲート電極１０６の表面に，温度９５０℃で熱酸化膜を形成する。膜厚は３０ｎｍとする。
【００３１】
そして，ボロンのイオン注入を行い，さらにリンのイオン注入を行う。ボロンのイオン注入は，ｐ+ エミッタ領域１００の形成のための処理である。このため，適切なパターンマスクを介して，加速電圧７０ｋＶおよびドーズ量４×１０15ｃｍ-2の条件で行う。リンのイオン注入は，ｎ+ エミッタ領域１０４の形成のための処理である。このため，加速電圧１２０ｋＶおよびドーズ量５×１０15ｃｍ-2の条件で行う。そして，酸化膜上にＣＶＤ法によりＢＰＳＧ膜を堆積する。膜厚は１．５μｍとする。このＢＰＳＧ膜は，層間絶縁膜１０７となる。その後，窒素雰囲気中で温度９５０℃の熱処理を行う。これにより，層間絶縁膜１０７が平坦化されるとともに，イオン注入された元素の熱拡散により，ｐ+ エミッタ領域１００およびｎ+エミッタ領域１０４が形成される。
【００３２】
次に，層間絶縁膜１０７をフォトリソグラフィおよびエッチングによりパターニングする。これにより，コンタクト開口１０８に相当する部分およびゲート電極１０６のコンタクト箇所の層間絶縁膜１０７を除去する。これにより，コンタクト開口１０８のｐ+エミッタ領域１００およびｎ+エミッタ領域１０４を露出させる。この状態でのＡ−Ａ箇所の断面図を図９に示す。この状態ではまた，ゲート配線のコンタクト箇所も露出している。そして，露出した箇所の上および残っている層間絶縁膜１０７の上に，スパッタリング法により，チタンを主成分とするバリアメタル層およびその上のアルミ層を積層する。その後，フォトリソグラフィおよびエッチング（ウェットエッチングおよびＲＩＥ）により，バリアメタル層およびアルミ層をパターニングする。これにより，エミッタ電極１０９が形成される。また，ゲート配線の上部配線も形成される。次に，裏面のｐ+ コレクタ領域１０１上に，スパッタリング法によりコレクタ電極１１０を形成する。以上で，本形態の高耐圧電界効果型半導体装置が製造される。
【００３３】
なお，ｎ型シリコンウェハを出発基板とする場合には，エミッタ面側の構造（ゲート電極１０６，ｐ+エミッタ領域１００，ｎ+エミッタ領域１０４，エミッタ電極１０９等）を先に形成し，ｐ+ コレクタ領域１０１の形成はその後で行ってもよい。
【００３４】
以上詳細に説明したように本形態の高耐圧電界効果型半導体装置では，ｐボディ領域１０３とｎドリフト領域１０２との間に，ｎドリフト領域１０２より低不純物濃度のｎ- 電界分散領域１１１を設けている。これにより，スイッチオフ後における，半導体基板内の電界の緩和を図っている。したがって，コレクタ−エミッタ間の高い耐圧と，低いオン電圧とを両立させた高耐圧電界効果型半導体装置が実現されている。
【００３５】
［第２の形態］
第２の形態に係る高耐圧電界効果型半導体装置の構造を，図１０〜図１２に示す。図１１は，図１０および図１２中のＡ−Ａ箇所の断面図である。図１０は，図１１中のＥ−Ｅ箇所の断面図である。図１２は，図１１中のＦ−Ｆ箇所の断面図である。また，図１０および図１２中のＢ−Ｂ箇所の断面図は，第１の形態の図３中の各符号を「１＊＊」から「２＊＊」に変更したものと同じである。以下，本形態の説明において図３に言及するときは，このように符号を読み替えるものとする。本形態の高耐圧電界効果型半導体装置は，トレンチゲート型である点で前述の第１の形態のものと共通する。そして，エミッタ部分およびｎ- 電界分散領域１１１の構造を除き，他の部分の構造は第１の形態のものと同じである。また，エミッタ部分中，ｐ+ エミッタ領域２００については，第１の形態のものと同じである。本形態と第１の形態との違いは，ｎ+ エミッタ領域２０４およびｎ-電界分散領域２１１の構造にある。
【００３６】
そこで，本形態の高耐圧電界効果型半導体装置におけるこれらの領域の構造を説明する。まずｎ+エミッタ領域２０４について説明する。本形態におけるｎ+エミッタ領域２０４は，図１０中上下方向に離散的に，ｐ+ エミッタ領域２００と交互に設けられている。ただし図１０中左右方向には，ｐ+ エミッタ領域２００と異なりゲート電極１０６からゲート電極１０６に至る全幅にわたっている。そして，ｐ+ エミッタ領域２００図１０中左右両側の箇所では，ｐボディ領域２０３が半導体基板の表面に現れている。したがって本形態の高耐圧電界効果型半導体装置ではエミッタ電極２０９は，コンタクト開口２０８にて，ｐボディ領域２０３，ｐ+エミッタ領域２００，およびｎ+エミッタ領域２０４のすべてに接触している。
【００３７】
次にｎ-電界分散領域２１１について説明する。図１２に見るように，ｎ-電界分散領域２１１もｎ+ エミッタ領域２０４と同様の離散状をなしている。そして，図１１に見るように，ｎ+エミッタ領域２０４がない位置の下方にはｎ-電界分散領域２１１もない（Ａ−Ａ箇所）。一方図３に見るように，ｎ+ エミッタ領域２０４がある位置の下方にはｎ-電界分散領域２１１がある。
【００３８】
本形態の高耐圧電界効果型半導体装置は，次の点を除き，第１の形態の高耐圧電界効果型半導体装置と同様の製造方法で製造される。すなわち，ｎ- 電界分散領域１１１の形成のためのイオン注入およびｎ+ エミッタ領域２０４の形成のためのイオン注入を，適切なパターンマスクを介して行うのである。前述の離散状のパターンを実現するためである。
【００３９】
上記の構成を有する本形態の高耐圧電界効果型半導体装置では，第１の形態で説明した効果に加えて，次の効果を有する。すなわち，ｐボディ領域２０３の，コレクタ側のｐｎ接合（図１１等における下側）に，ホールに対する電位障壁の低い箇所と高い箇所とが交互に存在する。電位障壁の低い箇所はｎ- 電界分散領域１１１の箇所である。電位障壁の高い箇所は，ｐボディ領域２０３とｎドリフト領域２０２とが直接に接している箇所である。そして，電位障壁の高い箇所の上方にはｐ+ エミッタ領域２００が存在している。つまり，ｐボディ領域２０３からエミッタ側へホールが引き抜かれる箇所において，コレクタ側の電位障壁を高くしているのである。これにより，オン電圧の上昇が防止されている。
【００４０】
ここにおいて，ｎ+エミッタ領域２０４の図１０中上下方向の幅と，ｎ-電界分散領域２１１の図１２中上下方向の幅とは，同じである必要はない。このため設計上，ｎ- 電界分散領域２１１の幅により，高耐圧電界効果型半導体装置のオン電圧をコントロールできる。むろんこのコントロールは，高耐圧化とは独立にできる。
【００４１】
［第３の形態］
第３の形態に係る高耐圧電界効果型半導体装置の構造を，図１３および図１４に示す。図１３および図１４中のＥ−Ｅ箇所の断面図は，第２の形態の図１０中の各符号を「２＊＊」から「３＊＊」に変更したものと同じである。以下，本形態の説明において図１０に言及するときは，このように符号を読み替えるものとする。図１３は，図１０中のＡ−Ａ箇所の断面図である。図１４は，図１０中のＢ−Ｂ箇所の断面図である。本形態の高耐圧電界効果型半導体装置は，トレンチゲート型である点で前述の第１および第２の形態のものと共通する。そして，ｎ- 電界分散領域３１１の構造を除き，他の部分の構造は第２の形態のものと同じである。
【００４２】
そこで，本形態の高耐圧電界効果型半導体装置におけるｎ- 電界分散領域３１１の構造を説明する。本形態におけるｎ- 電界分散領域３１１は，図１０中上下方向に連続的に形成されている。この点では第１の形態のｎ- 電界分散領域１１１に近い。しかし本形態のｎ- 電界分散領域３１１は，ゲート電極３０６およびゲート絶縁膜３０５の下部にもわたって形成されている。このため，半導体基板の広い範囲にわたって連続している。
【００４３】
本形態の高耐圧電界効果型半導体装置は，次のようにして実現される。すなわち，第１および第２の形態のものの製造プロセスにおいて，ｎ- 電界分散領域３１１をやや厚めに形成するか，ゲート電極３０６のトレンチをやや浅めに形成すればよいのである。
【００４４】
上記の構成を有する本形態の高耐圧電界効果型半導体装置では，第１の形態で説明した効果に加えて，次の効果を有する。すなわち，ゲート電極３０６の端部がｎ- 電界分散領域３１１に覆われているのである。このため，スイッチオフ後に，ゲート電極３０６の端部が早期に空乏層で覆われる。これにより，ゲート電極３０６とコレクタ電極３１０との間の耐圧が高い。すなわち本形態の高耐圧電界効果型半導体装置では，コレクタ−エミッタ間の耐圧ばかりでなくゲート−コレクタ間の耐圧も高いのである。
【００４５】
むろん，本形態の高耐圧電界効果型半導体装置においても，第２の形態のように，ｎ-電界分散領域３１１およびｎ+エミッタ領域３０４を図１０中上下方向に離散的にして，オン電圧の上昇を抑制してもよい。また，ｎ- 電界分散領域３１１は，ゲート電極３０６の底面の全体を覆う必要は必ずしもない。肩部さえ覆っていれば，ある程度の高耐圧化が達成される。
【００４６】
［第４の形態］
第４の形態に係る高耐圧電界効果型半導体装置の構造を，図１５および図１６に示す。図１５および図１６中のＥ−Ｅ箇所の断面図は，第２の形態の図１０中の各符号を「２＊＊」から「４＊＊」に変更したものと同じである。以下，本形態の説明において図１０に言及するときは，このように符号を読み替えるものとする。図１５は，図１０中のＡ−Ａ箇所の断面図である。図１６は，図１０中のＢ−Ｂ箇所の断面図である。本形態の高耐圧電界効果型半導体装置は，トレンチゲート型である点で前述の第１ないし第３の形態のものと共通する。そして，コレクタ側の構造を除き，他の部分の構造は第２の形態のものと同じである。
【００４７】
そこで，本形態の高耐圧電界効果型半導体装置におけるコレクタ側の構造を説明する。本形態の高耐圧電界効果型半導体装置では，ｎドリフト領域４０２とｐ+コレクタ領域４０１との間に，ｎ-第２電界分散領域４１２と，ｎ+ バッファ領域４１３とが設けられている。ｎ- 第２電界分散領域４１２はｎドリフト領域４０２と接しており，ｎ+バッファ領域４１３はｐ+コレクタ領域４０１と接している。ｎ- 第２電界分散領域４１２の不純物濃度は，ｎドリフト領域４０２の不純物濃度の８割以下である。ｎ- 第２電界分散領域４１２の不純物濃度は，ｉ型と俗称されるほど低くてもよい。ただしｐ型であってはならない。ｎ+ バッファ領域４１３の不純物濃度は，ｐ+コレクタ領域４０１の不純物濃度の１/２以下である。ただしｎドリフト領域４０２の不純物濃度より高くなければならない。
【００４８】
また，ｎ+ バッファ領域４１３の厚さＳは，少数キャリアであるホールの拡散長Ｌ以下でなければならい。拡散長Ｌは，次式で与えられる。
Ｌ ＝ (Ｄｐ*τ)1/2
ここでτは，ホールのライフタイムである。Ｄｐは，ホールの拡散係数であり，次式で与えられる。
Ｄｐ ＝ (ｋ*ｔ/ｑ)μｐ
ここでｋはボルツマン定数であり，ｔは温度（絶対温度）であり，ｑは電子の電荷であり，μｐはホールの移動度である。
【００４９】
また本形態の高耐圧電界効果型半導体装置では，ｐボディ領域４０３を中心とする寄生バイポーラトランジスタの増幅率αｎｐｎと，ｎドリフト領域４０２を中心とする寄生バイポーラトランジスタの増幅率αｐｎｐとの間に，
αｎｐｎ＋αｐｎｐ ＜ １
なる関係が成り立つ必要がある。ラッチアップを防ぐためである。これは，ｎ- 第２電界分散領域４１２の厚さを調整することにより達成できる。
【００５０】
なお，ｎ-電界分散領域４１１がなく，ｎ-第２電界分散領域４１２のみが存在する構造では，スイッチオフ後に素子破壊が生じやすい。アバランシェ降伏によりαｎｐｎ＋αｐｎｐが１を超え，ラッチアップして制御不能となる場合があるからである。しかし本形態の高耐圧電界効果型半導体装置では，ｐボディ領域４０３とｎドリフト領域４０２との間のｎ- 電界分散領域４１１により電界が緩和されるので，そのような事態にはならない。
【００５１】
本形態の高耐圧電界効果型半導体装置は，次のようにして実現される。すなわち，第１および第２の形態のものの製造プロセスにおいて，出発基板であるｐ+ シリコンウェハ上にエピタキシャル成長により，高濃度ｎ型シリコン，低濃度ｎ型シリコン，中濃度ｎ型シリコン，と順次形成し，ｎ+バッファ領域４１３，ｎ-第２電界分散領域４１２，ｎドリフト領域４０２とすればよい。ｎ- 第２電界分散領域４１１等については，さらにエピタキシャル成長で形成してもよいし，ｎドリフト領域４０２の一部をイオン注入で改質して形成してもよい。
【００５２】
上記の構成を有する本形態の高耐圧電界効果型半導体装置では，第１の形態で説明した効果に加えて，次の効果を有する。すなわち，スイッチオフ後のターンオフ時間がより短いのである。なぜなら，スイッチオフ後には，ｐボディ領域４０３とｎ- 電界分散領域４１１との間のｐｎ接合から空乏層が広がってゆく。ここで，ｎドリフト領域４０２とｎ+バッファ領域４１３との間にｎ-第２電界分散領域４１２が設けられているので，空乏層がその伸びの終期に至っても伸びやすいのである。結果的にはｎ- 第２電界分散領域４１２の全体が空乏化するところまで空乏層が伸びる。このため，スイッチオフ後の残存キャリアが速やかにエミッタ側あるいはコレクタ側に吐き出されるのである。
【００５３】
本形態の高耐圧電界効果型半導体装置ではまた，オン電圧の温度特性が必ず正となる。これは，ｎ+バッファ領域４１３の不純物濃度がｐ+コレクタ領域４０１の不純物濃度の１/２以下であることと，ｎ+バッファ領域４１３の厚さＳが少数キャリアの拡散長Ｌ以下であることとによる。この条件により，コレクタ−エミッタ間電圧が低い状況でもｐ+ コレクタ領域４０１のホールがｎドリフト領域４０２へ高効率で注入される。この効果により，低温時，高温時とも，伝導度変調が低電流域から効率よく起こるのである。一方，大電流域では，高温になるにつれてキャリアの散乱等の要因によりキャリアの移動度が低下する。このため，温度上昇とともにオン電圧も上昇する正の温度特性が得られるのである。この効果により，並列接続されている複数の素子間で，温度バランスの自己制御が働く。したがって，各素子の温度が均一化されるので，発熱以上による素子破壊が防止される。
【００５４】
さらに，本形態の高耐圧電界効果型半導体装置は，図１７に示すように，ｎ+ バッファ領域４１３を包含するように形成された欠陥領域４１４を有していてもよい。図１７は図１０中のＢ−Ｂ箇所の断面図であるが，Ａ−Ａ箇所においても，欠陥領域４１４に関しては同様である。欠陥領域４１４は，高濃度の格子欠陥が分布している領域である。この領域では，格子欠陥が分布していない場合と比較して，少数キャリアのライフタイムが短い。格子欠陥の深い準位が電子とホールの再結合を促進するからである。この領域は，電子等の荷電粒子を照射し，その後３００℃以上の温度でアニールすることにより形成される。荷電粒子の照射の際の加速電圧や照射量その他の条件により，欠陥領域４１４が形成される深さやその厚さ，格子欠陥濃度のコントロールが可能である。欠陥領域４１４の格子欠陥濃度は，少数キャリアのライフタイムが，格子欠陥が分布していない場合と比較して，１/４以下となるようにする。
【００５５】
このようにすると，スイッチオフ後のターンオフ時間がさらに短い高耐圧電界効果型半導体装置が得られる。ｎ+ バッファ領域４１３内の少数キャリアであるホールが，スイッチオフ後に速やかに消滅するからである。
【００５６】
むろん，本形態の高耐圧電界効果型半導体装置においても，第２の形態のように，ｎ-電界分散領域４１１およびｎ+エミッタ領域４０４を図１０中上下方向に離散的にして，オン電圧の上昇を抑制してもよい。また，第３の形態のように，ｎ- 電界分散領域４１１がゲート電極４０６の底面を覆うようにしてもよい。また，ｎ+ バッファ領域４１３を持たない構造であってもよい。この場合でも，ｐ+ コレクタ領域４０１とｎ- 第２電界分散領域４１２との界面付近に欠陥領域を設けることにより，ターンオフ時間の短縮の効果が得られる。
【００５７】
［第５の形態］
第５の形態に係る高耐圧電界効果型半導体装置の構造を，図１８に示す。図１８中のＥ−Ｅ箇所の断面図は，第１の形態の図１中の各符号を「１＊＊」から「５＊＊」に変更したものと同じである。以下，本形態の説明において図１に言及するときは，このように符号を読み替えるものとする。図１８は，図１中のＡ−Ａ箇所の断面図である。本形態の高耐圧電界効果型半導体装置は，トレンチゲート型である点で前述の各形態のものと共通する。そして，ｐ+ コレクタ領域５０１の構造を除き，他の部分の構造は第１の形態のものと同じである。なお，図１８はＡ−Ａ箇所の断面図であるが，Ｂ−Ｂにおいてもｐ+ コレクタ領域５０１の構造に関しては同様である。
【００５８】
そこで，本形態の高耐圧電界効果型半導体装置におけるｐ+ コレクタ領域５０１の構造を説明する。本形態のｐ+ コレクタ領域５０１は，島状に形成されている。ｐ+ コレクタ領域５０１のない箇所では，ｎドリフト領域とコレクタ電極５１０とが直接に接している。すなわち本形態は，第１の形態の高耐圧電界効果型半導体装置をコレクタショート型に変形したものである。このようなものでも，ｎ-電界分散領域５１１の電界分散作用による耐圧向上の効果が得られる。
【００５９】
本形態のｐ+ コレクタ領域５０１は，ｎ型シリコンウェハを出発基板とし，その裏面側に適切なパターンマスクを介してイオン注入を行うことにより形成することができる。ｎ- 電界分散領域５１１およびそれより情報の構造については，前述の各形態で説明した方法により形成することができる。
【００６０】
むろんコレクタショート型のものでも，図１９に示すように，ｎ- 第２電界分散領域６１２やｎ+バッファ領域６１３を備えることができる。この場合にｐ+コレクタ領域６０１のない箇所でコレクタ電極６１０と直接に接しているのは，ｎ+バッファ領域６１３である。図１９においてｎ+バッファ領域６１３を持たない構造も可能である。その場合にｐ+ コレクタ領域６０１のない箇所でコレクタ電極６１０と直接に接するのは，ｎ- 第２電界分散領域６１２である。これらのようなものでも，ｎ-電界分散領域６１１による耐圧向上の効果に加えて，ｎ-第２電界分散領域６１２によるターンオフ時間の短縮の効果が得られる。また，ｎ+ バッファ領域６１３の不純物濃度や厚さの設定により，オン電圧の温度特性が必ず正となる効果が得られる。
【００６１】
むろん，本形態の高耐圧電界効果型半導体装置においても，第２の形態のように，ｎ-電界分散領域５１１，６１１およびｎ+エミッタ領域５０４，６０４を離散的にして，オン電圧の上昇を抑制してもよい。また，第３の形態のように，ｎ- 電界分散領域５１１，６１１がゲート電極５０６，６０６の底面を覆うようにしてもよい。また，図１９のようにｎ+バッファ領域６１３を持つ場合には，ｎ+バッファ領域６１３を包含する欠陥領域を設けてもよい。
【００６２】
なお，上述の実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって，本発明は当然に，各形態中に記載した以外にも，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。
【００６３】
例えば，ｐボディ領域側のｎ- 電界分散領域＊１１（＊は１〜６の任意の自然数，以下同じ）とコレクタ側のｎ- 第２電界分散領域＊１２との間に，第３の，さらには第４のｎ- 電界分散領域を設けてもよい。これにより，さらにコレクタ−エミッタ間の耐圧を高めることができる。また，ｎ- 第２電界分散領域＊１２を持たないもの（第１〜第３の形態，第５の形態のうち図１８のもの）において，ｐ+コレクタ領域＊０１に接するｎ+バッファ領域を設けてもよい。また，ｎドリフト領域＊０２における不純物濃度は，均一である必要はない。また，ＭＯＳコントロールサイリスタ等，異なる種類の電界効果型半導体装置にも適用できる。特に，第１〜第３の形態のものについては，パワーＭＯＳへの適用も可能である。
【００６４】
また，ゲート電極＊０６以外の半導体領域については，ｐ型とｎ型とを入れ替えてもよい。ゲート電極＊０６については，他の半導体領域とは独立に，ｐ型半導体または金属で置き換えてもよい。また，各部の絶縁膜については，酸化膜に限らず，窒化膜等の他の種類の絶縁膜でもよいし，複合膜でもよい。また，半導体についても，シリコンに限らず，他の種類の半導体（ＳｉＣ，ＧａＮ，ＧａＡｓ等）であってもよい。また，ゲート電極＊０６の平面形状は，円形，楕円形，多角形等でもよい。さらには，トレンチ型に限らず，プレーナ型，あるいはコンケーブ型であってもよい。
【００６５】
【発明の効果】
以上の説明から明らかなように本発明によれば，ドリフト領域の厚さを増すことなく半導体基板内の電界を緩和して，オン電圧やスイッチオフ特性，コンパクト性等の犠牲なく高耐圧化を達成した高耐圧電界効果型半導体装置が提供されている。
【図面の簡単な説明】
【図１】第１の形態に係る電界効果型半導体装置の構造を示す平面断面図（Ｅ−Ｅ箇所）である。
【図２】第１の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ａ−Ａ箇所）である。
【図３】第１の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ｂ−Ｂ箇所）である。
【図４】スイッチオフ後における半導体基板内の電界分布を，第１の形態と従来例とで比較して示すグラフである。
【図５】コレクタ−エミッタ間電圧とコレクタ−エミッタ間電流との関係を，第１の形態と従来例とで比較して示すグラフである。
【図６】第１の形態に係る電界効果型半導体装置の製造過程を示す立面断面図（その１，Ａ−Ａ箇所およびＢ−Ｂ箇所）である。
【図７】第１の形態に係る電界効果型半導体装置の製造過程を示す立面断面図（その２，Ａ−Ａ箇所およびＢ−Ｂ箇所）である。
【図８】第１の形態に係る電界効果型半導体装置の製造過程を示す立面断面図（その３，Ａ−Ａ箇所およびＢ−Ｂ箇所）である。
【図９】第１の形態に係る電界効果型半導体装置の製造過程を示す立面断面図（その４，Ａ−Ａ箇所）である。
【図１０】第２の形態に係る電界効果型半導体装置の構造を示す平面断面図（Ｅ−Ｅ箇所）である。
【図１１】第２の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ａ−Ａ箇所）である。
【図１２】第２の形態に係る電界効果型半導体装置の構造を示す平面断面図（Ｆ−Ｆ箇所）である。
【図１３】第３の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ａ−Ａ箇所）である。
【図１４】第３の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ｂ−Ｂ箇所）である。
【図１５】第４の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ａ−Ａ箇所）である。
【図１６】第４の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ｂ−Ｂ箇所）である。
【図１７】第４の形態の変形例に係る電界効果型半導体装置の構造を示す立面断面図（Ｂ−Ｂ箇所）である。
【図１８】第５の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ｂ−Ｂ箇所）である。
【図１９】第５の形態の変形例に係る電界効果型半導体装置の構造を示す立面断面図（Ｂ−Ｂ箇所）である。
【図２０】従来の電界効果型半導体装置の構造を示す立面断面図（Ａ−Ａ箇所）である。
【符号の説明】
１０２〜６０２ ｎドリフト領域
１０３〜６０３ ｐボディ領域
１０４〜６０４ ｎ+エミッタ領域
１０６〜６０６ ゲート電極
１１１〜６１１ ｎ-電界分散領域
４１２，６１２ ｎ-第２電界分散領域
４１３，６１３ ｎ+バッファ領域
４１４ 欠陥領域
【発明の属する技術分野】
本発明は，ゲート電極による電界効果を受けるボディ領域と，その下方に位置するドリフト領域とを有する電界効果型半導体装置に関する。さらに詳細には，ボディ領域にかかる電界を緩和することにより，オン電圧を犠牲にすることなく高耐圧化を図った高耐圧電界効果型半導体装置に関するものである。
【０００２】
【従来の技術】
従来から，パワーデバイス等に電界効果型半導体装置が用いられている（例えば特許文献１等）。この種の電界効果型半導体装置は一般的に，図２０に示すような構成を有している。図２０中のＥ−Ｅ箇所の断面図は，図１中の各符号を「１＊＊」から「９＊＊」に変更したものと同じである。以下，従来技術の説明において図１に言及するときは，このように符号を読み替えるものとする。図２０は，図１中のＡ−Ａ箇所の断面図である。この電界効果型半導体装置は，トレンチ型のゲート電極９０６を有している。この電界効果型半導体装置は，概略，半導体基板の一面（図２０中の上方の面）側にエミッタ領域（９００，９０４）やゲート電極９０６などを設け，他面（図２０中の下方の面）側にコレクタ領域９０１等を設けた構造を有している。
【０００３】
すなわち，半導体基板の一面側には，トレンチ型のゲート電極９０６の他，ｐ+エミッタ領域９００およびｎ+エミッタ領域９０４が設けられている。ゲート電極９０６は，ゲート絶縁膜９０５および層間絶縁膜９０７により，半導体基板から絶縁されている。それらの上方には，エミッタ電極９０９が設けられている。エミッタ電極９０９は，ゲート電極９０６と平行な帯状のコンタクト開口９０８の部分で半導体基板に接している。これによりエミッタ電極９０９は，ｐ+ エミッタ領域９００およびｎ+エミッタ領域９０４の双方に導通している。ｐ+エミッタ領域９００およびｎ+ エミッタ領域９０４の下方には，ｐボディ領域９０３が設けられている。ｐボディ領域９０３の下端は，ゲート電極９０６の下端より浅い。
【０００４】
ｐボディ領域９０３の下方には，ｎドリフト領域９０２が形成されている。ｎドリフト領域９０２の大部分は，ゲート電極９０６の下端より深い位置にあり，半導体基板のほぼ全面にわたって繋がっている。ｎドリフト領域９０２のさらに下方には，ｐ+コレクタ領域９０１が設けられている。そして，ｐ+コレクタ領域９０１のさらに下方に接して，コレクタ電極９１０が形成されている。この電界効果型半導体装置では，ゲート電極９０６への電圧印加によりｐボディ領域９０３に電界効果を起こさせて，エミッタ電極９０９とコレクタ電極９１０との間の導通を操作する。
【０００５】
【特許文献１】
特開９−２８３７５４号公報
【０００６】
【発明が解決しようとする課題】
しかしながら，前記した従来の電界効果型半導体装置には，次のような問題点があった。すなわち，エミッタ−コレクタ間の高耐圧化を図ろうとすると，ｎドリフト領域９０２の厚さ（図２０中に「Ｔ」で示す）を厚くすることとなる。これにより，ｐボディ領域９０３およびｎドリフト領域９０２の電界が緩和され高耐圧化できるのである。しかしこれでは，ｎドリフト領域９０２の寄生抵抗が厚さＴの分だけ大きいことになる。このことは，オン電圧がその分高いということを意味する。さらに，スイッチオフ後にｎドリフト領域９０２内に残存するキャリアもその分多いこととなる。これは，ターンオフ時間が長いということを意味する。このこと自体，操作性が悪いということであるし，また，スイッチング損失が大きいということでもある。よって，発熱による素子破壊のおそれがある。これを防ぐためには素子サイズを大きくして電流密度を下げる必要があった。
【０００７】
本発明は，前記した従来の電界効果型半導体装置が有する問題点を解決するためになされたものである。すなわちその課題とするところは，ドリフト領域の厚さを増すことなく半導体基板内の電界を緩和し，オン電圧やスイッチオフ特性，コンパクト性等の犠牲なく高耐圧化を達成した高耐圧電界効果型半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
この課題の解決を目的としてなされた本発明の高耐圧電界効果型半導体装置は，半導体基板中のボディ領域と，ボディ領域に対面するとともに，ゲート絶縁膜により半導体基板から絶縁されたゲート電極と，半導体基板中のボディ領域より下方に位置し，ボディ領域とは逆導電型のドリフト領域と，ボディ領域とドリフト領域との間に全面にわたって位置し，ドリフト領域と同じ導電型でこれより低不純物濃度の電界分散領域とを有しており，電界分散領域の下端がゲート絶縁膜の下端より浅いものである。なお，本出願において「半導体基板」というときは，一般的にウェハとして提供される半導体の単結晶基板そのものの他，その基板上にエピタキシャル成長技術等により半導体層を形成した場合にはその全体をいうこととする。
【０００９】
この高耐圧電界効果型半導体装置では，ゲート電極への電圧印加による電界効果により，半導体基板内の導通を操作する。ここで，本発明の高耐圧電界効果型半導体装置では，ボディ領域とドリフト領域との間に，ドリフト領域と同じ導電型でこれより低不純物濃度の電界分散領域が設けられている。このため，スイッチオフ直後において，ボディ領域と電界分散領域との間のｐｎ接合から電界分散領域へ向けて空乏層が伸びやすい。このため，ボディ領域およびドリフト領域にかかる電界が緩和される。したがって，ボディ領域とドリフト領域との間の耐圧が高い。ここで，ドリフト領域の厚さを特に厚くする必要はない。また，素子サイズを大きくする必要もない。このため，オン電圧やスイッチオフ特性，コンパクト性等を犠牲にしていない。
【００１０】
本発明の高耐圧電界効果型半導体装置では，電界分散領域の厚さが，１μｍ以上あることが望ましい。電界分散領域が薄すぎると効果が低いからである。
【００１１】
ここで，ゲート電極がトレンチ構造のものである場合には，電界分散領域が，ゲート電極の下部にも及んで形成されているようにすることもできる。トレンチ構造のゲート電極の下部，特に肩部はそもそも電界が集中する箇所である。この箇所が電界分散領域の一部とされていると，電界の緩和による耐圧向上の効果が大きいのである。
【００１２】
そして本発明の高耐圧電界効果型半導体装置は，ボディ領域を挟んでドリフト領域の反対側に，ゲート電極のライン方向に対して離散的に形成され，ボディ領域とは逆導電型のエミッタ領域を有し，電界分散領域は，エミッタ領域に対応して離散的に形成されているものであってもよい。このようにすると，離散的に形成されたエミッタ領域の下部にのみ，電界分散領域が存在することになる。すなわち，エミッタ領域とエミッタ領域の間の隙間の部分の下部には，電界分散領域が存在しない。このためこの部分ではボディ領域とドリフト領域とが直に接している。したがってこの部分では，ボディ領域とドリフト領域との境界が，ボディ領域のキャリアに対する電位障壁をなしている。その電位障壁は，ボディ領域と電界分散領域との境界の電位障壁より高い。このため電位障壁の低下が防止されており，オン電圧が低い。また，ボディ領域の界面に占める電界分散領域の面積比により，ボディ領域のキャリアの，ドリフト領域への引き抜き量を調整することができる。このため，設計上，オン電圧と耐圧とを個別に制御できる。
【００１３】
なお，ドリフト領域を挟んでボディ領域の反対側に位置し，ドリフト領域と同じ導電型でこれより低不純物濃度の第２電界分散領域を有してもよい。特に，ドリフト領域を挟んでボディ領域の反対側に位置し，ドリフト領域と同じ導電型のバッファ領域を有する場合には，ドリフト領域とバッファ領域との間に第２電界分散領域を有することが望ましい。このようにすると，スイッチオフ後にボディ領域と電界分散領域との間のｐｎ接合からドリフト領域側へ伸びてきた空乏層が，第２電界分散領域に至ってもなお伸びやすい。このことにより，ドリフト領域内のキャリアが速やかに排出されるので，ターンオフ時間が短い。
【００１４】
なお，ボディ領域とドリフト領域との間に電界分散領域がなく，ドリフト領域を挟んでボディ領域の反対側にのみ第２電界分散領域が存在する構造では，スイッチオフ後に素子破壊が生じやすい。アバランシェ降伏により寄生トランジスタの総増幅率が１を超え，制御不能となる場合があるからである。しかし本発明では，ボディ領域とドリフト領域との間の電界分散領域により電界が緩和されるので，そのような事態にはならない。
【００１５】
ここにおいて，バッファ領域を有する場合にはさらに，少なくともバッファ領域を包含するキャリア寿命制御領域を有することが望ましい。このようにすると，バッファ領域内の少数キャリアの寿命が短い。このため，ターンオフ時間がさらに短い。
【００１６】
ここにおいて，バッファ領域の不純物濃度は，コレクタ領域の不純物濃度の１／２以下であり，バッファ領域の厚さは，少数キャリアの拡散長以下であることが望ましい。こうすると，オン電圧の温度係数が正の値となる。このため，並列接続性が良く，発熱による素子破壊が防止される。
【００１７】
【発明の実施の形態】
以下，本発明を具体化した実施の形態について，添付図面を参照しつつ詳細に説明する。
【００１８】
［第１の形態］
第１の形態に係る高耐圧電界効果型半導体装置の構造を，図１〜図３に示す。図２は，図１中のＡ−Ａ箇所の断面図である。図３は，図１中のＢ−Ｂ箇所の断面図である。図１は，図２および図３中のＥ−Ｅ箇所（本出願ではこのレベルを「表面」と呼んでいる）の断面図である。この高耐圧電界効果型半導体装置は，絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）と呼ばれるものであり，トレンチ構造のゲート電極１０６を有している。この高耐圧電界効果型半導体装置は，概略，半導体基板の一面（図２および図３中の上方の面）側にｎ+ エミッタ領域１００，１０４やゲート電極１０６などを設け，他面（図２および図３中の下方の面）側にｐ+コレクタ領域１０１等を設けた構造を有している。
【００１９】
すなわち，半導体基板の一面側には，トレンチ構造のゲート電極１０６の他，ｐ+エミッタ領域１００およびｎ+エミッタ領域１０４が設けられている。ゲート電極１０６は，ゲート絶縁膜１０５および層間絶縁膜１０７により，半導体基板から絶縁されている。ｐ+エミッタ領域１００およびｎ+エミッタ領域１０４の下方には，図２および図３において左右のゲート絶縁膜１０５を介してゲート電極１０６と対面するｐボディ領域１０３が設けられている。ｐボディ領域１０３の下端は，ゲート電極１０６の下端より浅い。ｐ+エミッタ領域１００，ｎ+エミッタ領域１０４，ゲート電極１０６の上方には，エミッタ電極１０９が設けられている。エミッタ電極１０９は，図２（Ａ−Ａ箇所）では，コンタクト開口１０８にてｐ+エミッタ領域１００およびｎ+エミッタ領域１０４の双方に接触している。そして図３（Ｂ−Ｂ箇所）ではｎ+エミッタ領域１０４に接触している。
【００２０】
図２および図３のいずれの箇所においても，ｐボディ領域１０３の下方には，ｎ-電界分散領域１１１が形成されている。ｎ-電界分散領域１１１の下端は，ゲート絶縁膜１０５の下端より浅い。ｎ- 電界分散領域１１１の下方には，ｎドリフト領域１０２が形成されている。ｎ- 電界分散領域１１１の不純物濃度は，ｎドリフト領域１０２の不純物濃度の８割以下である。ｎ- 電界分散領域１１１の不純物濃度は，ｉ型と俗称されるほど低くてもよい。ただしｐ型であってはならない。ｎ- 電界分散領域１１１の厚さは，１μｍよりやや厚い程度である。ｎドリフト領域１０２の大部分は，ゲート絶縁膜１０５の下端より深い位置にあり，半導体基板のほぼ全面にわたって繋がっている。ｎドリフト領域１０２のさらに下方には，ｐ+コレクタ領域１０１が設けられている。そして，ｐ+コレクタ領域１０１のさらに下方に接して，コレクタ電極１１０が形成されている。
【００２１】
本形態の高耐圧電界効果型半導体装置では，図１に見るように，ゲート電極１０６が，図１中上下方向にライン状に形成されている。そして，ゲート電極１０６とゲート電極１０６の間の帯状の領域が，ｎ+ エミッタ領域１０４とされている。コンタクト開口１０８は，ｎ+ エミッタ領域１０４の幅より狭い。そして，さらにその中にｐ+エミッタ領域１００が島状に設けられている。
【００２２】
本形態の高耐圧電界効果型半導体装置では，ゲート電極１０６への電圧印加により，エミッタ電極１０９とコレクタ電極１１０との間の電流を制御する。すなわち，ゲート電極１０６の電圧により，ｐボディ領域１０３の表面（図２，図３中ゲート電極１０６の側壁に対向する面）付近の導電型を反転させ，電子電流の経路を形成させるのである。これがオン状態である。ゲート電圧印加をオフすると，高耐圧電界効果型半導体装置はオフ状態となる。スイッチオフ後には，ｐボディ領域１０３とｎ- 電界分散領域１１１との間のｐｎ接合から空乏層が広がってゆく。ここで，当該ｐｎ接合に接しているｎ型半導体領域は，低濃度のｎ- 電界分散領域１１１である。このためスイッチオフ直後において空乏層が伸びやすい。このことにより次のような効果がある。すなわち，ゲート電圧がオフされても，エミッタ電極１０９とコレクタ電極１１０との間には電圧がかかったままである。ここで，スイッチオフ直後に空乏層が伸びやすいことにより，半導体基板内の電界が緩和されるのである。
【００２３】
スイッチオフ後における，ｐボディ領域１０３〜ｎドリフト領域１０２の部分の電界分布を図４のグラフに示す。このグラフでは，比較のため，図２０に示した従来例の場合をも合わせて示している。破線で示す従来例の場合には，ｐボディ領域９０３とｎドリフト領域９０２との境界の箇所にて電界強度がピークをなしている。これに対し，実線で示す本形態の高耐圧電界効果型半導体装置では，ｎ- 電界分散領域１１１の電界緩和作用により，電界強度のピーク値が低くなっているのである。このため本形態の高耐圧電界効果型半導体装置では，ｎドリフト領域１０２をあまり厚くしておかなくても，コレクタ−エミッタ間の耐圧が高いのである。具体的には，図２中のｎドリフト領域１０２とｎ- 電界分散領域１１１との合計厚Ｈが，図２０中のｎドリフト領域９０２の厚さＴより薄くても十分である。
【００２４】
また，ｎドリフト領域１０２が薄くて済む分，オン電圧が低いという利点もある。図５のグラフに，コレクタ−エミッタ間電圧とコレクタ−エミッタ間電流との関係を，本形態と従来例とで比較して示す。図５のグラフにおける従来例は，本形態の高耐圧電界効果型半導体装置と同等の耐圧が得られるほどｎドリフト領域９０２を厚く作ったものである。このグラフから，同じコレクタ−エミッタ間電流を得るために，本形態の高耐圧電界効果型半導体装置では，従来例のものと比較して，低いコレクタ−エミッタ間電圧しか要しないことが理解できる。
【００２５】
本形態の電界効果型半導体装置の製法を，図６〜図９により説明する。本形態の高耐圧電界効果型半導体装置の製造にあっては，ｐ+ シリコンウェハを出発基板とする。このウェハのｐ+シリコンは，ｐ+コレクタ領域１０１となる。そしてその表面上にエピタキシャル成長により，ｎ型シリコン層を形成する。このｎ型シリコン層は，ｎドリフト領域１０２となる。この，シリコンウェハ上にエピタキシャル成長により半導体層を形成した全体のことを，本出願では「半導体基板」と呼んでいるのである。あるいは，ｎ型シリコンウェハを出発基板とすることもできる。その場合にはウェハのｎ型シリコンがｎドリフト領域１０２となる。そして，その裏面側の表面からｐ型不純物を導入するか，裏面側の表面上にｐ型シリコン層を堆積することにより，ｐ+コレクタ領域１０１を形成すればよい。
【００２６】
次に，ｎ型シリコン層の表面に，厚さ７００ｎｍ程度の熱酸化膜を温度１０００℃のパイロジェニック酸化により形成する。そして，この熱酸化膜をフォトリソグラフィおよびエッチングによりパターニングする。これによりその熱酸化膜は，ウェハの縁辺の部分のみ残される。このため素子が形成される部分の全体にわたって，ｎ型シリコン層が露出した開口が形成される。次に，ｎ型シリコン層（ｎドリフト領域１０２）の表面に再び熱酸化膜１０７ｂを形成する。温度は９００℃で膜厚は１８ｎｍとする。図６はこの状態の断面図（Ａ−Ａ箇所およびＢ−Ｂ箇所）を示している。
【００２７】
そして，加速電圧３００ｋＶのイオン注入によりボロンを注入する。このイオン注入は，ｎ-電界分散領域１１１の形成のための処理である。ドーズ量は，１.０×１０11ｃｍ-2とする。このドーズ量は，その範囲内のｎ型シリコン層（ｎドリフト領域１０２）をｐ型に反転させるには至らない程度のドーズ量である。次に，加速電圧６０ｋＶのイオン注入によりボロンをさらに注入する。このイオン注入は，ｐボディ領域１０３の形成のための処理である。ドーズ量は，４．７×１０13ｃｍ-2とする。このドーズ量は，その範囲内のｎ型シリコン層（ｎドリフト領域１０２）をｐ型に反転させる程度のドーズ量である。その後，窒素雰囲気中で温度１１５０℃の熱処理による拡散を行う。これにより，図７に示すように，ｐボディ領域１０３およびｎ- 電界分散領域１１１が形成される。ｐボディ領域１０３の深さは５μｍである。ｎ- 電界分散領域１１１はその直下に位置しており，その厚さは前述のように１μｍよりやや厚い程度である。
【００２８】
なお，ｎ- 電界分散領域１１１およびｐボディ領域１０３の形成は，前述のような，ｎドリフト領域１０２をイオン注入により改質する方法の他にも種々の方法により可能である。例えば，エピタキシャル成長の際に不純物の組成を順次変更することにより，ｎドリフト領域１０２，ｎ- 電界分散領域１１１，およびｐボディ領域１０３を順次形成してもよい。あるいは，同様にエピタキシャル成長により，ｎドリフト領域１０２およびｎ-電界分散領域１１１を順次形成し，ｎ-電界分散領域１１１の一部をイオン注入により改質してｐボディ領域１０３としてもよい。
【００２９】
そして，酸化膜１０７ｂ上にＣＶＤ法によりさらに酸化膜１０７ｃを堆積する。厚さは４００ｎｍとする。そして酸化膜１０７ｂおよび１０７ｃを，パターンエッチングする。ここで形成するパターンは，ゲート電極１０６が形成されるべき部分を開口とするパターンである。残った酸化膜１０７ｂおよび１０７ｃは，トレンチの形成のためのエッチングマスクとして用いられる。そして，この酸化膜マスクを利用して，ＲＩＥ法によりシリコンをエッチングする。これにより，トレンチが形成される。深さは，６μｍ強で，ｎ- 電界分散領域１１１がトレンチにより完全に分断される程度とする。そして，形成されたトレンチの側壁を，ＣＤＥ法によりエッチングする。その後，温度１１００℃でトレンチの壁面に熱酸化膜を形成し，その酸化膜を除去する。これにより，トレンチの側壁の欠陥を除去する。その後，温度１１００℃でトレンチの壁面に厚さ１００ｎｍの熱酸化膜を形成する。この酸化膜がゲート絶縁膜１０５となる。この状態での断面図が図８である。
【００３０】
そして，ＣＶＤ法により厚さ８００ｎｍの多結晶シリコン膜を堆積する。続いて，オキシ塩化リン雰囲気で温度９５０℃で熱処理する。これにより，多結晶シリコン膜にリンを拡散させる。その後，フォトリソグラフィおよびエッチングにより，余分な多結晶シリコンや残っている酸化膜マスクを除去する。除去される多結晶シリコンは，トレンチ開口レベルより上の部分である。ただし，ゲート電極１０６への配線（以下，ゲート配線という）となる部分は残す。これにより，トレンチ構造のゲート電極１０６およびそのための配線を形成する。次に，ｐチャネル領域１０３およびゲート電極１０６の表面に，温度９５０℃で熱酸化膜を形成する。膜厚は３０ｎｍとする。
【００３１】
そして，ボロンのイオン注入を行い，さらにリンのイオン注入を行う。ボロンのイオン注入は，ｐ+ エミッタ領域１００の形成のための処理である。このため，適切なパターンマスクを介して，加速電圧７０ｋＶおよびドーズ量４×１０15ｃｍ-2の条件で行う。リンのイオン注入は，ｎ+ エミッタ領域１０４の形成のための処理である。このため，加速電圧１２０ｋＶおよびドーズ量５×１０15ｃｍ-2の条件で行う。そして，酸化膜上にＣＶＤ法によりＢＰＳＧ膜を堆積する。膜厚は１．５μｍとする。このＢＰＳＧ膜は，層間絶縁膜１０７となる。その後，窒素雰囲気中で温度９５０℃の熱処理を行う。これにより，層間絶縁膜１０７が平坦化されるとともに，イオン注入された元素の熱拡散により，ｐ+ エミッタ領域１００およびｎ+エミッタ領域１０４が形成される。
【００３２】
次に，層間絶縁膜１０７をフォトリソグラフィおよびエッチングによりパターニングする。これにより，コンタクト開口１０８に相当する部分およびゲート電極１０６のコンタクト箇所の層間絶縁膜１０７を除去する。これにより，コンタクト開口１０８のｐ+エミッタ領域１００およびｎ+エミッタ領域１０４を露出させる。この状態でのＡ−Ａ箇所の断面図を図９に示す。この状態ではまた，ゲート配線のコンタクト箇所も露出している。そして，露出した箇所の上および残っている層間絶縁膜１０７の上に，スパッタリング法により，チタンを主成分とするバリアメタル層およびその上のアルミ層を積層する。その後，フォトリソグラフィおよびエッチング（ウェットエッチングおよびＲＩＥ）により，バリアメタル層およびアルミ層をパターニングする。これにより，エミッタ電極１０９が形成される。また，ゲート配線の上部配線も形成される。次に，裏面のｐ+ コレクタ領域１０１上に，スパッタリング法によりコレクタ電極１１０を形成する。以上で，本形態の高耐圧電界効果型半導体装置が製造される。
【００３３】
なお，ｎ型シリコンウェハを出発基板とする場合には，エミッタ面側の構造（ゲート電極１０６，ｐ+エミッタ領域１００，ｎ+エミッタ領域１０４，エミッタ電極１０９等）を先に形成し，ｐ+ コレクタ領域１０１の形成はその後で行ってもよい。
【００３４】
以上詳細に説明したように本形態の高耐圧電界効果型半導体装置では，ｐボディ領域１０３とｎドリフト領域１０２との間に，ｎドリフト領域１０２より低不純物濃度のｎ- 電界分散領域１１１を設けている。これにより，スイッチオフ後における，半導体基板内の電界の緩和を図っている。したがって，コレクタ−エミッタ間の高い耐圧と，低いオン電圧とを両立させた高耐圧電界効果型半導体装置が実現されている。
【００３５】
［第２の形態］
第２の形態に係る高耐圧電界効果型半導体装置の構造を，図１０〜図１２に示す。図１１は，図１０および図１２中のＡ−Ａ箇所の断面図である。図１０は，図１１中のＥ−Ｅ箇所の断面図である。図１２は，図１１中のＦ−Ｆ箇所の断面図である。また，図１０および図１２中のＢ−Ｂ箇所の断面図は，第１の形態の図３中の各符号を「１＊＊」から「２＊＊」に変更したものと同じである。以下，本形態の説明において図３に言及するときは，このように符号を読み替えるものとする。本形態の高耐圧電界効果型半導体装置は，トレンチゲート型である点で前述の第１の形態のものと共通する。そして，エミッタ部分およびｎ- 電界分散領域１１１の構造を除き，他の部分の構造は第１の形態のものと同じである。また，エミッタ部分中，ｐ+ エミッタ領域２００については，第１の形態のものと同じである。本形態と第１の形態との違いは，ｎ+ エミッタ領域２０４およびｎ-電界分散領域２１１の構造にある。
【００３６】
そこで，本形態の高耐圧電界効果型半導体装置におけるこれらの領域の構造を説明する。まずｎ+エミッタ領域２０４について説明する。本形態におけるｎ+エミッタ領域２０４は，図１０中上下方向に離散的に，ｐ+ エミッタ領域２００と交互に設けられている。ただし図１０中左右方向には，ｐ+ エミッタ領域２００と異なりゲート電極１０６からゲート電極１０６に至る全幅にわたっている。そして，ｐ+ エミッタ領域２００図１０中左右両側の箇所では，ｐボディ領域２０３が半導体基板の表面に現れている。したがって本形態の高耐圧電界効果型半導体装置ではエミッタ電極２０９は，コンタクト開口２０８にて，ｐボディ領域２０３，ｐ+エミッタ領域２００，およびｎ+エミッタ領域２０４のすべてに接触している。
【００３７】
次にｎ-電界分散領域２１１について説明する。図１２に見るように，ｎ-電界分散領域２１１もｎ+ エミッタ領域２０４と同様の離散状をなしている。そして，図１１に見るように，ｎ+エミッタ領域２０４がない位置の下方にはｎ-電界分散領域２１１もない（Ａ−Ａ箇所）。一方図３に見るように，ｎ+ エミッタ領域２０４がある位置の下方にはｎ-電界分散領域２１１がある。
【００３８】
本形態の高耐圧電界効果型半導体装置は，次の点を除き，第１の形態の高耐圧電界効果型半導体装置と同様の製造方法で製造される。すなわち，ｎ- 電界分散領域１１１の形成のためのイオン注入およびｎ+ エミッタ領域２０４の形成のためのイオン注入を，適切なパターンマスクを介して行うのである。前述の離散状のパターンを実現するためである。
【００３９】
上記の構成を有する本形態の高耐圧電界効果型半導体装置では，第１の形態で説明した効果に加えて，次の効果を有する。すなわち，ｐボディ領域２０３の，コレクタ側のｐｎ接合（図１１等における下側）に，ホールに対する電位障壁の低い箇所と高い箇所とが交互に存在する。電位障壁の低い箇所はｎ- 電界分散領域１１１の箇所である。電位障壁の高い箇所は，ｐボディ領域２０３とｎドリフト領域２０２とが直接に接している箇所である。そして，電位障壁の高い箇所の上方にはｐ+ エミッタ領域２００が存在している。つまり，ｐボディ領域２０３からエミッタ側へホールが引き抜かれる箇所において，コレクタ側の電位障壁を高くしているのである。これにより，オン電圧の上昇が防止されている。
【００４０】
ここにおいて，ｎ+エミッタ領域２０４の図１０中上下方向の幅と，ｎ-電界分散領域２１１の図１２中上下方向の幅とは，同じである必要はない。このため設計上，ｎ- 電界分散領域２１１の幅により，高耐圧電界効果型半導体装置のオン電圧をコントロールできる。むろんこのコントロールは，高耐圧化とは独立にできる。
【００４１】
［第３の形態］
第３の形態に係る高耐圧電界効果型半導体装置の構造を，図１３および図１４に示す。図１３および図１４中のＥ−Ｅ箇所の断面図は，第２の形態の図１０中の各符号を「２＊＊」から「３＊＊」に変更したものと同じである。以下，本形態の説明において図１０に言及するときは，このように符号を読み替えるものとする。図１３は，図１０中のＡ−Ａ箇所の断面図である。図１４は，図１０中のＢ−Ｂ箇所の断面図である。本形態の高耐圧電界効果型半導体装置は，トレンチゲート型である点で前述の第１および第２の形態のものと共通する。そして，ｎ- 電界分散領域３１１の構造を除き，他の部分の構造は第２の形態のものと同じである。
【００４２】
そこで，本形態の高耐圧電界効果型半導体装置におけるｎ- 電界分散領域３１１の構造を説明する。本形態におけるｎ- 電界分散領域３１１は，図１０中上下方向に連続的に形成されている。この点では第１の形態のｎ- 電界分散領域１１１に近い。しかし本形態のｎ- 電界分散領域３１１は，ゲート電極３０６およびゲート絶縁膜３０５の下部にもわたって形成されている。このため，半導体基板の広い範囲にわたって連続している。
【００４３】
本形態の高耐圧電界効果型半導体装置は，次のようにして実現される。すなわち，第１および第２の形態のものの製造プロセスにおいて，ｎ- 電界分散領域３１１をやや厚めに形成するか，ゲート電極３０６のトレンチをやや浅めに形成すればよいのである。
【００４４】
上記の構成を有する本形態の高耐圧電界効果型半導体装置では，第１の形態で説明した効果に加えて，次の効果を有する。すなわち，ゲート電極３０６の端部がｎ- 電界分散領域３１１に覆われているのである。このため，スイッチオフ後に，ゲート電極３０６の端部が早期に空乏層で覆われる。これにより，ゲート電極３０６とコレクタ電極３１０との間の耐圧が高い。すなわち本形態の高耐圧電界効果型半導体装置では，コレクタ−エミッタ間の耐圧ばかりでなくゲート−コレクタ間の耐圧も高いのである。
【００４５】
むろん，本形態の高耐圧電界効果型半導体装置においても，第２の形態のように，ｎ-電界分散領域３１１およびｎ+エミッタ領域３０４を図１０中上下方向に離散的にして，オン電圧の上昇を抑制してもよい。また，ｎ- 電界分散領域３１１は，ゲート電極３０６の底面の全体を覆う必要は必ずしもない。肩部さえ覆っていれば，ある程度の高耐圧化が達成される。
【００４６】
［第４の形態］
第４の形態に係る高耐圧電界効果型半導体装置の構造を，図１５および図１６に示す。図１５および図１６中のＥ−Ｅ箇所の断面図は，第２の形態の図１０中の各符号を「２＊＊」から「４＊＊」に変更したものと同じである。以下，本形態の説明において図１０に言及するときは，このように符号を読み替えるものとする。図１５は，図１０中のＡ−Ａ箇所の断面図である。図１６は，図１０中のＢ−Ｂ箇所の断面図である。本形態の高耐圧電界効果型半導体装置は，トレンチゲート型である点で前述の第１ないし第３の形態のものと共通する。そして，コレクタ側の構造を除き，他の部分の構造は第２の形態のものと同じである。
【００４７】
そこで，本形態の高耐圧電界効果型半導体装置におけるコレクタ側の構造を説明する。本形態の高耐圧電界効果型半導体装置では，ｎドリフト領域４０２とｐ+コレクタ領域４０１との間に，ｎ-第２電界分散領域４１２と，ｎ+ バッファ領域４１３とが設けられている。ｎ- 第２電界分散領域４１２はｎドリフト領域４０２と接しており，ｎ+バッファ領域４１３はｐ+コレクタ領域４０１と接している。ｎ- 第２電界分散領域４１２の不純物濃度は，ｎドリフト領域４０２の不純物濃度の８割以下である。ｎ- 第２電界分散領域４１２の不純物濃度は，ｉ型と俗称されるほど低くてもよい。ただしｐ型であってはならない。ｎ+ バッファ領域４１３の不純物濃度は，ｐ+コレクタ領域４０１の不純物濃度の１/２以下である。ただしｎドリフト領域４０２の不純物濃度より高くなければならない。
【００４８】
また，ｎ+ バッファ領域４１３の厚さＳは，少数キャリアであるホールの拡散長Ｌ以下でなければならい。拡散長Ｌは，次式で与えられる。
Ｌ ＝ (Ｄｐ*τ)1/2
ここでτは，ホールのライフタイムである。Ｄｐは，ホールの拡散係数であり，次式で与えられる。
Ｄｐ ＝ (ｋ*ｔ/ｑ)μｐ
ここでｋはボルツマン定数であり，ｔは温度（絶対温度）であり，ｑは電子の電荷であり，μｐはホールの移動度である。
【００４９】
また本形態の高耐圧電界効果型半導体装置では，ｐボディ領域４０３を中心とする寄生バイポーラトランジスタの増幅率αｎｐｎと，ｎドリフト領域４０２を中心とする寄生バイポーラトランジスタの増幅率αｐｎｐとの間に，
αｎｐｎ＋αｐｎｐ ＜ １
なる関係が成り立つ必要がある。ラッチアップを防ぐためである。これは，ｎ- 第２電界分散領域４１２の厚さを調整することにより達成できる。
【００５０】
なお，ｎ-電界分散領域４１１がなく，ｎ-第２電界分散領域４１２のみが存在する構造では，スイッチオフ後に素子破壊が生じやすい。アバランシェ降伏によりαｎｐｎ＋αｐｎｐが１を超え，ラッチアップして制御不能となる場合があるからである。しかし本形態の高耐圧電界効果型半導体装置では，ｐボディ領域４０３とｎドリフト領域４０２との間のｎ- 電界分散領域４１１により電界が緩和されるので，そのような事態にはならない。
【００５１】
本形態の高耐圧電界効果型半導体装置は，次のようにして実現される。すなわち，第１および第２の形態のものの製造プロセスにおいて，出発基板であるｐ+ シリコンウェハ上にエピタキシャル成長により，高濃度ｎ型シリコン，低濃度ｎ型シリコン，中濃度ｎ型シリコン，と順次形成し，ｎ+バッファ領域４１３，ｎ-第２電界分散領域４１２，ｎドリフト領域４０２とすればよい。ｎ- 第２電界分散領域４１１等については，さらにエピタキシャル成長で形成してもよいし，ｎドリフト領域４０２の一部をイオン注入で改質して形成してもよい。
【００５２】
上記の構成を有する本形態の高耐圧電界効果型半導体装置では，第１の形態で説明した効果に加えて，次の効果を有する。すなわち，スイッチオフ後のターンオフ時間がより短いのである。なぜなら，スイッチオフ後には，ｐボディ領域４０３とｎ- 電界分散領域４１１との間のｐｎ接合から空乏層が広がってゆく。ここで，ｎドリフト領域４０２とｎ+バッファ領域４１３との間にｎ-第２電界分散領域４１２が設けられているので，空乏層がその伸びの終期に至っても伸びやすいのである。結果的にはｎ- 第２電界分散領域４１２の全体が空乏化するところまで空乏層が伸びる。このため，スイッチオフ後の残存キャリアが速やかにエミッタ側あるいはコレクタ側に吐き出されるのである。
【００５３】
本形態の高耐圧電界効果型半導体装置ではまた，オン電圧の温度特性が必ず正となる。これは，ｎ+バッファ領域４１３の不純物濃度がｐ+コレクタ領域４０１の不純物濃度の１/２以下であることと，ｎ+バッファ領域４１３の厚さＳが少数キャリアの拡散長Ｌ以下であることとによる。この条件により，コレクタ−エミッタ間電圧が低い状況でもｐ+ コレクタ領域４０１のホールがｎドリフト領域４０２へ高効率で注入される。この効果により，低温時，高温時とも，伝導度変調が低電流域から効率よく起こるのである。一方，大電流域では，高温になるにつれてキャリアの散乱等の要因によりキャリアの移動度が低下する。このため，温度上昇とともにオン電圧も上昇する正の温度特性が得られるのである。この効果により，並列接続されている複数の素子間で，温度バランスの自己制御が働く。したがって，各素子の温度が均一化されるので，発熱以上による素子破壊が防止される。
【００５４】
さらに，本形態の高耐圧電界効果型半導体装置は，図１７に示すように，ｎ+ バッファ領域４１３を包含するように形成された欠陥領域４１４を有していてもよい。図１７は図１０中のＢ−Ｂ箇所の断面図であるが，Ａ−Ａ箇所においても，欠陥領域４１４に関しては同様である。欠陥領域４１４は，高濃度の格子欠陥が分布している領域である。この領域では，格子欠陥が分布していない場合と比較して，少数キャリアのライフタイムが短い。格子欠陥の深い準位が電子とホールの再結合を促進するからである。この領域は，電子等の荷電粒子を照射し，その後３００℃以上の温度でアニールすることにより形成される。荷電粒子の照射の際の加速電圧や照射量その他の条件により，欠陥領域４１４が形成される深さやその厚さ，格子欠陥濃度のコントロールが可能である。欠陥領域４１４の格子欠陥濃度は，少数キャリアのライフタイムが，格子欠陥が分布していない場合と比較して，１/４以下となるようにする。
【００５５】
このようにすると，スイッチオフ後のターンオフ時間がさらに短い高耐圧電界効果型半導体装置が得られる。ｎ+ バッファ領域４１３内の少数キャリアであるホールが，スイッチオフ後に速やかに消滅するからである。
【００５６】
むろん，本形態の高耐圧電界効果型半導体装置においても，第２の形態のように，ｎ-電界分散領域４１１およびｎ+エミッタ領域４０４を図１０中上下方向に離散的にして，オン電圧の上昇を抑制してもよい。また，第３の形態のように，ｎ- 電界分散領域４１１がゲート電極４０６の底面を覆うようにしてもよい。また，ｎ+ バッファ領域４１３を持たない構造であってもよい。この場合でも，ｐ+ コレクタ領域４０１とｎ- 第２電界分散領域４１２との界面付近に欠陥領域を設けることにより，ターンオフ時間の短縮の効果が得られる。
【００５７】
［第５の形態］
第５の形態に係る高耐圧電界効果型半導体装置の構造を，図１８に示す。図１８中のＥ−Ｅ箇所の断面図は，第１の形態の図１中の各符号を「１＊＊」から「５＊＊」に変更したものと同じである。以下，本形態の説明において図１に言及するときは，このように符号を読み替えるものとする。図１８は，図１中のＡ−Ａ箇所の断面図である。本形態の高耐圧電界効果型半導体装置は，トレンチゲート型である点で前述の各形態のものと共通する。そして，ｐ+ コレクタ領域５０１の構造を除き，他の部分の構造は第１の形態のものと同じである。なお，図１８はＡ−Ａ箇所の断面図であるが，Ｂ−Ｂにおいてもｐ+ コレクタ領域５０１の構造に関しては同様である。
【００５８】
そこで，本形態の高耐圧電界効果型半導体装置におけるｐ+ コレクタ領域５０１の構造を説明する。本形態のｐ+ コレクタ領域５０１は，島状に形成されている。ｐ+ コレクタ領域５０１のない箇所では，ｎドリフト領域とコレクタ電極５１０とが直接に接している。すなわち本形態は，第１の形態の高耐圧電界効果型半導体装置をコレクタショート型に変形したものである。このようなものでも，ｎ-電界分散領域５１１の電界分散作用による耐圧向上の効果が得られる。
【００５９】
本形態のｐ+ コレクタ領域５０１は，ｎ型シリコンウェハを出発基板とし，その裏面側に適切なパターンマスクを介してイオン注入を行うことにより形成することができる。ｎ- 電界分散領域５１１およびそれより情報の構造については，前述の各形態で説明した方法により形成することができる。
【００６０】
むろんコレクタショート型のものでも，図１９に示すように，ｎ- 第２電界分散領域６１２やｎ+バッファ領域６１３を備えることができる。この場合にｐ+コレクタ領域６０１のない箇所でコレクタ電極６１０と直接に接しているのは，ｎ+バッファ領域６１３である。図１９においてｎ+バッファ領域６１３を持たない構造も可能である。その場合にｐ+ コレクタ領域６０１のない箇所でコレクタ電極６１０と直接に接するのは，ｎ- 第２電界分散領域６１２である。これらのようなものでも，ｎ-電界分散領域６１１による耐圧向上の効果に加えて，ｎ-第２電界分散領域６１２によるターンオフ時間の短縮の効果が得られる。また，ｎ+ バッファ領域６１３の不純物濃度や厚さの設定により，オン電圧の温度特性が必ず正となる効果が得られる。
【００６１】
むろん，本形態の高耐圧電界効果型半導体装置においても，第２の形態のように，ｎ-電界分散領域５１１，６１１およびｎ+エミッタ領域５０４，６０４を離散的にして，オン電圧の上昇を抑制してもよい。また，第３の形態のように，ｎ- 電界分散領域５１１，６１１がゲート電極５０６，６０６の底面を覆うようにしてもよい。また，図１９のようにｎ+バッファ領域６１３を持つ場合には，ｎ+バッファ領域６１３を包含する欠陥領域を設けてもよい。
【００６２】
なお，上述の実施の形態は単なる例示にすぎず，本発明を何ら限定するものではない。したがって，本発明は当然に，各形態中に記載した以外にも，その要旨を逸脱しない範囲内で種々の改良，変形が可能である。
【００６３】
例えば，ｐボディ領域側のｎ- 電界分散領域＊１１（＊は１〜６の任意の自然数，以下同じ）とコレクタ側のｎ- 第２電界分散領域＊１２との間に，第３の，さらには第４のｎ- 電界分散領域を設けてもよい。これにより，さらにコレクタ−エミッタ間の耐圧を高めることができる。また，ｎ- 第２電界分散領域＊１２を持たないもの（第１〜第３の形態，第５の形態のうち図１８のもの）において，ｐ+コレクタ領域＊０１に接するｎ+バッファ領域を設けてもよい。また，ｎドリフト領域＊０２における不純物濃度は，均一である必要はない。また，ＭＯＳコントロールサイリスタ等，異なる種類の電界効果型半導体装置にも適用できる。特に，第１〜第３の形態のものについては，パワーＭＯＳへの適用も可能である。
【００６４】
また，ゲート電極＊０６以外の半導体領域については，ｐ型とｎ型とを入れ替えてもよい。ゲート電極＊０６については，他の半導体領域とは独立に，ｐ型半導体または金属で置き換えてもよい。また，各部の絶縁膜については，酸化膜に限らず，窒化膜等の他の種類の絶縁膜でもよいし，複合膜でもよい。また，半導体についても，シリコンに限らず，他の種類の半導体（ＳｉＣ，ＧａＮ，ＧａＡｓ等）であってもよい。また，ゲート電極＊０６の平面形状は，円形，楕円形，多角形等でもよい。さらには，トレンチ型に限らず，プレーナ型，あるいはコンケーブ型であってもよい。
【００６５】
【発明の効果】
以上の説明から明らかなように本発明によれば，ドリフト領域の厚さを増すことなく半導体基板内の電界を緩和して，オン電圧やスイッチオフ特性，コンパクト性等の犠牲なく高耐圧化を達成した高耐圧電界効果型半導体装置が提供されている。
【図面の簡単な説明】
【図１】第１の形態に係る電界効果型半導体装置の構造を示す平面断面図（Ｅ−Ｅ箇所）である。
【図２】第１の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ａ−Ａ箇所）である。
【図３】第１の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ｂ−Ｂ箇所）である。
【図４】スイッチオフ後における半導体基板内の電界分布を，第１の形態と従来例とで比較して示すグラフである。
【図５】コレクタ−エミッタ間電圧とコレクタ−エミッタ間電流との関係を，第１の形態と従来例とで比較して示すグラフである。
【図６】第１の形態に係る電界効果型半導体装置の製造過程を示す立面断面図（その１，Ａ−Ａ箇所およびＢ−Ｂ箇所）である。
【図７】第１の形態に係る電界効果型半導体装置の製造過程を示す立面断面図（その２，Ａ−Ａ箇所およびＢ−Ｂ箇所）である。
【図８】第１の形態に係る電界効果型半導体装置の製造過程を示す立面断面図（その３，Ａ−Ａ箇所およびＢ−Ｂ箇所）である。
【図９】第１の形態に係る電界効果型半導体装置の製造過程を示す立面断面図（その４，Ａ−Ａ箇所）である。
【図１０】第２の形態に係る電界効果型半導体装置の構造を示す平面断面図（Ｅ−Ｅ箇所）である。
【図１１】第２の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ａ−Ａ箇所）である。
【図１２】第２の形態に係る電界効果型半導体装置の構造を示す平面断面図（Ｆ−Ｆ箇所）である。
【図１３】第３の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ａ−Ａ箇所）である。
【図１４】第３の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ｂ−Ｂ箇所）である。
【図１５】第４の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ａ−Ａ箇所）である。
【図１６】第４の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ｂ−Ｂ箇所）である。
【図１７】第４の形態の変形例に係る電界効果型半導体装置の構造を示す立面断面図（Ｂ−Ｂ箇所）である。
【図１８】第５の形態に係る電界効果型半導体装置の構造を示す立面断面図（Ｂ−Ｂ箇所）である。
【図１９】第５の形態の変形例に係る電界効果型半導体装置の構造を示す立面断面図（Ｂ−Ｂ箇所）である。
【図２０】従来の電界効果型半導体装置の構造を示す立面断面図（Ａ−Ａ箇所）である。
【符号の説明】
１０２〜６０２ ｎドリフト領域
１０３〜６０３ ｐボディ領域
１０４〜６０４ ｎ+エミッタ領域
１０６〜６０６ ゲート電極
１１１〜６１１ ｎ-電界分散領域
４１２，６１２ ｎ-第２電界分散領域
４１３，６１３ ｎ+バッファ領域
４１４ 欠陥領域
Claims (7)
- 半導体基板中のボディ領域と，
前記ボディ領域に対面するとともに，ゲート絶縁膜により半導体基板から絶縁されたゲート電極と，
半導体基板中の前記ボディ領域より下方に位置し，前記ボディ領域とは逆導電型のドリフト領域と，
前記ボディ領域と前記ドリフト領域との間に全面にわたって位置し，前記ドリフト領域と同じ導電型でこれより低不純物濃度の電界分散領域とを有し，
前記電界分散領域の下端が前記ゲート絶縁膜の下端より浅いことを特徴とする高耐圧電界効果型半導体装置。 - 半導体基板中のボディ領域と，
前記ボディ領域に対面するライン状のゲート電極と，
半導体基板中の前記ボディ領域より下方に位置し，前記ボディ領域とは逆導電型のドリフト領域と，
前記ボディ領域を挟んで前記ドリフト領域の反対側に前記ゲート電極のライン方向に対して離散的に形成された，前記ボディ領域とは逆導電型のエミッタ領域と，
前記ボディ領域と前記ドリフト領域との間に位置し，前記ドリフト領域と同じ導電型でこれより低不純物濃度の電界分散領域とを有し，
前記電界分散領域は，前記エミッタ領域に対応して離散的に形成されていることを特徴とする高耐圧電界効果型半導体装置。 - 半導体基板中のボディ領域と，
前記ボディ領域に対面するゲート電極と，
半導体基板中の前記ボディ領域より下方に位置し，前記ボディ領域とは逆導電型のドリフト領域と，
前記ボディ領域と前記ドリフト領域との間に位置し，前記ドリフト領域と同じ導電型でこれより低不純物濃度の電界分散領域と，
前記ドリフト領域を挟んで前記ボディ領域の反対側に位置し，前記ドリフト領域と同じ導電型のバッファ領域と，
前記ドリフト領域と前記バッファ領域との間に位置し，前記ドリフト領域と同じ導電型でこれより低不純物濃度の第２電界分散領域とを有することを特徴とする高耐圧電界効果型半導体装置。 - 請求項３に記載する高耐圧電界効果型半導体装置において，
少なくとも前記バッファ領域を包含するキャリア寿命制御領域を有することを特徴とする高耐圧電界効果型半導体装置。 - 請求項３または請求項４に記載する高耐圧電界効果型半導体装置において，
前記バッファ領域を挟んで前記ドリフト領域の反対側に位置し，前記ドリフト領域とは逆導電型のコレクタ領域を有し，
前記バッファ領域の不純物濃度が，前記コレクタ領域の不純物濃度の１／２以下であり，
前記バッファ領域の厚さが，少数キャリアの拡散長以下であることを特徴とする高耐圧電界効果型半導体装置。 - 請求項２から請求項５までのいずれか１つに記載する高耐圧電界効果型半導体装置において，
前記ゲート電極がトレンチ構造のものであり，
前記電界分散領域が，前記ゲート電極の下部にも及んで形成されていることを特徴とする高耐圧電界効果型半導体装置。 - 請求項３から請求項６までのいずれか１つに記載する高耐圧電界効果型半導体装置において，
前記ボディ領域を挟んで前記ドリフト領域の反対側に離散的に形成され，前記ボディ領域とは逆導電型のエミッタ領域を有し，
前記電界分散領域は，前記エミッタ領域に対応して離散的に形成されていることを特徴とする高耐圧電界効果型半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049035A JP4166102B2 (ja) | 2003-02-26 | 2003-02-26 | 高耐圧電界効果型半導体装置 |
| US10/777,153 US6921941B2 (en) | 2003-02-26 | 2004-02-13 | High withstand voltage field effect semiconductor device with a field dispersion region |
| EP04003866A EP1453105B1 (en) | 2003-02-26 | 2004-02-20 | Vertical field effect transistor having a high withstand voltage |
| CNB2004100070231A CN1284246C (zh) | 2003-02-26 | 2004-02-25 | 高耐电压场效应型半导体设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049035A JP4166102B2 (ja) | 2003-02-26 | 2003-02-26 | 高耐圧電界効果型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004259934A JP2004259934A (ja) | 2004-09-16 |
| JP4166102B2 true JP4166102B2 (ja) | 2008-10-15 |
Family
ID=32767762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003049035A Expired - Fee Related JP4166102B2 (ja) | 2003-02-26 | 2003-02-26 | 高耐圧電界効果型半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6921941B2 (ja) |
| EP (1) | EP1453105B1 (ja) |
| JP (1) | JP4166102B2 (ja) |
| CN (1) | CN1284246C (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8461648B2 (en) | 2005-07-27 | 2013-06-11 | Infineon Technologies Austria Ag | Semiconductor component with a drift region and a drift control region |
| WO2007012490A2 (de) * | 2005-07-27 | 2007-02-01 | Infineon Technologies Austria Ag | Halbleiterbauelement mit einer driftzone und einer driftsteuerzone |
| US8110868B2 (en) | 2005-07-27 | 2012-02-07 | Infineon Technologies Austria Ag | Power semiconductor component with a low on-state resistance |
| US20070063269A1 (en) * | 2005-09-20 | 2007-03-22 | International Rectifier Corp. | Trench IGBT with increased short circuit capability |
| DE102005056426B4 (de) * | 2005-11-28 | 2012-03-15 | Infineon Technologies Austria Ag | Halbleiterbauelement und Verfahren zu dessen Herstellung |
| US7446374B2 (en) * | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
| JP5026801B2 (ja) * | 2007-01-17 | 2012-09-19 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP5150953B2 (ja) * | 2008-01-23 | 2013-02-27 | 三菱電機株式会社 | 半導体装置 |
| JP2010003911A (ja) * | 2008-06-20 | 2010-01-07 | Sanyo Electric Co Ltd | トレンチゲート型トランジスタ及びその製造方法 |
| US8704292B2 (en) * | 2010-02-23 | 2014-04-22 | Donald R. Disney | Vertical capacitive depletion field effect transistor |
| JP5566272B2 (ja) * | 2010-11-26 | 2014-08-06 | 三菱電機株式会社 | 半導体装置 |
| CN102842608B (zh) * | 2011-06-20 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 绝缘栅双极晶体管及制作方法 |
| CN102270640B (zh) * | 2011-06-20 | 2013-02-06 | 湖南大学 | 大电流整晶圆全压接平板式封装的igbt及其制造方法 |
| WO2013180186A1 (ja) * | 2012-05-30 | 2013-12-05 | 国立大学法人九州工業大学 | 高電圧絶縁ゲート型電力用半導体装置およびその製造方法 |
| US10411111B2 (en) * | 2012-05-30 | 2019-09-10 | Kyushu Institute Of Technology | Method for fabricating high-voltage insulated gate type bipolar semiconductor device |
| JP6145165B2 (ja) * | 2013-06-17 | 2017-06-07 | 株式会社日立製作所 | 半導体装置 |
| CN104425246B (zh) | 2013-08-27 | 2018-01-23 | 无锡华润上华科技有限公司 | 绝缘栅双极型晶体管及其制备方法 |
| CN104425247B (zh) | 2013-08-27 | 2018-01-23 | 无锡华润上华科技有限公司 | 一种绝缘栅双极型晶体管的制备方法 |
| US10211325B2 (en) * | 2014-01-28 | 2019-02-19 | Infineon Technologies Ag | Semiconductor device including undulated profile of net doping in a drift zone |
| JP6406361B2 (ja) * | 2015-02-03 | 2018-10-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
| JP6918736B2 (ja) * | 2018-04-02 | 2021-08-11 | 株式会社豊田中央研究所 | 半導体装置 |
| JP6992781B2 (ja) * | 2018-04-02 | 2022-01-13 | 株式会社豊田中央研究所 | 半導体装置 |
| CN112053952B (zh) * | 2019-06-05 | 2022-02-11 | 上海先进半导体制造有限公司 | 高耐压大电流增益的衬底pnp晶体管及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5168331A (en) * | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
| US5751024A (en) * | 1995-03-14 | 1998-05-12 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
| JPH09283754A (ja) | 1996-04-16 | 1997-10-31 | Toshiba Corp | 高耐圧半導体装置 |
| US5998833A (en) * | 1998-10-26 | 1999-12-07 | North Carolina State University | Power semiconductor devices having improved high frequency switching and breakdown characteristics |
| KR100351042B1 (ko) * | 2000-04-04 | 2002-09-05 | 페어차일드코리아반도체 주식회사 | 역방향 차폐 모드에서도 높은 브레이크다운 전압을 갖는절연 게이트 바이폴라 트랜지스터 및 그 제조방법 |
| JP4528460B2 (ja) * | 2000-06-30 | 2010-08-18 | 株式会社東芝 | 半導体素子 |
| JP2002305304A (ja) * | 2001-04-05 | 2002-10-18 | Toshiba Corp | 電力用半導体装置 |
-
2003
- 2003-02-26 JP JP2003049035A patent/JP4166102B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-13 US US10/777,153 patent/US6921941B2/en not_active Expired - Lifetime
- 2004-02-20 EP EP04003866A patent/EP1453105B1/en not_active Expired - Lifetime
- 2004-02-25 CN CNB2004100070231A patent/CN1284246C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1284246C (zh) | 2006-11-08 |
| US20040164349A1 (en) | 2004-08-26 |
| US6921941B2 (en) | 2005-07-26 |
| JP2004259934A (ja) | 2004-09-16 |
| CN1525575A (zh) | 2004-09-01 |
| EP1453105B1 (en) | 2011-06-29 |
| EP1453105A2 (en) | 2004-09-01 |
| EP1453105A3 (en) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4166102B2 (ja) | 高耐圧電界効果型半導体装置 | |
| JP7182594B2 (ja) | ゲート・トレンチと、埋め込まれた終端構造とを有するパワー半導体デバイス、及び、関連方法 | |
| JP7190144B2 (ja) | 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法 | |
| JP2662217B2 (ja) | 垂直ゲート半導体装置及びその製造方法 | |
| US9812548B2 (en) | Power device having a polysilicon-filled trench with a tapered oxide thickness | |
| JP5586887B2 (ja) | 半導体装置及びその製造方法 | |
| JP5613995B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US20060267022A1 (en) | Field-effect transistor and thyristor | |
| JP2008016747A (ja) | トレンチｍｏｓ型炭化珪素半導体装置およびその製造方法 | |
| WO2013001677A1 (ja) | 半導体装置とその製造方法 | |
| US6650001B2 (en) | Lateral semiconductor device and vertical semiconductor device | |
| WO2015015808A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2004158507A (ja) | 電界効果型半導体装置 | |
| US11355630B2 (en) | Trench bottom shielding methods and approaches for trenched semiconductor device structures | |
| JP5233158B2 (ja) | 炭化珪素半導体装置 | |
| US20220238698A1 (en) | Mos-gated trench device using low mask count and simplified processing | |
| JP2004247593A (ja) | 半導体装置及びその製造方法 | |
| JP5556862B2 (ja) | トレンチｍｏｓ型炭化珪素半導体装置の製造方法 | |
| JP2004221370A (ja) | 半導体装置 | |
| JP2004335917A (ja) | 半導体装置及びその製造方法 | |
| JP5059989B1 (ja) | 半導体装置とその製造方法 | |
| WO2000031800A1 (fr) | Dispositif a semiconducteur et son procede de fabrication | |
| JP2023154314A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP3541832B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2004253510A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050801 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080527 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080722 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080729 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4166102 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |