JP5566272B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5566272B2 JP5566272B2 JP2010263300A JP2010263300A JP5566272B2 JP 5566272 B2 JP5566272 B2 JP 5566272B2 JP 2010263300 A JP2010263300 A JP 2010263300A JP 2010263300 A JP2010263300 A JP 2010263300A JP 5566272 B2 JP5566272 B2 JP 5566272B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- emitter
- main surface
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 53
- 239000000758 substrate Substances 0.000 claims description 29
- 239000012535 impurity Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 59
- 230000000052 comparative effect Effects 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 14
- 239000000969 carrier Substances 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000012447 hatching Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
(実施の形態1)
まず本実施の形態の半導体装置の構成について図1〜図4を用いて説明する。
図1、図12および図13を参照して、本実施の形態の構成は、エミッタ電極12の構成において実施の形態1の構成と異なる。本実施の形態のエミッタ電極12は、第1の導電層12aと、第2の導電層12bとを有している。第1の導電層12aはコンタクトホール11aの内部に配置されている。第2の導電層12bは第1の導電層12aに電気的に接続され、かつコンタクトホール11b内に形成されるとともに層間絶縁層11上に配置されている。
図1、図12および図13を参照して、本実施の形態の構成は、エミッタ電極12の第1の導電層12aの構成において実施の形態2の構成と異なる。本実施の形態の第1の導電層12aは、不純物が導入された多結晶シリコンよりなっており、多結晶シリコンへのイオン注入処理により第1の導電層12aの導電率を制御することができる。
図15を参照して、本実施の形態の構成は、n型エミッタ領域4の構成およびp型ベース領域3の構成において図14に示す実施の形態2の構成と異なる。本実施の形態のn型エミッタ領域4は、低濃度n型領域(第2の領域)4qと、高濃度n型領域(第3の領域)4pとを有している。低濃度n型領域4qはコンタクトホール11aの直下の主表面MSに位置している。高濃度n型領域4pは、低濃度n型領域4qに接続されて低濃度n型領域4qの周囲を取り囲み、かつ低濃度n型領域4qよりも高いn型不純物濃度を有している。
上記の実施の形態1〜4においては、n型エミッタ領域4(または4a)は半導体基板1の主表面MSにおける溝1aの延在方向に対して直交する方向に延在する場合について説明したが、図16に示すようにn型エミッタ領域4(または4a)は溝1aの延在方向に対して傾斜して延在していてもよい。つまりn型エミッタ領域4(または4a)は、溝1aの延在方向に対して垂直な下層の直線C−Cに対して角度θをもって傾斜していてもよい。
Claims (5)
- 縦型の絶縁ゲート型バイポーラトランジスタを有する半導体装置であって、
主表面を有する半導体基板と、
前記半導体基板内に形成された第1導電型の第1の領域と、
前記半導体基板内において前記第1の領域とpn接合を構成し、かつ前記主表面に位置する部分を有するように形成された第2導電型のベース領域と、
前記半導体基板内において前記ベース領域とpn接合を構成し、かつ前記主表面において所定方向に延在する第1導電型のエミッタ領域とを備え、
前記半導体基板には、前記主表面において前記エミッタ領域と交差する方向に延在し、かつ前記主表面から前記エミッタ領域と前記ベース領域とを貫通して前記第1の領域に達する溝が形成されており、さらに
前記溝の壁面に沿って形成されたゲート絶縁層と、
前記溝の内部に形成され、かつ前記第1の領域と前記エミッタ領域とに挟まれる前記ベース領域の部分に前記ゲート絶縁層を介在して対向するゲート電極層と、
前記主表面上に形成された絶縁層とを備え、
前記ベース領域と前記エミッタ領域との双方が前記主表面において前記溝の壁面に接しており、
前記絶縁層には、前記エミッタ領域に達する第1の孔と、前記ベース領域に達する第2の孔とが形成されており、
前記第1の孔と前記第2の孔とは、前記溝が前記主表面において延在する延在方向に沿って前記絶縁層を挟んで互いに隣り合って配置されており、前記主表面において前記ベース領域および前記エミッタ領域の境界と前記第1の孔の端部との間に前記絶縁層が位置しており、
前記エミッタ領域は、前記第1の孔の直下の前記主表面に位置する第2の領域と、前記第2の領域に接続されかつ前記第2の領域よりも第1導電型の不純物濃度の高い第3の領域とを含み、
前記ベース領域は、前記第2の孔の直下の前記主表面に位置する第4の領域と、前記第4の領域に接続されかつ前記第4の領域よりも第2導電型の不純物濃度の低い第5の領域とを含む、半導体装置。 - 前記絶縁層上に形成され、かつ前記第1の孔を通じて前記エミッタ領域に電気的に接続され、かつ前記第2の孔を通じて前記ベース領域に電気的に接続されたエミッタ電極をさらに備えた、請求項1に記載の半導体装置。
- 前記エミッタ電極は、前記第1の孔の内部に配置された第1の導電層と、前記第1の導電層に電気的に接続されかつ前記絶縁層上に配置された第2の導電層とを含み、
前記第1の導電層は前記第2の導電層よりも低い導電率を有している、請求項2に記載の半導体装置。 - 前記第1の導電層は前記第1の孔と前記第2の孔との各々の内部に配置された部分を有している、請求項3に記載の半導体装置。
- 前記第1の導電層の材質が、不純物を導入された多結晶シリコンを含む、請求項3または4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010263300A JP5566272B2 (ja) | 2010-11-26 | 2010-11-26 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010263300A JP5566272B2 (ja) | 2010-11-26 | 2010-11-26 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012114321A JP2012114321A (ja) | 2012-06-14 |
JP5566272B2 true JP5566272B2 (ja) | 2014-08-06 |
Family
ID=46498193
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010263300A Active JP5566272B2 (ja) | 2010-11-26 | 2010-11-26 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5566272B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6119577B2 (ja) | 2013-11-26 | 2017-04-26 | 三菱電機株式会社 | 半導体装置 |
JP5729497B1 (ja) * | 2014-02-04 | 2015-06-03 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
JP2016039170A (ja) * | 2014-08-05 | 2016-03-22 | 株式会社東芝 | 半導体装置 |
JP6245107B2 (ja) | 2014-08-06 | 2017-12-13 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6260515B2 (ja) | 2014-11-13 | 2018-01-17 | 三菱電機株式会社 | 半導体装置 |
JP6319508B2 (ja) | 2015-02-16 | 2018-05-09 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6217708B2 (ja) * | 2015-07-30 | 2017-10-25 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP6885101B2 (ja) * | 2016-03-11 | 2021-06-09 | 富士電機株式会社 | 半導体装置 |
WO2018182733A1 (en) * | 2017-03-31 | 2018-10-04 | Intel Corporation | Resistor between gates on self-aligned gate edge architecture |
JP7320910B2 (ja) * | 2020-09-18 | 2023-08-04 | 株式会社東芝 | 半導体装置およびその制御方法 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0194672A (ja) * | 1987-10-07 | 1989-04-13 | Nissan Motor Co Ltd | 縦形mosfet |
JP3312040B2 (ja) * | 1992-03-31 | 2002-08-05 | ローム株式会社 | 半導体装置の製法 |
JPH05275681A (ja) * | 1992-03-30 | 1993-10-22 | Rohm Co Ltd | 半導体装置 |
JPH08213453A (ja) * | 1995-02-01 | 1996-08-20 | Ricoh Co Ltd | 半導体装置とその製造方法 |
KR100333797B1 (ko) * | 1998-01-22 | 2002-04-26 | 다니구찌 이찌로오, 기타오카 다카시 | 절연 게이트형 바이폴라 반도체 장치 |
JP2003152183A (ja) * | 2001-11-09 | 2003-05-23 | Mitsubishi Electric Corp | 半導体装置 |
JP4166102B2 (ja) * | 2003-02-26 | 2008-10-15 | トヨタ自動車株式会社 | 高耐圧電界効果型半導体装置 |
JP2006339444A (ja) * | 2005-06-02 | 2006-12-14 | Fujitsu Ltd | 半導体装置及びその半導体装置の製造方法 |
JP2007242873A (ja) * | 2006-03-08 | 2007-09-20 | Toyota Industries Corp | 半導体装置 |
JP5040240B2 (ja) * | 2006-09-29 | 2012-10-03 | 三菱電機株式会社 | 絶縁ゲート型半導体装置 |
JP2008227251A (ja) * | 2007-03-14 | 2008-09-25 | Mitsubishi Electric Corp | 絶縁ゲート型トランジスタ |
JP2009170532A (ja) * | 2008-01-11 | 2009-07-30 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置およびその製造方法 |
JP2009260031A (ja) * | 2008-04-16 | 2009-11-05 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置 |
-
2010
- 2010-11-26 JP JP2010263300A patent/JP5566272B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012114321A (ja) | 2012-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5566272B2 (ja) | 半導体装置 | |
CN109964317B (zh) | 半导体装置 | |
JP5040240B2 (ja) | 絶縁ゲート型半導体装置 | |
JP6226786B2 (ja) | 半導体装置およびその製造方法 | |
JP7230969B2 (ja) | 半導体装置 | |
KR20150140270A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP4928754B2 (ja) | 電力用半導体装置 | |
JP2012227335A (ja) | 半導体装置 | |
JP6356803B2 (ja) | 絶縁ゲートバイポーラトランジスタ | |
JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
JP2008047772A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US20210091216A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2023139265A (ja) | 半導体装置 | |
JP7414047B2 (ja) | 半導体装置 | |
JP2009043782A (ja) | 半導体装置及びその製造方法 | |
US11264475B2 (en) | Semiconductor device having a gate electrode formed in a trench structure | |
JP6588774B2 (ja) | 半導体装置 | |
JP2011199061A (ja) | 半導体装置およびその製造方法 | |
US10177248B2 (en) | Semiconductor device | |
WO2015107614A1 (ja) | 電力用半導体装置 | |
JP7488778B2 (ja) | 半導体装置 | |
JP7486399B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP6177300B2 (ja) | 半導体装置 | |
US20150364585A1 (en) | Power semiconductor device | |
CN113823672A (zh) | 半导体装置及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140617 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5566272 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |