JP2007242873A - 半導体装置 - Google Patents

Abstract

【課題】絶縁ゲート型トランジスタの耐量を高める。
【解決手段】ｎ- 型半導体基板１の上面には、ｐ- 型チャネル領域２が形成されている。ｐ- 型チャネル領域２の表面領域には、ｎ⁺ 型ソース領域３およびｐ⁺ 型チャネルコンタクト領域４が形成されている。ｐ⁺ 型チャネルコンタクト領域４の上面に接触して金属電極３１が形成されている。ｎ⁺ 型ソース領域３は、抵抗体３２を介して金属電極３１に接続されている。抵抗体３２と金属電極３１との間には、絶縁膜３３が設けられている。抵抗体３２は、絶縁膜３３に形成されている接触孔３４を介して金属電極３１に接触する。抵抗体３２は、ｐ⁺ 型チャネルコンタクト領域４の上面領域には形成されていない。
【選択図】図１

Description

本発明は、半導体装置に係わり、特に、絶縁ゲート型のトランジスタに係わる。

図３は、一般的な縦型トランジスタの一部断面を示す図である。また、図４（a）は、抵抗体（バラスト抵抗）付きの縦型トランジスタの例で、その一部断面を示す図である。ここでは、縦方向に伸びる溝（トレンチ）を形成し、そのトレンチ内にゲート電極を形成したトレンチゲート型ＭＯＳトランジスタを取り上げて説明する。

図３および図４（ａ）において、ｎ- 型半導体基板１の上面には、ｐ- 型チャネル領域２が形成されている。ｐ- 型チャネル領域２の表面領域には、ｎ⁺ 型ソース（エミッタ）領域３およびｐ⁺ 型チャネルコンタクト領域４が形成されている。さらに、ｎ⁺ 型ソース領域３およびその下側領域に形成されているｐ- 型チャネル領域２を貫通してｎ- 型半導体基板１に達するようにトレンチ５が形成されている。トレンチ５の中には、絶縁膜６で覆われたゲート７が設けられている。

ｎ⁺ 型ソース領域３は、抵抗体（バラスト抵抗）１１を介して金属電極１２に接続されている。ｐ⁺ 型チャネルコンタクト領域４は、直接的に金属電極１２に接触している。ただし、ｐ⁺ 型チャネルコンタクト領域４の一部領域は、抵抗体１１を介して金属電極１２に接続している。なお、抵抗体１１は、例えば、ｎ型不純物を多量に含有するポリシリコンにより実現される。そして、ｎ- 型半導体基板１の反対側の表面には、ｎ⁺ 型領域１３およびドレイン（コレクタ）電極１４が形成されている。なお、図３に示すトランジスタにおいては、抵抗体１１は形成されていない。

上記構成の半導体装置において、ゲート７に所定の電位を与えると、トレンチ５の周辺のｐ- 型チャネル領域２の導電型が「ｐ」から「ｎ」に変化し、ｎ⁺ 型ソース領域３とドレイン領域としてのｎ- 型半導体基板１とを接続するｎチャネルが形成される。これにより、トランジスタはオン状態となる。

抵抗体１１は、ｎ- 型半導体基板１、p- 型チャネル領域２、n⁺ 型ソース領域３から構成される寄生ｎｐｎバイポーラトランジスタの動作を抑制し、本体トランジスタのアバランシェ耐量及び／又は破壊耐量を高めるために設けられている。しかし、図４（ａ）に示す構造では、抵抗体１１と金属電極１２との間のオーミック接合を可能とするために抵抗体１１の不純物濃度を高めると、ｎ⁺ 型ソース領域３と金属電極１２との間の抵抗値を十分に大きくすることは出来ない。

図４（ｂ）は、上記問題を解決する構造を持った縦型トランジスタの一部断面を示す図である。この構成においては、抵抗体２１と金属電極１２との間に絶縁膜２２が形成されており、ｎ⁺ 型ソース領域３から抵抗体２１を介して金属電極１２へ至る経路が引き伸ばされている。したがって、ｎ⁺ 型ソース領域３と金属電極１２との間の抵抗値を十分に確保することができ、寄生バイポーラトランジスタの動作が抑制され、アバランシェ耐量及び／又は破壊耐量を高めることができる。なお、この構成は、例えば、特許文献１に記載されている。
特開昭６１−８０８５８号公報（図１など）

図４（ｂ）に示す構造においては、抵抗体２１は、ｎ⁺ 型ソース領域３の上面だけでなく、ｐ⁺ 型チャネルコンタクト領域４の上面にまで形成されている。ここで、この抵抗体２１は、この例では、ｎ型の不純物を多量に含有している。このため、ｐ⁺ 型チャネルコンタクト領域４に抵抗体２１が接触していると、熱処理工程において、抵抗体２１に含有されているｎ型不純物がｐ⁺ 型チャネルコンタクト領域４に拡散してしまう。そうすると、ｐ⁺ 型チャネルコンタクト領域４のｐ型不純物濃度が実質的に低下することとなり、ｐ⁺ 型チャネルコンタクト領域４を設けることでトランジスタの耐量を高めていた効果が薄れてしまう。

このように、従来技術においても絶縁ゲート型トランジスタの耐量（アバランシェ耐量および／または破壊耐量）を高めるための構造が導入されているが、さらに改良の余地がある。

本発明の課題は、絶縁ゲート型トランジスタの耐量を高めることである。

本発明の半導体装置は、第１の導電型の半導体基板の上面に第２の導電型のチャネル領域が形成され、そのチャネル領域の表面領域に第１の導電型のソース領域および第２の導電型のチャネルコンタクト領域が形成された半導体装置であって、前記ソース領域およびその下側領域に形成されている前記チャネル領域を貫通して前記半導体基板に達するトレンチ内に設けられる絶縁ゲートと、前記ソース領域に接触することなく前記チャネルコンタクト領域に接触して形成される金属電極と、前記チャネルコンタクト領域に接触することなく前記ソース領域に接触して形成される抵抗体と、前記抵抗体と前記金属電極との間に設けられる絶縁膜、を有する。そして、前記抵抗体は、前記絶縁膜に形成されている接触孔を介して前記金属電極に接触する。

ソース領域は、抵抗体を介して金属電極に接続するが、この抵抗体は、絶縁膜に形成される接触孔を介して金属電極と接触する。このため、接触孔を形成する位置あるいは接触孔自体の大きさを変えることで、ソース領域と金属電極との間の抵抗値を調整できる。そして、この間の抵抗値を適切に調整すれば、半導体基板領域、チャネル領域、ソース領域から構成される寄生バイポーラトランジスタの動作を抑制できる。また、チャネルコンタクト領域に抵抗体は接触していないので、その抵抗体が含有している不純物がチャネルコンタクト領域に拡散することはなく、チャネルコンタクト領域の抵抗値が上がることはない。したがって、チャネル領域に電流を流すことで、寄生バイポーラトランジスタの動作を抑制するという作用に影響は無く、トランジスタの耐量（アバランシェ耐量および／または破壊耐量）を高めることができる。

本発明の他の態様の半導体装置は、第１の導電型の半導体基板の上面に第２の導電型のチャネル領域が形成され、そのチャネル領域の表面領域に第１の導電型のソース領域および第２の導電型のチャネルコンタクト領域が形成された半導体装置であって、前記ソース領域の上面領域から前記チャネル領域の上面領域を通過して前記半導体基板の上面領域に至るように形成されている絶縁ゲートと、前記ソース領域に接触することなく前記チャネルコンタクト領域に接触して形成される金属電極と、前記チャネル領域及び前記チャネルコンタクト領域に接触することなく前記ソース領域に接触して形成される抵抗体と、前記抵抗体と前記金属電極との間に設けられる絶縁膜、を有する。そして、前記抵抗体は、前記絶縁膜に形成されている接触孔を介して前記金属電極に接触する。

プレーナ型の半導体装置においても、先に記載したトレンチゲート型の半導体装置と同様の作用により同様の効果が得られる。
前記抵抗体は、例えば、第１の導電型の不純物を含有するポリシリコンで形成し、前記金属電極とオーミック接合するようにしてもよい。この構成によれば、抵抗を形成するうえで最も一般的なポリシリコンで前記抵抗体が実現される。このとき、抵抗体が含有している第１の導電型の不純物が第２導電型のチャネルコンタクト領域に拡散することはない。なお、オーミック接合とは、半導体バルクの抵抗による直列抵抗と比べて無視できる程度に小さい接触抵抗を有する金属・半導体接触であって、オームの法則に従うものをいう。

本発明によれば、絶縁ゲート型トランジスタのチャネルコンタクト領域の抵抗値の上昇を回避しつつ、寄生バイポーラトランジスタの動作が抑制されるので、その耐量を高めることが出来る。

図１は、本発明の実施形態の半導体装置の一部断面を示す図である。以下に示す実施形態としては、図４（ａ）または図４（ｂ）と同様に、トレンチゲート型ＭＯＳトランジスタを取り上げる。

ｎ- 型半導体基板１の上面には、ｐ- 型チャネル領域２が形成されている。ｐ- 型チャネル領域２の表面領域には、ｎ⁺ 型ソース（エミッタ）領域３およびｐ⁺ 型チャネルコンタクト領域４が形成されている。ｐ⁺ 型チャネルコンタクト領域４は、この実施例では、ｎ⁺ 型ソース領域３を取り囲むように隣接して形成されている。そして、ｎ⁺ 型ソース領域３およびその下側領域に形成されているｐ- 型チャネル領域２を貫通してｎ- 型半導体基板１に達するようにトレンチ５が形成されている。トレンチ５の中には、絶縁膜６で覆われたゲート７が設けられている。なお、ゲート７は、不図示のゲート電極に接続されている。

ｐ⁺ 型チャネルコンタクト領域４の上面に接触して金属電極３１が形成されている。金属電極３１は、例えば、アルミニウムまたはアルミニウムを含む合金等で形成され、ＭＯＳトランジスタのソース電極として使用される。また、ｎ⁺ 型ソース領域３の上面には、金属電極３１は接触しておらず、抵抗体（バラスト抵抗）３２が形成されている。すなわち、ｎ⁺ 型ソース領域３は、抵抗体３２を介して金属電極３１に接続される。ここで、抵抗体３２は、例えば、ｎ型不純物を含有するポリシリコンにより実現される。

抵抗体３２と金属電極３１との間には、絶縁膜３３が設けられている。ただし、絶縁膜３３には接触孔３４が形成されており、抵抗体３２は、その接触孔３４を介して金属電極３１と接触する。この構造により、ｎ⁺ 型ソース領域３と金属電極３１との間の電流経路は、ｎ- 型半導体基板１に平行な平面方向に伸びる経路を含むことになる。そして、ｎ⁺ 型ソース領域３と金属電極３１との間の電流経路の抵抗値は、抵抗体３２および絶縁膜３３の形状を変えることで調整可能である。すなわち、接触孔３４の断面積、抵抗体３２の厚さ、ｎ⁺ 型ソース領域３から金属電極３１へ至る経路の抵抗体３２の長さを調整することにより、ｎ⁺ 型ソース領域３と金属電極３１との間の電流経路の抵抗値を所望の値に設定することができる。従って、金属電極３１での電圧降下を大きくすることができ、ソース領域の電位を上昇させることができるので、n- 型半導体基板１、p- 型チャネル領域２、n⁺ 型ソース領域３から構成される寄生ｎｐｎバイポーラトランジスタのエミッタ・ベース間の電位差（即ち、n⁺ 型ソース領域３、p- 型チャネル領域２の電位差）を小さくでき、その寄生ｎｐｎバイポーラトランジスタの動作が抑制される。この結果、ＭＯＳトランジスタの耐量を向上させることができる。

ｎ- 型半導体基板１の反対側の表面（底面）には、ｎ⁺ 型領域１３およびドレイン（コレクタ）電極１４が形成される。これにより、縦型ＭＯＳトランジスタが構成される。
上記構成の半導体装置の動作は、基本的に、従来のトランジスタと同じである。すなわち、ゲート７に所定の電位を与えると、そのトレンチ５の周辺のｐ- 型チャネル領域２の導電型が「ｐ」から「ｎ」に変化し、ｎ⁺ 型ソース領域３とｎ- 型半導体基板１とを接続するｎチャネルが形成される。これにより、ドレイン／ソース間が導通し、ＭＯＳトランジスタはオン状態となる。

図１に示す実施形態のＭＯＳトランジスタにおいては、図４（ｂ）に示した従来の構造と異なり、抵抗体３２は、ｐ⁺ 型チャネルコンタクト領域４の上面領域には形成されていない。このため、抵抗体３２が形成された後に熱処理を行ったとしても、その抵抗体３２に含有されているｎ型不純物がｐ⁺ 型チャネルコンタクト領域４に拡散することはなく、ｐ⁺ 型チャネルコンタクト領域４のｐ型不純物濃度が実質的に低下することとはない。すなわち、抵抗体を形成してもｐ⁺ 型チャネルコンタクト領域４の抵抗値が上昇することはなく、本来のチャネルコンタクトの役割を低減させずに、抵抗体の効果により更にＭＯＳトランジスタの耐量（アバランシェ耐量および／または破壊耐量）を向上させることができる。

図２は、本発明の他の実施形態の半導体装置の一部断面を示す図である。図２に示す半導体装置は、いわゆるプレーナ型ＭＯＳトランジスタである。
図２において、ゲート７は、絶縁膜６を介して、ｎ⁺ 型ソース領域３の上面領域からｐ- 型チャネル領域２の上面領域を通過してｎ- 型半導体基板１の上面領域に至るように形成されている。また、金属電極３１は、ｎ⁺ 型ソース領域３に直接的に接触することなく、ｐ⁺ 型チャネルコンタクト領域４に接触するように形成されている。さらに、抵抗体３２は、ｐ⁺ 型チャネルコンタクト領域４の上面領域に形成されることなく、ｎ⁺ 型ソース領域３に接触するように形成されている。なお、抵抗体３２が絶縁膜３３の接触孔３４を介して金属電極３１と接触する構造は、図１を参照しながら説明したものと同じである。そして、プレーナ型ＭＯＳトランジスタにおいても、トレンチゲート型ＭＯＳトランジスタと同様に、耐量を高める効果が得られる。

なお、本発明は、上述したＭＯＳトランジスタに限定されるものではなく、ＩＧＢＴなどの絶縁ゲート型の半導体装置に広く適用可能である。

本発明の実施形態の半導体装置の一部断面を示す図である。 本発明の他の実施形態の半導体装置の一部断面を示す図である。 一般的な縦型トランジスタの一部断面を示す図である。 （ａ）及び（ｂ）は、従来の抵抗付き縦型トランジスタの例で、その一部断面を示す図である。

符号の説明

１ ｎ- 型半導体基板
２ ｐ- 型チャネル領域
３ ｎ⁺ 型ソース領域
４ ｐ⁺ 型チャネルコンタクト領域
５ トレンチ
６ 絶縁膜
７ ゲート
３１ 金属電極
３２ 抵抗体
３３ 絶縁膜
３４ 接触孔

Claims (3)

1. 第１の導電型の半導体基板の上面に第２の導電型のチャネル領域が形成され、そのチャネル領域の表面領域に第１の導電型のソース領域および第２の導電型のチャネルコンタクト領域が形成された半導体装置であって、
   前記ソース領域およびその下側領域に形成されている前記チャネル領域を貫通して前記半導体基板に達するトレンチ内に設けられる絶縁ゲートと、
   前記ソース領域に接触することなく前記チャネルコンタクト領域に接触して形成される金属電極と、
   前記チャネルコンタクト領域に接触することなく前記ソース領域に接触して形成される抵抗体と、
   前記抵抗体と前記金属電極との間に設けられる絶縁膜、を有し、
   前記抵抗体は、前記絶縁膜に形成されている接触孔を介して前記金属電極に接触することを特徴とする半導体装置。
2. 第１の導電型の半導体基板の上面に第２の導電型のチャネル領域が形成され、そのチャネル領域の表面領域に第１の導電型のソース領域および第２の導電型のチャネルコンタクト領域が形成された半導体装置であって、
   前記ソース領域の上面領域から前記チャネル領域の上面領域を通過して前記半導体基板の上面領域に至るように形成されている絶縁ゲートと、
   前記ソース領域に接触することなく前記チャネルコンタクト領域に接触して形成される金属電極と、
   前記チャネル領域及び前記チャネルコンタクト領域に接触することなく前記ソース領域に接触して形成される抵抗体と、
   前記抵抗体と前記金属電極との間に設けられる絶縁膜、を有し、
   前記抵抗体は、前記絶縁膜に形成されている接触孔を介して前記金属電極に接触することを特徴とする半導体装置。
3. 前記抵抗体は、第１の導電型の不純物を含有するポリシリコンで形成されており、前記金属電極とオーミック接合している
   ことを特徴とする請求項１または２に記載の半導体装置。