JP2007242873A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007242873A JP2007242873A JP2006062912A JP2006062912A JP2007242873A JP 2007242873 A JP2007242873 A JP 2007242873A JP 2006062912 A JP2006062912 A JP 2006062912A JP 2006062912 A JP2006062912 A JP 2006062912A JP 2007242873 A JP2007242873 A JP 2007242873A
- Authority
- JP
- Japan
- Prior art keywords
- region
- resistor
- contact
- type
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】絶縁ゲート型トランジスタの耐量を高める。
【解決手段】n- 型半導体基板1の上面には、p- 型チャネル領域2が形成されている。p- 型チャネル領域2の表面領域には、n+ 型ソース領域3およびp+ 型チャネルコンタクト領域4が形成されている。p+ 型チャネルコンタクト領域4の上面に接触して金属電極31が形成されている。n+ 型ソース領域3は、抵抗体32を介して金属電極31に接続されている。抵抗体32と金属電極31との間には、絶縁膜33が設けられている。抵抗体32は、絶縁膜33に形成されている接触孔34を介して金属電極31に接触する。抵抗体32は、p+ 型チャネルコンタクト領域4の上面領域には形成されていない。
【選択図】図1
【解決手段】n- 型半導体基板1の上面には、p- 型チャネル領域2が形成されている。p- 型チャネル領域2の表面領域には、n+ 型ソース領域3およびp+ 型チャネルコンタクト領域4が形成されている。p+ 型チャネルコンタクト領域4の上面に接触して金属電極31が形成されている。n+ 型ソース領域3は、抵抗体32を介して金属電極31に接続されている。抵抗体32と金属電極31との間には、絶縁膜33が設けられている。抵抗体32は、絶縁膜33に形成されている接触孔34を介して金属電極31に接触する。抵抗体32は、p+ 型チャネルコンタクト領域4の上面領域には形成されていない。
【選択図】図1
Description
本発明は、半導体装置に係わり、特に、絶縁ゲート型のトランジスタに係わる。
図3は、一般的な縦型トランジスタの一部断面を示す図である。また、図4(a)は、抵抗体(バラスト抵抗)付きの縦型トランジスタの例で、その一部断面を示す図である。ここでは、縦方向に伸びる溝(トレンチ)を形成し、そのトレンチ内にゲート電極を形成したトレンチゲート型MOSトランジスタを取り上げて説明する。
図3および図4(a)において、n- 型半導体基板1の上面には、p- 型チャネル領域2が形成されている。p- 型チャネル領域2の表面領域には、n+ 型ソース(エミッタ)領域3およびp+ 型チャネルコンタクト領域4が形成されている。さらに、n+ 型ソース領域3およびその下側領域に形成されているp- 型チャネル領域2を貫通してn- 型半導体基板1に達するようにトレンチ5が形成されている。トレンチ5の中には、絶縁膜6で覆われたゲート7が設けられている。
n+ 型ソース領域3は、抵抗体(バラスト抵抗)11を介して金属電極12に接続されている。p+ 型チャネルコンタクト領域4は、直接的に金属電極12に接触している。ただし、p+ 型チャネルコンタクト領域4の一部領域は、抵抗体11を介して金属電極12に接続している。なお、抵抗体11は、例えば、n型不純物を多量に含有するポリシリコンにより実現される。そして、n- 型半導体基板1の反対側の表面には、n+ 型領域13およびドレイン(コレクタ)電極14が形成されている。なお、図3に示すトランジスタにおいては、抵抗体11は形成されていない。
上記構成の半導体装置において、ゲート7に所定の電位を与えると、トレンチ5の周辺のp- 型チャネル領域2の導電型が「p」から「n」に変化し、n+ 型ソース領域3とドレイン領域としてのn- 型半導体基板1とを接続するnチャネルが形成される。これにより、トランジスタはオン状態となる。
抵抗体11は、n- 型半導体基板1、p- 型チャネル領域2、n+ 型ソース領域3から構成される寄生npnバイポーラトランジスタの動作を抑制し、本体トランジスタのアバランシェ耐量及び/又は破壊耐量を高めるために設けられている。しかし、図4(a)に示す構造では、抵抗体11と金属電極12との間のオーミック接合を可能とするために抵抗体11の不純物濃度を高めると、n+ 型ソース領域3と金属電極12との間の抵抗値を十分に大きくすることは出来ない。
図4(b)は、上記問題を解決する構造を持った縦型トランジスタの一部断面を示す図である。この構成においては、抵抗体21と金属電極12との間に絶縁膜22が形成されており、n+ 型ソース領域3から抵抗体21を介して金属電極12へ至る経路が引き伸ばされている。したがって、n+ 型ソース領域3と金属電極12との間の抵抗値を十分に確保することができ、寄生バイポーラトランジスタの動作が抑制され、アバランシェ耐量及び/又は破壊耐量を高めることができる。なお、この構成は、例えば、特許文献1に記載されている。
特開昭61−80858号公報(図1など)
図4(b)に示す構造においては、抵抗体21は、n+ 型ソース領域3の上面だけでなく、p+ 型チャネルコンタクト領域4の上面にまで形成されている。ここで、この抵抗体21は、この例では、n型の不純物を多量に含有している。このため、p+ 型チャネルコンタクト領域4に抵抗体21が接触していると、熱処理工程において、抵抗体21に含有されているn型不純物がp+ 型チャネルコンタクト領域4に拡散してしまう。そうすると、p+ 型チャネルコンタクト領域4のp型不純物濃度が実質的に低下することとなり、p+ 型チャネルコンタクト領域4を設けることでトランジスタの耐量を高めていた効果が薄れてしまう。
このように、従来技術においても絶縁ゲート型トランジスタの耐量(アバランシェ耐量および/または破壊耐量)を高めるための構造が導入されているが、さらに改良の余地がある。
本発明の課題は、絶縁ゲート型トランジスタの耐量を高めることである。
本発明の半導体装置は、第1の導電型の半導体基板の上面に第2の導電型のチャネル領域が形成され、そのチャネル領域の表面領域に第1の導電型のソース領域および第2の導電型のチャネルコンタクト領域が形成された半導体装置であって、前記ソース領域およびその下側領域に形成されている前記チャネル領域を貫通して前記半導体基板に達するトレンチ内に設けられる絶縁ゲートと、前記ソース領域に接触することなく前記チャネルコンタクト領域に接触して形成される金属電極と、前記チャネルコンタクト領域に接触することなく前記ソース領域に接触して形成される抵抗体と、前記抵抗体と前記金属電極との間に設けられる絶縁膜、を有する。そして、前記抵抗体は、前記絶縁膜に形成されている接触孔を介して前記金属電極に接触する。
ソース領域は、抵抗体を介して金属電極に接続するが、この抵抗体は、絶縁膜に形成される接触孔を介して金属電極と接触する。このため、接触孔を形成する位置あるいは接触孔自体の大きさを変えることで、ソース領域と金属電極との間の抵抗値を調整できる。そして、この間の抵抗値を適切に調整すれば、半導体基板領域、チャネル領域、ソース領域から構成される寄生バイポーラトランジスタの動作を抑制できる。また、チャネルコンタクト領域に抵抗体は接触していないので、その抵抗体が含有している不純物がチャネルコンタクト領域に拡散することはなく、チャネルコンタクト領域の抵抗値が上がることはない。したがって、チャネル領域に電流を流すことで、寄生バイポーラトランジスタの動作を抑制するという作用に影響は無く、トランジスタの耐量(アバランシェ耐量および/または破壊耐量)を高めることができる。
本発明の他の態様の半導体装置は、第1の導電型の半導体基板の上面に第2の導電型のチャネル領域が形成され、そのチャネル領域の表面領域に第1の導電型のソース領域および第2の導電型のチャネルコンタクト領域が形成された半導体装置であって、前記ソース領域の上面領域から前記チャネル領域の上面領域を通過して前記半導体基板の上面領域に至るように形成されている絶縁ゲートと、前記ソース領域に接触することなく前記チャネルコンタクト領域に接触して形成される金属電極と、前記チャネル領域及び前記チャネルコンタクト領域に接触することなく前記ソース領域に接触して形成される抵抗体と、前記抵抗体と前記金属電極との間に設けられる絶縁膜、を有する。そして、前記抵抗体は、前記絶縁膜に形成されている接触孔を介して前記金属電極に接触する。
プレーナ型の半導体装置においても、先に記載したトレンチゲート型の半導体装置と同様の作用により同様の効果が得られる。
前記抵抗体は、例えば、第1の導電型の不純物を含有するポリシリコンで形成し、前記金属電極とオーミック接合するようにしてもよい。この構成によれば、抵抗を形成するうえで最も一般的なポリシリコンで前記抵抗体が実現される。このとき、抵抗体が含有している第1の導電型の不純物が第2導電型のチャネルコンタクト領域に拡散することはない。なお、オーミック接合とは、半導体バルクの抵抗による直列抵抗と比べて無視できる程度に小さい接触抵抗を有する金属・半導体接触であって、オームの法則に従うものをいう。
前記抵抗体は、例えば、第1の導電型の不純物を含有するポリシリコンで形成し、前記金属電極とオーミック接合するようにしてもよい。この構成によれば、抵抗を形成するうえで最も一般的なポリシリコンで前記抵抗体が実現される。このとき、抵抗体が含有している第1の導電型の不純物が第2導電型のチャネルコンタクト領域に拡散することはない。なお、オーミック接合とは、半導体バルクの抵抗による直列抵抗と比べて無視できる程度に小さい接触抵抗を有する金属・半導体接触であって、オームの法則に従うものをいう。
本発明によれば、絶縁ゲート型トランジスタのチャネルコンタクト領域の抵抗値の上昇を回避しつつ、寄生バイポーラトランジスタの動作が抑制されるので、その耐量を高めることが出来る。
図1は、本発明の実施形態の半導体装置の一部断面を示す図である。以下に示す実施形態としては、図4(a)または図4(b)と同様に、トレンチゲート型MOSトランジスタを取り上げる。
n- 型半導体基板1の上面には、p- 型チャネル領域2が形成されている。p- 型チャネル領域2の表面領域には、n+ 型ソース(エミッタ)領域3およびp+ 型チャネルコンタクト領域4が形成されている。p+ 型チャネルコンタクト領域4は、この実施例では、n+ 型ソース領域3を取り囲むように隣接して形成されている。そして、n+ 型ソース領域3およびその下側領域に形成されているp- 型チャネル領域2を貫通してn- 型半導体基板1に達するようにトレンチ5が形成されている。トレンチ5の中には、絶縁膜6で覆われたゲート7が設けられている。なお、ゲート7は、不図示のゲート電極に接続されている。
p+ 型チャネルコンタクト領域4の上面に接触して金属電極31が形成されている。金属電極31は、例えば、アルミニウムまたはアルミニウムを含む合金等で形成され、MOSトランジスタのソース電極として使用される。また、n+ 型ソース領域3の上面には、金属電極31は接触しておらず、抵抗体(バラスト抵抗)32が形成されている。すなわち、n+ 型ソース領域3は、抵抗体32を介して金属電極31に接続される。ここで、抵抗体32は、例えば、n型不純物を含有するポリシリコンにより実現される。
抵抗体32と金属電極31との間には、絶縁膜33が設けられている。ただし、絶縁膜33には接触孔34が形成されており、抵抗体32は、その接触孔34を介して金属電極31と接触する。この構造により、n+ 型ソース領域3と金属電極31との間の電流経路は、n- 型半導体基板1に平行な平面方向に伸びる経路を含むことになる。そして、n+ 型ソース領域3と金属電極31との間の電流経路の抵抗値は、抵抗体32および絶縁膜33の形状を変えることで調整可能である。すなわち、接触孔34の断面積、抵抗体32の厚さ、n+ 型ソース領域3から金属電極31へ至る経路の抵抗体32の長さを調整することにより、n+ 型ソース領域3と金属電極31との間の電流経路の抵抗値を所望の値に設定することができる。従って、金属電極31での電圧降下を大きくすることができ、ソース領域の電位を上昇させることができるので、n- 型半導体基板1、p- 型チャネル領域2、n+ 型ソース領域3から構成される寄生npnバイポーラトランジスタのエミッタ・ベース間の電位差(即ち、n+ 型ソース領域3、p- 型チャネル領域2の電位差)を小さくでき、その寄生npnバイポーラトランジスタの動作が抑制される。この結果、MOSトランジスタの耐量を向上させることができる。
n- 型半導体基板1の反対側の表面(底面)には、n+ 型領域13およびドレイン(コレクタ)電極14が形成される。これにより、縦型MOSトランジスタが構成される。
上記構成の半導体装置の動作は、基本的に、従来のトランジスタと同じである。すなわち、ゲート7に所定の電位を与えると、そのトレンチ5の周辺のp- 型チャネル領域2の導電型が「p」から「n」に変化し、n+ 型ソース領域3とn- 型半導体基板1とを接続するnチャネルが形成される。これにより、ドレイン/ソース間が導通し、MOSトランジスタはオン状態となる。
上記構成の半導体装置の動作は、基本的に、従来のトランジスタと同じである。すなわち、ゲート7に所定の電位を与えると、そのトレンチ5の周辺のp- 型チャネル領域2の導電型が「p」から「n」に変化し、n+ 型ソース領域3とn- 型半導体基板1とを接続するnチャネルが形成される。これにより、ドレイン/ソース間が導通し、MOSトランジスタはオン状態となる。
図1に示す実施形態のMOSトランジスタにおいては、図4(b)に示した従来の構造と異なり、抵抗体32は、p+ 型チャネルコンタクト領域4の上面領域には形成されていない。このため、抵抗体32が形成された後に熱処理を行ったとしても、その抵抗体32に含有されているn型不純物がp+ 型チャネルコンタクト領域4に拡散することはなく、p+ 型チャネルコンタクト領域4のp型不純物濃度が実質的に低下することとはない。すなわち、抵抗体を形成してもp+ 型チャネルコンタクト領域4の抵抗値が上昇することはなく、本来のチャネルコンタクトの役割を低減させずに、抵抗体の効果により更にMOSトランジスタの耐量(アバランシェ耐量および/または破壊耐量)を向上させることができる。
図2は、本発明の他の実施形態の半導体装置の一部断面を示す図である。図2に示す半導体装置は、いわゆるプレーナ型MOSトランジスタである。
図2において、ゲート7は、絶縁膜6を介して、n+ 型ソース領域3の上面領域からp- 型チャネル領域2の上面領域を通過してn- 型半導体基板1の上面領域に至るように形成されている。また、金属電極31は、n+ 型ソース領域3に直接的に接触することなく、p+ 型チャネルコンタクト領域4に接触するように形成されている。さらに、抵抗体32は、p+ 型チャネルコンタクト領域4の上面領域に形成されることなく、n+ 型ソース領域3に接触するように形成されている。なお、抵抗体32が絶縁膜33の接触孔34を介して金属電極31と接触する構造は、図1を参照しながら説明したものと同じである。そして、プレーナ型MOSトランジスタにおいても、トレンチゲート型MOSトランジスタと同様に、耐量を高める効果が得られる。
図2において、ゲート7は、絶縁膜6を介して、n+ 型ソース領域3の上面領域からp- 型チャネル領域2の上面領域を通過してn- 型半導体基板1の上面領域に至るように形成されている。また、金属電極31は、n+ 型ソース領域3に直接的に接触することなく、p+ 型チャネルコンタクト領域4に接触するように形成されている。さらに、抵抗体32は、p+ 型チャネルコンタクト領域4の上面領域に形成されることなく、n+ 型ソース領域3に接触するように形成されている。なお、抵抗体32が絶縁膜33の接触孔34を介して金属電極31と接触する構造は、図1を参照しながら説明したものと同じである。そして、プレーナ型MOSトランジスタにおいても、トレンチゲート型MOSトランジスタと同様に、耐量を高める効果が得られる。
なお、本発明は、上述したMOSトランジスタに限定されるものではなく、IGBTなどの絶縁ゲート型の半導体装置に広く適用可能である。
1 n- 型半導体基板
2 p- 型チャネル領域
3 n+ 型ソース領域
4 p+ 型チャネルコンタクト領域
5 トレンチ
6 絶縁膜
7 ゲート
31 金属電極
32 抵抗体
33 絶縁膜
34 接触孔
2 p- 型チャネル領域
3 n+ 型ソース領域
4 p+ 型チャネルコンタクト領域
5 トレンチ
6 絶縁膜
7 ゲート
31 金属電極
32 抵抗体
33 絶縁膜
34 接触孔
Claims (3)
- 第1の導電型の半導体基板の上面に第2の導電型のチャネル領域が形成され、そのチャネル領域の表面領域に第1の導電型のソース領域および第2の導電型のチャネルコンタクト領域が形成された半導体装置であって、
前記ソース領域およびその下側領域に形成されている前記チャネル領域を貫通して前記半導体基板に達するトレンチ内に設けられる絶縁ゲートと、
前記ソース領域に接触することなく前記チャネルコンタクト領域に接触して形成される金属電極と、
前記チャネルコンタクト領域に接触することなく前記ソース領域に接触して形成される抵抗体と、
前記抵抗体と前記金属電極との間に設けられる絶縁膜、を有し、
前記抵抗体は、前記絶縁膜に形成されている接触孔を介して前記金属電極に接触することを特徴とする半導体装置。 - 第1の導電型の半導体基板の上面に第2の導電型のチャネル領域が形成され、そのチャネル領域の表面領域に第1の導電型のソース領域および第2の導電型のチャネルコンタクト領域が形成された半導体装置であって、
前記ソース領域の上面領域から前記チャネル領域の上面領域を通過して前記半導体基板の上面領域に至るように形成されている絶縁ゲートと、
前記ソース領域に接触することなく前記チャネルコンタクト領域に接触して形成される金属電極と、
前記チャネル領域及び前記チャネルコンタクト領域に接触することなく前記ソース領域に接触して形成される抵抗体と、
前記抵抗体と前記金属電極との間に設けられる絶縁膜、を有し、
前記抵抗体は、前記絶縁膜に形成されている接触孔を介して前記金属電極に接触することを特徴とする半導体装置。 - 前記抵抗体は、第1の導電型の不純物を含有するポリシリコンで形成されており、前記金属電極とオーミック接合している
ことを特徴とする請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006062912A JP2007242873A (ja) | 2006-03-08 | 2006-03-08 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006062912A JP2007242873A (ja) | 2006-03-08 | 2006-03-08 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007242873A true JP2007242873A (ja) | 2007-09-20 |
Family
ID=38588124
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006062912A Withdrawn JP2007242873A (ja) | 2006-03-08 | 2006-03-08 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007242873A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012114321A (ja) * | 2010-11-26 | 2012-06-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2014175367A (ja) * | 2013-03-06 | 2014-09-22 | Toyota Motor Corp | 逆導通igbt |
-
2006
- 2006-03-08 JP JP2006062912A patent/JP2007242873A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012114321A (ja) * | 2010-11-26 | 2012-06-14 | Mitsubishi Electric Corp | 半導体装置 |
JP2014175367A (ja) * | 2013-03-06 | 2014-09-22 | Toyota Motor Corp | 逆導通igbt |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7428211B2 (ja) | 半導体装置 | |
KR100423249B1 (ko) | 횡형 반도체장치 | |
JP2007324261A (ja) | 半導体装置 | |
JP2009164460A (ja) | 半導体装置 | |
JP2007005723A (ja) | 半導体装置 | |
JP6688653B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP7127389B2 (ja) | 炭化珪素半導体装置 | |
JP2007081229A (ja) | 半導体装置 | |
JP5479245B2 (ja) | 半導体装置 | |
JP2007242873A (ja) | 半導体装置 | |
US20100084684A1 (en) | Insulated gate bipolar transistor | |
JP2005332886A (ja) | 半導体装置 | |
KR100638992B1 (ko) | 높은 브레이크다운 전압 및 향상된 온저항 특성을 갖는수평형 디모스 트랜지스터 | |
JP2005150348A (ja) | 半導体装置 | |
JP2008172112A (ja) | 半導体装置 | |
JP2006120952A (ja) | Mis型半導体装置 | |
JP2019071387A (ja) | 半導体装置 | |
JP2002353455A (ja) | 電力用半導体素子 | |
JP2009277956A (ja) | 半導体装置 | |
JP2816985B2 (ja) | 縦型mos電界効果トランジスタ | |
KR100641555B1 (ko) | 트랜치 소스 구조를 갖는 수평형 디모스 트랜지스터 | |
JP2003249644A (ja) | 横型パワーmos−fet | |
JP6099956B2 (ja) | 半導体装置 | |
JP2016149430A (ja) | 逆導通igbtを備える電子装置 | |
TW201530778A (zh) | 半導體裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090512 |