CN1284246C - 高耐电压场效应型半导体设备 - Google Patents

高耐电压场效应型半导体设备 Download PDF

Info

Publication number
CN1284246C
CN1284246C CNB2004100070231A CN200410007023A CN1284246C CN 1284246 C CN1284246 C CN 1284246C CN B2004100070231 A CNB2004100070231 A CN B2004100070231A CN 200410007023 A CN200410007023 A CN 200410007023A CN 1284246 C CN1284246 C CN 1284246C
Authority
CN
China
Prior art keywords
region
field effect
drift region
type semiconductor
withstand voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100070231A
Other languages
English (en)
Other versions
CN1525575A (zh
Inventor
西胁克彦
栉田知义
河路佐智子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN1525575A publication Critical patent/CN1525575A/zh
Application granted granted Critical
Publication of CN1284246C publication Critical patent/CN1284246C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Abstract

本发明旨在提供一种高耐电压场效应型半导体设备，其减弱在半导体衬底的电场同时不加厚漂移区的厚度，而且实现对于高电压的耐压性能，且不牺牲开启电压，开关关闭特性和小型化。场效应型半导体设备在一个表面(图2的上表面)上包括发射极区域100，104和栅极电极106等，并且在另一表面(图2的下表面)上包括集电极区域101等，其中在面对栅极电极106的P主体区域103和在P主体区域103下面的N漂移区102之间安置具有低的杂质浓度的N-场分散区域111。因此，减弱了在集电极和发射极之间的电场并且实现了高耐电压场效应型半导体设备。可以在N漂移区102和N漂移区102下面的P+集电极区域101之间安置另一个场分散区域。

Description

高耐电压场效应型半导体设备
技术领域
本发明涉及一种场效应型半导体设备，其提供有接收栅极电极的场效应的主体区域和安置在主体区域下的漂移区。更为特别的，它涉及一种高耐电压场效应型半导体设备，其可以增强对于高电压的耐压性能同时不会牺牲开启电压。
背景技术
现有技术中使用的场效应型半导体设备用于电源设备(例如，公开号为09-283754的JP专利申请等)。这种类型的场效应型半导体设备通常具有如图20所示的结构。部分E-E的截面图和图1基本相同，只是数字从“1**”变为“9**”。在下文中，应该像提到图1时那样在现有技术的描述中解释数字。图20是图1的部分A-A的截面图。这种场效应型半导体设备具有沟道型栅极电极906。大约说来，场效应型半导体设备构造为，使得在它的半导体衬底的表面侧(图20的上侧)安置发射极区域(900，904)和栅极电极906并且在相对侧(图20的下侧)安置集电极区域901。
就是说，在半导体衬底的表面侧安置了沟道型栅极电极906，P+发射极区域900，以及N+发射极区域904。通过栅极绝缘体905和夹层绝缘体907，每一栅极电极906和半导体衬底绝缘。在夹层绝缘体907上安置发射极电极909。发射极电极909和半导体衬底在接触开口908，在图1中和栅极电极906平行的区域部分处接触。因此，发射极电极909和P+发射极区域900以及N+发射极区域904接触。在这些发射极区域的下面安置P沟道区域903。P主体区域903的底部水平高度比栅极电极906的更浅。
在P沟道区域903下面形成N漂移区902。N漂移区902的大部分比栅极电极906的底部水平高度更深并且延伸到半导体衬底的几乎整个水平平面。在N漂移区902下面进一步安置P+集电极区域901。集电极电极910形成为和P+集电极区域901的底部接触。在这种场效应型半导体设备中，通过将电压施加到栅极电极906来控制在发射极电极909和集电极电极910之间的导通，在P主体区域903上引起场效应。
但是，上述的现有场效应型半导体设备具有下面的问题。就是说，在意在增强对于在发射极和集电极之间的高电压的耐压性能的情况中，必须使得N漂移区902的厚度(在图20中由“T”表示)更厚。由此，减弱了P主体区域903和N漂移区902的电场，并且可以实现对于高电压的耐压性能。但是在这个情况中，N漂移区902的寄生电阻与厚度成比例而很大。这也意味着开启电压与厚度成比例而很高。另外，在开关关闭之后，在N漂移区902中剩余的载流子的量与厚度成比例而很大。这意味着关闭时间很长。很长的关闭时间本身意味着不良操作性能和大开关损耗。因此，很可能因为热造成设备损坏。为了避免这种设备的损坏，又不得不扩大设备尺寸从而降低电流浓度。
发明内容
为了解决上述问题提供了本发明。本发明的一个目的是提供高耐电压场效应型半导体设备，其可以减弱在半导体衬底中的电场并且不用加厚漂移区，同时实现对于高电压的耐压性能且不牺牲开启电压，开关关闭特性，以及小型化。
为解决现有问题，提供的高耐电压场效应型半导体设备包括：在半导体衬底中安置的主体区域；面对主体区域的栅极电极；在半导体衬底中安置在主体区域下面的漂移区，漂移区的导电类型和主体区域相反；以及安置在主体区域和漂移区之间的场分散区域，场分散区域的导电类型和漂移区相同并且具有低的净杂质浓度。在这个应用中，“半导体衬底”通常指的是通常作为晶片供应的半导体单晶硅层，并且在通过外延生长技术或类似技术在半导体衬底上形成半导体层的情况中，它指的是整个衬底和在其上形成的层。
根据发明的高耐电压场效应型半导体设备，通过使用由将电压作用到栅极电极获得的场效应来控制在半导体衬底中的电导。在发明的高耐电压场效应型半导体设备中，在主体区域和漂移区之间安置场分散区域，其中场分散区域的导电类型和漂移区相同并且它的净杂质浓度比漂移区的要低。因此，耗尽层可能在开关关闭之后，立即从主体区域和场分散区域的PN结合点延伸向场分散区域。因此，减弱了应用到主体区域和漂移区的电场。因此，对于在主体区域和漂移区之间的高电压的耐压性能很高。从而不需要特别的加厚漂移区的厚度或增大设备尺寸。由此，不需要牺牲设备的开启电压，开关关闭特性和紧凑设计。
附图说明
图1是一平面截面图(部分E-E)，示出了根据第一实施例的场效应型半导体设备的结构；
图2是一正面截面图(部分A-A)，示出了根据第一实施例的场效应型半导体设备的结构；
图3是一正面截面图(部分B-B)，示出了根据第一实施例的场效应型半导体设备的结构；
图4是一视图，示出了相比第一实施例和现有技术，在开关关闭之后在半导体衬底中的电场分配；
图5是一视图，示出了相比现有技术，在根据第一实施例的场效应型半导体设备中的集射极电压和集射极电流的关系；
图6是一正面截面图((1)，部分A-A和部分B-B)，示出了根据第一实施例的场效应型半导体设备的制造过程；
图7是一正面截面图((2)，部分A-A和部分B-B)，示出了根据第一实施例的场效应型半导体设备的制造过程；
图8是一正面截面图((3)，部分A-A和部分B-B)，示出了根据第一实施例的场效应型半导体设备的制造过程；
图9是一正面截面图((4)，部分A-A)，示出了根据第一实施例的场效应型半导体设备的制造过程；
图10是一平面截面图(部分E-E)，示出了根据第二实施例的场效应型半导体设备的结构；
图11是一正面截面图(部分E-E)，示出了根据第二实施例的场效应型半导体设备的结构；
图12是一平面截面图(部分F-F)，示出了根据第二实施例的场效应型半导体设备的结构；
图13是一正面截面图(部分A-A)，示出了根据第三实施例的场效应型半导体设备的结构；
图14是一正面截面图(部分B-B)，示出了根据第三实施例的场效应型半导体设备的结构；
图15是一正面截面图(部分A-A)，示出了根据第四实施例的场效应型半导体设备的结构；
图16是一正面截面图(部分B-B)，示出了根据第四实施例的场效应型半导体设备的结构；
图17是一正面截面图(部分B-B)，示出了根据第四实施例的场效应型半导体设备的变型的结构；
图18是一正面截面图(部分B-B)，示出了根据第五实施例的场效应型半导体设备的结构；
图19是一正面截面图(部分B-B)，示出了根据第五实施例的场效应型半导体设备的变型的结构；
图20是一正面截面图(部分A-A)，示出了现有场效应型半导体设备的结构。
具体实施方式
将参考附图描述本发明的实施例。
【第一实施例】
图1到图3示出了根据第一实施例的高耐电压场效应型半导体设备的结构。图2示出了图1的部分A-A的截面图。图3示出了图1的部分B-B的截面图。图1示出了图2和图3中的部分E-E(在本说明书中将这个水平高度称为“表面”)的截面图。这个高耐电压场效应型半导体设备是所谓的绝缘栅双极晶体管(IGBT)并且具有沟道结构的栅极电极106。大约说来，这种高耐电压场效应型半导体设备构造为在半导体衬底的一个表面上(图2和图3中的上侧)安置N+发射极区域100，104和栅极电极106并且在衬底的另一表面上(图2和图3的下侧)安置P+集电极区域101等。
就是说，在半导体衬底的表面上安置P+发射极区域100和N+发射极区域104以及沟道结构的栅极电极106。通过栅极绝缘体105和夹层绝缘体107，每一栅极电极106和衬底绝缘。在P+发射极区域100和N+发射极区域104的下面安置P主体区域103，其通过栅极绝缘体105面对在左侧和右侧的栅极电极106。P沟道区域103的底部水平高度比栅极电极106的更浅。在P+发射极区域100，N+发射极区域104和栅极电极106之上安置发射极电极109。发射极电极109和半导体衬底在接触开口108接触。详细的说，发射极电极109和在图2(部分A-A)中的P+发射极区域100和N+发射极区域104接触，并且和在图3(部分B-B)中的N+发射极区域104接触。
在图2和图3中，在每一P主体区域103之下形成N-场分散区域111。N-场分散区域111的底部水平高度比栅极绝缘体105的更浅。在N-场分散区域111的下面形成N漂移区102。在N-场分散区域111的杂质浓度等于或小于在N漂移区102的杂质浓度的80％。N-场分散区域111的杂质浓度可能像所谓的i类型一样低，但是不应该是P型。N-场分散区域111的厚度略微大于1μm。N漂移区102的大部分比栅极绝缘体105的底部水平高度更深，并且基本上延伸到整个半导体衬底。在N漂移区102下面进一步安置P+集电极区域101。在P+集电极区域101下面进一步形成集电极110。
如图1所示，在本发明的高耐电压场效应型半导体设备中，在图1的垂直的带状图形中安置栅极电极106。将在邻近的栅极电极106之间的带形区域作为N+发射极区域104提供。接触开口108比N+发射极区域104的宽度更窄。另外，P+发射极区域100和接触开口108绝缘安置。
在本发明的高耐电压场效应型半导体设备中，通过将电压作用到栅极电极106而控制在发射极电极109和集电极电极110之间的电流。就是说，由栅极电极106的电压使在P主体区域103(在图2和图3中面对栅极电极106的各个侧壁的表面)周围的导电类型反向，借此形成电流路径。这是开启状态。当关闭栅极电压应用时，高耐电压场效应型半导体设备转入关闭状态。在开关关闭之后，耗尽层开始从在P主体区域103和N-场分散区域111之间的PN结合点延伸。和PN结合点接触的N型半导主体区域对应于杂质浓度低的N-场分散区域111。由此，耗尽层可能在开关关闭之后立即延伸。因此，可以获得下面的效应。就是说，即使在栅极电压关闭的情况下，也能保持在发射极109和集电极110之间应用电压。因为耗尽层可能在开关关闭之后立即延伸，从而减弱了在半导体衬底中的电场强度。
图4是一视图，涉及在P主体区域103，N-场分散区域111和N漂移区102的电场分配。在这个图中，示出了关于现有技术的电场分配用于比较。关于以虚线示出的现有技术，电场强度在P主体区域903和N漂移区902的边界达到顶峰。另一方面，关于本实施例的以实线示出的高耐电压场效应型半导体设备，因为在N-场分散区域111的电场减弱效应，电场强度的峰值较低。由此，在这种高耐电压场效应型半导体设备中，即使N漂移区102没有那么厚，对于集射极电压的耐压性能仍然很好。更为详细的说，即使N漂移区102和N-场分散区域111的总厚度H比图20的N漂移区902的厚度T要薄，它也已经足够厚了。
另外，因为可以使得N漂移区102的厚度很薄，开启电压可以很低，这是一个优点。图5是一视图，示出了相比现有技术，根据本实施例的在高耐电压场效应型半导体设备中的集射极电压和集射极电流的关系。在图5中的现有技术具有N漂移区902，该N漂移区902足够厚以耐受和本实施例所耐受的电压一样高的电压。从这个图上可以很明显的看出，相比现有技术，本实施例的高耐电压场效应型半导体设备需要更低的集射极电压。
下面将参考图6到图9描述根据本实施例的高耐电压场效应型半导体设备的制造过程。为了制造本实施例的高耐电压场效应型半导体设备，假定P+硅晶片是起始衬底。P+硅晶片对应于P+集电极区域101。在晶片的表面通过外延生长形成N型硅层。这个N型硅层对应于N漂移区102。在本发明中，将整个硅晶片和在其上形成的半导体层称为“半导体衬底”。或者作为选择的，N型硅晶片可以是起始衬底。在那个情况中，N型硅晶片对应于N漂移区102。可以通过从N型硅晶片的底侧添加P型杂质或者通过在N型硅晶片的底侧表面上沉积P型硅层来形成P+集电极区域101。
之后，在N型硅层的表面上通过1000摄氏度的高温氧化来形成大约700nm厚的热氧化膜。通过光刻或蚀刻制造热氧化膜的图形。因此，热氧化膜留在晶片的框架部分上。结果，在整个在其上形成设备的部分上形成开口，N型硅层出现在这个开口中。之后，在N型硅层(N漂移区102)上再次形成热氧化膜107b。加热温度是900摄氏度并且膜的厚度是18nm。图6示出了这个阶段的截面图(部分A-A和部分B-B)。
通过加速电压是300kV的离子注入而注入硼。进行这个离子注入用于形成N-场分散区域111。剂量是1.0×1011cm-2。这个剂量没有多到其中分配注入的硼的N型硅层(N漂移区102)逆转为P型的程度。净杂质浓度是在施主浓度和受主浓度之间的差值。由此，N-场分散区域111的净杂质浓度比N漂移区102的更低。之后，通过加速电压是60kV的离子注入进一步注入硼。进行这个离子注入是用于形成P主体区域103。剂量是4.7×1013cm-2。这个剂量和其中分配当前注入的硼的N型硅层(N漂移区102)逆转为P型的程度一样多。这之后，在氮气环境下，以1150摄氏度的热处理进行硼的扩散。由此，如图7所示，形成P主体区域103和N-场分散区域111。P主体区域103的深度是5μm。在P主体区域103的下面紧挨着安置N-场分散区域111，并且它的厚度是略微大约1μm。
应该注意可以通过除了通过离子注入改变N漂移区102的上述方法以外的多种方法进行N-场分散区域111和P主体区域103的形成。例如，可以通过在外延生长的时候改变杂质的成分的顺序来形成N漂移区102，N-场分散区域111和P主体区域103。另外，可以通过外延生长的方式顺序形成N漂移区102和N-场分散区域111，并且可以通过离子注入更改N-场分散区域111的一部分来形成P主体区域103。
另外，通过CVD方法将氧化膜107c添加在热氧化膜107b上。它的厚度是400nm。之后，对氧化膜107c和107b进行图形蚀刻。在其上形成的图形是将作为电极106的开口部分的图形。剩余的氧化膜107c和107b用于蚀刻掩膜来形成沟道。通过RIE方法对氧化膜掩膜进行硅蚀刻。由此，形成了沟道。它们的深度略微深于6μm并且和完全由沟道隔开的N-场分散区域111一样深。在这样形成的沟道的侧壁上通过CDE方法进行蚀刻。之后，在沟道的表面以1100摄氏度的热处理形成热氧化膜并且消除氧化膜。由此，消除在沟道侧壁上的缺陷。之后，在沟道表面以1100摄氏度的热处理形成100nm厚的热氧化膜。这个热氧化膜对应于栅极绝缘体105。图8示出了这种制造方法的横截面图。
之后，通过CVD方法的方式形成800nm厚的多晶硅膜。另外，在磷氯氧化物环境下应用950摄氏度的热处理。由此，将磷扩散进多晶硅膜中。之后，通过光刻和蚀刻的方式消除多余的多晶硅和剩余的氧化膜掩膜。消除高于沟道开口的水平高度的部分的多晶硅。但是，留下用作到栅极电极106的线路(在下文中此线路被称为“栅极线路”)的多晶硅部分。由此，形成沟道结构的栅极电极106和用于它们的线路。之后，在P沟道区域103和栅极电极106的表面上以950摄氏度的热处理形成热氧化膜。该膜的厚度是30nm。
通过离子注入法注入硼并且通过离子注入在其上进一步注入磷。进行硼的离子注入是用于形成P+发射极区域100。由此，通过合适的图形掩膜在70kV的加速电压和4×1015cm-2的剂量的情况下进行这个处理。进行磷的离子注入是用于形成N+发射极区域104。因此，在120kV的加速电压和5×1015cm-2的剂量的情况下进行这个处理。之后，在最后的氧化膜上形成厚度是1.5μm的BPSG膜。这个BPSG膜对应于夹层绝缘体107。之后，在氮气环境中进行950摄氏度的热处理。由此，因为注入的化学元素的热扩散，使夹层绝缘体107变平并且形成P+发射极区域100和N+发射极区域104。
之后，通过光刻和蚀刻的方式制造夹层绝缘体107的图形。由此，在对应于接触开口108的部分以及其中栅极线路和上面的线路接触的部分中消除夹层绝缘体107。由此，使得P+发射极区域100和N+发射极区域104在接触开口108中出现。图9示出了上述制造方法的部分A-A的横截面图。在这个阶段中，最好使得栅极线路的接触部分出现。另外，在从开口出现和剩余的夹层绝缘体107的部分上形成主要由钛组成的阻挡金属层并且在阻挡金属层之上通过溅镀方法的方式堆积铝层。之后，通过光刻和蚀刻(湿蚀刻和RIE)的方式制造阻挡金属层和铝层的图形。由此，形成发射极109。另外，还形成用于栅极线路的上面的线路。之后，在P+集电极区域101的下表面通过溅镀方法的方式形成集电极110。由此，完成本实施例的高耐电压场效应型半导体设备。
在N型硅晶片是起始衬底的情况中，可以首先形成发射极侧的结构(栅极电极106，P+发射极区域100，N+发射极区域104和发射极109等)并且之后形成P+集电极区域101。
如所述的，本实施例的高耐电压场效应型半导体设备具有在P主体区域103和N漂移区102之间的N-场分散区域111，其中N-场分散区域111的电阻比N漂移区102的更高。由此，意在当开关关闭之后减弱在半导体衬底中的电场。在本实施例中，N-场分散区域111的厚度大于1μm，因为过于薄的N-场分散区域不能获得足够的效果。因此，实现了高耐电压场效应型半导体设备，其具有对于集射极电压的高耐压性和低的开启电压。
【第二实施例】
图10到图12示出了根据第二实施例的高耐电压场效应型半导体设备。图11示出了图10和图12中的部分A-A的截面图。图10示出了图11中的部分E-E的截面图。图12示出了图11中的部分F-F的截面图。另外，图10和图12中的部分B-B的截面图和用于第一实施例的图3的基本相同，只是其中数字从“1**”变为“2**”。在下文中，应该像参考图3时那样在这个实施例中解释数字。这个实施例的高耐电压场效应型半导体设备和第一实施例的共同点在于都是沟道型。另外，除了发射极部分和N-场分散区域的结构，它的其它结构和第一实施例相同。另外，在它的发射极部分的P+发射极区域200和第一实施例相同。仅仅N+发射极区域204和N-场分散区域211的结构和第一
实施例不同。
参考本实施例的高耐电压场效应型半导体设备，将描述那些和第一实施例不同的部分。首先，将描述N+发射极区域204的结构。如图10所示，在图10的垂直方向上，分离地安置N+发射极区域204，它和P+发射极区域200彼此交替。但是，和P+发射极区域200不同，在图10中，N+发射极区域204在水平方向上延伸进从栅极绝缘体205到另一栅极电极206的栅极绝缘体205的整个宽度。在P+发射极区域200的左侧和右侧，在半导体衬底的表面上出现P主体区域203。因此，在本实施例的高耐电压场效应型半导体设备中，发射极209和P主体区域203，P+发射极区域200和N+发射极区域204在接触开口208接触。
之后，将描述N-场分散区域211。如图12所示，像N+发射极区域204一样分隔的安置N-场分散区域211。如图11所示，不存在下面部分没有N+发射极区域204的N-场分散区域211(部分A-A)。另一方面，如图3所示，在N+发射极区域204下面安置N-场分散区域211。
本实施例的高耐电压场效应型半导体设备的制造过程和第一实施例的类似，除了下面的方面。就是说，在这个实施例中，通过合适的图形掩膜进行用于形成N-场分散区域211和用于形成N+发射极区域204的离子注入。这是为了实现如上所述的分离安置的图形。
具有上面结构的根据本实施例的高耐电压场效应型半导体设备具有另一个可以以第一实施例的设备获得的效果以外的效果。就是说，有紧靠空穴的高电势阻挡部分和交替在P主体区域203的集电极侧的PN结合点(在图11的底部部分和类似的)的低电势阻挡部分。低电势阻挡的部分对应于其中安置N-场分散区域111的部分。高电势阻挡的部分对应于其中P主体区域203和N漂移区202彼此直接接触的部分。由这些高电势阻挡的部分防止电势阻挡下降。P+发射极区域200存在于高电势阻挡部分的上面。就是说，在其中将空穴从P主体区域203带到发射极侧的部分的地方升高在集电极侧的电势阻挡的水平高度。由此，避免开启电压的上升。
应该注意不总是要求在图10中的N+发射极区域204的垂直方向宽度和在图12中的N-场分散区域211的垂直方向宽度相同。因此，可以根据设备的设计，以N-场分散区域211的宽度控制高耐电压场效应型半导体设备的开启电压。不用说，可以独立于改进高耐电压做出这个控制。
【第三实施例】
图13和图14示出了根据第三实施例的高耐电压场效应型半导体设备的结构。图13和图14中的部分E-E的截面图和用于第二实施例的图10基本上相同，只是其中数字从“2**”变为“3**”。在下文中，应该像当参考图10时一样在这个实施例中解释数字。图13示出了图10的部分A-A的截面图。图14示出了图10的部分B-B的截面图。这个实施例的高耐电压场效应型半导体设备和第一和第二实施例的共同之处在于它们都是沟道型。另外，除了N-场分散区域311的结构，它的其它结构和第二实施例相同。
下面将描述这个实施例的高耐电压场效应型半导体设备的N-场分散区域311。在图10的垂直方向上连续形成N-场分散区域311。在这一点上，本实施例和第一实施例相似。但是，形成的这个实施例的N-场分散区域311延伸到栅极电极306和栅极绝缘体305的底部。由此，形成连续延伸到半导体衬底的宽度范围的N-场分散区域311。
这个实施例的高耐电压场效应型半导体设备的实现如下所述。就是说，在第一和第二实施例的制造过程中形成稍厚的N-场分散区域311，或者形成稍浅的栅极电极306。
具有上面结构的根据本实施例的高耐电压场效应型半导体设备具有另一个可以以第一实施例的设备获得的效果以外的效果。就是说，栅极电极306的底部覆盖有N-场分散区域311。因此，栅极电极306的底部在开关关闭之后很快覆盖有耗尽层。由此，在栅极电极306和集电极310之间部分的耐压性能很高。就是说，本实施例的高耐电压场效应型半导体设备在栅极-集电极和集射极处显示出高耐压性能。
不用说，在根据本实施例的高耐电压场效应型半导体设备中，可能类似于第二实施例，在图10的垂直方向上分隔的安置N-场分散区域311和N+发射极区域304，由此抑制开启电压的上升。另外，不总是需要N-场分散区域311覆盖整个栅极电极306的底部。只要至少覆盖栅极电极306的肩部部分，就可实现某种程度的高耐压性能。肩部部分是其中电场集中的部分。因此，如果这些部分包括在场分散区域中，可以通过减弱电场而有效的增强耐压性能。
【第四实施例】
图15和图16示出了根据第四实施例的高耐电压场效应型半导体设备的结构。图15和图16中的部分E-E的截面图和用于第二实施例的图10基本上相同，只是其中数字从“2**”变为“4**”。在下文中，应该像当参考图10时一样在这个实施例中解释数字。图15示出了图10的部分A-A的截面图。图16示出了图10的部分B-B的截面图，这个实施例的高耐电压场效应型半导体设备和第一到第三实施例的共同之处在于它们都是沟道型。另外，除了集电极侧的结构，它的其它结构和第二实施例相同。
下面将描述根据本实施例的高耐电压场效应型半导体设备的集电极侧结构。在本实施例的高耐电压场效应型半导体设备中，在N漂移区402和P+集电极区域401之间安置N-第二场分散区域412和N+缓冲区域413。N-第二场分散区域412和N漂移区402接触并且N+缓冲区域413和P+集电极区域401接触。在N-第二场分散区域412的杂质浓度等于或小于在N漂移区402处的杂质浓度的80％。在N-第二场分散区域412处的杂质浓度可能很低，像所谓的i类型一样，但是不应该是P型。在N+缓冲区域413的杂质浓度等于或小于在P+集电极区域401的杂质浓度的1/2，但是应该高于在N漂移区402的杂质浓度。
另外，N+缓冲区域413的厚度S应该等于或小于作为少数载流子的空穴的分散长度L。分散长度L可由下式表示：
L＝(Dp*τ)1/2
“τ”表示整体的存在时间，“Dp”表示分散系数并且其由下式表示：
Dp＝(k*t/q)μp
“k”表示玻尔兹曼常数，“t”表示温度(绝对温度)，“q”表示电子的电荷，并且“μp”表示空穴的移动性。
另外，在本实施例的高耐电压场效应型半导体设备中，需要分别是P主体区域403的寄生双极晶体管基极的放大系数和N漂移区402的寄生双极晶体管基极的放大系数的“α npn”和“α pnp”，具有下面的关系。
α npn+α pnp＜1
需要上述关系来避免锁定。可以通过调整N-第二场分散区域412的厚度实现这个关系。
在存在N-第二场分散区域412而不存在N-场分散区域411的结构情况中，可能在开关关闭之后发生设备损坏。这是因为“α npn+αpnp”由于雪崩击穿超过“1”，以及设备由于锁定进入不可控制状态。但是，在本实施例的高耐电压场效应型半导体设备中，N-场分散区域411减弱在P主体区域403和N漂移区402之间的电场。因此，上述问题将不会发生。
如下所述实现这个实施例的高耐电压场效应型半导体设备。就是说，在第一和第二实施例的制造过程中，可能通过外延生长，在作为起始衬底的P+硅晶片上循序形成高杂质浓度，低杂质浓度，和中杂质浓度的N型硅，来分别认为它们是N+缓冲区域413，N-第二场分散区域412和N漂移区402。关于N-第二场分散区域411和类似的，它们可能以外延生长或通过离子注入更改部分N漂移区402的方式形成。
具有上面结构的根据本实施例的高耐电压场效应型半导体设备具有另一个可以以第一实施例的设备获得的效果以外的效果。就是说，因为下面的原因，在开关关闭之后的关闭时间更短。在开关关闭之后耗尽层从在P主体区域403和N-场分散区域411之间的PN结合点延伸。因为在N漂移区402和N+缓冲区域413之间安置N-第二场分散区域412，即使到达延伸终端时，耗尽层也可能延伸。结果，耗尽层延伸到整个N-第二场分散区域412耗尽的程度。因此，很快将在开关关闭之后剩余的载流子发射到发射极侧或集电极侧。
在本实施例的高耐电压场效应型半导体设备中，开启电压的温度特性通常是正的。这得自在N+缓冲区域413的杂质浓度等于或小于在P+集电极区域401的杂质浓度的1/2的方面，以及N+缓冲区域413的厚度S等于或小于少数载流子的扩散长度L的方面。通过上述这种情况，即使在集射极电压很低的情况下，P+集电极区域401的空穴也可以非常有效的注入N漂移区402。因此，即使在低电流情况下可能不顾温度的高低而有效的发生电导调制。另一方面，在大电流情况下，因为比如载流子的散射或类似的因素，载流子的移动性随着温度升高降低。因此，开启电压的温度系数是正的。就是说，可以获得正的温度特性，其中开启电压随着温度的升高而上升。在这种效果下，温度平衡的自控制在多个并行连接的设备中工作。因此，那些设备的温度保持统一并且可以避免因为非正常加热导致的设备损坏。
另外，本实施例的高耐电压场效应型半导体设备可能具有形成的缺陷区域414，如图17所示，其包括N+缓冲区域413。图17是图10的部分B-B的横截面图。还在部分A-A类似地形成缺陷区域414。缺陷区域414是其中分配有高浓度的晶格缺陷的区域。在缺陷区域414中，相比没有晶格缺陷的区域，少数载流子的存在时间很短。这是因为晶格缺陷的深的水平高度加速了电子和空穴的重新组合。因此，关闭时间更短。通过辐射带电粒子比如电子，并且之后在高于300摄氏度的温度下退火来形成这个区域。可以通过调整在辐射带电粒子的时间内的加速电压，辐射数量，和其它情况来控制将要形成的缺陷区域414的深度，厚度和晶格缺陷浓度。缺陷区域414的晶格缺陷浓度应该设置为，那里的载流子的存在时间等于或小于在缺陷区域414中没有分配晶格缺陷的情况的1/4的程度。
由此，可以获得高耐电压场效应型半导体设备，其在开关关闭之后的关闭时间进一步缩短。这是因为在N+缓冲区域413中作为少数载流子的空穴在开关关闭之后立即消失。
类似于第二实施例，在本实施例的高耐电压场效应型半导体设备中，可能在图10的垂直方向上分隔的安置N-场分散区域411和N+发射极区域404从而抑制开启电压的升高。另外，类似于第三实施例，可能构造本实施例使得N-场分散区域411覆盖栅极电极406的底部表面。另外，本发明不必须具有N+缓冲区域413。即使没有提供N+缓冲区域413，通过将缺陷区域安置在P+集电极区域401和N-第二场分散区域412的界面的周围也可以缩短关闭时间。
【第五实施例】
图18示出了根据第五实施例的高耐电压场效应型半导体设备的结构。在图18中的部分E-E的截面图和用于第一实施例的图1基本上相同，只是其中数字从“1**”变为“5**”。在下文中，应该像当参考图1时一样在这个实施例中解释数字。图18示出了图1的部分A-A的截面图。这个实施例的高耐电压场效应型半导体设备和前述实施例的共同之处在于它们都是沟道型。另外，除了P+集电极区域501的结构，它的其它结构和第一实施例相同。虽然图18是部分A-A的横截面图，在部分B-B的P+集电极区域501的结构和在部分A-A的结构相同。
下面将描述本实施例的高耐电压场效应型半导体设备的P+集电极区域501。绝缘的安置本实施例的P+集电极区域501。N漂移区和集电极在没有P+集电极区域501的部分处彼此直接接触。就是说，这个实施例是第一实施例的集电极电路缩短类型的变型。因为N-场分散区域511的电场分散效应，即使这样的变型可以增强耐压性能。
可以形成P+集电极区域501使得将N型硅晶片制备为起始衬底，并且在它的底部表面上通过合适的图形掩膜进行离子注入。可以在各个实施例中描述的制造方法之后，形成关于N-场分散区域511的结构和在N-场分散区域511之上的结构。
不用说，如图19所示，可以提供集电极电路缩短类型的场效应型半导体设备，使其具有N-第二场分散区域612和N+缓冲区域613。在这个情况中，在不包括P+集电极区域601的部分是N+缓冲区域613和集电极610直接接触。不具有N+缓冲区域613的结构用于图19的设备也是可行的。在这个情况中，在不包括P+集电极区域601的部分是N-第二场分散区域612和集电极610直接接触。即使是这种结构的高耐电压场效应型半导体设备也可以通过N-第二场分散区域612获得缩短关闭时间的效果，并且通过N-场分散区域611获得增强耐压性能的效果。另外，通过合适地设置杂质浓度和N+缓冲区域613的厚度，可以获得开启电压的温度特性总是为正的效果。
不用说，在本实施例的高耐电压场效应型半导体设备中，可以像在第二实施例中那样分隔的安置N-场分散区域511，611和N+发射极区域504，604，由此抑制开启电压的上升。另外，可能像在第三实施例中那样设置N-场分散区域511，611覆盖栅极电极506，606的底部表面。另外，在提供设备使其具有像图19的N+缓冲区域613的情况中，可能安置包括N+缓冲区域613的缺陷区域。
仅是为了示例性的目的提供上述实施例，并且本发明不限制在其中。当然，在不脱离本发明的精神的情况下可以做出多种修改和更正。
例如，可能在P主体侧的N-场分散区域*11(“*”是在从1到6之中的任意自然数，下文中也是这样)和在集电极侧的N-第二场分散区域*12之间安置第三和第四N-场分散区域。因此，可以进一步增强集射极对于电压的耐压性能。关于不具有N-第二场分散区域*12的设备(根据第一到第三实施例，以及第五实施例的图18)，可能安置和P+集电极区域*01接触的N+缓冲区域。另外，不需要在N漂移区*02的杂质浓度是均匀的。另外，本发明还可应用到不同类型的场效应型半导体设备，比如MOS控制半导体闸流管或类似的。综上所述，第一到第三实施例的设备可应用到电源MOS。
另外，关于栅极电极*06以外的半导主体区域，可能倒转导电类型，也就是，P型和N型。栅极电极*06可能放置有P型半导体或和其它半导主体区域分隔开的金属。并不限制在各个部分的绝缘膜为氧化膜。它们可以是其它类型的绝缘膜比如氮膜或可能是合成膜。半导体材料不限于硅，它们还可能是其它种类的半导体(SiC，GaN，GaAs，和类似的)。另外，栅极电极*06的平面几何形状可能是圆形，椭圆形，其它多边形等。半导体设备的类型不限于为沟道型，其也可能是平面型或凹面型。
像从上述描述中可以清楚的看到的，根据本发明，提供了高耐电压场效应型半导体设备，其可以减弱在半导体衬底中的电场，同时不加厚漂移区的厚度，而且实现对于高电压的耐压性能且不牺牲开启电压，开关关闭特性，以及小型化。

Claims (20)

1.一种高耐电压场效应型半导体设备，包括：
主体区域，安置在半导体衬底中；
若干栅极电极，围绕并面对主体区域；
漂移区，安置在半导体衬底中主体区域下面，漂移区的导电类型和主体区域的相反；以及
场分散区域，安置在主体区域和漂移区之间，该场分散区域的导电类型和漂移区的相同并且具有低的净杂质浓度。
2.如权利要求1所述的高耐电压场效应型半导体设备，其中栅极电极为沟道结构，并且场分散区域形成为延伸到栅极电极的底部。
3.如权利要求1所述的高耐电压场效应型半导体设备，进一步包括发射极区域，其分隔的安置在漂移区的相对侧，并且主体区域安置在发射极区域和漂移区之间，该发射极区域的导电类型和主体区域的相反，其中将场分散区域对应于该发射极区域分隔的安置。
4.如权利要求2所述的高耐电压场效应型半导体设备，进一步包括发射极区域，其分隔的安置在漂移区的相对侧，并且主体区域安置在发射极区域和漂移区之间，该发射极区域的导电类型和主体区域的相反，其中将场分散区域对应于该发射极区域分隔的安置。
5.如权利要求1所述的高耐电压场效应型半导体设备，进一步包括，
缓冲区域，安置在主体区域的相对侧，并且漂移区安置在缓冲区域和主体区域之间，该缓冲区域的导电类型和漂移区的相同；以及
第二场分散区域，安置在漂移区和缓冲区域之间，该第二场分散区域的导电类型和漂移区的相同并且具有低的净杂质浓度。
6.如权利要求2所述的高耐电压场效应型半导体设备，进一步包括，
缓冲区域，安置在主体区域的相对侧，并且漂移区安置在缓冲区域和主体区域之间，该缓冲区域的导电类型和漂移区的相同；以及
第二场分散区域，安置在漂移区和缓冲区域之间，该第二场分散区域的导电类型和漂移区的相同并且具有低的净杂质浓度。
7.如权利要求3所述的高耐电压场效应型半导体设备，进一步包括，
缓冲区域，安置在主体区域的相对侧，并且漂移区安置在缓冲区域和主体区域之间，该缓冲区域的导电类型和漂移区的相同；以及
第二场分散区域，安置在漂移区和缓冲区域之间，该第二场分散区域的导电类型和漂移区的相同并且具有低的净杂质浓度。
8.如权利要求4所述的高耐电压场效应型半导体设备，进一步包括，
缓冲区域，安置在主体区域的相对侧，并且漂移区安置在缓冲区域和主体区域之间，该缓冲区域的导电类型和漂移区的相同；以及
第二场分散区域，安置在漂移区和缓冲区域之间，该第二场分散区域的导电类型和漂移区的相同并且具有低的净杂质浓度。
9.如权利要求5所述的高耐电压场效应型半导体设备，进一步包括集电极区域，安置在漂移区的相对侧，并且缓冲区域安置在集电极区域和漂移区域之间，该集电极区域的导电类型和漂移区的相反；其中缓冲区的净杂质浓度等于或小于集电极区域的净杂质浓度的一半。
10.如权利要求6所述的高耐电压场效应型半导体设备，进一步包括集电极区域，安置在漂移区的相对侧，并且缓冲区域安置在集电极区域和漂移区域之间，该集电极区域的导电类型和漂移区的相反；其中缓冲区的净杂质浓度等于或小于集电极区域的净杂质浓度的一半。
11.如权利要求7所述的高耐电压场效应型半导体设备，进一步包括集电极区域，安置在漂移区的相对侧，并且缓冲区域安置在集电极区域和漂移区域之间，该集电极区域的导电类型和漂移区的相反；其中缓冲区的净杂质浓度等于或小于集电极区域的净杂质浓度的一半。
12.如权利要求8所述的高耐电压场效应型半导体设备，进一步包括集电极区域，安置在漂移区的相对侧，并且缓冲区域安置在集电极区域和漂移区域之间，该集电极区域的导电类型和漂移区的相反；其中缓冲区的净杂质浓度等于或小于集电极区域的净杂质浓度的一半。
13.如权利要求5所述的高耐电压场效应型半导体设备，其中缓冲区的厚度小于少数载流子的扩散长度。
14.如权利要求6所述的高耐电压场效应型半导体设备，其中缓冲区的厚度小于少数载流子的扩散长度。
15.如权利要求7所述的高耐电压场效应型半导体设备，其中缓冲区的厚度小于少数载流子的扩散长度。
16.如权利要求9所述的高耐电压场效应型半导体设备，其中缓冲区的厚度小于少数载流子的扩散长度。
17.如权利要求10所述的高耐电压场效应型半导体设备，其中缓冲区的厚度小于少数载流子的扩散长度。
18.如权利要求11所述的高耐电压场效应型半导体设备，其中缓冲区的厚度小于少数载流子的扩散长度。
19.如权利要求5所述的高耐电压场效应型半导体设备，进一步包括至少包含缓冲区的载流子存在时间控制区域。
20.如权利要求1所述的高耐电压场效应型半导体设备，其中场分散区域的厚度等于或大于1μm。
CNB2004100070231A 2003-02-26 2004-02-25 高耐电压场效应型半导体设备 Expired - Fee Related CN1284246C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003049035A JP4166102B2 (ja) 2003-02-26 2003-02-26 高耐圧電界効果型半導体装置
JP049035/2003 2003-02-26

Publications (2)

Publication Number Publication Date
CN1525575A CN1525575A (zh) 2004-09-01
CN1284246C true CN1284246C (zh) 2006-11-08

Family

ID=32767762

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100070231A Expired - Fee Related CN1284246C (zh) 2003-02-26 2004-02-25 高耐电压场效应型半导体设备

Country Status (4)

Country Link
US (1) US6921941B2 (zh)
EP (1) EP1453105B1 (zh)
JP (1) JP4166102B2 (zh)
CN (1) CN1284246C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184952A (zh) * 2010-02-23 2011-09-14 成都芯源系统有限公司 一种垂直电容耗尽型功率器件及制作方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5087542B2 (ja) * 2005-07-27 2012-12-05 インフィネオン テクノロジーズ オーストリア アクチエンゲゼルシャフト ドリフト領域とドリフト制御領域とを有する半導体素子
US8110868B2 (en) 2005-07-27 2012-02-07 Infineon Technologies Austria Ag Power semiconductor component with a low on-state resistance
US8461648B2 (en) 2005-07-27 2013-06-11 Infineon Technologies Austria Ag Semiconductor component with a drift region and a drift control region
US20070063269A1 (en) * 2005-09-20 2007-03-22 International Rectifier Corp. Trench IGBT with increased short circuit capability
DE102005056426B4 (de) * 2005-11-28 2012-03-15 Infineon Technologies Austria Ag Halbleiterbauelement und Verfahren zu dessen Herstellung
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
JP5026801B2 (ja) * 2007-01-17 2012-09-19 株式会社日立製作所 半導体装置の製造方法
JP5150953B2 (ja) * 2008-01-23 2013-02-27 三菱電機株式会社 半導体装置
JP2010003911A (ja) * 2008-06-20 2010-01-07 Sanyo Electric Co Ltd トレンチゲート型トランジスタ及びその製造方法
JP5566272B2 (ja) * 2010-11-26 2014-08-06 三菱電機株式会社 半導体装置
CN102842608B (zh) * 2011-06-20 2015-04-08 上海华虹宏力半导体制造有限公司 绝缘栅双极晶体管及制作方法
CN102270640B (zh) * 2011-06-20 2013-02-06 湖南大学 大电流整晶圆全压接平板式封装的igbt及其制造方法
US10411111B2 (en) * 2012-05-30 2019-09-10 Kyushu Institute Of Technology Method for fabricating high-voltage insulated gate type bipolar semiconductor device
JP6288678B2 (ja) * 2012-05-30 2018-03-07 国立大学法人九州工業大学 高電圧絶縁ゲート型電力用半導体装置の設計方法および製造方法
WO2014203317A1 (ja) * 2013-06-17 2014-12-24 株式会社日立製作所 半導体装置およびその製造方法、並びに電力変換装置
CN104425246B (zh) * 2013-08-27 2018-01-23 无锡华润上华科技有限公司 绝缘栅双极型晶体管及其制备方法
CN104425247B (zh) 2013-08-27 2018-01-23 无锡华润上华科技有限公司 一种绝缘栅双极型晶体管的制备方法
US10211325B2 (en) 2014-01-28 2019-02-19 Infineon Technologies Ag Semiconductor device including undulated profile of net doping in a drift zone
DE112016000071T5 (de) 2015-02-03 2017-03-23 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zu ihrer Herstellung
US10763355B2 (en) * 2018-04-02 2020-09-01 Kabushiki Kaisha Toyota Chuo Kenkyusho Power semiconductor device
JP6918736B2 (ja) * 2018-04-02 2021-08-11 株式会社豊田中央研究所 半導体装置
CN112053952B (zh) * 2019-06-05 2022-02-11 上海先进半导体制造有限公司 高耐压大电流增益的衬底pnp晶体管及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168331A (en) * 1991-01-31 1992-12-01 Siliconix Incorporated Power metal-oxide-semiconductor field effect transistor
US5751024A (en) * 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JPH09283754A (ja) 1996-04-16 1997-10-31 Toshiba Corp 高耐圧半導体装置
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
KR100351042B1 (ko) * 2000-04-04 2002-09-05 페어차일드코리아반도체 주식회사 역방향 차폐 모드에서도 높은 브레이크다운 전압을 갖는절연 게이트 바이폴라 트랜지스터 및 그 제조방법
JP4528460B2 (ja) * 2000-06-30 2010-08-18 株式会社東芝 半導体素子
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102184952A (zh) * 2010-02-23 2011-09-14 成都芯源系统有限公司 一种垂直电容耗尽型功率器件及制作方法
CN102184952B (zh) * 2010-02-23 2015-06-03 成都芯源系统有限公司 一种垂直电容耗尽型功率器件及制作方法

Also Published As

Publication number Publication date
CN1525575A (zh) 2004-09-01
US20040164349A1 (en) 2004-08-26
JP2004259934A (ja) 2004-09-16
EP1453105A2 (en) 2004-09-01
US6921941B2 (en) 2005-07-26
EP1453105B1 (en) 2011-06-29
EP1453105A3 (en) 2006-04-19
JP4166102B2 (ja) 2008-10-15

Similar Documents

Publication Publication Date Title
CN1284246C (zh) 高耐电压场效应型半导体设备
US11837629B2 (en) Power semiconductor devices having gate trenches and buried edge terminations and related methods
US6239463B1 (en) Low resistance power MOSFET or other device containing silicon-germanium layer
TWI453919B (zh) 用於快速開關的帶有可控注入效率的二極體結構
KR20190068627A (ko) 주입된 측벽들을 가진 게이트 트렌치들을 갖는 전력 반도체 디바이스들 및 관련 방법들
EP2530721A1 (en) Semiconductor device
CN107112276A (zh) 具有带锥形氧化物厚度的多晶硅填充渠沟的功率组件
CN103531450B (zh) 用于形成横向变化掺杂浓度的方法和半导体器件
CN106024857A (zh) 具有沟道截断环的半导体器件及生产其的方法
JP2002246597A (ja) 半導体装置
US20220238698A1 (en) Mos-gated trench device using low mask count and simplified processing
US10665703B2 (en) Silicon carbide transistor
CN1790735A (zh) 碳化硅半导体装置及其制造方法
US11837657B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
WO2023249847A1 (en) Gate trench power semiconductor devices having trench shielding patterns formed during the well implant and related methods
JP2014187200A (ja) 半導体装置の製造方法
CN107464834B (zh) 功率半导体器件及其制造方法
US11769828B2 (en) Gate trench power semiconductor devices having improved deep shield connection patterns
US20220130998A1 (en) Power semiconductor devices including angled gate trenches
KR100505562B1 (ko) 다층 버퍼 구조를 갖는 절연게이트 바이폴라 트랜지스터 및 그제조방법
KR20170143390A (ko) 전력 반도체 소자 및 그 제조방법
EP3223316A1 (en) Wide bandgap power semiconductor device and method for manufacturing such a device
US20240088212A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20240014255A1 (en) Metal-oxide-semiconductor field-effect transistor device, and manufacturing method therefor
KR101949511B1 (ko) 전력 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061108