KR100228719B1 - 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법 - Google Patents

전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법 Download PDF

Info

Publication number
KR100228719B1
KR100228719B1 KR1019960017990A KR19960017990A KR100228719B1 KR 100228719 B1 KR100228719 B1 KR 100228719B1 KR 1019960017990 A KR1019960017990 A KR 1019960017990A KR 19960017990 A KR19960017990 A KR 19960017990A KR 100228719 B1 KR100228719 B1 KR 100228719B1
Authority
KR
South Korea
Prior art keywords
silicon
silicon substrate
substrate
liquid crystal
forming
Prior art date
Application number
KR1019960017990A
Other languages
English (en)
Other versions
KR970073328A (ko
Inventor
한철희
이희덕
김재관
Original Assignee
윤덕용
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤덕용, 한국과학기술원 filed Critical 윤덕용
Priority to KR1019960017990A priority Critical patent/KR100228719B1/ko
Priority to US08/864,551 priority patent/US6033925A/en
Priority to JP09137317A priority patent/JP3073462B2/ja
Publication of KR970073328A publication Critical patent/KR970073328A/ko
Application granted granted Critical
Publication of KR100228719B1 publication Critical patent/KR100228719B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Abstract

본 발명은 일반 실리콘 기판 위에 소자를 제조하고 소자 영역이 아닌 부분은 전기 화학적 방법으로 식각해 내는 공정을 통해 SOI형 소자와 유사한 구조를 갖도록 하여, 일반의 실리콘 기판을 사용하면서도 SOI형 소자의 장점을 가지는 SOI형 반도체 소자 및 이를 화소 스위칭 소자로 이용하는 능동구동 액정표시장치의 제조방법에 관한 것이다. 본 발명에 의한 SOI형 반도체 소자의 제조방법은, SOI 기판에 비해 저가인 일반의 실리콘 기판을 사용하면서도 SOI형 소자와 같이 소자간의 전기적 절연 특성이 우수하고 누설 전류가 작으며 기생 용량이 작은 소자를 제조할 수 있는 장점이 있다.
또한, 본 발명에 의한 능동구동 액정표시장치의 제조방법에 의하면, 구동회로 및 부가회로의 일체 집적이 용이하고 현재의 반도체 집적기술을 그대로 이용할 수 있게 되므로, 소자의 크기를 다결정 실리콘을 사용할 때에 비해 더욱 줄여 고해상도와 고집적도를 얻을 수 있으며, 낮은 구동 전압이 가능해 전력소모를 줄일 수 있는 장점이 있음은 물론, 식각된 구멍이 기판 앞면의 미세 구조와 자동으로 정열되게 함으로써 매우 정교하게 구멍의 크기와 위치를 결정하게 되며, 기판 위의 이미 형성된 구조물에 화학적, 기계적 피해를 주지 않게 된다.

Description

전기 화학적 식각방법을 이용하는 SOI형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법
본 발명은 전기화학적 실리콘 식각방법에 의해 제조된 실리콘 멤브레인을 이용하는 절연체 위 실리콘 구조(SOI : silicon on insulator)의 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법에 관한 것이다. 좀 더 구체적으로, 본 발명은 일반 실리콘 기판 위에 소자를 제조하고 소자 영역이 아닌 부분은 전기 화학적 방법으로 식각해 내는 공정을 통해 SOI형 소자와 유사한 구조를 갖도록 하여, 일반의 실리콘 기판을 사용하면서도 SOI형 소자의 장점을 가지는 SOI형 반도체 소자 및 이를 화소 스위칭 소자로 이용하는 능동구동 액정표시장치의 제조방법에 관한 것이다.
인간과 기계를 연결해 줌으로써 인간으로 하여금 기계와 정보를 교환할 수 있게 하는 장치 중, 인간의 시각을 이용하는 디스플레이는 최근 정보화 사회의 도래와 더불어 그 중요성이 점차 커지고 있으며, 전자 계산기, 시계, 전자식 장난감 및 최근들어 개발되고 있는 노트북 컴퓨터 등에서는 부피가 작고 적은 전력으로 작동이 가능한 평판표시장치가 널리 사용되고 있다.
이와같은, 평판표시장치에는 여러가지가 있으나, 그 중 액정표시기는 수동 발광 표시기로서, 직접 빛을 내지 않고 외부의 빛의 진로를 변화시키거나, 통과하는 빛의 밀도를 조절하여 화면에 상을 나타내므로, 전력소모가 적고, 소형이 가능하며, 비교적 낮은 전압에서도 작동하고, 강한 빛이 화면에 입사되어도 화면의 상이 사라지지 않는 등의 여러 우수한 장점들에 의해 평판 표시기로서 가장 각광을 받고 있다. 이러한 액정 표시기는 구동방식에 따라 수동구동 방식과 능동구동 방식으로 나누어진다. 이중, 수동 구동 방식은 화소에 특별한 소자를 사용하지 않고 단순히 전극만으로 액정을 구동하는 방법으로, 간단하고 비용이 적게 든다는 장점이 있는 반면, 명암비가 떨어져 어둡고, 응답속도가 느려 잔상이 나타나는 등의 문제점이 있다. 이에 비하여 종래의 액정 기술과 반도체 기술을 융합시켜 만들어낸 능동구동 액정 표시기는 고선명도와 넓은 시야각, 칼라와 상대적으로 빠른 액정 사용으로 화면표시 특성이 우수한 것으로 알려져 있다.
현재 제조되고 있는 능동구동 액정표시장치는 유리판 위에 각 화소마다 투명 전극을 형성하고, 이 전극 위에 액정이 입혀져 있는 구조로서, 투명 전극에 전압이 걸리고, 안 걸리고에 따라 그 위에 있는 액정의 편광성이 달라지게 되고 이를 이용하여 각 화소의 밝기를 조절하게 된다. 이러한 투명 전극의 제어는 역시 유리판 위에 제조된 화소 스위칭 소자를 사용한다.
능동구동 액정화면 표시장치의 화소 스위칭 소자인 박막형 트랜지스터의 재료로는 다결정 실리콘, 비정질 실리콘 등이 사용되고 있는데, 이러한 재료로 제조된 소자들은 종래의 단결정 실리콘을 사용하여 제조된 소자들에 비해 전기적 특성이 매우 떨어진다. 전기적 특성이 열악함에도 불구하고 단결정 실리콘을 사용할 수 없는 이유는, 투과성 액정 표시기를 제조하기 위해서는 빛의 통과를 위해 유리 기판 구조가 필수적이지만, 유리면상에는 단결정 실리콘을 성장시키기가 거의 불가능하기 때문이다. 따라서, 일단 유리 위에 다결정 실리콘을 사용하여 소자를 제조하고, 여러가지 공정을 통하여 이의 특성을 개선시키고 있다. 그러나, 전기 방법에 의하여 제조하더라도, 일반 유리로 기판을 제조할 경우, 고온에서 유리의 변형이 일어나므로 전기적 특성 향상에 필수적인 고온 공정의 수행이 불가능하며, 고온 공정을 수행하기 위해서는 고가의 석영을 사용해야 하는데, 이렇게 제조된 소자들도 그 동작 속도나 여러 소자특성에서 단결정 실리콘으로 제조된 소자보다 훨씬 열악한 특성을 보이게 된다.
단결정 실리콘 기판을 액정표시장치에 사용할 수 있다면, 구동 회로 및 부가 회로의 일체 집적이 매우 용이하고 현재의 고도로 발전된 집적기술을 그대로 이용할 수 있게 되므로, 소자의 크기를 다결정 실리콘을 사용할 때에 비해 더욱 줄여 고해상도와 고집적도를 얻을 수 있다. 또한, 낮은 구동 전압이 가능해 전력소모를 줄일 수 있게 된다.
이러한 단결정 실리콘 기판을 사용하여 제조되는 전기 소자 중 SOI형 소자는 산화 규소막 위의 단결정 실리콘 영역에 제조된 소자로서, 단순히 단결정 실리콘 위에 제조된 소자에 비해 소자간의 전기적 절연 특성이 우수하고, 누설 전류가 작으며, 기생 용량이 작다는 장점을 가지고 있으나 SOI기판의 가격이 일반 실리콘 기판에 비해 고가라는 문제점이 노출되어 왔다.
이에, 본 발명자들은 상기한 종래의 소자들의 문제점을 해결하고자 예의 연구 노력한 결과, 일반 실리콘 기판 위에 전기적 소자를 형성하고 소자 영역이 아닌 부분은 식각해 내는 방법으로 SOI형 소자와 유사한 구조를 지니는 SOI형 반도체 소자 및 이를 이용한 능동구동 액정표시장치를 제조할 수 있음을 확인하고, 본 발명을 완성하게 되었다.
결국, 본 발명의 주된 목적은 일반의 실리콘 기판을 사용하면서도 SOI형 소자의 장점을 가지는 SOI형 반도체 소자의 제조방법을 제공하는 것이다.
본 발명의 다른 목적은 전기 SOI형 반도체 소자를 이용한 능동구동 액정표시장치의 제조방법을 제공하는 것이다.
제1(a)도 내지 제1(q)도는 전기 화학적 식각방법을 이용하여 SOI형 NMOS 트랜지스터를 제조하는 공정을 모식적으로 나타낸 그림이다.
제2(a)도 내지 제2(r)도는 전기 화학적 식각방법을 이용하여 능동구동 액정표시 장치를 제조하는 공정을 모식적으로 나타낸 그림이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 실리콘 기판 12,31,51,71,101,121 : 산화규소막
13 : 질화규소막 21,41,161 : 창
22,91 : 인 주입층 42,61 : 붕소 주입층
81 : 다결정 실리콘 111 : 크롬막
112 : 금막 122,171 : 투명 전극막
131 : 접촉 구멍 141 : 알루미늄
151,172 : 유리 173 : 액정
상기 목적을 달성하기 위한 본 발명의 SOI형 반도체 소자의 제조방법은 다음과 같은 각 단계를 포함한다:
제1단계 : 실리콘 기판에 실리콘 멤브레인을 위한 패턴을 형성한다.
제2단계 : 전기 실리콘 기판에 전기적 소자를 형성하기 시작한다.
제3단계 : 전기 실리콘 기판에서 실리콘 멤브레인을 위한 패턴이 노출되도록 하고, 전기화학적 식각을 위한 금속막을 증착한다.
제4단계 : 전기 실리콘 기판에 절연막을 형성하여 전기적 소자의 형성을 완료한 후, 절연구조물을 접착한다.
제5단계 : 실리콘 식각용액이 들어 있는 반응용기의 밑면에 전기 실리콘 기판의 뒷면이 전기 실리콘 식각용액과 접하도록 하여 밀봉시키고, 상기 실리콘 기판과 전기 실리콘 식각용액내의 음극전극인 백금 사이에 전류원이나 전압원을 연결하여, 상기 실리콘 기판에 전류나 전압을 가해 실리콘 기판을 식각하여 실리콘 멤브레인을 형성한다.
상기 SOI형 반도체 소자의 제조방법에서, 전기적 소자로는 다이오드, BJT(bipolar junction transistor), NMOS(N-channel metal oxide semiconductor) 트랜지스터, PMOS(P-channel metal oxide semiconductor) 트랜지스터, CMOS(complementary metal oxide semiconductor) 트랜지스터, NPN 바이폴라 트랜지스터, PNP 바이폴라 트랜지스터 중 하나 이상을 형성하며, 상기 실리콘 멤브레인과 상기 실리콘 기판의 어느 한 곳 이상에 존재하게 된다. 또한, 금속막으로는 알루미늄, 텅스텐, 크롬, 니켈, 타이타늄, 탄탈륨, 구리, 금, 백금 중 하나 이상을 순차적으로 증착시키거나 둘 이상을 혼합하여 증착시키며, 금속막의 두께는 0.001 내지 100 미크론이 적절하다. 아울러, 절연구조물로는 유리판, 쿼츠판 또는 실리콘 기판을 사용하고, 상기 식각용액은 불산용액 또는 불산과 질산을 포함하는 용액을 사용하며, 상기 실리콘 기판을 상기 반응용기에서 한 가지 이상의 다른 식각용액을 순차적으로 사용하여 전기화학적 식각을 하게 된다.
이하, 전술한 SOI형 반도체 소자의 제조방법을 보다 구체적인 단계로 나누어 설명한다.
(i) 실리콘 기판 상에 산화 규소막, 질화 규소막을 형성하고 전기 산화 규소막, 질화 규소막의 일부를 제거하여 창을 형성하는 단계;
(ii) 상기 창의 형성으로 노출된 실리콘 기판에 인 이온 주입층을 형성하는 단계;
(iii) 상기 이온 주입층 위에 산화 규소막을 형성하는 단계;
(iv) 상기 질화 규소막과 산화 규소막의 일부를 제거하여 창을 형성하는 단계;
(v) 상기 창의 형성으로 노출된 실리콘 기판에 붕소 이온 주입층을 형성하는 단계;
(vi) 상기 붕소 이온 주입층 위에 산화 규소막을 형성하는 단계;
(vii) 상기 질화 규소막과 산화 규소막을 제거하여 창을 형성하고, 전기 창으로 노출된 실리콘 기판에 붕소 이온 주입층을 형성하는 단계;
(viii) 상기 창의 형성으로 노출된 실리콘 기판에 게이트 산화 규소막을 형성하는 단계;
(ix) 상기 산화 규소막의 일부분에 다결정 실리콘막을 형성하는 단계;
(x) 상기 다결정 실리콘 막과 상기 다결정 실리콘막이 없는 산화 규소막 밑의 실리콘 기판에 이온 주입층을 형성하는 단계;
(xi) 상기 이온 주입층 위에 산화 규소막을 형성하는 단계;
(xii) 상기 산화 규소막과 상기 이온 주입된 다결정 실리콘막 및 상기 게이트 산화 규소막으로 이루어진 부분 중 일부분을 식각하여 실리콘 식각을 위한 창을 형성하는 단계;
(xiii) 상기 창의 형성으로 노출된 실리콘 기판 위에 금속막을 형성하는 단계;
(xiv) 상기 실리콘 기판 위에 보호막을 형성하는 단계;
(xv) 상기 실리콘 기판 위의 일부분의 산화 규소막을 제거하여 창을 형성하는 단계;
(xvi) 상기 창의 형성으로 노출된 실리콘 기판 위에 금속막을 형성하여 NMOS 트랜지스터를 형성하는 단계;
(xvii) NMOS 트랜지스터가 형성된 상기 실리콘 기판 위에 투명 유리를 부착하는 단계; 및,
(xviii) 상기 실리콘 기판을 전기 화학적 식각방법으로 실리콘 기판의 일부를 식각하여 상기 금속막의 일부분이 노출되도록 하는 단계.
한편, 본 발명의 능동구동 액정표시장치의 제조방법은 다음과 같은 각 단계를 포함한다:
제1단계: 실리콘 기판에 실리콘 멤브레인을 위한 패턴을 형성한다.
제2단계: 전기 실리콘 기판에 전기적 소자를 형성하기 시작한다.
제3단계: 전기 실리콘 기판에서 실리콘 멤브레인을 위한 패턴이 노출되도록 하고, 전기화학적 식각을 위한 금속막을 형성한다.
제4단계: 전기 실리콘 기판위에 절연막과 투명전도막을 형성하여 전기적 소자의 형성을 완료한 후, 절연구조물을 접착한다.
제5단계: 실리콘 식각용액이 들어 있는 반응용기의 밑면에 전기 절연구조물과 접착되어 있는 실리콘 기판의 뒷면이 전기 실리콘 식각용액과 접하도록 하여 밀봉시키고, 전기 실리콘 기판과 실리콘 식각용액내의 음극전극인 백금사이에 전류원이나 전압원을 연결하여, 실리콘 기판에 전류나 전압을 가해 실리콘 기판을 식각하여 실리콘 멤브레인을 형성한다.
제6단계: 상기 금속막을 제거하여 상기 투명전도막이 노출되도록 한다.
제7단계: 상기 절연구조물과 투명전도막이 형성된 다른 절연구조물을 부착한다.
제8단계: 상기 절연구조물들 사이에 액정을 주입한다.
본 발명의 능동구동 액정표시 장치의 제조방법에서, 상기 투명전도막으로는 ITO(indium tin oxide), ZnO, SnO2중 하나 이상을 사용하며, 상기 액정은 TN 액정(twist nematic liquid crystal) 또는 STN 액정(super twist nematic liquid crystal)을 사용한다.
이하, 본 발명의 능동구동 액정표시장치의 제조방법을 보다 구체적인 단계로 나누어 설명한다.
(i) 실리콘 기판 상에 산화 규소막, 질화 규소막을 형성하고 상기 산화 규소막, 질화 규소막의 일부를 제거하며 창을 형성하는 단계;
(ii) 상기 창의 형성으로 노출된 실리콘 기판에 인 이온 주입층을 형성하는 단계;
(iii) 상기 이온 주입층 위에 산화 규소막을 형성하는 단계;
(iv) 상기 질화 규소막과 산화 규소막의 일부를 제거하여 창을 형성하는 단계;
(v) 상기 창의 형성으로 노출된 실리콘 기판에 붕소 이온 주입층을 형성하는 단계;
(vi) 상기 붕소 이온 주입층 위에 산화 규소막을 형성하는 단계;
(vii) 상기 질화 규소막과 산화 규소막을 제거하여 창을 형성하고, 전기 창의 형성으로 노출된 실리콘 기판에 붕소 이온 주입층을 형성하는 단계;
(viii) 상기 창의 형성으로 노출된 실리콘 기판에 게이트 산화 규소막을 형성하는 단계;
(ix) 상기 산화 규소막의 일부분에 다결정 실리콘막을 형성하는 단계;
(x) 상기 다결정 실리콘 막과 상기 다결정 실리콘막이 없는 산화 규소막 밑의 실리콘 기판에 이온 주입층을 형성하는 단계;
(xi) 상기 이온 주입층 위에 산화 규소막을 형성하는 단계;
(xii) 상기 산화 규소막과 상기 이온 주입된 다결정 실리콘막 및 상기 게이트 산화 규소막으로 이루어진 부분 중 일부분을 식각하여 실리콘 식각을 위한 창을 형성하는 단계;
(xiii) 상기 창의 형성으로 노출된 실리콘 기판 위에 금속막을 형성하는 단계;
(xiv) 상기 실리콘 기판 위에 보호막을 형성하는 단계;
(xv) 상기 실리콘 기판 위의 일부분에 투명전도막을 형성하는 단계;
(xvi) 상기 실리콘 기판 위의 일부분의 산화 규소막을 제거하여 창을 형성하는 단계;
(xvii) 상기 창의 형성으로 노출된 실리콘 기판 위에 금속막을 형성하여 NMOS 트랜지스터를 완성하는 단계;
(xviii) NMOS 트랜지스터가 형성된 상기 실리콘 기판 위에 투명 유리를 부착하는 단계;
(xix) 상기 실리콘 기판을 전기 화학적 식각방법으로 실리콘 기판의 뒷면에서부터 식각하여 실리콘 멤브레인을 형성하고, 상기 금속막의 일부분이 노출되도록 하는 단계;
(xx) 상기 실리콘 기판 밑에 투명 전도막이 형성된 유리를 부착하는 단계;
(xxi) 상기 실리콘 기판 밑과 상기 유리 사이에 액정을 주입하는 단계.
이하, 첨부된 도면을 참조하여 본 발명을 보다 구체적으로 설명한다.
우선, 본 발명의 SOI형 반도체 소자의 제조방법을 제1(a)도 내지 제1(q)도를 참조하여 상세히 설명한다. 본 발명을 이용하여 제조될 수 있는 반도체 소자로는 다이오드, BJT, NMOS 트랜지스터, PMOS 트랜지스터, CMOS 트랜지스터 등이 있으나, 바람직한 실시예로서 NMOS 트랜지스터를 중심으로 설명한다.
먼저, 제1(a)도와 같이 p형 실리콘 기판(11)에 산화 규소막(12)을 성장시키고 질화 규소막(13)을 증착한다. 이러한 기판(11)에 제1(b)도와 같이 산화 규소막(12)과 질화 규소막(13)이 제거된 창(21)을 형성하고, 창(21)의 형성으로 노출된 실리콘 기판(11)에 인 주입층(22)을 형성한다. 다시 고온에서 산화시켜 산화 규소막(31)을 성장시키면, 질화 규소막(13) 아래 부분에는 산화가 되지 않으므로, 제1(c)도와 같이 인 주입층(22)에만 산화 규소막(31)이 성장하게 된다.
그런 다음, 제1(d)도와 같이 산화 규소막(12)과 질화 규소막(13)이 제거된 창(41)을 다시 형성한다. 이 창(41)에 붕소 주입층(42)을 형성하고 고온에서 산화시킨 다음, 제1(e)도와 같이 NMOS 트랜지스터 소자 간의 전기적 절연을 위하여 산화 규소막(51)을 형성한다.
남아 있는 질화 규소막(13)과 그 밑의 산화 규소막(12)을 제거하고 소자의 문턱 전압을 조절하기 위해 붕소 이온을 주입하여 붕소 주입층(61)을 형성하고 난 뒤의 단면은 제1(f)도와 같다. 제1(g)도는 그 뒤 NMOS 트랜지스터의 게이트 산화막으로 쓰일 산화 규소막(71)을 성장시키고 난 뒤의 단면도이다. 게이트로 사용되는 다결정 실리콘(81)을 증착하고 이를 패터닝하여 제1(h)도와 같이 형성한다.
상기 기판(11)에 인 이온을 주입시키면 다결정 실리콘(81) 밑에는 주입되지 않으므로, 제1(i)도와 같이 인 주입층(91)이 형성된다. 제1(j)도와 같이 기판 전체에 산화 규소막(101)을 증착시킨다.
그런 다음, 제1(k)도와 창(21) 부분의 산화 규소막(101), 다결정 실리콘(81)과 산화 규소막(61)을 제거한다. 크롬(111)과 금(112)을 차례로 증착하고 나서, 이를 제1(l)도와 같이 패터닝한다. 이렇게 형성된 기판(11)위에 산화 규소막(121)을 증착시키고, 이를 패터닝한다. 이러한 공정이 끝난 후의 기판(11)의 단면은 제1(m)도에 나타내었다.
제1(n)도와 같이 제조된 NMOS 소자의 전기적 배선을 위하여 소스·드레인 접촉 구멍(131)을 패터닝과 식각을 통하여 형성하고, 제1(o)도와 같이 알루미늄(141)을 증착시키고 이를 패터닝한다. 전기 화학적 식각시 전체적으로 기판(11)의 두께가 얇아지고, 특히 각 소자간의 경계 부분에서는 기판이 매우 얇아지게 되므로, 기계적인 충격에 취약하게 된다. 이를 위해 제1(p)도와 같이 기판(11)의 앞면에 투명한 유리(151)를 부착시킨다. 끝으로, 전기 화학적 식각방법을 이용하여 기판의 뒷면을 식각하여 실리콘 멤브레인을 형성하고, 이렇게 형성된 창(161)을 통하여 크롬(111)과 금(112)을 제거하고 나면, 제1(q)도와 같이 SOI형 NMOS 트랜지스터가 제조된다.
이하에서는, 상기에서 제조된 SOI형 반도체 소자를 이용한 능동구동 액정표시장치의 제조방법을 제2(a)도 내지 제2(r)도를 참조하여 상세히 설명한다.
먼저, 제2(a)도와 같이 p형 실리콘 기판(11)에 산화 규소막(12)을 성장시키고 질화 규소막(13)을 증착한다. 그런 다음, 제2(b)도와 같이 이러한 기판에 산화 규소막(12)과 질화 규소막(13)이 제거된 창(21)을 형성하고, 창(21)의 형성으로 노출된 실리콘 기판(11)에 인 주입층(22)을 형성한다. 다시 고온에서 산화시켜 산화 규소막(31)을 성장시키면 질화 규소막(13) 아래 부분에는 산화가 되지 않으므로, 제2(c)도와 같이 인 주입층(22)에만 산화 규소막(31)이 성장하게 된다.
그런 다음, 제2(d)도와 같이 산화 규소막(12)과 질화 규소막(13)이 제거된 창(41)을 다시 형성한다. 이에 붕소 주입층(42)을 형성하고, 고온에서 산화시켜, 제2(e)도와 같이 산화 규소막(51)을 형성한다. 이는 화소 스위칭 소자용 NMOS 트랜지스터 소자 간의 전기적 절연을 위한 것이다.
남아 있는 질화 규소막(13)과 그 밑의 산화 규소막(12)을 제거하고, 화소 스위칭 소자의 문턱 전압을 조절하기 위해 붕소 이온을 주입하여 붕소 주입층(61)을 형성하고 난 뒤의 단면은 제2(f)도와 같다. 제2(g)도는 그 뒤 NMOS 트랜지스터의 게이트 산화 규소막을 위하여 산화 규소막(71)을 성장시키고 난 뒤의 단면도이다. 게이트로 쓰이는 다결정 실리콘(81)을 증착하고 이를 패터닝하여 제2(h)도와 같이 형성한다.
상기 기판(11)에 인 이온을 주입시키면 다결정 실리콘(81) 밑에는 주입되지 않으므로, 제2(i)도와 같이 인 주입층(91)이 형성된다. 제2(j)도와 같이 기판 전체에 산화 규소막(101)을 증착시킨다.
그런 다음, 제2(k)도와 창(21) 부분의 산화 규소막(101), 다결정 실리콘(81)과 산화 규소막(61)을 제거한다. 크롬(111)과 금(112)을 차례로 증착하고 나서 이를 제2(l)도와 같이 패터닝한다. 이렇게 형성된 기판(11)위에 산화 규소막(121)을 증착하고 액정에 전압을 걸어주기 위해 사용되는 투명 전극(122)을 증착시킨 후 이를 패터닝한다. 이러한 공정이 끝난 후의 기판(11)의 단면은 제2(m)도에 나타내었다.
제2(n)도와 같이 제조된 NMOS 소자의 전기적 배선을 위하여 소스·드레인 접촉 구멍(131)을 패터닝과 식각을 통하여 형성하고, 제2(o)도와 같이 알루미늄(141)을 증착시키고 이를 패터닝한다. 전기 화학적 식각시 전체적으로 기판(11)의 두께가 얇아지고, 특히 각 화소간의 경계 부분에서는 기판이 매우 얇아지게 되므로, 기계적인 충격에 취약하게 된다. 또한, 액정을 채워야 하므로, 이러한 액정이 새어나오지 않도록 막아 줄 수 있는 구조가 필요하게 된다. 이를 위해 제2(p)도와 같이 기판(11)의 앞면에 투명한 유리(151)를 부착시킨다. 전기 화학적 식각방법을 이용하여 기판의 뒷면을 식각하여 실리콘 멤브레인을 형성하고 이 멤브레인 내에 형성된 창(161)을 통하여 크롬(111)과 금(112)을 제거하고 나면, 제2(q)도와 같이 된다. 형성된 기판의 뒷면에 투명 전도막(171)이 형성된 투명 유리(172)를 접착한다. 끝으로, 유리 사이에 액정(173)을 주입하면, 제2(r)도와 같이 능동구동 액정표시장치가 제조된다.
이상에서 상세히 설명하고 입증한 바와 같이, 본 발명은 전기 화학적 식각방법을 이용하는 SOI형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법을 제공한다. 본 발명에 의한 SOI형 반도체 소자의 제조방법은, SOI 기판에 비해 저가인 일반의 실리콘 기판을 사용하면서도 SOI형 소자와 같이 소자간의 전기적 절연 특성이 우수하고 누설 전류가 작으며 기생 용량이 작은 소자를 제조할 수 있는 장점이 있다. 또한, 본 발명에 의한 능동구동 액정표시장치의 제조방법에 의하면, 구동 회로 및 부가 회로의 일체 집적이 용이하고 현재의 반도체 집적기술을 그대로 이용할 수 있게 되므로, 소자의 크기를 다결정 실리콘을 사용할 때에 비해 더욱 줄여 고해상도와 고집적도를 얻을 수 있으며, 낮은 구동 전압이 가능해 전력소모를 줄일 수 있는 장점이 있음은 물론, 식각된 구멍이 기판 앞면의 미세 구조와 자동으로 정열되게 함으로써 매우 정교하게 구멍의 크기와 위치를 결정하게 되며, 기판 위의 이미 형성된 구조물에 화학적, 기계적 피해를 주지 않게 된다.

Claims (6)

  1. 실리콘 기판에 실리콘 멤브레인용 패턴을 형성하는 제1단계; 전기 실리콘 기판에 전기적 소자를 형성하는 제2단계; 전기 실리콘 기판에서 실리콘 멤브레인 패턴이 노출되도록 하고 전기화학적 식각을 위한 금속막을 증착하는 제3단계; 전기 실리콘 기판에 절연막을 형성하여 전기적 소자의 형성을 완료한 후, 절연구조물을 접착하는 제4단계; 실리콘 식각용액이 들어있는 반응용기의 밑면에 전기 실리콘 기판의 뒷면이 전기 실리콘 식각용액과 접하도록 하여 밀봉시키고, 전기 실리콘 기판과 실리콘 식각용액내의 음극전극인 백금사이에 전류원이나 전압원을 연결하여, 실리콘 기판에 전류나 전압을 가해 실리콘 기판을 식각하여 실리콘 멤브레인을 형성하는 제5단계를 포함하는 것을 특징으로 하되, 상기 제4단계에서의 절연구조물로는 유리판, 쿼츠판 또는 실리콘 기판을 사용하는 것을 특징으로 하는 SOI형 반도체 소자의 제조방법.
  2. 제1항에 있어서, 제4단계에서, 전기적 소자가 전기 실리콘 멤브레인과 전기 실리콘 기판의 어느 한 곳 이상에 존재하는 것을 특징으로 하는 SOI형 반도체 소자의 제조방법.
  3. 제1항에 있어서, 제5단계에서, 식각용액은 불산용액 또는 불산과 질산을 포함하는 용액을 사용하며, 전기 실리콘 기판을 전기 반응용기에서 한가지 이상의 다른 식각용액을 순차적으로 사용하여 전기화학적 식각을 하는 것을 특징으로 하는 SOI형 반도체 소자의 제조방법.
  4. 실리콘 기판에 실리콘 멤브레인을 위한 패턴을 형성하는 제1단계; 전기 실리콘 기판에 전기적 소자를 형성하기 시작하는 제2단계; 전기 실리콘 기판에서 실리콘 멤브레인을 위한 패턴이 노출되도록 하고, 전기화학적 식각을 위한 금속막을 형성하는 제3단계; 전기 실리콘 기판 위에 절연막과 투명전도막을 형성하여 전기적 소자의 형성을 완료한 후, 절연구조물을 접착하는 제4단계; 실리콘 식각용액이 들어 있는 반응용기의 밑면에 전기 절연구조물과 접착되어 있는 실리콘 기판의 뒷면이 전기 실리콘 식각용액과 접하도록 하여 밀봉시키고, 전기 실리콘 기판과 실리콘 식각용액내의 음극전극인 백금사이에 전류원이나 전압원을 연결하여, 실리콘 기판에 전류나 전압을 가해 실리콘 기판을 식각하여 실리콘 멤브레인을 형성하는 제5단계; 전기 금속막을 제거하여 전기 투명전도막이 노출되도록 하는 제6단계; 전기 절연구조물과 투명전도막이 형성된 다른 절연구조물을 부착하는 제7단계; 전기 절연구조물들 사이에 액정을 주입하는 제8단계를 포함하는 능동구동 액정표시장치의 제조방법.
  5. 제4항에 있어서, 제4단계에서, 투명전도막으로는 ITO, ZnO, SnO2중 하나 이상인 것을 특징으로 하는 능동구동 액정표시장치의 제조방법.
  6. 제4항에 있어서, 제8단계에서, 액정은 TN 액정 또는 STN 액정인 것을 특징으로 하는 능동구동 액정표시장치의 제조방법.
KR1019960017990A 1996-05-27 1996-05-27 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법 KR100228719B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960017990A KR100228719B1 (ko) 1996-05-27 1996-05-27 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법
US08/864,551 US6033925A (en) 1996-05-27 1997-05-27 Method for manufacturing a SOI-type semiconductor structure
JP09137317A JP3073462B2 (ja) 1996-05-27 1997-05-27 電気化学的エッチング方法を用いるｓｏｉ型半導体素子の製造方法およびこれを用いた能動駆動液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960017990A KR100228719B1 (ko) 1996-05-27 1996-05-27 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법

Publications (2)

Publication Number Publication Date
KR970073328A KR970073328A (ko) 1997-12-10
KR100228719B1 true KR100228719B1 (ko) 1999-11-01

Family

ID=19459811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960017990A KR100228719B1 (ko) 1996-05-27 1996-05-27 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법

Country Status (3)

Country Link
US (1) US6033925A (ko)
JP (1) JP3073462B2 (ko)
KR (1) KR100228719B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6468824B2 (en) * 2001-03-22 2002-10-22 Uni Light Technology Inc. Method for forming a semiconductor device having a metallic substrate
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置
US6753239B1 (en) * 2003-04-04 2004-06-22 Xilinx, Inc. Bond and back side etchback transistor fabrication process
CN103367198B (zh) * 2012-03-30 2017-12-08 盛美半导体设备（上海）有限公司 刻蚀装置及刻蚀方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960011387A (ko) * 1994-09-09 1996-04-20 김용현 조절된 잔류응력을 갖는 실리콘 멤브레인의 제작방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501773A (nl) * 1985-06-20 1987-01-16 Philips Nv Werkwijze voor het vervaardigen van halfgeleiderinrichtingen.
US5347154A (en) * 1990-11-15 1994-09-13 Seiko Instruments Inc. Light valve device using semiconductive composite substrate
EP0530972B1 (en) * 1991-08-02 1997-11-05 Canon Kabushiki Kaisha Liquid crystal image display unit
US5633176A (en) * 1992-08-19 1997-05-27 Seiko Instruments Inc. Method of producing a semiconductor device for a light valve
US5591678A (en) * 1993-01-19 1997-01-07 He Holdings, Inc. Process of manufacturing a microelectric device using a removable support substrate and etch-stop
US5455202A (en) * 1993-01-19 1995-10-03 Hughes Aircraft Company Method of making a microelectric device using an alternate substrate
DE4400985C1 (de) * 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
JP3512496B2 (ja) * 1994-11-25 2004-03-29 株式会社半導体エネルギー研究所 Ｓｏｉ型半導体集積回路の作製方法
US5807783A (en) * 1996-10-07 1998-09-15 Harris Corporation Surface mount die by handle replacement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960011387A (ko) * 1994-09-09 1996-04-20 김용현 조절된 잔류응력을 갖는 실리콘 멤브레인의 제작방법

Also Published As

Publication number Publication date
JP3073462B2 (ja) 2000-08-07
KR970073328A (ko) 1997-12-10
JPH1070188A (ja) 1998-03-10
US6033925A (en) 2000-03-07

Similar Documents

Publication Publication Date Title
JP2637079B2 (ja) 能動マトリクス液晶表示装置内の薄膜電界効果トランジスタを製造する方法
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
KR100442898B1 (ko) 액정표시장치및그제조방법
US6600524B1 (en) Active matrix type liquid crystal display apparatus with silicon oxide at different portions
EP0419160A1 (en) Amorphous silicon semiconductor devices
CN100508200C (zh) 薄膜晶体管阵列基板及其制造方法
US4778258A (en) Protective tab structure for use in the fabrication of matrix addressed thin film transistor liquid crystal displays
KR20020038482A (ko) 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR20050001252A (ko) 횡전계방식 액정표시장치 및 그 제조방법
US5537234A (en) Relective liquid crystal display including driver devices integrally formed in monocrystalline semiconductor layer and method of fabricating the display
US7414691B2 (en) Liquid crystal display device with prevention of defective disconnection of drain/pixel electrodes by forming two conductive layers on top of entire pixel electrode and then removing a portion of both therefrom
US5005056A (en) Amorphous-silicon thin film transistor array substrate
KR100228719B1 (ko) 전기 화학적 식각방법을 이용하는 soi형 반도체 소자 및 이를 이용한 능동구동 액정표시장치의 제조방법
JPH0618926A (ja) 液晶表示用大型基板およびその製造方法
US20040041955A1 (en) Manufacturing method for liquid crystal display
KR20020005152A (ko) 투명도전막 패터닝 방법
US6757033B2 (en) Liquid crystal display device and method for manufacturing the same
JPH0425700B2 (ko)
JP2556550B2 (ja) Ｎ▲上＋▼非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法
KR101067526B1 (ko) 박막 트랜지스터 및 그 제조 방법
KR20020076932A (ko) 박막 트랜지스터의 제조방법
US8461054B2 (en) Method of manufacturing liquid crystal display device
KR19980072230A (ko) 박막트랜지스터 제조방법
KR20050053280A (ko) 박막 트랜지스터 및 그 제조 방법
JP2003270664A (ja) 電気光学装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050729

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee