CN100508200C - 薄膜晶体管阵列基板及其制造方法 - Google Patents
薄膜晶体管阵列基板及其制造方法 Download PDFInfo
- Publication number
- CN100508200C CN100508200C CNB2007100458556A CN200710045855A CN100508200C CN 100508200 C CN100508200 C CN 100508200C CN B2007100458556 A CNB2007100458556 A CN B2007100458556A CN 200710045855 A CN200710045855 A CN 200710045855A CN 100508200 C CN100508200 C CN 100508200C
- Authority
- CN
- China
- Prior art keywords
- data wire
- scan line
- film transistor
- electrode
- controlling grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000010408 film Substances 0.000 claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 19
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000009413 insulation Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 4
- 238000001755 magnetron sputter deposition Methods 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 abstract 1
- 230000007797 corrosion Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 64
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000003321 amplification Effects 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical class [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种薄膜晶体管阵列基板及其制造方法，该阵列基板包括多条沿第一方向延伸的栅极扫描线；多条沿第二方向延伸的数据线，栅极扫描线和数据线交叉形成像素区域；设置在像素区域内的薄膜晶体管和像素电极；其中所述数据线与栅极扫描线形成在同一层上，且所述数据线被栅极扫描线分隔开为多段，分隔开的数据线通过其两端的接触孔与形成在像素电极层的接触电极进行电气连接；本发明可以省略传统薄膜晶体管阵列基板制造工艺流程中的数据线膜层的磁控溅射步骤，及相对应的曝光和湿法刻蚀工艺过程。
Description
技术领域
本发明涉及一种阵列基板及其制造方法，特别是涉及一种采用背沟道非晶硅薄膜晶体管的阵列基板及其制造方法。
背景技术
由于具有结构薄、低功耗、重量轻和无电磁辐射等特性，液晶显示器(LCD)作为信息(文字和图像)显示的终端人机界面已经得到了广泛的应用。特别地，配有有源元件的薄膜晶体管液晶显示器能够根据所要显示的信息有选择性地给像素电极施加电压并在刷新周期内稳定地保持该电压，因而更适合于显示大容量的文字信息和动态图像画面。
通常，LCD包括包含像素电极和公共电极的场产生电极的两个基板，和插入在其间的液晶层。一般将像素电极设置在其中的一个基板上，并以矩阵形式排列；而将公共电极设置在另一个相向对峙的基板上，并基本覆盖该基板的整个表面。通过对像素单元的场产生电极施加数据电压，对公共电极施加公共电压，以在液晶层中产生电场来控制液晶层的液晶分子的取向，调整入射光的偏振状态并通过配置的偏光片来控制光透射比，从而实现图像显示。
为了将数据电压独立地提供并在规定的帧频内保持于像素电极上，开关元件如具有三个端子的薄膜晶体管(TFT)分别被连接到像素电极上。作为一种低成本的材料，非晶硅薄膜常被用作该TFT中间的半导体层，以提供充放电的电流通道。具有像素电极和TFT的基板通常包括多个为TFT传送控制信号的栅极线和多个传送数据电压的数据线。每个TFT根据栅极扫描线的扫描电位的高低不同，为像素电极传送或阻断来自数据线的数据信号。
图1示出了现有技术的非晶硅TFT阵列基板的平面结构示意图。包括：栅极扫描线2和数据线4及其交叉限定的像素区域3；像素区域3内形成有TFT66和像素电极88；数据驱动器44用于驱动数据线4；栅极驱动器22用于驱动栅线2。TFT66响应栅线2的扫描信号将来自数据线4的信号写入像素电极88；像素电极88与另一基板上(通常是彩色滤色器，图中未画出)的公共电极形成电势差；该电势差产生的电场控制液晶层的液晶分子的取向，从而实现图像显示。为了有利于TFT66在关断期间能够保持像素电极电压，在像素区域3中引入了公共电极线9。
图2为图1中的像素区域3的放大平面图；图3为图2中的沿I-I’线的像素区域的剖面图；图4为图2中的沿II-II’线的端子部的剖面图。栅线端子部包括G端子21、端子部接触孔22H、由透明电极材料构成的接触辅助件23I；数据线端子部包括D端子41、端子部接触孔42H、由透明电极材料构成的接触辅助件43I。
TFT66包括连接到栅极扫描线2的栅极5、连接到数据线4的源极61S、通过贯穿钝化膜300的接触孔61H连接到像素电极88的漏极61D、导通沟道66C。在图3中，100是基板；200是覆盖在栅极5及栅极扫描线2上的栅绝缘层；还包括非晶硅半导体层66A和N+掺杂非晶硅欧姆接触层66N。
据此，通常TFT阵列基板包括多个薄膜如栅极层、绝缘层、源极层及半导体层、钝化层等，并使用各自的光掩模板通过光刻的方法将薄膜分别形成图案。一般而言，非晶硅薄膜晶体管阵列基板的制造需要三次磁控溅射沉积薄膜、三次PECVD沉积薄膜、4～5次光刻工艺才能完成。因此，为了减少制造时间和节约成本，需要一种可以简化TFT阵列基板制造流程的结构及方法。
发明内容
本发明要解决的技术问题是提供一种可减少数据线制造流程的薄膜晶体管阵列基板。
本发明要解决的另一技术问题是提供一种可缩短制程、节省成本的薄膜晶体管阵列基板的制造方法。
为实现上述目的，本发明提供了一种薄膜晶体管阵列基板，包括多条沿第一方向延伸的栅极扫描线；多条沿第二方向延伸的数据线，栅极扫描线和数据线交叉形成像素区域；设置在像素区域内的薄膜晶体管和像素电极；其中所述数据线与栅极扫描线形成在同一层上，且所述数据线被栅极扫描线分隔开为多段，分隔开的数据线通过其两端的接触孔与形成在像素电极层的接触电极进行电气连接。
本发明还提供了另一种薄膜晶体管阵列基板，包括多条沿第一方向延伸的栅极扫描线；多条沿第二方向延伸的数据线，栅极扫描线和数据线交叉形成像素区域；设置在像素区域内的薄膜晶体管和像素电极；其中所述数据线与栅极扫描线形成在同一层上，且所述栅极扫描线被数据线分隔开为多段，分隔开的栅极扫描线通过其两端的接触孔与形成在像素电极层的接触电极进行电气连接。
本发明还提供了一种薄膜晶体管阵列基板的制造方法，包括如下步骤：形成一第一金属层在一透明基板上；图案化所述第一金属层，形成一栅极、栅极扫描线、数据线，且栅极与栅极扫描线电气连接，所述数据线被栅极扫描线分隔开为多段；在基板上形成栅绝缘层、半导体层、对应于栅极的沟道；形成源区和漏区；在所述半导体层上形成钝化膜、在钝化膜上刻蚀出第一、第二、第三接触孔：第一接触孔形成在分隔开的数据线的端部区域；第二接触孔形成在源区和漏区上；第三接触孔形成在栅极扫描线和数据线的端子部；最后在钝化膜上形成像素电极和跨线接触电极。
本发明还提供了另一种薄膜晶体管阵列基板的制造方法，包括如下步骤：形成一第一金属层在一透明基板上；图案化所述第一金属层，形成一栅极及栅极扫描线、数据线，且所述栅极与所述栅极扫描线电气连接，所述栅极扫描线被数据线分隔开为多段；在基板上形成栅绝缘层、半导体层、对应于栅极的沟道；形成源区和漏区；在所述半导体层上形成钝化膜、在钝化膜上刻蚀出第一、第二、第三接触孔：第一接触孔形成在分隔开的栅极扫描线的端部区域；第二接触孔形成在源区和漏区上；第三接触孔形成在栅极扫描线和数据线的端子部；最后在钝化膜上形成像素电极和跨线接触电极。
基于上述构思，本发明的薄膜晶体管阵列基板及其制造方法，由于栅极扫描线和数据线采用同一层金属布线，可以省略传统薄膜晶体管阵列基板制造工艺流程中的数据线膜层的磁控溅射步骤，及相对应的曝光和湿法刻蚀工艺过程，不但可以缩短制程时间，节省材料成本，而且还可以减少相关的设备投资。另外，在钝化膜的接触孔刻蚀中，由于上述第一和第三接触孔的下层是同一层金属，而第二接触孔的下层膜是非晶硅层，因此，可以通过选择合适的腐蚀液(如BHF溶液)实现接触孔的湿法刻蚀。这样，可以节省昂贵的干法刻蚀设备投资。
为了更进一步了解本发明的特征及技术内容，请参阅以下有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，不构成对本发明的限制。
附图说明
图1为现有技术的薄膜晶体管阵列基板的平面结构示意图；
图2为图1中的像素区的放大平面图；
图3为图2中的沿I～I’线的像素区域的剖面图；
图4为图2中的沿II～II’线的端子部的剖面图；
图5为本发明实施例的薄膜晶体管阵列基板的像素区域的放大平面图；
图6为图5中的沿I～I’线的像素区的剖面图；
图7为图5中的沿II～II’线的端子部的剖面图；
图8A到图8D为按照本发明实施例的薄膜晶体管阵列基板的逐步制造方法剖面图。
附图标号说明：
100：基板 200：栅绝缘层 300：钝化膜
2：栅极扫描线 3：像素区域 4、数据线 5：栅极
9：公共电极线
22：栅极驱动器 44：数据驱动器 66：TFT 88：像素电极
21：G端子 22H：接触孔 23I：接触辅助件
41：D端子 42H：接触孔 43I：接触辅助件
61S：源极 61D：漏极 61H：接触孔
66S：源极 66D：漏极
66A：半导体层 66C：导通沟道 66N：欧姆接触层
311H：第一接触孔 311I：接触电极 321I：接触电极
321H：第二接触孔 332：G端子 332H：第三接触孔
332I：接触辅助件 334H：第三接触孔
具体实施方式
下面结合附图及典型实施例对本发明作进一步说明。
图5为本发明实施例的薄膜晶体管阵列基板的像素区的放大平面图；图6为图5中的沿I～I’线的像素区域的剖面图；图7为图5中的沿II～II’线的端子部的剖面图。
参照图5、图6，本发明的薄膜晶体管阵列基板包括多条沿第一方向延伸的栅极扫描线2、公共电极线9；多条沿第二方向延伸的数据线4，栅极扫描线2和数据线4交叉形成像素区域3；设置在像素区域3内的薄膜晶体管66和像素电极88；像素电极88与另一基板上(通常是彩色滤色器，图中未画出)的公共电极形成电势差；该电势差产生的电场控制液晶层的液晶分子的取向，从而实现图像显示。为了有利于TFT66在关断期间能够保持像素电极电压，通过使公共电极线9与像素电极88重叠并且在二者之间设置钝化膜300来形成存储电容Cst。
参照图7，栅极扫描线2的端子部包括G端子332、第三接触孔332H、由透明电极材料构成的接触辅助件332I；数据线4的端子部包括D端子334、第三接触孔334H、由透明电极材料构成的接触辅助件334I。
TFT66包括连接到栅极扫描线2的栅极5、连接到数据线4的源极66S、通过贯穿钝化膜300的第二接触孔321H连接到像素电极88上的漏极66D、导通沟道66C。在图6、图7中，100是基板；200是覆盖在栅线上的栅绝缘层；还包括非晶硅半导体层66A和N+掺杂非晶硅欧姆接触层66N。
数据线4、栅极扫描线2及公共电极线9形成在同一金属层上，其中栅极扫描线2与公共电极线9平行，数据线4、栅极扫描线2或公共电极线9分段形成，数据线4被栅极扫描线2和公共电极线9分隔开为多段，或者栅极扫描线2或公共电极线9被数据线4分割开为多段，因此数据线4不与栅极扫描线2及公共电极线9短路。分隔开的数据线4、栅极扫描线2或公共电极线9通过形成在钝化膜300上的第一接触孔311H和相成在像素电极层上的接触电极311I进行电气连接。另外数据线4还通过形成在钝化膜300上的第二接触孔321H和接触电极321I与TFT66的源极66S相连接，栅极扫描线2、数据线4、栅极5、公共电极线9由相同的导电材料形成。源极66S、漏极66D形成在N+掺杂非晶硅欧姆接触层66N上，接触电极321I形成在像素电极层上，接触电极321I和像素电极88由相同的导电材料形成。
图8A到图8D为按照本发明实施例的薄膜晶体管阵列基板的逐步制造方法剖面图。
参照图8A，首先提供一透明基板100，如玻璃基板、塑胶基板；在透明基板100上沉积第一金属层，通过第一掩模工序图案化第一金属层，形成第一导电金属层图案，包括：栅极5、与栅极5电气连接的栅极扫描线2、数据线4、公共电极线9，数据线4、栅极扫描线2或公共电极线9分段形成，数据线4被栅极扫描线2和公共电极线9分隔开为多段，或者栅极扫描线2或公共电极线9被数据线4分割开为多段，因此数据线4不与栅极扫描线2及公共电极线9短路。第一金属层包括单层或者双层溅射沉积的诸如Mo、AlNd、Al、Cr、Mo合金，Al合金等金属材料的金属层。
参照图8B，在第一金属层图案上依次沉积栅绝缘层200、本征非晶硅半导体层66A和N+掺杂非晶硅欧姆接触层66N。栅绝缘层200可以是有机层或诸如SiO2和SiNx的无机材料；有机层可以用旋转涂敷的方法实现，无机层可以用射频溅射法或等离子体增强CVD的方法来沉积。非晶硅半导体层66A和N+掺杂非晶硅欧姆接触层66N一般采用等离子体增强CVD的方法来沉积并且在沉积非晶硅层时只需通入适量的磷烷(PH5)气体，即可实现N+掺杂非晶硅层。
利用基于GTM或HTM技术的第二掩模工序，采用干法刻蚀工艺，刻蚀出非晶硅TFT有源层沟道66C及源极66S和漏极66D，其中源极66S和漏极66D是由N+掺杂非晶硅欧姆接触层66N构成的。
接着沉积钝化膜300。钝化膜300可以是诸如SiO2和SiNx的无机材料；可以用射频溅射法或等离子体增强CVD的方法来沉积。参照图8C，利用第三掩模工序，在钝化膜300刻蚀出第一接触孔311H、第二接触孔321H、第三接触孔332H、334H。其中，第三接触孔332H位于栅极扫描线2端子部，用于将栅极驱动器22的扫描信号加载到栅极扫描线2上，第三接触孔334H位于数据线4的端子部，用于将数据驱动器44视频的信号加载到数据线4上；第一接触孔311H起到将分隔开的数据线4、栅极扫描线2或公共电极线9跨接连通的作用；第二接触孔321H是用于将透明导电层与TFT的源极66S和漏极66D相连接。
接触孔的刻蚀可采用以下两种工艺实施方案。
实施方案1：利用GTM或HTM技术，先将第三接触孔332H、334H及第一接触孔311H部分刻蚀出(即将第一金属层上面的钝化膜全部去除，将部分栅绝缘层去除)；然后将接触孔321H上的部分感光胶灰化掉；接着再次进行刻蚀，即：彻底将第三接触孔332H、接触孔334H及第一接触孔311H上的栅绝缘层去除并将源极66S和漏极66D表面上的钝化膜全部去除形成第二接触孔321H。
实施方案2：利用有选择刻蚀性的蚀刻液(例如BHF溶液等)直接用湿法刻蚀，因为钝化层与掺杂非晶硅层有很强的蚀刻选择比并且第三接触孔332H、接触孔334H及第一接触孔311H上面的栅绝缘层200及钝化膜300膜厚及结构相同，因此可采用湿法刻蚀。这样，可以节省昂贵的干法刻蚀设备投资。
参照图8D，通过第四掩模工序，在钝化膜300上形成包括像素电极88及接触电极311I，321I的第二导电图案组。具体地，在钝化膜300上形成透明导电层，然后再通过采用第四掩模的光刻和湿法刻蚀工序对其图案化，从而形成第二导电图案组。通常，透明导电层是用溅射方法形成的ITO(氧化铟锡)，T0(氧化锡)，IZO(氧化铟锌)等材料的薄膜。
如上所述，按照本发明及其实施方法可以通过相同的掩膜工序在同一金属层上将栅极扫描线、公共电极线和数据线在一起形成，然后再通过透明导电层实现数据线4、栅极扫描线2或公共电极线9的跨接和形成TFT66的源极66S和漏极66D。
按照本发明及其实施方法可以省略通常薄膜晶体管阵列基板制造工艺流程中的数据线膜层的磁控溅射步骤，及相对应的曝光和湿法刻蚀工艺过程，不但可以缩短制程时间，节省材料成本，而且还可以减少相关的设备投资。
Claims (16)
1.一种薄膜晶体管阵列基板，包括
多条沿第一方向延伸的栅极扫描线；
多条沿第二方向延伸的数据线，栅极扫描线和数据线交叉形成像素区域；
设置在像素区域内的薄膜晶体管和像素电极；
其特征在于所述数据线与栅极扫描线形成在同一层上，且所述数据线被栅极扫描线分隔开为多段，分隔开的数据线通过其两端的接触孔与形成在像素电极层的接触电极进行电气连接。
2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于所述薄膜晶体管的源极、漏极形成在N+非晶硅欧姆接触层上。
3.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于还进一步包括与所述栅极扫描线平行的公共电极线，所述的数据线基于公共电极线分隔开来，被公共电极线分隔开的数据线通过其两端的接触孔及形成在像素电极层的接触电极进行电气连接。
4.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于所述的栅极扫描线、数据线由相同的导电材料形成。
5.根据权利要求3所述的薄膜晶体管阵列基板，其特征在于所述的栅极扫描线、数据线、公共电极线由相同的导电材料形成。
6.根据权利要求1或3所述的薄膜晶体管阵列基板，其特征在于所述的像素电极、接触电极由相同的导电材料形成。
7.一种薄膜晶体管阵列基板，包括
多条沿第一方向延伸的栅极扫描线；
多条沿第二方向延伸的数据线，栅极扫描线和数据线交叉形成像素区域；
设置在像素区域内的薄膜晶体管和像素电极；
其特征在于所述数据线与栅极扫描线形成在同一层上，且所述栅极扫描线被数据线分隔开为多段，分隔开的栅极扫描线通过其两端的接触孔与形成在像素电极层的接触电极进行电气连接。
8.根据权利要求7所述的薄膜晶体管阵列基板，其特征在于所述薄膜晶体管的源极、漏极形成在N+非晶硅欧姆接触层上。
9.根据权利要求7所述的薄膜晶体管阵列基板，其特征在于还进一步包括与所述栅极扫描线平行的公共电极线，所述公共电极线基于数据线分隔开来，被数据线分隔开的公共电极线通过其两端的接触孔及形成在像素电极层的接触电极进行电气连接。
10.根据权利要求7所述的薄膜晶体管阵列基板，其特征在于所述的栅极扫描线、数据线由相同的导电材料形成。
11.根据权利要求9所述的薄膜晶体管阵列基板，其特征在于所述的栅极扫描线、数据线、公共电极线由相同的导电材料形成。
12.根据权利要求7或9所述的薄膜晶体管阵列基板，其特征在于所述的像素电极、接触电极由相同的导电材料形成。
13.一种薄膜晶体管阵列基板的制造方法，包括如下步骤：
形成一第一金属层在一透明基板上；
图案化所述第一金属层，形成一栅极、栅极扫描线、数据线，且所述栅极与栅极扫描线电气连接，所述数据线被栅极扫描线分隔开为多段；
在基板上形成栅绝缘层、半导体层、对应于栅极的沟道；形成源区和漏区；
在所述半导体层上形成钝化膜、在钝化膜上刻蚀出第一、第二、第三接触孔：第一接触孔形成在分隔开的数据线的端部区域；第二接触孔形成在源区和漏区上；第三接触孔形成在栅极扫描线和数据线的端子部；
最后在钝化膜上形成像素电极和跨线接触电极。
14.根据权利要求13所述的制造方法，其特征在于在图案化第一金属层时还形成有公共电极线，所述数据线基于公共电极线分隔开来，被公共电极线分隔开的数据线两端对应的钝化膜层上刻蚀有第一接触孔。
15.一种薄膜晶体管阵列基板的制造方法，包括如下步骤：
形成一第一金属层在一透明基板上；
图案化所述第一金属层，形成一栅极、栅极扫描线、数据线，且所述栅极与栅极扫描线电气连接，所述栅极扫描线被数据线分隔开为多段；
在基板上形成栅绝缘层、半导体层、对应于栅极的沟道；形成源区和漏区；
在所述半导体层上形成钝化膜、在钝化膜上刻蚀出第一、第二、第三接触孔：第一接触孔形成在分隔开的栅极扫描线的端部区域；第二接触孔形成在源区和漏区上；第三接触孔形成在栅极扫描线和数据线的端子部；
最后在钝化膜上形成像素电极和跨线接触电极。
16.根据权利要求15所述的制造方法，其特征在于在图案化第一金属层时还形成有公共电极线，所述公共电极线基于数据线分隔开来，被数据线分隔开的公共电极线两端对应的钝化膜层上刻蚀有第一接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100458556A CN100508200C (zh) | 2007-09-12 | 2007-09-12 | 薄膜晶体管阵列基板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100458556A CN100508200C (zh) | 2007-09-12 | 2007-09-12 | 薄膜晶体管阵列基板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101123257A CN101123257A (zh) | 2008-02-13 |
| CN100508200C true CN100508200C (zh) | 2009-07-01 |
Family
ID=39085500
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100458556A Expired - Fee Related CN100508200C (zh) | 2007-09-12 | 2007-09-12 | 薄膜晶体管阵列基板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100508200C (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101738799B (zh) * | 2008-11-06 | 2011-09-07 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102385199B (zh) * | 2010-09-03 | 2014-03-12 | 东莞万士达液晶显示器有限公司 | 液晶显示面板及其制造方法 |
| SG189560A1 (en) | 2011-10-11 | 2013-05-31 | 3M Innovative Properties Co | A display device |
| CN102436088B (zh) * | 2011-12-14 | 2015-03-25 | 深圳市华星光电技术有限公司 | 液晶显示装置 |
| CN102983103B (zh) * | 2012-12-10 | 2015-09-16 | 京东方科技集团股份有限公司 | 制作薄膜晶体管阵列基板的方法、阵列基板和显示装置 |
| CN103227147B (zh) * | 2013-01-17 | 2015-10-07 | 京东方科技集团股份有限公司 | Tft-lcd阵列基板及其制造方法、液晶显示器 |
| CN103107140B (zh) * | 2013-01-28 | 2016-01-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN103383946B (zh) * | 2013-07-12 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种阵列基板、显示装置及阵列基板的制备方法 |
| CN103969865B (zh) | 2013-10-10 | 2017-10-27 | 上海中航光电子有限公司 | Tft阵列基板及其制造方法、显示面板和显示装置 |
| CN104217994B (zh) | 2014-08-29 | 2017-10-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制备方法、显示装置 |
| JP6671155B2 (ja) * | 2015-11-26 | 2020-03-25 | 三菱電機株式会社 | 薄膜トランジスタ基板 |
| CN105789119B (zh) * | 2016-05-20 | 2019-01-22 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN107634087A (zh) * | 2017-10-27 | 2018-01-26 | 京东方科技集团股份有限公司 | 一种显示面板及显示装置 |
| CN114185212A (zh) * | 2021-11-30 | 2022-03-15 | 重庆惠科金渝光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
| CN115132077B (zh) | 2022-05-25 | 2023-10-20 | 惠科股份有限公司 | 驱动基板、显示面板及其显示装置 |
-
2007
- 2007-09-12 CN CNB2007100458556A patent/CN100508200C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101123257A (zh) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100508200C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| US4697331A (en) | Method of fabrication of a control transistor for a flat-panel display screen | |
| KR100241828B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6323051B1 (en) | Method of manufacturing liquid crystal display | |
| CN102148196B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN100547801C (zh) | 电光装置以及电子设备 | |
| KR101398094B1 (ko) | 액정 디스플레이 및 어레이 기판 | |
| US7612836B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| US6111619A (en) | Method of forming polycrystalline silicon TFTs with TiN/Cu/TiN interconnections for a liquid crystal display pixel array | |
| KR20040024666A (ko) | 액정 표시 장치 및 이의 제조방법 | |
| CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
| CN101609236A (zh) | 薄膜晶体管阵列基板制造方法 | |
| KR100673331B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| CN101257028A (zh) | 薄膜晶体管基板及其制造方法 | |
| CN103293797B (zh) | 一种薄膜晶体管液晶显示装置及其制作方法 | |
| US4810637A (en) | Non-linear control element for a flat electrooptical display screen and a method of fabrication of said control element | |
| CN102779783A (zh) | 一种像素结构及其制造方法、显示装置 | |
| JPH0862628A (ja) | 液晶表示素子およびその製造方法 | |
| US20020168788A1 (en) | Method of fabricating a thin film transistor liquid crystal display | |
| JP2556550B2 (ja) | Ｎ▲上＋▼非晶質シリコンに対する高歩留りの電気的コンタクトを形成するための方法 | |
| JP2628072B2 (ja) | 液晶表示装置およびその製造方法 | |
| CN201112387Y (zh) | 阵列基板 | |
| KR19980072230A (ko) | 박막트랜지스터 제조방법 | |
| JPS61147574A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NANJING CEC PANDA LCD TECHNOLOGY CO., LTD. Free format text: FORMER OWNER: SVA (GROUP) CO., LTD. Effective date: 20110621 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 200233 BUILDING 3, NO. 757, YISHAN ROAD, XUHUI DISTRICT, SHANGHAI TO: 210038 NO. 9, HENGYI ROAD, NANJING ECONOMIC AND TECHNOLOGICAL DEVELOPMENT ZONE, NANJING CITY, JIANGSU PROVINCE |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20110621 Address after: 210038 Nanjing economic and Technological Development Zone, Jiangsu Province, Hengyi Road, No. 9, No. Patentee after: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Address before: 200233, Shanghai, Yishan Road, No. 757, third floor, Xuhui District Patentee before: SVA OPTRONICS |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090701 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |