CN105789119B - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN105789119B
CN105789119B CN201610343386.5A CN201610343386A CN105789119B CN 105789119 B CN105789119 B CN 105789119B CN 201610343386 A CN201610343386 A CN 201610343386A CN 105789119 B CN105789119 B CN 105789119B
Authority
CN
China
Prior art keywords
pole
light shield
layer
connecting bridge
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610343386.5A
Other languages
English (en)
Other versions
CN105789119A (zh
Inventor
李子健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201610343386.5A priority Critical patent/CN105789119B/zh
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to GB1811891.9A priority patent/GB2562187B/en
Priority to RU2018128061A priority patent/RU2688814C1/ru
Priority to JP2018543314A priority patent/JP6621188B2/ja
Priority to US15/109,652 priority patent/US10115749B2/en
Priority to PCT/CN2016/085461 priority patent/WO2017197676A1/zh
Priority to KR1020187021718A priority patent/KR102154418B1/ko
Publication of CN105789119A publication Critical patent/CN105789119A/zh
Application granted granted Critical
Publication of CN105789119B publication Critical patent/CN105789119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板面板及其制作方法。其中，该制作方法包括在基板上沉积导电层，并采用第一道光罩将所述导电层刻蚀出薄膜晶体管的三极以及第一信号线、第二信号线，其中，所述第一信号线包括分隔在所述第二信号线两侧的第一部分和第二部分；依序沉积中间层，并采用第二道光罩将所述中间层刻蚀出连接所述第一部分和第二部分的第一连接桥；沉积导电电极，并采用第三道光罩将所述导电电极刻蚀出像素电极以及电连接所述第一部分和所述第二部分的连接线。通过上述方式，能够减少阵列基板的制作耗时，降低生产成本。

Description

阵列基板及其制作方法
技术领域
本申请涉及显示技术领域，特别是涉及阵列基板及其制作方法。
背景技术
目前，薄膜晶体管液晶显示器(英文：thin film transistor-liquid crystaldisplay，简称：TFT-LCD)为被广泛使用的主流显示器。TFT-LCD通过阵列基板上的TFT控制像素电极的相应电压通断，以控制液晶转向，进行实现相应显示。在目前阵列基板制作工艺中，由于阵列基板的结构较为复杂，通常是需要5道或4道光罩进行刻蚀得到。
然而，由于目前阵列基板工艺中需要用的光罩刻蚀工序较多，使得制作耗时较长，而且增加了生产成本。
发明内容
本申请提供一种阵列基板及其制作方法，能够减少阵列基板的制作耗时，降低生产成本。
本申请第一方面提供一种阵列基板的制作方法，包括：在基板上沉积导电层，并采用第一道光罩将所述导电层刻蚀出薄膜晶体管的三极以及第一信号线、第二信号线，其中，所述第一信号线包括分隔在所述第二信号线两侧的第一部分和第二部分；依序沉积中间层，并采用第二道光罩将所述中间层刻蚀出连接所述第一部分和第二部分的第一连接桥；沉积导电电极，并采用第三道光罩将所述导电电极刻蚀出像素电极以及电连接所述第一部分和所述第二部分的连接线。
其中，所述第一信号线的第一部分与所述薄膜晶体管的第一极电连接，所述第二信号线与所述薄膜晶体管的第二极电连接，所述中间层包括叠置的绝缘层、主动层、欧姆接触层和保护层；所述采用第二道光罩将所述中间层刻蚀出连接所述第一部分和第二部分的第一连接桥的步骤还包括：采用第二道光罩将所述中间层刻蚀出连接所述第二极和所述薄膜晶体管的第三极的第二连接桥；所述采用第三道光罩将所述导电电极刻蚀出像素电极以及电连接所述第一部分和所述第二部分的连接线的步骤还包括：采用第三道光罩将所述第二连接桥上的所述导电电极、所述保护层及所述欧姆接触层对应所述第二极和第三极进行刻蚀断开。
其中，所述采用第二道光罩将所述中间层刻蚀出连接所述第二极和所述薄膜晶体管的第三极的第二连接桥的步骤还包括：采用氢氟酸对所述第二连接桥中的保护层和绝缘层的边缘进行刻蚀，使所述第二连接桥中的主动层和欧姆接触层向外凸出形成接触环。
其中，所述采用第二道光罩将所述中间层刻蚀出连接所述第一部分和第二部分的第一连接桥的步骤还包括：采用第二道光罩将所述中间层刻蚀出位于所述第一部分上面的电容绝缘结构；所述采用第三道光罩将所述导电电极刻蚀出像素电极以及电连接所述第一部分和所述第二部分的连接线的步骤还包括：采用第三道光罩将所述导电电极刻蚀出位于所述电容绝缘结构上面的存储电容电极。
其中，所述第一连接桥的宽度宽于所述第一部分和所述第二部分的宽度。
其中，所述第二连接桥上的导电电极设置在所述接触环上，以使所述导电电极与所述接触环和所述第二极或第三极电连接。
其中，所述薄膜晶体管的第一极、第二极、第三极分别是栅极、源极、漏极，所述第一信号线为扫描线、第二信号线为数据线。
本申请第二方面提供一种阵列基板，包括：基板；设置在基板上的薄膜晶体管的三极、第一信号线和第二信号线，其中，所述第一信号线包括分隔在所述第二信号线两侧的第一部分和第二部分；设置在所述第一部分和第二部分之间的第一连接桥，其中，所述第二连接桥与所述第二信号线绝缘；以及像素电极和设置在所述第一连接桥上面的连接线，所述连接线用于电连接所述第一部分和所述第二部分。
其中，所述第一信号线的第一部分与所述薄膜晶体管的第一极电连接；所述阵列基板还包括设置在所述薄膜晶体管的第二极和第三极之间的第二连接桥，以及设置在所述第二连接桥上的第一导电电极和第二导电电极，所述第二连接桥包括绝缘层、主动层、欧姆接触层及保护层，且所述第二连接桥的保护层和电阻接触层均对应所述第二极和第三极断开设置，所述第一导电电极电连接于所述第二极和主动层及所述第二信号线，所述导电电极电连接于所述第三极和所述主动层及所述像素电极。
其中，所述薄膜晶体管的第一极、第二极、第三极分别是栅极、源极、漏极，所述第一信号线为扫描线、第二信号线为数据线。
本申请第三方面提供一种阵列基板，由上述的制作方法制成的。
上述方案中，通过将阵列基板的第一信号线对应第二信号线两侧分段设置，并在后续光罩中形成连接该第一信号线的连接线，既可实现第一信号线的正常布线，而且使得在一道光罩中即可形成第一、第二信号线，而无需分两道光罩实现，减少了阵列基板制作过程的光罩次数，减少阵列基板的制作耗时，降低生产成本。
附图说明
图1是本申请阵列基板的制作方法一实施方式的流程图；
图2是经图1所示的S11步骤所得的阵列基板的俯视结构示意图；
图3是经图1所示的S12步骤所得的阵列基板的俯视结构示意图；
图4是图3所示未经刻蚀得到接触环的阵列基板沿AA方向的剖视图；
图5是图3所示经刻蚀得到接触环的阵列基板沿AA方向的剖视图；
图6是执行图1所示的S13步骤过程所得的阵列基板的第一俯视结构示意图；
图7是经图1所示的S13步骤所得的阵列基板的第二俯视结构示意图；
图8是图7所示阵列基板沿AA方向一实施方式的剖视图；
图9是图7所示阵列基板沿AA方向另一实施方式的剖视图。
具体实施方式
以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、接口、技术之类的具体细节，以便透彻理解本申请。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施方式中也可以实现本申请。在其它情况中，省略对众所周知的装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。
请参阅图1，图1是本申请阵列基板一实施方式的路程图。本实施例方法，包括以下步骤：
S11：在基板上沉积导电层，并采用第一道光罩将所述导电层刻蚀出薄膜晶体管的三极以及第一信号线、第二信号线。
该基板可以为玻璃基板或者其他透明绝缘材料形成的基板。该导电层可以为金属层，或者为其他可导电的非金属材料。
例如，请结合参阅图2，在基板206上可采用物理气相沉积(英文：Physical VaporDeposition，简称：PVD)沉积导电层，并采用设置有图案的第一道光罩先对导电层进行黄光刻蚀(英文：Photo Lithography)，以在导电层上定义出薄膜晶体管三极和第一信号线、第二信号线的图案，并继续采用湿刻蚀形成薄膜晶体管的第一极201、第二极202、第三极203和第一信号线204、第二信号线205。
其中，该第一信号线204与该第二信号线205交错设置，如垂直设置。该第一信号线204包括分隔在所述第二信号线205两侧的第一部分204a和第二部分204b，且该第一部分204a和第二部分204b均不与第二信号205电连接。
本实施例中，所述第一信号线204的第一部分204a与所述薄膜晶体管的第一极201电连接，所述第二信号线205与所述薄膜晶体管的第二极202电连接。
S12：依序沉积中间层，并采用第二道光罩将所述中间层刻蚀出第一连接桥、第二连接桥以及电容绝缘结构。
例如，该中间层207包括绝缘层(又称栅极绝缘层，英文：Gate Insulator，简称：GI)207a、主动层207b、欧姆接触层207c和保护层207d(英文：passivation)。请结合参阅图3，在如图2所示的基板上可采用等离子体增强化学气相沉积法(英文：Plasma EnhancedChemical Vapor Deposition，简称：PECVD)依序沉积绝缘层207a、主动层207b、欧姆接触层207c和保护层207d。其中，该主动层207b包括a-Si和/或p-Si等，该欧姆接触层207c如为n+a-Si。
然后，采用设置有图案的第二道光罩先对中间层207进行黄光刻蚀，以在中间层207上定义出连接所述第一部分204a和第二部分204b的第一连接桥208、连接第二极202和第三极203的第二连接桥209以及位于所述第一部分204a上面的电容绝缘结构210的图案，并继续采用干刻蚀工艺刻蚀到上述导电层，以形成该第一连接桥208、第二连接桥209(也称硅导)以及电容绝缘结构210。
优选地，为保证上述导电层与下述导电电极的对应位置绝缘，该第一连接桥208和电容绝缘结构210在宽度上完全覆盖该第一信号线。如，第一连接桥208宽度宽于第一信号线的第一部分204a和第二部分204b，电容绝缘结构210的宽度宽于第一部分204a。
进一步地，为保证主动层和欧姆接触层与下面导电层以及下述导电电极的良好接触，在本步骤形成上述第二连接桥209之后，还包括：采用氢氟酸(HF)对所述第二连接桥209中的保护层和绝缘层的边缘进行刻蚀，使所述第二连接桥中的主动层207b和欧姆接触层207c向外凸出形成接触环209a。例如，请结合参阅图4-5，在进行上述干刻蚀之后得到的图3所示的A-A方向的剖面图如图4所示，采用HF刻蚀工艺(因为HF对Si与SiOx刻蚀有选择性)对对所述第二连接桥209中的保护层209和绝缘层206的边缘进行刻蚀，以保留第二连接桥209中的主动层207b和欧姆接触层207c的边缘，形成外围半O-ring接触环209a。
可以理解的是，在其他实际应用中，在形成第二连接桥后也可不进行刻蚀形成接触环，则主动层和欧姆接触层相对保护层和绝缘层无凸出部分。
S13：沉积导电电极，并采用第三道光罩将所述导电电极刻蚀出像素电极、连接线和存储电容电极、并将所述第二连接桥上的所述导电电极、所述保护层及所述欧姆接触层对应所述第二极和第三极进行刻蚀断开。
例如，请结合参阅图6-8，将经S12后的基板可采用PVD沉积透明导电电极如铟锡氧化物(英文：Indium tin oxide，简称：ITO)半导体透明导电膜，采用设置有图案的第三道光罩先对该透明导电电极进行黄光刻蚀，以在透明导电电极上定义出连接所述像素电极211、电连接该第一部分204a和第二部分204b的连接线212、位于电容绝缘结构210上面的存储电容电极213以及第二连接桥上位于第二极和第三极之间的断开处214的图案，并继续采用湿刻蚀工艺刻蚀到上述透明导电电极，以形成该像素电极211、连接线212以及存储电容电极213，如图6所示。
然后，再采用干刻蚀工艺将断开处214的透明导电电极、保护层209和欧姆接触层207b刻蚀掉，使得分别对应第二极和第三极的透明导电电极、保护层209和欧姆接触层207c不连接，如图7和8所示。在其他实施例中，也可把断开处214的主动层207b的上部分也进行刻蚀断开，如图9所示。
可以理解的是，可以在进行上述黄光刻蚀时先不定义断开处214的图案，在湿刻蚀得到上述导电结构后，再进行第二次的黄光刻蚀得到断开处214，再进行干刻蚀得到该断开处214。
可选地，所述第二连接桥上的导电电极设置在所述接触环209a上，以使所述导电电极与所述接触环209a和所述第二极202或第三极203电连接。具体如，该第二连接桥上对应第二极202位置的导电电极为第一导电电极215，该第一导电电极215通过覆盖该第二连接桥的侧面的接触环，以连接主动层和第二极202形成通路。该第二连接桥上对应第三极203位置的导电电极为第二导电电极216，该第二导电电极216通过覆盖该第二连接桥的侧面的接触环，以连接主动层和第三极203形成通路。该第一导电电极215与第二信号线205电接触，进而保证第二信号线205与薄膜晶体管的第二极202电连接。该第二导电电极216与像素电极211电接触，进而实现像素电极211与薄膜晶体管的第三极203电连接。
本实施例中，该连接线212长于该第一连接桥208，且窄于该第一连接桥208，以保证该连接线212与第二信号线204绝缘，且能够与第一部分204a和第二部分204b电连接，当然，上述可以采用连接线通过第一连接桥208的贯通孔与第一部分204a和第二部分204b电连接，此时则连接线212的长度无需长于第一连接桥208。该存储电容电极213通过电容绝缘结构210可与下面对应的第一部分204a形成存储电容。
在一实施例中，该薄膜晶体管的第一极、第二极、第三极对应为薄膜晶体管的栅极、源极和漏极，该第一信号线为扫描线，该第二信号线为数据线。当然，在其他实施例中，该第二极和第三极可对应为漏极和源极；或者第一信号线为数据线，第二信号线为扫描线，对应地，该第一极为源极或漏极，该第二极为栅极。
上述第一、第二、第三道光罩为一般的普通光罩，或者为半色光罩。
请参阅图7和8，图7是本申请阵列基板一实施方式的俯视结构示意图，图8是图7所示阵列基板沿A-A方向的剖视图。本实施例中，该种阵列基板包括：
基板206；
设置在基板206上的薄膜晶体管的第一极201、第二极202和第三极203以及第一信号线204、第二信号线205，其中，所述第一信号线204包括分隔在所述第二信号线205两侧的第一部分204a和第二部分204b；
设置在所述第一部分204a和第二部分204b之间的第一连接桥208；
像素电极211和设置在所述第一连接桥208上面的连接线212，所述连接线212用于电连接所述第一部分204a和所述第二部分204b。
其中，该基板可以为玻璃基板或者其他透明绝缘材料形成的基板。该导电层可以为金属层，或者为其他可导电的非金属材料。该导电电极可以为透明导电电极，如ITO等。
可选地，该第一连接桥208宽于其覆盖第一部分204a的区域和其覆盖第二部分204b的区域。而且，该连接线212可长于该第一连接桥208，且窄于该第一连接桥208，当然，上述可以采用连接线通过第一连接桥208的贯通孔与第一部分204a和第二部分204b电连接，此时则连接线212的长度无需长于第一连接桥208。
可选地，该第一连接桥208包括从靠近基板206一侧依序为绝缘层207a、主动层207b、欧姆接触层207c和保护层207d，上述四层具体描述请参阅上面实施例相关说明。
可选地，所述第一信号线的第一部分204a与所述薄膜晶体管的第一极201电连接，所述第二信号线205与所述薄膜晶体管的第二极202电连接。
该阵列基板还包括设置在所述薄膜晶体管的第二极202和第三极203之间的第二连接桥209，以及设置在所述第二连接桥209上的第一导电电极215和第二导电电极216。其中，该第二连接桥209包括如上述的绝缘层207a、主动层207b、欧姆接触层207c和保护层207d，且所述第二连接桥209的保护层207d和电阻接触层207c均对应所述第二极和第三极断开设置，即通过该断开处214断开。当然，该主动层207b的上部分也可通过该断开处214断开，如图9所示。
该第一导电电极215电连接于所述第二极202和主动层207b，且与第二信号线205电连接；所述导电电极电连接于所述第三极203和所述主动层207b，且与像素电极211电连接。
进一步地，该第二连接桥209的主动层207b和欧姆接触层207c的边缘相对绝缘层207a和保护层207d凸出，形成接触环209a。该第一导电电极215和第二导电电极216均覆盖在该接触环209a上，以与主动层电连接。
可选地，该阵列基板还包括存储电容电极213以及设置在存储电容电极213和第一部分204之间的电容绝缘结构210。具体，该电容绝缘结构可以包括如上述的绝缘层207a、主动层207b、欧姆接触层207c和保护层207d。
本实施例中，该第一信号线204与该第二信号线205交错设置，如垂直设置。且该薄膜晶体管的第一极、第二极、第三极对应为薄膜晶体管的栅极、源极和漏极，该第一信号线为扫描线，该第二信号线为数据线。当然，在其他实施例中，该第二极和第三极可对应为漏极和源极；或者第一信号线为数据线，第二信号线为扫描线，对应地，该第一极为源极或漏极，该第二极为栅极。
本申请还提供一种阵列基板，该阵列基板由上述制作方法制作而成。
上述方案中的阵列基板可为液晶显示器中的阵列基板。
本申请还提供显示面板，包括阵列基板、彩膜基板及夹置在该两个基板之间的液晶。
上述方案中，通过将阵列基板的第一信号线对应第二信号线两侧分段设置，并在后续光罩中形成连接该第一信号线的连接线，既可实现第一信号线的正常布线，而且使得在一道光罩中即可形成第一、第二信号线，而无需分两道光罩实现，减少了阵列基板制作过程的光罩次数，减少阵列基板的制作耗时，降低生产成本。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
在基板上沉积导电层，并采用第一道光罩将所述导电层刻蚀出薄膜晶体管的三极以及第一信号线、第二信号线，其中，所述第一信号线包括分隔在所述第二信号线两侧的第一部分和第二部分；
依序沉积中间层，并采用第二道光罩将所述中间层刻蚀出连接所述第一部分和第二部分的第一连接桥；
沉积导电电极，并采用第三道光罩将所述导电电极刻蚀出像素电极以及电连接所述第一部分和所述第二部分的连接线；
其中，所述第一信号线的第一部分与所述薄膜晶体管的第一极电连接，所述第二信号线与所述薄膜晶体管的第二极电连接，所述中间层包括叠置的绝缘层、主动层、欧姆接触层和保护层；
所述采用第二道光罩将所述中间层刻蚀出连接所述第一部分和第二部分的第一连接桥的步骤还包括：
采用第二道光罩将所述中间层刻蚀出连接所述第二极和所述薄膜晶体管的第三极的第二连接桥；
所述采用第三道光罩将所述导电电极刻蚀出像素电极以及电连接所述第一部分和所述第二部分的连接线的步骤还包括：
采用第三道光罩将所述第二连接桥上的所述导电电极、所述保护层及所述欧姆接触层对应所述第二极和第三极进行刻蚀断开。
2.根据权利要求1所述的制作方法，其特征在于，所述采用第二道光罩将所述中间层刻蚀出连接所述第二极和所述薄膜晶体管的第三极的第二连接桥的步骤还包括：
采用氢氟酸对所述第二连接桥中的保护层和绝缘层的边缘进行刻蚀，使所述第二连接桥中的主动层和欧姆接触层向外凸出形成接触环。
3.根据权利要求2所述的制作方法，其特征在于，所述第二连接桥上的导电电极设置在所述接触环上，以使所述导电电极与所述接触环和所述第二极或第三极电连接。
4.根据权利要求1所述的制作方法，其特征在于，所述采用第二道光罩将所述中间层刻蚀出连接所述第一部分和第二部分的第一连接桥的步骤还包括：
采用第二道光罩将所述中间层刻蚀出位于所述第一部分上面的电容绝缘结构；
所述采用第三道光罩将所述导电电极刻蚀出像素电极以及电连接所述第一部分和所述第二部分的连接线的步骤还包括：
采用第三道光罩将所述导电电极刻蚀出位于所述电容绝缘结构上面的存储电容电极。
5.根据权利要求1至4任一项所述的制作方法，其特征在于，所述薄膜晶体管的第一极、第二极、第三极分别是栅极、源极、漏极，所述第一信号线为扫描线、第二信号线为数据线。
6.一种阵列基板的制作方法，其特征在于，包括：
在基板上沉积导电层，并采用第一道光罩将所述导电层刻蚀出薄膜晶体管的三极以及第一信号线、第二信号线，其中，所述第一信号线包括分隔在所述第二信号线两侧的第一部分和第二部分；
依序沉积中间层，并采用第二道光罩将所述中间层刻蚀出连接所述第一部分和第二部分的第一连接桥；
沉积导电电极，并采用第三道光罩将所述导电电极刻蚀出像素电极以及电连接所述第一部分和所述第二部分的连接线；
其中，所述采用第二道光罩将所述中间层刻蚀出连接所述第一部分和第二部分的第一连接桥的步骤还包括：
采用第二道光罩将所述中间层刻蚀出位于所述第一部分上面的电容绝缘结构；
所述采用第三道光罩将所述导电电极刻蚀出像素电极以及电连接所述第一部分和所述第二部分的连接线的步骤还包括：
采用第三道光罩将所述导电电极刻蚀出位于所述电容绝缘结构上面的存储电容电极。
7.一种阵列基板，其特征在于，包括：
基板；
设置在基板上的薄膜晶体管的三极、第一信号线和第二信号线，其中，所述第一信号线包括分隔在所述第二信号线两侧的第一部分和第二部分；
设置在所述第一部分和第二部分之间的第一连接桥，其中，所述第一连接桥与所述第二信号线绝缘；以及
像素电极和设置在所述第一连接桥上面的连接线，所述连接线用于电连接所述第一部分和所述第二部分；
其中，所述阵列基板还包括存储电容电极以及设置在所述存储电容电极和所述第一部分之间的电容绝缘结构；
和/或，所述第一信号线的第一部分与所述薄膜晶体管的第一极电连接；所述阵列基板还包括设置在所述薄膜晶体管的第二极和第三极之间的第二连接桥，以及设置在所述第二连接桥上的第一导电电极和第二导电电极，所述第二连接桥包括绝缘层、主动层、欧姆接触层及保护层，且所述第二连接桥的保护层和电阻接触层均对应所述第二极和第三极断开设置，所述第一导电电极电连接于所述第二极和主动层及所述第二信号线，所述导电电极电连接于所述第三极和所述主动层及所述像素电极。
8.根据权利要求7所述的阵列基板，其特征在于，所述第二连接桥的主动层和欧姆接触层的边缘相对所述绝缘层和保护层凸出，形成接触环，所述第一导电电极和第二导电电极均覆盖在所述接触环上，以与主动层电连接；
所述电容绝缘结构和所述第一连接桥均包括绝缘层、主动层、欧姆接触层及保护层。
9.根据权利要求7至8任一项所述的阵列基板，其特征在于，所述薄膜晶体管的第一极、第二极、第三极分别是栅极、源极、漏极，所述第一信号线为扫描线、第二信号线为数据线。
10.一种阵列基板，其特征在于，由权利要求1至6任一项所述的制作方法制成的。
CN201610343386.5A 2016-05-20 2016-05-20 阵列基板及其制作方法 Active CN105789119B (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201610343386.5A CN105789119B (zh) 2016-05-20 2016-05-20 阵列基板及其制作方法
RU2018128061A RU2688814C1 (ru) 2016-05-20 2016-06-12 Подложки матрицы и способы их изготовления
JP2018543314A JP6621188B2 (ja) 2016-05-20 2016-06-12 アレイ基板及びその製作方法
US15/109,652 US10115749B2 (en) 2016-05-20 2016-06-12 Array substrates and the manufacturing method thereof
GB1811891.9A GB2562187B (en) 2016-05-20 2016-06-12 Array substrates and the manufacturing method thereof
PCT/CN2016/085461 WO2017197676A1 (zh) 2016-05-20 2016-06-12 阵列基板及其制作方法
KR1020187021718A KR102154418B1 (ko) 2016-05-20 2016-06-12 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610343386.5A CN105789119B (zh) 2016-05-20 2016-05-20 阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN105789119A CN105789119A (zh) 2016-07-20
CN105789119B true CN105789119B (zh) 2019-01-22

Family

ID=56379399

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610343386.5A Active CN105789119B (zh) 2016-05-20 2016-05-20 阵列基板及其制作方法

Country Status (7)

Country Link
US (1) US10115749B2 (zh)
JP (1) JP6621188B2 (zh)
KR (1) KR102154418B1 (zh)
CN (1) CN105789119B (zh)
GB (1) GB2562187B (zh)
RU (1) RU2688814C1 (zh)
WO (1) WO2017197676A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113013096B (zh) * 2021-03-01 2023-06-02 重庆先进光电显示技术研究院 阵列基板的制备方法及阵列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123257A (zh) * 2007-09-12 2008-02-13 上海广电光电子有限公司 薄膜晶体管阵列基板及其制造方法
CN101299431A (zh) * 2007-04-30 2008-11-05 奇美电子股份有限公司 显示面板及其薄膜晶体管基板的制造方法
CN105097941A (zh) * 2015-05-28 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303446B1 (ko) 1998-10-29 2002-10-04 삼성전자 주식회사 액정표시장치용박막트랜지스터기판의제조방법
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR100556701B1 (ko) * 2003-10-14 2006-03-07 엘지.필립스 엘시디 주식회사 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법
KR101326128B1 (ko) * 2006-09-29 2013-11-06 삼성디스플레이 주식회사 표시 장치용 배선, 식각액, 박막 트랜지스터 표시판 및 그제조 방법
CN101393364B (zh) 2007-09-21 2010-06-09 北京京东方光电科技有限公司 Tft lcd像素结构及其制造方法
KR20090058283A (ko) * 2007-12-04 2009-06-09 엘지디스플레이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
JP4890647B2 (ja) * 2009-02-16 2012-03-07 シャープ株式会社 Ｔｆｔアレイ基板、及び、液晶表示パネル
US9318614B2 (en) * 2012-08-02 2016-04-19 Cbrite Inc. Self-aligned metal oxide TFT with reduced number of masks and with reduced power consumption
KR101960813B1 (ko) * 2011-10-31 2019-03-22 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
CN103293797B (zh) * 2012-06-08 2016-06-29 上海中航光电子有限公司 一种薄膜晶体管液晶显示装置及其制作方法
CN104299975B (zh) * 2014-10-28 2017-05-31 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
KR20160084923A (ko) * 2015-01-06 2016-07-15 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN105304478A (zh) * 2015-10-15 2016-02-03 京东方科技集团股份有限公司 图案化金属膜层的方法、晶体管和阵列基板的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299431A (zh) * 2007-04-30 2008-11-05 奇美电子股份有限公司 显示面板及其薄膜晶体管基板的制造方法
CN101123257A (zh) * 2007-09-12 2008-02-13 上海广电光电子有限公司 薄膜晶体管阵列基板及其制造方法
CN105097941A (zh) * 2015-05-28 2015-11-25 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示装置

Also Published As

Publication number Publication date
GB2562187B (en) 2021-11-10
JP2019508739A (ja) 2019-03-28
GB2562187A (en) 2018-11-07
JP6621188B2 (ja) 2019-12-18
WO2017197676A1 (zh) 2017-11-23
KR20180099791A (ko) 2018-09-05
CN105789119A (zh) 2016-07-20
KR102154418B1 (ko) 2020-09-09
US10115749B2 (en) 2018-10-30
GB201811891D0 (en) 2018-09-05
RU2688814C1 (ru) 2019-05-22
US20180151605A1 (en) 2018-05-31

Similar Documents

Publication Publication Date Title
CN105161505B (zh) 一种阵列基板及其制作方法、显示面板
CN103299429B (zh) 有源矩阵基板及其制造方法以及显示面板
CN105161495B (zh) 一种阵列基板及其制作方法、显示面板
CN102315165B (zh) 边缘电场型液晶显示器阵列基板及其制造方法
CN107611139B (zh) 薄膜晶体管阵列基板及制作方法
CN104269414A (zh) 一种阵列基板及其制作方法、显示装置
CN103489877A (zh) 阵列基板及其制造方法和显示装置
CN103258827B (zh) 阵列基板及其制作方法、显示装置
CN102655156A (zh) 一种阵列基板及其制造方法
CN104090401A (zh) 阵列基板及其制备方法、显示装置
CN107132710A (zh) 一种阵列基板及其制备方法、显示面板
CN104218094A (zh) 一种薄膜晶体管、显示基板及显示装置
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN102569185A (zh) 阵列基板及其制造方法和液晶显示器
US20180151749A1 (en) Thin Film Transistor, Array Substrate and Methods for Manufacturing and Driving the same and Display Device
CN105914213B (zh) 阵列基板及其制备方法
CN103278989A (zh) 一种显示面板及其制作方法、液晶显示器
US9893197B2 (en) Thin film transistor substrate, manufacturing method thereof, and liquid crystal display panel using same
CN105870132A (zh) Tft阵列基板及其制作方法
CN105789119B (zh) 阵列基板及其制作方法
CN109755260A (zh) 一种显示面板、显示面板的制造方法和显示装置
CN105097557A (zh) 一种tft基板、tft开关管及其制造方法
KR102281844B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
CN103996657B (zh) 一种薄膜晶体管基板及其制作方法和液晶显示器
CN103076701B (zh) 液晶显示装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant