KR101960813B1 - 표시 기판 및 이의 제조 방법 - Google Patents

표시 기판 및 이의 제조 방법 Download PDF

Info

Publication number
KR101960813B1
KR101960813B1 KR1020110111741A KR20110111741A KR101960813B1 KR 101960813 B1 KR101960813 B1 KR 101960813B1 KR 1020110111741 A KR1020110111741 A KR 1020110111741A KR 20110111741 A KR20110111741 A KR 20110111741A KR 101960813 B1 KR101960813 B1 KR 101960813B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
electrode
gate
data
Prior art date
Application number
KR1020110111741A
Other languages
English (en)
Other versions
KR20130047006A (ko
Inventor
이정규
강윤호
유세환
김철규
이용수
장종섭
박상호
강수형
나현재
신영기
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020110111741A priority Critical patent/KR101960813B1/ko
Priority to US13/619,120 priority patent/US9025118B2/en
Publication of KR20130047006A publication Critical patent/KR20130047006A/ko
Application granted granted Critical
Publication of KR101960813B1 publication Critical patent/KR101960813B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Abstract

표시 기판은 베이스 기판, 스위칭 소자, 게이트 배선, 데이터 배선 및 화소 전극을 포함한다. 상기 스위칭 소자는 상기 베이스 기판 상에 배치되고, 제1 금속층을 포함하는 제어 전극, 제2 금속층을 포함하는 입력 전극 또는 출력 전극을 포함한다. 상기 게이트 배선은 상기 제어 전극으로부터 연장된 상기 제1 금속층과 상기 제1 금속층 상에 직접 적층된 상기 제2 금속층을 포함한다. 상기 데이터 배선은 상기 게이트 배선과 교차하고, 상기 제1 금속층, 및 상기 제1 금속층 상에 직접 적층되고 상기 입력 전극으로부터 연장된 제2 금속층을 포함한다. 상기 화소 전극은 상기 스위칭 소자의 상기 출력 전극과 제1 콘택홀을 통해 연결되고 투명 도전층을 포함한다.

Description

표시 기판 및 이의 제조 방법{DISPLAY SUBSTRATE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 기판 및 이의 제조 방법에 관한 것으로, 보다 상세하게는 저저항 금속 배선을 형성하기 위한 표시 기판 및 이의 제조 방법에 관한 것이다.
액정표시장치는 박막 트랜지스터(Thin Film Transistor : 이하, TFT) 기판, 상기 TFT 기판과 결합된 컬러필터(Color Filter) 기판 및 두 기판 사이에 개재된 액정층을 포함한다. 상기 TFT 기판은 다수의 화소들을 독립적으로 구동시키기 위하여 절연 기판 상에 형성된 배선, 박막 트랜지스터 및 화소 전극 등을 포함한다. 상기 컬러필터 기판은 적색, 녹색, 청색의 색화소들로 이루어진 컬러 필터층 및 화소 전극에 대향하는 공통 전극을 포함한다.
최근 상기 액정표시장치의 대형화 및 고정세화가 요구되고 있으며, 이를 가능하기 위한 상기 박막 트랜지스터의 충전 능력 및 구동 마진을 향상시키는 기술 개발이 필수적이다. 이의 방안으로서, 상기 TFT 기판 상에 형성되는 배선의 RC 지연을 최소화하기 위해 다양한 저저항 배선을 개발하고 있다.
상기 저저항 배선으로, 금속층의 두께를 증가시킨 두꺼운 배선이 개발되고 있다. 상기 두꺼운 배선은 유기 기판 상에 금속층을 두껍게 증착하고 이를 패터닝하여 형성한다. 그러나, 상기 유기 기판 상에 금속층을 증착하는데는 한계가 있다. 상기 금속층의 두께가 증가하면 공정 스트레스에 의해 상기 유리 기판이 휘는 문제 발생한다. 또한, 에치 공정시 패턴의 스큐 제어가 어려우며, 특히, 박막 트랜지스터의 채널 형성시 스큐(skew) 및 테이퍼 각(taper angle)의 제어가 어려워 TFT 단락과 같은 문제점이 발생한다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 두꺼운 금속 배선을 갖는 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하기 위한 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 기판은 베이스 기판, 스위칭 소자, 게이트 배선, 데이터 배선 및 화소 전극을 포함한다. 상기 스위칭 소자는 상기 베이스 기판 상에 배치되고, 제1 금속층을 포함하는 제어 전극, 제2 금속층을 포함하는 입력 전극 또는 출력 전극을 포함한다. 상기 게이트 배선은 상기 제어 전극으로부터 연장된 상기 제1 금속층과 상기 제1 금속층 상에 직접 적층된 상기 제2 금속층을 포함한다. 상기 데이터 배선은 상기 게이트 배선과 교차하고, 상기 제1 금속층, 및 상기 제1 금속층 상에 직접 적층되고 상기 입력 전극으로부터 연장된 제2 금속층을 포함한다. 상기 화소 전극은 상기 스위칭 소자의 상기 출력 전극과 제1 콘택홀을 통해 연결되고 투명 도전층을 포함한다.
본 실시예에서, 상기 게이트 배선 및 상기 데이터 배선 각각의 두께는 상기 제1 및 제2 금속층 각각의 두께 합과 같을 수 있다.
본 실시예에서, 상기 게이트 배선과 상기 데이터 배선의 교차하는 교차 부분에 배치되고, 상기 게이트 배선과 상기 데이터 배선을 절연시키는 절연 패턴을 더 포함할 수 있다.
본 실시예에서, 상기 교차 부분에서, 상기 게이트 배선의 상기 제1 금속층은 연속되고, 상기 게이트 배선의 상기 제2 금속층은 상기 절연 패턴을 사이에 두고 분리될 수 있다.
본 실시예에서, 상기 교차 부분에서, 상기 데이터 배선의 상기 제1 금속층은 분리되고, 상기 데이터 배선의 상기 제2 금속층은 상기 절연 패턴을 덮고 연속될 수 있다.
본 실시예에서, 상기 스위칭 소자는 상기 제어 전극 상에 배치된 액티브부를 더 포함하고, 상기 액티브부는 상기 제어 전극과 접촉하는 평탄화층 및 상기 평탄화층 상에 직접 적층된 반도체층을 포함할 수 있다.
본 실시예에서, 상기 절연 패턴은 상기 평탄화층 및 상기 평탄화층 상에 직접 적층된 반도체층을 포함할 수 있다.
본 실시예에서, 상기 반도체층 상에 직접 적층된 저항 접촉층을 더 포함할 수 있다.
본 실시예에서, 상기 화소 전극과 중첩되고, 상기 제1 금속층을 포함하는 스토리지 배선 더 포함할 수 있다.
본 실시예에서, 상기 데이터 배선의 단부에 배치된 데이터 패드를 더 포함하고, 상기 데이터 패드는 상기 제1 금속층 및 상기 제2 금속층이 직접 적층된 제1 데이터 패드전극 및 상기 제1 데이터 패드전극과 중첩되는 제2 데이터 패드전극을 포함할 수 있다.
본 실시예에서, 상기 게이트 배선의 단부에 배치된 게이트 패드를 더 포함하고, 상기 게이트 패드는 상기 제1 금속층 및 상기 제2 금속층이 직접 적층된 제1 게이트 패드전극 및 상기 제1 게이트 패드전극과 중첩되는 제2 게이트 패드전극을 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 기판의 제조 방법은 베이스 기판 상에 제1 금속층으로, 스위칭 소자의 제어 전극, 상기 제어 전극과 연결된 게이트 배선의 제1 층, 상기 게이트 배선과 교차하는 데이터 배선의 제1 층을 형성한다. 상기 게이트 및 데이터 배선들 각각의 상기 제1 층이 형성된 상기 베이스 기판의 상기 교차 부분에 절연 패턴을 형성한다. 상기 절연 패턴이 형성된 상기 베이스 기판 상에 제2 금속층으로, 상기 스위칭 소자의 입력 및 출력 전극들, 상기 입력 전극과 연결되고 상기 데이터 배선의 상기 제1 층 상에 직접 적층된 상기 데이터 배선의 제2 층, 상기 게이트 배선의 상기 제1 층 상에 직접 적층된 상기 게이트 배선의 제2 층을 형성한다. 상기 스위칭 소자의 상기 출력 전극과 연결된 화소 전극을 형성한다.
본 실시예에서, 상기 절연 패턴을 형성하는 단계는 상기 게이트 및 데이터 배선들 각각의 상기 제1 층이 형성된 상기 베이스 기판 상에 평탄화층 및 반도체층을 적층하는 단계 및 상기 평탄화층 및 상기 반도체층을 패터닝하여 상기 제어 전극 상에 액티브부 및 상기 교차 부분에 상기 절연 패턴을 형성하는 단계를 포함할 수 있다.
본 실시예에서, 상기 교차 부분에서, 상기 게이트 배선의 상기 제1 층은 연속되고, 상기 게이트 배선의 상기 제2 층은 상기 절연 패턴을 사이에 두고 분리될 수 있다.
본 실시예에서, 상기 교차 부분에서, 상기 데이터 배선의 상기 제1 층은 분리되고, 상기 데이터 배선의 상기 제2 층은 상기 절연 패턴을 덮고 연속될 수 있다.
본 실시예에서, 상기 제1 금속층으로 상기 화소 전극과 중첩되는 스토리지 배선을 형성하는 단계를 더 포함할 수 있다.
본 실시예에서, 상기 데이터 배선의 단부에 상기 제1 금속층 및 상기 제2 금속층이 직접 적층된 제1 데이터 패드전극을 형성하는 단계 및 상기 제1 데이터 패드전극과 중첩되는 제2 데이터 패드전극을 형성하는 단계를 더 포함할 수 있다.
본 실시예에서, 상기 게이트 배선의 단부에 상기 제1 금속층 및 상기 제2 금속층이 직접 적층된 제1 게이트 패드전극을 형성하는 단계 및 상기 제1 게이트 패드전극과 중첩되는 제2 게이트 패드전극을 형성하는 단계를 더 포함할 수 있다.
본 실시예에서, 상기 화소 전극을 형성하는 단계는, 상기 게이트 및 데이터 배선들 각각의 제2 층이 형성된 상기 베이스 기판 상에 보호층을 형성하는 단계, 상기 보호층을 패터닝하여 상기 출력 전극을 노출하는 콘택홀을 형성하는 단계, 상기 콘택홀이 형성된 상기 베이스 기판 상에 투명 도전층을 형성하는 단계, 및 상기 투명 도전층을 패터닝하여 상기 콘택홀을 통해 상기 출력 전극과 접촉하는 상기 화소 전극을 형성하는 단계를 포함할 수 있다.
본 실시예에서, 상기 화소 전극을 형성하는 단계는, 상기 게이트 및 데이터 배선들 각각의 제2 층이 형성된 상기 베이스 기판 상에 보호층 및 희생층을 적층하는 단계, 제1 두께의 제1 포토 패턴과 상기 제1 두께 보다 얇은 제2 두께의 제2 포토 패턴을 이용하여 상기 보호층 및 상기 희생층에 콘택홀을 형성하는 단계, 에치 백 공정으로 상기 제1 포토 패턴은 제3 두께를 갖는 제3 포토 패턴으로 형성하고 상기 제2 포토 패턴을 제거하는 단계, 상기 제3 포토 패턴의 측면과 인접한 상기 희생층의 측면에 언더 컷팅을 형성하는 단계, 상기 언더 컷팅이 형성된 상기 베이스 기판 위에 투명 도전층을 형성하는 단계, 및 상기 언더 컷팅을 이용하여 상기 제3 포토 패턴을 제거하여 상기 화소 전극을 형성하는 단계를 포함할 수 있다.
본 발명의 실시예들에 따르면, 스위칭 소자의 제어 전극을 형성하는 제1 금속층과 상기 스위칭 소자의 입력 또는 출력 전극을 형성하는 제2 금속층이 적층된 구조의 두꺼운 금속 배선을 형성함으로써 두꺼운 금속 배선 공정에 따른 공정 스트레스에 따른 문제점을 해결할 수 있고 배선 저항을 감소할 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다.
도 2는 도 1의 I-I'을 따라 절단한 표시 기판의 단면도이다.
도 3a 내지 도 3e는 도 1의 표시 기판의 제조 방법을 설명하기 위한 평면도들이다.
도 4a 내지 도 4e는 도 1의 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판의 평면도이다. 도 2는 도 1의 I-I'을 따라 절단한 표시 기판의 단면도이다.
도 1 및 도 2를 참조하면, 상기 표시 기판은 베이스 기판(101), 스위칭 소자(TR), 게이트 배선(GL), 데이터 배선(DL), 절연 패턴(XP), 화소 전극(PE), 스토리지 배선(STL), 데이터 패드(DP) 및 게이트 패드(GP)를 포함한다.
상기 베이스 기판(101)은 표시 영역(DA) 및 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)을 포함한다.
상기 스위칭 소자(TR)는 상기 베이스 기판(101)의 상기 표시 영역(DA) 상에 배치되고, 제어 전극(GE), 액티브 패턴(AP), 입력 전극(SE) 및 출력 전극(DE)을 포함한다. 상기 제어 전극(GE)은 제1 금속층(110)으로 형성되고, 상기 입력 및 출력 전극들(SE, DE)은 제2 금속층(140)으로 형성된다. 상기 액티브 패턴(AP)은 상기 제어 전극(GE) 상에 배치되고, 반도체층(131) 및 저항 접촉층(132)을 포함할 수 있다. 상기 액티브 패턴(AP)과 상기 제어 전극(GE) 사이에는 평탄화층(120)이 형성된다. 상기 입력 전극(SE)은 제2 금속층(140)으로 형성되고, 상기 데이터 배선(DL)과 연결되어 상기 액티브 패턴(AP)과 부분적으로 중첩된다. 상기 출력 전극(DE)은 상기 제2 금속층(140)으로 형성되고, 상기 출력 전극(DE)과 이격되어 상기 액티브 패턴(AP)과 부분적으로 중첩되고, 상기 화소 전극(PE)과 전기적으로 연결된다.
상기 게이트 배선(GL)은 상기 베이스 기판(101)의 상기 표시 영역(DA) 상에 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된다. 상기 게이트 배선(GL)은 상기 제1 금속층(110) 및 상기 제2 금속층(140)이 서로 접촉되어 적층된 구조를 갖는다.
상기 게이트 패드(GP)는 상기 게이트 배선(GL)의 단부에 배치되고, 제2 콘택홀(CH2)을 통해 서로 연결된 제1 게이트 패드전극(GPE1) 및 제2 게이트 패드전극(GPE2)을 포함한다. 상기 제1 게이트 패드전극(GPE1)은 상기 제1 금속층(110) 및 상기 제2 금속층(140)이 직접 접촉된 적층 구조를 갖고, 상기 제2 게이트 패드전극(GPE2)은 상기 화소 전극(PE)과 동일한 도전층으로 형성된다.
상기 데이터 배선(DL)은 상기 베이스 기판(101)의 상기 표시 영역(DA) 상에 상기 제2 방향(D2)으로 연장되고, 상기 제1 방향(D1)으로 배열된다. 상기 데이터 배선(DL)은 상기 제1 금속층(110) 및 상기 제2 금속층(140)이 서로 접촉되어 적층된 구조를 갖는다.
상기 데이터 패드(DP)는 상기 데이터 배선(DL)의 단부에 배치되고, 제3 콘택홀(CH3)을 통해 서로 연결된 제1 데이터 패드전극(DPE1) 및 제2 데이터 패드전극(DPE2)을 포함한다. 상기 제1 데이터 패드전극(DPE1)은 상기 제1 금속층(110) 및 상기 제2 금속층(140)이 직접 접촉된 적층 구조를 갖고, 상기 제2 데이터 패드전극(DPE2)은 상기 화소 전극(PE)과 동일한 도전층으로 형성된다.
상기 절연 패턴(XP)은 상기 게이트 배선(GL)과 상기 데이터 배선(DL)이 교차하는 부분에 배치되고, 상기 게이트 배선(GL)과 상기 데이터 배선(DL)을 전기적으로 분리한다. 상기 절연 패턴(XP)은 상기 평탄화층(120), 상기 반도체층(131), 상기 저항성 접촉층(132)을 포함한다.
상기 화소 전극(PE)은 상기 스위칭 소자(TR)의 상기 출력 전극(DE)과 제1 콘택홀(CH1)을 통해 연결되고, 상기 표시 영역(DA) 내에 기설정된 화소 영역에 배치된다.
상기 스토리지 배선(STL)은 상기 제1 금속층(110)으로 형성되고, 상기 화소 전극(PE)과 중첩되도록 배치된다. 상기 스토리지 배선(STL)은 인접한 화소 영역에 배치된 스토리지 배선과 제4 콘택홀(CH4)을 통해 전기적으로 연결될 수 있다.
본 실시예에 따르면, 약 10000 Å의 상기 게이트 및 데이터 배선을 얻기 위해서는 상기 제1 및 제2 금속층들(110, 140) 각각은 약 7000 Å 내지 약 5000 Å 의 두께로 증착될 수 있다. 또한, 약 20000 Å 의 상기 게이트 및 데이터 배선을 얻기 위해서는 상기 제1 및 제2 금속층들(110, 140) 각각은 약 13000 Å 내지 10000 Å의 두께로 증착될 수 있다. 따라서, 금속층의 증착 두께 증가에 따라서, 막 스트레스 (예컨대, 기판 휨 발생 등), 에치 프로파일(etch profile) 및 에치 스큐(etch skew) 등과 같은 문제점을 해결할 수 있다.
또한, 상기 스위치 소자(TR)의 전극들(GE, SE, DE)은 상기 제1 금속층(110) 또는 제2 금속층(140)으로 형성됨으로써 상기 게이트 및 데이터 배선 보다 얇은 두께로 형성될 수 있다. 따라서, 채널 형성 공정시 스큐 및 테이퍼 각의 조절이 용이하여 TFT 단락 불량을 개선할 수 있다. 또한, 액티브 패턴(AP)을 상기 제어 전극(GE) 상에만 형성함으로써 일반적인 5 마스크 공정의 장점을 가질 수 있다.
도 3a 내지 도 3e는 도 1의 표시 기판의 제조 방법을 설명하기 위한 평면도들이다. 도 4a 내지 도 4e는 도 1의 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 3a 및 도 4a를 참조하면, 상기 베이스 기판(101) 상에 제1 금속층(110)을 형성한다. 상기 제1 금속층(110)은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있다. 또한, 상기 제1 금속층(110)은 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.
상기 제1 금속층(110)이 형성된 상기 베이스 기판(101) 위에 제1 포토레지스트 패턴(PRP1)을 형성한다. 상기 제1 포토레지스트 패턴(PRP1)을 이용하여 상기 제1 금속층(110)을 복수의 제1 금속 패턴들로 패터닝한다. 상기 제1 금속 패턴들은 상기 스위칭 소자(TR)의 상기 제어 전극(GE), 상기 스토리지 배선(STL), 상기 데이터 배선(DL)의 제1 금속층(110), 상기 게이트 배선(GL)의 제1 금속층(110), 상기 제1 게이트 패드전극(GPE1)의 제1 금속층(110) 및 상기 제1 데이터 패드전극(DPE1)의 제1 금속층(110)을 포함한다. 상기 게이트 배선(GL)의 제1 금속층(110)은 상기 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)으로 연속되는 연속 구조를 갖는다. 상기 데이터 배선(DL)의 제1 금속층(110)은 상기 제2 방향(D2)으로 연장되고, 상기 게이트 배선(GL)과 교차하는 부분에서 단선된 불연속 구조를 갖는다.
도 3b 및 도 4b를 참조하면, 상기 제1 금속 패턴들이 형성된 상기 베이스 기판(101) 위에 평탄화층(120), 반도체층(131) 및 저항성 접촉층(132)을 순차적으로 적층한다. 상기 평탄화층(120)은 산화 실리콘 또는 질화 실리콘으로 형성될 수 있다. 상기 반도체층(131)은 비정질 실리콘(a-Si:H)으로 형성될 수 있고, 상기 저항성 접촉층(132)은 n+ 비정질 실리콘(n+ a-Si:H)으로 형성될 수 있다.
상기 저항성 접촉층(132)이 형성된 상기 베이스 기판(101) 위에 제2 포토레지스트 패턴(PRP2)을 형성한다. 상기 제1 포토레지스트 패턴(PRP2)을 이용하여 상기 평탄화층(120), 상기 반도체층(131) 및 상기 저항성 접촉층(132)을 패터닝하여 액티브부(APP) 및 절연 패턴(XP)을 형성한다.
상기 액티브부(APP)는 상기 반도체층(131) 및 상기 저항성 접촉층(132)을 포함하는 상기 액티브 패턴(AP) 및 상기 제어 전극(GE)과 상기 액티브 패턴(AP) 사이에 배치된 상기 평탄화층(120)을 포함한다.
상기 액티브 패턴(AP)의 형성을 위한 별도의 마스크 공정에 따라서, 상기 액티브 패턴(AP)을 상기 스위칭 소자(TR)가 형성되는 영역에만 선택적으로 형성할 수 있다. 따라서, 데이터 배선과 액티브 패턴을 동일한 마스크를 이용하여 제조하는 4 마스크 공정에서 발생되는 데이터 배선의 사이드에 돌출되는 액티브 패턴의 형성을 막을 수 있다. 따라서 상기 돌출된 액티브 패턴에 의한 문제점, 예를 들면, 광 누설 전류 및 기생 커패시턴스 등을 해결할 수 있다.
상기 절연 패턴(XP)은 상기 데이터 배선(DL) 및 상기 게이트 배선(GL)이 교차하는 부분에 형성된다. 상기 절연 패턴(XP)은 서로 이격된 상기 데이터 배선(DL)의 상기 제1 금속층들(110) 사이 및 상기 게이트 배선(GL) 상에 배치된다.
도 3c 및 도 4c를 참조하면, 상기 액티브부(APP) 및 상기 절연 패턴(XP)이 형성된 상기 베이스 기판(101) 위에 제2 금속층(140)을 형성한다. 상기 제2 금속층(140)은 예를 들면, 크롬, 알루미늄, 탄탈륨, 몰리브덴, 티타늄, 텅스텐, 구리, 은 등의 금속 또는 이들의 합금 등으로 형성될 수 있다. 또한, 상기 제2 금속층(140)은 물리적 성질이 다른 두 개 이상의 층으로 형성될 수 있다.
상기 제2 금속층(140)이 형성된 상기 베이스 기판(101) 위에 제3 포토레지스트 패턴(PRP3)을 형성한다. 상기 제3 포토레지스트 패턴(PRP3)을 이용하여 상기 제2 금속층(140)을 복수의 제2 금속 패턴들로 패터닝한다. 상기 제2 금속 패턴들은 상기 스위칭 소자(TR)의 상기 입력 전극(SE), 상기 출력 전극(DE), 상기 데이터 배선(DL)의 제2 금속층(140), 상기 게이트 배선(GL)의 제2 금속층(140), 상기 제1 게이트 패드전극(GPE1)의 제2 금속층(140) 및 상기 제1 데이터 패드전극(DPE1)의 제2 금속층(140)을 포함한다. 상기 게이트 배선(GL)의 제2 금속층(140)은 상기 제1 방향(D1)으로 연장되고, 상기 데이터 배선(DL)과 교차하는 부분에서 단선된 불연속 구조를 갖는다. 즉, 상기 교차 부분에서 서로 이격된 상기 게이트 배선(GL)의 제2 금속층들(140) 사이에는 상기 절연 패턴(XP)이 배치된다. 상기 데이터 배선(DL)의 제2 금속층(140)은 상기 제2 방향(D2)으로 연장되고, 상기 제2 방향(D2)으로 연속되는 연속 구조를 갖는다.
이에 따라서, 상기 게이트 배선(GL)은 상기 교차 부분에서 상기 제2 금속층(140)은 단선되어도 상기 제2 금속층(140) 상에 바로 적층된 상기 제1 금속층(110)에 의해 하나의 배선으로 동작될 수 있다. 또한, 상기 데이터 배선(DL)은 상기 교차 부분에서 상기 제1 금속층(110)이 단선되어도 상기 제1 금속층(110) 바로 아래 적층된 상기 제2 금속층(140)에 의해 하나의 배선으로 동작될 수 있다.
결과적으로, 상기 게이트 배선(GL) 및 상기 데이터 배선(DL) 각각은 상기 제1 금속층(110) 및 상기 제2 금속층(120)이 적층된 두께에 대응하는 두꺼운 두께를 가질 수 있다.
도 3d 및 도 4d를 참조하면, 상기 제2 금속 패턴들이 형성된 상기 베이스 기판(101) 위에 보호층(150)을 형성한다. 상기 보호층(150)은 산화 실리콘 또는 질화 실리콘으로 형성될 수 있다. 도시되지 않았으나, 상기 제2 금속 패턴들이 형성된 상기 베이스 기판(101) 위에 평탄화층을 형성하고, 상기 평탄화층 상에 상기 보호층(150)을 형성할 수 있다.
상기 보호층(150)이 형성된 상기 베이스 기판(101) 위에 제4 포토레지스트 패턴(PRP4)을 형성한다. 상기 제4 포토레지스트 패턴(PRP4)을 이용하여 상기 보호층(150)에 제1 콘택홀(CH1), 제2 콘택홀(CH2), 제3 콘택홀(CH3) 및 제4 콘택홀(CH4)을 형성한다. 상기 제1 콘택홀(CH1)은 상기 스위칭 소자(TR)의 상기 출력 전극(DE)을 노출한다. 상기 제2 콘택홀(CH2)은 상기 제1 게이트 패드전극(GPE1)의 제2 금속층(140)을 노출한다. 상기 제3 콘택홀(CH3)은 상기 제1 데이터 패드전극(DPE1)의 제2 금속층(140)을 노출한다. 상기 제4 콘택홀(CH4)은 상기 제1 금속층(110)으로 형성된 상기 스토리지 배선(STL)을 노출한다.
도 3e 및 도 4e를 참조하면, 상기 제1, 제2, 제3 및 제4 콘택홀들(CH1, CH2, CH3, CH4)이 형성된 상기 베이스 기판(101) 위에 투명 도전층(160)을 형성한다. 상기 투명 도전층(160)은 투명 도전성 물질로서, 예를 들면, 인듐틴옥사이드(ITO), 인듐징크옥사이드(IZO) 등으로 형성될 수 있다.
상기 투명 도전층(160)이 형성된 상기 베이스 기판(101) 위에 제5 포토레지스트 패턴(PRP5)을 형성한다. 상기 제5 포토레지스트 패턴(PRP5)을 이용하여 상기 투명 도전층(160)을 상기 화소 전극(PE), 상기 제2 게이트 패드전극(GPE2) 및 상기 제2 데이터 패드전극(DPE2)으로 패터닝한다.
본 실시예에 따르면, 상기 표시 기판의 제조 방법은 총 5 마스크 공정에 따른 제1 내지 제5 포토레지스트 패턴들을 이용할 수 있다.
이하에서는 앞서 설명된 실시예와 동일한 구성 요소에 대해서는 동일한 도면 부호를 부여하고 반복되는 설명은 생략한다.
도 5a 내지 도 5c는 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
본 실시예에 따른 표시 기판은 도 3a 및 도 4a를 참조하여 설명된 바와 같이, 상기 제1 포토레지스트 패턴(PRP1)을 이용하여 상기 베이스 기판(101) 상에 상기 스위칭 소자(TR)의 상기 제어 전극(GE), 상기 스토리지 배선(STL), 상기 데이터 배선(DL)의 제1 금속층(110), 상기 게이트 배선(GL)의 제1 금속층(110), 상기 제1 게이트 패드전극(GPE1)의 제1 금속층(110) 및 상기 제1 데이터 패드전극(DPE1)의 제1 금속층(110)을 형성한다. 상기 게이트 배선(GL)의 제1 금속층(110)은 상기 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)으로 연속되는 연속 구조를 갖는다. 상기 데이터 배선(DL)의 제1 금속층(110)은 상기 제2 방향(D2)으로 연장되고, 상기 게이트 배선(GL)과 교차하는 부분에서 단선된 불연속 구조를 갖는다.
도 3b 및 도 4b를 참조하여 설명된 바와 같이, 상기 제2 포토레지스트 패턴(PRP2)을 이용하여 상기 평탄화층(120), 상기 반도체층(131) 및 상기 저항성 접촉층(132)을 패터닝하여 상기 베이스 기판(101) 상에 액티브부(APP) 및 절연 패턴(XP)을 형성한다. 상기 액티브부(APP)는 상기 반도체층(131) 및 상기 저항성 접촉층(132)을 포함하는 상기 액티브 패턴(AP) 및 상기 제어 전극(GE)과 상기 액티브 패턴(AP) 사이에 배치된 상기 평탄화층(120)을 포함한다. 상기 절연 패턴(XP)은 상기 데이터 배선(DL) 및 상기 게이트 배선(GL)이 교차하는 부분에 형성된다. 상기 절연 패턴(XP)은 서로 이격된 상기 데이터 배선(DL)의 상기 제1 금속층들(110) 사이 및 상기 게이트 배선(GL) 상에 배치된다.
도 3c 및 도 4c를 참조하여 설명된 바와 같이, 상기 제3 포토레지스트 패턴(PRP3)을 이용하여 상기 액티브부(APP) 및 상기 절연 패턴(XP)이 형성된 상기 베이스 기판(101) 상에 상기 스위칭 소자(TR)의 상기 입력 전극(SE), 상기 출력 전극(DE), 상기 데이터 배선(DL)의 제2 금속층(140), 상기 게이트 배선(GL)의 제2 금속층(140), 상기 제1 게이트 패드전극(GPE1)의 제2 금속층(140) 및 상기 제1 데이터 패드전극(DPE1)의 제2 금속층(140)을 형성한다. 상기 게이트 배선(GL)의 제2 금속층(140)은 상기 제1 방향(D1)으로 연장되고, 상기 데이터 배선(DL)과 교차하는 부분에서 단선된 불연속 구조를 갖는다. 즉, 상기 교차 부분에서 서로 이격된 상기 게이트 배선(GL)의 제2 금속층들(140) 사이에는 상기 절연 패턴(XP)이 배치된다. 상기 데이터 배선(DL)의 제2 금속층(140)은 상기 제2 방향(D2)으로 연장되고, 상기 제2 방향(D2)으로 연속되는 연속 구조를 갖는다.
상기 게이트 배선(GL) 및 상기 데이터 배선(DL) 각각은 상기 제1 금속층(110) 및 상기 제2 금속층(120)이 적층된 두께에 대응하는 두꺼운 두께를 가질 수 있다.
도 5a, 도 4d 및 도 4e를 참조하면, 상기 제1 금속층(110) 및 상기 제2 금속층(120)이 적층된 구조를 갖는 상기 게이트 배선(GL) 및 상기 데이터 배선(DL)이 형성된 상기 베이스 기판(101) 위에 상기 보호층(150) 및 희생층(155)을 순차적으로 적층한다.
상기 희생층(155)이 형성된 상기 베이스 기판(101) 위에 제4 포토레지스트 패턴(PRP4)을 형성한다. 상기 제4 포토레지스트 패턴(PRP4)은 제1 두께의 제1 포토 패턴(PR1) 및 상기 제1 두께 보다 얇은 제2 두께의 제2 포토 패턴(PR2)을 포함하고, 상기 제1 내지 제4 콘택홀들(CH1, CH2, CH3, CH4)에 대응하여 복수의 홀들(H1, H2, H3,..)을 포함한다. 상기 제1 포토 패턴(PR1)은 상기 표시 기판에 투명 도전층이 형성되지 않은 영역에 배치되고, 상기 제2 포토 패턴(PR2)은 상기 화소 전극(PE)이 형성되는 영역에 대응하여 배치될 수 있다.
상기 제4 포토레지스트 패턴(PRP)을 이용하여 상기 보호층(150) 및 상기 희생층(155)을 제거하여 상기 제1 내지 제4 콘택홀들(CH1, CH2, CH3, CH4)을 형성한다. 상기 제1 콘택홀(CH1)은 상기 스위칭 소자(TR)의 상기 출력 전극(DE)을 노출한다. 상기 제2 콘택홀(CH2)은 상기 제1 게이트 패드전극(GPE1)의 제2 금속층(140)을 노출한다. 상기 제3 콘택홀(CH3)은 상기 제1 데이터 패드전극(DPE1)의 제2 금속층(140)을 노출한다. 상기 제4 콘택홀(CH4)은 상기 제1 금속층(110)으로 형성된 상기 스토리지 배선(STL)을 노출한다.
도 5b, 도 4d 및 도 4e를 참조하면, 상기 제1 및 제2 포토 패턴들(PR1, PR2)을 에치 백 공정으로 일정 두께 제거하여 상기 제2 포토 패턴(PR2)을 제거하고 상기 제1 포토 패턴(PR1)은 제3 두께를 갖는 제3 포토 패턴(PR3)으로 형성한다. 결과적으로 상기 제3 포토 패턴(PR3)은 상기 표시 기판에 투명 도전층이 형성되지 않은 영역에 배치된다. 상기 제3 포토 패턴(PR3)을 이용하여 상기 희생층(155)을 건식 식각한다.
이에 따라서 상기 제3 포토 패턴(PR3)에 의해 노출된 상기 베이스 기판(101) 상의 상기 희생층(155)은 제거된다. 또한, 상기 제3 포토 패턴(PR3) 아래에 위치한 상기 희생층(155)의 측벽에는 언더 컷팅(U)이 형성된다.
도 5c, 도 4d 및 도 4e를 참조하면, 상기 제3 포토 패턴(PR3) 및 상기 언더 컷팅(U)을 포함하는 상기 희생층(155)이 형성된 상기 베이스 기판(101) 상에 투명 도전층(160)을 형성한다.
상기 투명 도전층(160)은 상기 제3 포토 패턴(PR3) 위에 형성된 제1 투명 도전 패턴(160a) 및 상기 언더 컷팅(U)에 의해 상기 제1 투명 도전 패턴(160a)과 분리된 제2 투명 도전 패턴(160b)으로 이루어진다. 상기 제2 투명 도전 패턴(160b)은 후속 공정에 의해 상기 화소 전극(PE), 상기 제2 게이트 패드전극(GPE2) 및 상기 제2 데이터 패드전극(DPE2)으로 형성된다.
예를 들면, 상기 제1 및 제2 투명 도전 패턴들(160a, 160b)이 형성된 상기 베이스 기판(101)을 리프트 오프 공정을 통해 상기 제3 포토 패턴(PR3)과 상기 제3 포토 패턴(PR3) 위에 형성된 상기 제1 투명 도전 패턴(160a)을 제거한다. 예를 들면, 상기 베이스 기판(101)을 스트립 용액(PHOTORESIST STRIPPER)에 담근다. 상기 스트립 용액은 상기 언더 커팅(U)을 통해 상기 제3 포토 패턴(PR3)에 침투하여 상기 제3 포토 패턴(PR3)을 리프트 오프(LIFT-OFF) 시킨다. 이에 따라, 상기 제3 포토 패턴(PR3)이 상기 베이스 기판(101) 상에서 떨어져 나감과 동시에, 상기 제3 포토 패턴(PR3) 위에 형성된 상기 제1 투명 도전 패턴(160a)도 상기 베이스 기판(101) 상에서 제거된다.
결과적으로, 도 2 및 도 4e에 도시된 바와 같이, 상기 베이스 기판(101) 상에는 상기 제1 콘택홀(CH1)을 통해 상기 출력 전극(DE)과 접촉하는 상기 화소 전극(PE), 상기 제2 콘택홀(CH2)을 통해 상기 제1 게이트 패드전극(GPE1)과 접촉하는 제2 게이트 패드전극(GPE2) 및 상기 제3 콘택홀(CH3)을 통해 상기 제1 데이터 패드전극(DPE1)과 접촉하는 제2 데이터 패드전극(DPE2)이 형성된다.
본 실시예에 따른 표시 기판의 제조 방법에 따르면, 슬릿 또는 하프톤 마스크를 통해 형성된 서로 다른 두께를 갖는 상기 제4 포토레지스트 패턴(PRP4)을 이용하여 상기 콘택홀들(CH1, CH2, CH3, CH4)과 상기 투명 도전층(160)을 형성할 수 있다. 따라서, 앞서 설명된 실시예의 따른 표시 기판의 제조 방법과 비교할 때, 마스크 수가 감소된 총 4 마스크 공정으로 상기 표시 기판을 제조할 수 있다.
이상의 본 실시예들에 따르면, 예를 들면, 상기 제1 및 제2 금속층들(110, 140) 각각을 약 7000 Å 내지 약 5000 Å 의 두께로 증착하여 약 10000 Å의 금속 배선을 얻을 수 있고, 또는 상기 제1 및 제2 금속층들(110, 140) 각각을 약 13000 Å 내지 10000 Å의 두께로 증착하여 약 20000 Å 의 금속 배선을 얻을 수 있다. 따라서, 금속층의 증착 두께에 따른 막 스트레스 (예컨대, 기판 휨 발생 등), 에치 프로파일(etch profile) 및 에치 스큐(etch skew) 등과 같은 문제를 개선할 수 있다. 또한, 상기 스위치 소자(TR)의 전극들(GE, SE, DE)은 상기 제1 금속층(110) 또는 제2 금속층(140)으로 형성됨으로써 상기 게이트 및 데이터 배선 보다 얇은 두께로 형성될 수 있다. 따라서, 채널 형성 공정시 스큐 및 테이퍼 각의 조절이 용이하여 TFT 단락 불량을 개선할 수 있다. 또한, 액티브 패턴(AP)을 별도의 마스크를 이용하여 상기 제어 전극(GE) 상에만 형성함으로써 일반적인 5 마스크 공정의 장점을 가질 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110 : 제1 금속층 120 : 평탄화층
131 : 반도체층 132 : 저항성 접촉층
140 : 제2 금속층 150 : 보호층
155 : 희생층 160 : 투명 도전층
XP : 절연 패턴 AP : 액티브 패턴
PE : 화소 전극 TR : 스위칭 소자
STL : 스토리지 배선 DL : 데이터 배선
GL : 게이트 배선 DP : 데이터 패드
GP : 게이트 패드

Claims (20)

  1. 베이스 기판;
    상기 베이스 기판 상에 배치되고, 제1 금속층을 포함하는 제어 전극, 제2 금속층을 포함하는 입력 전극 또는 출력 전극을 포함하는 스위칭 소자;
    상기 제어 전극으로부터 연장된 상기 제1 금속층과 상기 제1 금속층 상에 직접 적층된 상기 제2 금속층을 포함하는 게이트 배선;
    상기 게이트 배선과 교차하고, 상기 제1 금속층, 및 상기 제1 금속층 상에 직접 적층되고 상기 입력 전극으로부터 연장된 제2 금속층을 포함하는 데이터 배선;
    상기 스위칭 소자의 상기 출력 전극과 제1 콘택홀을 통해 연결되고 투명 도전층을 포함하는 화소 전극; 및
    상기 게이트 배선과 상기 데이터 배선의 교차하는 교차 부분에 배치되고, 상기 게이트 배선과 상기 데이터 배선을 절연시키는 절연 패턴을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 게이트 배선 및 상기 데이터 배선 각각의 두께는 상기 제1 및 제2 금속층 각각의 두께 합과 같은 것을 특징으로 하는 표시 기판.
  3. 삭제
  4. 제1항에 있어서, 상기 교차 부분에서, 상기 게이트 배선의 상기 제1 금속층은 연속되고, 상기 게이트 배선의 상기 제2 금속층은 상기 절연 패턴을 사이에 두고 분리되는 것을 특징으로 하는 표시 기판.
  5. 제4항에 있어서, 상기 교차 부분에서, 상기 데이터 배선의 상기 제1 금속층은 분리되고, 상기 데이터 배선의 상기 제2 금속층은 상기 절연 패턴을 덮고 연속되는 것을 특징으로 하는 표시 기판.
  6. 제1항에 있어서, 상기 스위칭 소자는 상기 제어 전극 상에 배치된 액티브부를 더 포함하고,
    상기 액티브부는 상기 제어 전극과 접촉하는 평탄화층 및 상기 평탄화층 상에 직접 적층된 반도체층을 포함하는 표시 기판.
  7. 제6항에 있어서, 상기 절연 패턴은 상기 평탄화층 및 상기 평탄화층 상에 직접 적층된 반도체층을 포함하는 표시 기판.
  8. 제7항에 있어서, 상기 반도체층 상에 직접 적층된 저항 접촉층을 더 포함하는 표시 기판.
  9. 제1항에 있어서, 상기 화소 전극과 중첩되고, 상기 제1 금속층을 포함하는 스토리지 배선 더 포함하는 표시 기판.
  10. 제1항에 있어서, 상기 데이터 배선의 단부에 배치된 데이터 패드를 더 포함하고,
    상기 데이터 패드는 상기 제1 금속층 및 상기 제2 금속층이 직접 적층된 제1 데이터 패드전극 및 상기 제1 데이터 패드전극과 중첩되는 제2 데이터 패드전극을 포함하는 표시 기판.
  11. 제10항에 있어서, 상기 게이트 배선의 단부에 배치된 게이트 패드를 더 포함하고,
    상기 게이트 패드는 상기 제1 금속층 및 상기 제2 금속층이 직접 적층된 제1 게이트 패드전극 및 상기 제1 게이트 패드전극과 중첩되는 제2 게이트 패드전극을 포함하는 표시 기판.
  12. 베이스 기판 상에 제1 금속층으로, 스위칭 소자의 제어 전극, 상기 제어 전극과 연결된 게이트 배선의 제1 층, 상기 게이트 배선과 교차하는 데이터 배선의 제1 층을 형성하는 단계;
    상기 게이트 및 데이터 배선들 각각의 상기 제1 층이 형성된 상기 베이스 기판의 상기 교차 부분에 절연 패턴을 형성하는 단계;
    상기 절연 패턴이 형성된 상기 베이스 기판 상에 제2 금속층으로, 상기 스위칭 소자의 입력 및 출력 전극들, 상기 입력 전극과 연결되고 상기 데이터 배선의 상기 제1 층 상에 직접 적층된 상기 데이터 배선의 제2 층, 상기 게이트 배선의 상기 제1 층 상에 직접 적층된 상기 게이트 배선의 제2 층을 형성하는 단계; 및
    상기 스위칭 소자의 상기 출력 전극과 연결된 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  13. 제12항에 있어서, 상기 절연 패턴을 형성하는 단계는
    상기 게이트 및 데이터 배선들 각각의 상기 제1 층이 형성된 상기 베이스 기판 상에 평탄화층 및 반도체층을 적층하는 단계: 및
    상기 평탄화층 및 상기 반도체층을 패터닝하여 상기 제어 전극 상에 액티브부 및 상기 교차 부분에 상기 절연 패턴을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 교차 부분에서, 상기 게이트 배선의 상기 제1 층은 연속되고, 상기 게이트 배선의 상기 제2 층은 상기 절연 패턴을 사이에 두고 분리되는 것을 특징으로 하는 표시 기판의 제조 방법.
  15. 제14항에 있어서, 상기 교차 부분에서, 상기 데이터 배선의 상기 제1 층은 분리되고, 상기 데이터 배선의 상기 제2 층은 상기 절연 패턴을 덮고 연속되는 것을 특징으로 하는 표시 기판의 제조 방법.
  16. 제12항에 있어서, 상기 제1 금속층으로 상기 화소 전극과 중첩되는 스토리지 배선을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  17. 제12항에 있어서, 상기 데이터 배선의 단부에 상기 제1 금속층 및 상기 제2 금속층이 직접 적층된 제1 데이터 패드전극을 형성하는 단계; 및
    상기 제1 데이터 패드전극과 중첩되는 제2 데이터 패드전극을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  18. 제17항에 있어서, 상기 게이트 배선의 단부에 상기 제1 금속층 및 상기 제2 금속층이 직접 적층된 제1 게이트 패드전극을 형성하는 단계; 및
    상기 제1 게이트 패드전극과 중첩되는 제2 게이트 패드전극을 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  19. 제12항에 있어서, 상기 화소 전극을 형성하는 단계는,
    상기 게이트 및 데이터 배선들 각각의 제2 층이 형성된 상기 베이스 기판 상에 보호층을 형성하는 단계;
    상기 보호층을 패터닝하여 상기 출력 전극을 노출하는 콘택홀을 형성하는 단계;
    상기 콘택홀이 형성된 상기 베이스 기판 상에 투명 도전층을 형성하는 단계; 및
    상기 투명 도전층을 패터닝하여 상기 콘택홀을 통해 상기 출력 전극과 접촉하는 상기 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  20. 제12항에 있어서, 상기 화소 전극을 형성하는 단계는,
    상기 게이트 및 데이터 배선들 각각의 제2 층이 형성된 상기 베이스 기판 상에 보호층 및 희생층을 적층하는 단계;
    제1 두께의 제1 포토 패턴과 상기 제1 두께 보다 얇은 제2 두께의 제2 포토 패턴을 이용하여 상기 보호층 및 상기 희생층에 콘택홀을 형성하는 단계;
    에치 백 공정으로 상기 제1 포토 패턴은 제3 두께를 갖는 제3 포토 패턴으로 형성하고 상기 제2 포토 패턴을 제거하는 단계;
    상기 제3 포토 패턴의 측면과 인접한 상기 희생층의 측면에 언더 컷팅을 형성하는 단계;
    상기 언더 컷팅이 형성된 상기 베이스 기판 위에 투명 도전층을 형성하는 단계; 및
    상기 언더 컷팅을 이용하여 상기 제3 포토 패턴을 제거하여 상기 화소 전극을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
KR1020110111741A 2011-10-31 2011-10-31 표시 기판 및 이의 제조 방법 KR101960813B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110111741A KR101960813B1 (ko) 2011-10-31 2011-10-31 표시 기판 및 이의 제조 방법
US13/619,120 US9025118B2 (en) 2011-10-31 2012-09-14 Display substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110111741A KR101960813B1 (ko) 2011-10-31 2011-10-31 표시 기판 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130047006A KR20130047006A (ko) 2013-05-08
KR101960813B1 true KR101960813B1 (ko) 2019-03-22

Family

ID=48171474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110111741A KR101960813B1 (ko) 2011-10-31 2011-10-31 표시 기판 및 이의 제조 방법

Country Status (2)

Country Link
US (1) US9025118B2 (ko)
KR (1) KR101960813B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103558722B (zh) * 2013-11-18 2017-01-25 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
KR102374749B1 (ko) * 2015-07-15 2022-03-17 엘지디스플레이 주식회사 저 저항 배선 구조를 갖는 초고밀도 박막 트랜지스터 기판 및 그 제조 방법
CN105789119B (zh) * 2016-05-20 2019-01-22 武汉华星光电技术有限公司 阵列基板及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54154289A (en) * 1978-05-26 1979-12-05 Matsushita Electric Ind Co Ltd Manufacture of thin-film transistor array
US5631473A (en) * 1995-06-21 1997-05-20 General Electric Company Solid state array with supplemental dielectric layer crossover structure
KR100320007B1 (ko) * 1998-03-13 2002-01-10 니시무로 타이죠 표시장치용 어레이기판의 제조방법
KR100382456B1 (ko) * 2000-05-01 2003-05-01 엘지.필립스 엘시디 주식회사 액정표시장치의 리페어 패턴 형성방법
KR100456137B1 (ko) * 2001-07-07 2004-11-08 엘지.필립스 엘시디 주식회사 액정표시장치의 어레이 기판 및 그의 제조방법
KR100918279B1 (ko) * 2002-12-23 2009-09-18 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100583311B1 (ko) * 2003-10-14 2006-05-25 엘지.필립스 엘시디 주식회사 액정표시패널 및 그 제조 방법
KR100978260B1 (ko) * 2005-12-27 2010-08-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI322288B (en) * 2006-03-07 2010-03-21 Au Optronics Corp Manufacture method of pixel array substrate
TWI299573B (en) * 2006-05-02 2008-08-01 Au Optronics Corp Liquid crystal display array substrate and its manufacturing method
KR20080021863A (ko) * 2006-09-05 2008-03-10 삼성전자주식회사 표시 기판 및 이의 제조 방법
JP5107546B2 (ja) 2006-09-15 2012-12-26 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
KR20080108821A (ko) 2007-06-11 2008-12-16 삼성전자주식회사 표시기판의 제조방법
KR101331812B1 (ko) 2007-08-10 2013-11-22 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
TWI339757B (en) * 2007-10-22 2011-04-01 Au Optronics Corp Display device and method of manufacturing the same
KR101484063B1 (ko) * 2008-08-14 2015-01-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
KR101702645B1 (ko) * 2010-08-18 2017-02-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
US9025118B2 (en) 2015-05-05
KR20130047006A (ko) 2013-05-08
US20130105826A1 (en) 2013-05-02

Similar Documents

Publication Publication Date Title
US8236628B2 (en) Array substrate and manufacturing method
KR101988925B1 (ko) 어레이 기판 및 이의 제조방법
US8796680B2 (en) Thin-film transistor substrate and method of manufacturing the same
US20130222726A1 (en) Liquid crystal display device and method of fabricating the same
TWI441198B (zh) 面板及其製法
KR20110037307A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판과 그 제조방법
KR102305495B1 (ko) 박막 트랜지스터 기판 및 이의 제조방법
KR101474774B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
US8778710B2 (en) Display substrate and method of fabricating the same
KR20100021236A (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
US20200185425A1 (en) Active matrix substrate and production method therefor
JP2006018281A (ja) 薄膜トランジスタ表示板の製造方法
JP5275524B2 (ja) 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法
KR101428940B1 (ko) 표시 장치 및 그 제조 방법
KR20080045502A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101525883B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR102285754B1 (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법
KR101960813B1 (ko) 표시 기판 및 이의 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR101542914B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR101172666B1 (ko) 액정표시소자 및 그 제조방법
KR100848506B1 (ko) 픽셀 구조체 제조방법
US20090236604A1 (en) Thin film transistor substrates and method of manufacturing the same
KR20160100035A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
US20080197372A1 (en) Semiconductor structures and method for fabricating the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)