CN103107140B - 一种薄膜晶体管阵列基板及其制作方法 - Google Patents

Abstract

本发明提供一种薄膜晶体管阵列基板及其制作方法，方法包括：在衬底基板上依次形成栅线图形，栅绝缘层，有源层图形，源、漏电极及数据线图形，钝化层图形；在形成有所述钝化层的衬底基板上形成透明导电薄膜，由一次构图工艺形成包括像素电极、公共电极的图形，其中，所述像素电极与所述漏电极连接。本发明的方案可以减少制作薄膜晶体管阵列基板的工艺步骤。

Description

一种薄膜晶体管阵列基板及其制作方法

技术领域

本发明涉及液晶显示技术领域，特别是指一种薄膜晶体管阵列基板及其制作方法。

背景技术

以TFT-LCD（薄膜晶体管－液晶显示装置）为代表的液晶显示，作为一种重要的平板显示，近年来得到了飞速的发展，受到了广泛的关注。

现有技术中，普遍采用的6次掩膜（mask）制备工艺，虽然相对于传统的7mask工艺要简单，但是仍然存在工艺流程复杂，产能和设备利用效率不高等缺陷。

传统的6次掩膜（mask）制备阵列基板的工艺中，在完成源漏电极和数据线的图形后，需要沉积像素ITO，并对像素ITO进行一次掩膜工艺，得到像素电极，之后再沉积钝化层，并在钝化层上进行一次掩膜工艺，制作过孔；再在钝化层上沉积公共电极ITO，再进行一次掩膜工艺，制作公共电极的图形。

该工艺中，在制作像素电极和公共电极时，分别用两次掩膜工艺，步骤繁琐，产能低。

发明内容

本发明要解决的技术问题是提供一种薄膜晶体管阵列基板及其制作方法，减少制作薄膜晶体管阵列基板的掩膜工艺步骤，提高产能和降低成本。

为解决上述技术问题，本发明的实施例提供一种薄膜晶体管阵列基板的制作方法，包括以下步骤：

S11，在衬底基板上依次形成栅线图形，栅绝缘层，有源层图形，源、漏电极及数据线图形，钝化层图形；

S12，在形成有所述钝化层的衬底基板上形成透明导电薄膜，由一次构图工艺形成包括像素电极、公共电极的图形，其中，所述像素电极与所述漏电极连接。

其中，所述步骤S11包括：

S111，提供一衬底基板；

S112，在所述衬底基板上形成金属薄膜，由构图工艺形括栅线的图形；

S113，在完成步骤S112的衬底基板上形成栅绝缘层；

S114，在所述栅绝缘层上形成半导体薄膜，由构图工艺形成包括位于栅绝缘层上的有源层的图形；

S115，在完成步骤S114的衬底基板上形成数据金属层薄膜，由构图工艺对所述数据金属层薄膜进行处理，形成位于所述有源层上的源电极、漏电极的图形，并形成数据线的图形；

S116，在完成步骤S115的衬底基板上形成钝化层，由构图工艺形成所述钝化层上的过孔。

其中，所述步骤S112包括：

在所述衬底基板上形成金属薄膜；

利用掩模板通过构图工艺对所述金属薄膜进行处理，形成栅线的图形。

其中，所述步骤S114包括：

在所述栅绝缘层上形成半导体薄膜；

采用掩模板通过构图工艺对所述半导体薄膜进行处理，形成包括位于栅绝缘层上的有源层图形。

其中，所述步骤S115包括：

在所述有源层上形成数据金属层薄膜；

采用掩模板通过构图工艺对所述数据金属层薄膜进行处理，形成位于所述有源层上的源电极、漏电极的图形，并形成数据线的图形。

其中，所述步骤S116包括：

在露出的所述栅绝缘层上、所述源电极上、所述漏电极上形成钝化层；

由掩模板的构图工艺形成相对于像素区域的贯穿所述钝化层的过孔以及漏电极区域的贯穿所述钝化层的过孔，并漏出所述栅绝缘层。

其中，所述步骤S12包括：

在完成步骤S11的钝化层上形成透明导电薄膜；

采用掩模板通过构图工艺对所述透明导电薄膜进行处理，形成包括像素电极、公共电极的图形；

利用刻蚀工艺将所述公共电极与所述像素电极刻蚀断开。

其中，上述的薄膜晶体管阵列基板的制作方法还包括：

S13，利用平坦化层或者树脂层将步骤S12完成的衬底基板上的空隙填平。

其中，上述薄膜晶体管阵列基板的制作方法还包括：

S14，在步骤S13完成的衬底基板上涂覆摩擦取向层。

本发明的实施例还提供一种薄膜晶体管阵列基板，所述阵列基板为按照如上所述的方法制作而成。

本发明的上述技术方案的有益效果如下：

上述方案中，通过在制作像素电极和公共电极的时候，将其合并为一次工艺制成，然后利用公共电极的构图工艺将像素电极和公共电极刻蚀断开，从而使阵列基板的制作工艺由原来的6构图工艺简化为5构图工艺，从而达到减少工艺步骤的目的，，使阵列基板的制作成本降低，并提高产能。

附图说明

图1为本发明的阵列基板的制作方法中，栅金属层经过第一次掩膜工艺形成栅线以及存储电容的底电极的剖面图；

图2为本发明的阵列基板的制作方法中，栅绝缘层沉积后的剖面图；

图3为本发明的阵列基板的制作方法中，半导体薄膜经过第二次掩膜工艺形成有源层的剖面图；

图4为本发明的阵列基板的制作方法中，数据金属薄膜经过第三次掩膜工艺形成源漏电极以及数据线的剖面图；

图5为本发明的阵列基板的制作方法中，钝化层沉积后的剖面图；

图6为本发明的阵列基板的制作方法中，钝化层经过第四次掩膜和刻蚀工艺后的剖面图；

图7为本发明的阵列基板的制作方法中，透明导电薄膜沉积、并经过第五次掩膜和刻蚀工艺后的HFFS模式的阵列基板的剖面图；

图8为本发明的阵列基板的制作方法中，平坦化层沉积后的剖面图；

图9为本发明的阵列基板的制作方法中，PI取向层沉积后的剖面图；

图10为本发明的阵列基板的制作方法中，经过5次掩膜工艺后得到的AFFS模式的阵列基板的剖面图。

具体实施方式

为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。

本发明的实施例提供一种薄膜晶体管阵列基板的制作方法，包括以下步骤：

S11，在衬底基板上依次形成栅线图形，栅绝缘层，有源层图形，源、漏电极及数据线图形，钝化层图形；

S12，在形成有所述钝化层的衬底基板上形成透明导电薄膜，由一次构图工艺形成包括像素电极、公共电极的图形，其中，所述像素电极与所述漏电极连接。

该实施例通过在制作像素电极和公共电极的时候，将其合并为一次工艺制成，然后利用公共电极的构图工艺将像素电极和公共电极刻蚀断开，从而使阵列基板的制作工艺由原来的6构图工艺简化为5构图工艺，从而达到减少工艺步骤的目的，使阵列基板的制作成本降低，并提高产能。

具体的，如图1－图9所示，该方法包括：

S111，提供一衬底基板；

S112，在所述衬底基板上形成金属薄膜，由构图工艺形成包括栅线或者进一步形成包括存储电容的底电极的图形；

S113，在完成步骤S112的衬底基板上形成栅绝缘层；

S114，在所述栅绝缘层上形成半导体薄膜，由构图工艺形成包括位于栅绝缘层上的有源层的图形；

S115，在完成步骤S114的衬底基板上形成数据金属层薄膜，由构图工艺对所述数据金属层薄膜进行处理，形成位于所述有源层上的源电极、漏电极和数据线的图形；

S116，在完成步骤S115的衬底基板上形成钝化层，由构图工艺形成所述钝化层上的过孔；

S12，在完成步骤S116的衬底基板上形成透明导电薄膜，由一次构图工艺形成包括像素电极、公共电极，或者进一步形成包括所述存储电容的顶电极的图形，其中，所述像素电极与所述漏电极连接。

本发明的上述实施例中，若形成的像素电极和公共电极构成的存储电容能够满足当前设备需要，那么在制作栅线时，就无需同时制作存储电容的底电极，相应的，在制作钝化层上的透明导电薄膜时，也无需要同时制作该存储电容的顶电极；相反的，若形成的像素电极和公共电极构成的存储电容不能满足当前设备的需要，那么在制作栅线时，就需要同时制作存储电容的底电极，相应的，在制作钝化层上的透明导电薄膜时，就需要同时制作存储电容的顶电极；

本发明该实施例同样通过将像素电极和公共电极通过一次透明导电薄膜沉积和一次掩膜工艺制作而成，从而将原来的6次掩膜工艺减少为5次掩膜工艺，从而达到减少工艺步骤的目的，提高提高产能和降低成本。

其中，在本发明的上述实施例中，如图1所示，所述步骤S112包括：

S1121，在所述衬底基板1上形成金属薄膜；

S1122，利用掩模板通过构图工艺对所述金属薄膜进行处理，形成包括栅线2的图形，或者同时形成包括所述栅线2以及所述存储电容的底电极3的图形。

进一步的，在本发明的上述实施例中，步骤S113如图2所示，在完成步骤S112的衬底基板上形成栅绝缘层；

进一步的，在本发明的上述实施例中，所述步骤S114包括：

S1141，在所述栅绝缘层4上形成半导体薄膜；

S1142，采用掩模板通过构图工艺对所述半导体薄膜进行处理，形成包括位于栅绝缘层4上的有源层5的图形，如图3所示。

进一步的，在本发明的上述实施例中，所述步骤S115包括：

S1151，在所述有源层5上形成数据金属层薄膜；

S1152，采用掩模板通过构图工艺对所述数据金属层薄膜进行处理，形成位于所述有源层上的源电极6、漏电极7和数据线的图形，如图4所示。

进一步的，在本发明的上述实施例中，所述步骤S116包括：

S1161，在露出的所述栅绝缘层4上、所述源电极6上、所述漏电极7上形成钝化层8，如图5所示；其中，钝化层8可以为PVX，也可以是二氧化硅层或者氮化硅，其中，使用二氧化硅是因为在刻蚀钝化层的时候，竖直方向不容易刻蚀为很陡的坡度；

S1162，由构图工艺形成相对于像素区域的贯穿所述钝化层的过孔9以及漏电极区域的贯穿所述钝化层的过孔91（如图10所示），并漏出所述栅绝缘层4，如图6所示。

进一步的，在本发明的上述实施例中，所述步骤S12包括：

S121，在完成步骤S116的钝化层8上形成透明导电薄膜，具体可以是ITO；

S122，采用掩模板通过构图工艺对所述透明导电薄膜进行处理，形成包括像素电极11、公共电极10的图形，或者同时形成包括所述像素电极11，公共电极10和所述存储电容的顶电极12的图形；

S123，利用刻蚀工艺将所述公共电极10与所述像素电极11刻蚀断开，如图7所示。

进一步的，在本发明的上述实施例中，上述薄膜晶体管阵列基板的制作方法还包括：

S13，利用平坦化层13或者树脂层将步骤S12完成的衬底基板上的空隙填平，如图8所示。

进一步的，在本发明的上述实施例中，上述薄膜晶体管阵列基板的制作方法还包括：

S14，在步骤S13完成的衬底基板上涂覆摩擦取向层14，如图9所示，该图9所示的是HFFS模式的阵列基板。

在本发明的另一实施例中，如图10所示的AFFS模式的阵列基板的制作方法同样包括上述步骤S11-S14，该AFFS模式的阵列基板与上述图9所示的HFFS模式的阵列基板的结构的区别是：AFFS模式的阵列基板的像素电极11位于钝化层8之上，通过钝化层8的过孔91与漏电极7连接，而公共电极10则位于栅绝缘层4上；而图9所示HFFS模式的阵列基板的像素电极11位于栅绝缘层4上，并与漏电极7接触连接，公共电极10位于钝化层8之上。

本发明的实施例还提供一种薄膜晶体管阵列基板，所述阵列基板为按照如上所述的方法制作而成。其中，衬底基板、栅线、栅绝缘层和有源层的上方覆盖有钝化层，其中位于有源层上方的钝化层有过孔，像素电极通过过孔与漏电极接触。

本发明的上述实施例提出的阵列基板的制作方法，通过将原来的6次掩膜工艺简化为5次掩膜工艺，在制作像素ITO和公共电极ITO的时候，将其合并为一次工艺制成，然后利用ITO的掩膜工艺将像素电极和公共电极刻蚀断开，减少一次光刻过程，从而达到减少工艺步骤的目的，提高阵列基板的产能，降低成本。

以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种薄膜晶体管阵列基板的制作方法，其特征在于，包括以下步骤：

S11，在衬底基板上依次形成栅线图形，栅绝缘层，有源层图形，源、漏电极及数据线图形，钝化层图形；

S12，在形成有所述钝化层的衬底基板上形成透明导电薄膜，由一次构图工艺形成包括像素电极、公共电极以及像素电极和公共电极构成的存储电容的顶电极的图形，其中，所述像素电极与所述漏电极连接；

所述步骤S11包括：

S111，提供一衬底基板；

S112，在所述衬底基板上形成金属薄膜，由第一次构图工艺形成栅线的图形；

S113，在完成步骤S112的衬底基板上形成栅绝缘层；

S114，在所述栅绝缘层上形成半导体薄膜，由第二次构图工艺形成包括位于栅绝缘层上的有源层的图形；

S115，在完成步骤S114的衬底基板上形成数据金属层薄膜，由第三次构图工艺对所述数据金属层薄膜进行处理，形成位于所述有源层上的源电极、漏电极的图形，并形成数据线的图形；

S116，在完成步骤S115的衬底基板上形成钝化层，由第四次构图工艺形成所述钝化层上的过孔；

所述步骤S12包括：

在完成步骤S11的钝化层上形成透明导电薄膜；

采用掩模板通过第五次构图工艺对所述透明导电薄膜进行处理，形成包括像素电极、公共电极以及像素电极和公共电极构成的存储电容的顶电极的图形；

利用刻蚀工艺将所述公共电极与所述像素电极刻蚀断开。

2.根据权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述步骤S112包括：

在所述衬底基板上形成金属薄膜；

利用掩模板通过构图工艺对所述金属薄膜进行处理，形成栅线的图形。

3.根据权利要求2所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述步骤S114包括：

在所述栅绝缘层上形成半导体薄膜；

采用掩模板通过构图工艺对所述半导体薄膜进行处理，形成包括位于栅绝缘层上的有源层图形。

4.根据权利要求3所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述步骤S115包括：

在所述有源层上形成数据金属层薄膜；

采用掩模板通过构图工艺对所述数据金属层薄膜进行处理，形成位于所述有源层上的源电极、漏电极的图形，并形成数据线的图形。

5.根据权利要求2所述的薄膜晶体管阵列基板的制作方法，其特征在于，所述步骤S116包括：

在露出的所述栅绝缘层上、所述源电极上、所述漏电极上形成钝化层；

由掩模板的构图工艺形成相对于像素区域的贯穿所述钝化层的过孔以及漏电极区域的贯穿所述钝化层的过孔，并漏出所述栅绝缘层。

6.根据权利要求1所述的薄膜晶体管阵列基板的制作方法，其特征在于，还包括：

S13，利用平坦化层或者树脂层将步骤S12完成的衬底基板上的空隙填平。

7.根据权利要求6所述的薄膜晶体管阵列基板的制作方法，其特征在于，还包括：

S14，在步骤S13完成的衬底基板上涂覆摩擦取向层。

8.一种薄膜晶体管阵列基板，其特征在于，所述阵列基板为按照如权利要求1－7任一项所述的方法制作而成。