CN115394785A - 阵列基板及其制备方法、显示装置 - Google Patents
阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN115394785A CN115394785A CN202210424500.2A CN202210424500A CN115394785A CN 115394785 A CN115394785 A CN 115394785A CN 202210424500 A CN202210424500 A CN 202210424500A CN 115394785 A CN115394785 A CN 115394785A
- Authority
- CN
- China
- Prior art keywords
- pattern
- transistor
- layer
- array substrate
- light blocking
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 238000002360 preparation method Methods 0.000 title claims abstract description 8
- 230000000903 blocking effect Effects 0.000 claims abstract description 89
- 238000000034 method Methods 0.000 claims description 53
- 229920002120 photoresistant polymer Polymers 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 42
- 238000002834 transmittance Methods 0.000 claims description 33
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000002161 passivation Methods 0.000 claims description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 13
- 239000001257 hydrogen Substances 0.000 claims description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 8
- 230000009467 reduction Effects 0.000 claims description 8
- 230000003313 weakening effect Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 15
- 238000000926 separation method Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 155
- 239000010408 film Substances 0.000 description 66
- 238000000059 patterning Methods 0.000 description 19
- 238000000151 deposition Methods 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- -1 etc. Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 229920000139 polyethylene terephthalate Polymers 0.000 description 4
- 239000005020 polyethylene terephthalate Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000035484 reaction time Effects 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- 238000010329 laser etching Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本申请公开了一种阵列基板及其制备方法、显示装置，其中，阵列基板包括：晶体管结构层，所述晶体管结构层包括晶体管区域和非晶体管区域；所述晶体管区域内包括晶体管；晶体管区域内还包括光线阻隔图案，光线阻隔图案在阵列基板上的正投影与晶体管的有源图案在阵列基板上的正投影至少部分重叠。上述方案，由于在晶体管区域内形成了光线阻隔图案，该光线阻隔图案可以对晶体管进行光线阻隔保护，也即，该光线阻隔图案可以阻止或降低进入到晶体管内光线的光强，使得晶体管的有源层不发生光电效应，解决了因光线进入到晶体管内，使晶体管的有源层发生光电效应，造成有源层中载流子浓度迅速上升，沟道电流增大，导致晶体管无法完全关闭的问题。
Description
技术领域
本发明一般涉及显示技术领域，具体涉及一种阵列基板及其制备方法、显示装置。
背景技术
晶体管是显示技术领域的重要开关元件，例如但不限于，液晶显示器包括顺次层叠设置的背光、阵列基板、液晶层以及彩膜基板等，其在进行画面显示时，背光一直处于开启状态，通过控制阵列基板中晶体管的开关状态来控制液晶层中液晶的偏转，从而实现相应像素对应亮度的显示效果。
但是，晶体管存在光电效应，在光线照射在晶体管的有源层上时，有源层中载流子浓度迅速上升，沟道电流增大，这种效应会导致晶体管无法完全关闭，从而影响显示效果。
发明内容
本申请期望提供一种阵列基板及其制备方法、显示装置，用以解决光线照射在晶体管的有源层上，造成晶体管的沟道电流增大，导致晶体管无法完全关闭的问题。
第一方面，本发明提供一种阵列基板，包括：晶体管结构层，所述晶体管结构层包括晶体管区域和非晶体管区域；
所述晶体管区域内包括晶体管；
所述晶体管区域内还包括光线阻隔图案，所述光线阻隔图案在所述阵列基板上的正投影与所述晶体管的有源图案在所述阵列基板上的正投影至少部分重叠。
作为可实现方式，所述非晶体管区域包括第一透明电极图案，所述光线阻隔图案及所述第一透明电极图案同层设置，且，所述光线阻隔图案的光透过率小于所述第一透明电极图案的光透过率。
作为可实现方式，所述晶体管的有源图案至少部分在所述阵列基板上的正投影位于所述光线阻隔图案在所述阵列基板上的正投影范围内。
作为可实现方式，所述晶体管还包括第一栅极图案，所述光线阻隔图案和所述第一栅极图案分置于所述有源图案的两侧。
作为可实现方式，还包括与所述第一栅极图案同层设置的第二栅极图案，所述第一栅极图案背离所述有源图案的一侧设置有第一透明电极层，所述第一透明电极层包括第二透明电极图案和第三透明电极图案；
所述晶体管结构层还包括过孔，所述过孔内设置有导电件，所述光线阻隔图案与所述第二栅极图案通过所述导电件电连接；
所述第三透明电极图案与所述第一栅极图案电连接，所述第二透明电极图案与所述第二栅极图案电连接。
第二方面，本发明提供一种阵列基板的制备方法，包括以下步骤：
形成晶体管结构层，所述晶体管结构层包括晶体管区域和非晶体管区域，所述晶体管区域内形成有晶体管；
在所述晶体管结构层上形成光线阻隔图案，所述光线阻隔图案位于所述晶体管区域，所述光线阻隔图案至少用于对所述晶体管进行光线阻隔保护。
作为可实现方式，所述在所述晶体管结构层上形成光线阻隔图案，具体为：
在所述晶体管结构层上形成透明导电氧化物膜；
在所述透明导电氧化物膜上形成光刻胶层；
采用包括半色调区域和全色调区域的掩膜板对所述光刻胶层进行曝光、显影，所述半色调区域对应于所述晶体管区域，所述全色调区域对应于所述非晶体管区域；
刻蚀暴露于显影后的光刻胶层的透明导电氧化物膜，以至少在所述非晶体管区域形成第一透明电极图案；
对显影后的光刻胶层进行减薄，直至暴露所述晶体管区域的所述透明导电氧化物膜；
对所述晶体管区域的所述透明导电氧化物膜进行透光性减弱处理，以获得所述光线阻隔图案；
剥离剩余的光刻胶。
作为可实现方式，所述对所述晶体管区域的所述透明导电氧化物膜进行透光性减弱处理，具体为：
对所述晶体管区域的所述透明导电氧化物膜中的至少部分透明导电氧化物进行氢还原处理。
作为可实现方式，所述形成晶体管结构层，具体为：
形成栅极层，所述栅极层包括第一栅极图案和第二栅极图案；
在所述栅极层上形成栅绝缘层；
在所述栅绝缘层上形成有源层，所述有源层包括有源图案；
在所述有源层上形成数据走线层；
在数据走线层上形成钝化层；
在对应于所述第二栅极图案的位置，形成自所述钝化层至所述第二栅极图案的过孔。
第三方面，本发明提供一种显示装置，包括上述的阵列基板。
上述方案，由于在晶体管区域内形成了光线阻隔图案，且光线阻隔图案在阵列基板上的正投影与晶体管的有源图案在阵列基板上的正投影至少部分重叠，使得该光线阻隔图案至少可以对晶体管的有源图案进行光线阻隔保护，也即，该光线阻隔图案可以阻止或降低进入到晶体管内有源图案的光线光强，使得晶体管的有源层不发生光电效应，解决了因光线进入到晶体管内，使晶体管的有源层发生光电效应，造成有源层中载流子浓度迅速上升，沟道电流增大，导致晶体管无法完全关闭的问题。进一步地，随着晶体管可以完全关闭，因此，可以保证正常的显示效果。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1-图6为本发明示例1提供的阵列基板的制备过程结构示意图；
图7为本发明示例2提供的阵列基板的结构示意图；
图8为本发明示例3提供的阵列基板的结构示意图；
图9为透光性减弱处理时长与透过率关系图；
图10-图15为本发明示例4提供的阵列基板的制备过程结构示意图；
图16为本发明示例5提供的阵列基板的结构示意图；
图17为本发明示例6提供的阵列基板的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
如图1-图6所示，本发明实施例示出的一种阵列基板，包括：晶体管结构层T，所述晶体管结构层T包括晶体管区域A和非晶体管区域B；
所述晶体管区域A内包括晶体管；其中，晶体管可以为薄膜晶体管、场效应管、三极管或其他特性相同的器件，其可以为N型晶体管，也可以为P型晶体管，采用不同类型的晶体管主要考虑其导通形式，对于N型晶体管采用高电平导通，P型晶体管采用低电平导通。下文中的晶体管以薄膜晶体管为例。
所述晶体管区域A内还包括光线阻隔图案24，所述光线阻隔图案 24在所述阵列基板上的正投影与所述晶体管的有源图案7在所述阵列基板上的正投影至少部分重叠。使得所述光线阻隔图案24至少可以对所述晶体管的有源图案7进行光线阻隔保护。光线阻隔图案24可以是通过形成在晶体管结构层T上的膜层，经构图工艺图案化后制备而成。
这里不对光线阻隔图案24的具体材料及结构进行唯一性限定，其只要可以阻止光线进入到晶体管内，避免晶体管的有源层因感受到光线而发生光电效应即可。
本发明实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。本实施例中所说的“光刻工艺”包括涂覆膜层、掩模曝光和显影，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，生长外延也采用已知的方法，在此不做具体的限定。
本发明实施例的描述中，需要理解的是，“膜”是指将某一种材料在基底(或某一层)上利用沉积、涂覆或生长工艺制作出的一层薄膜。若在整个制作过程当中该“膜”无需构图工艺或光刻工艺，则该“膜”还可以称为“层”。若在整个制作过程当中该“膜”还需构图工艺或光刻工艺，则在构图工艺前称为“膜”，构图工艺后称为“层”。经过构图工艺或光刻工艺后的“层”中包含至少一个“图案”。例如但不限于，本文中所指的膜的厚度可以在100μm以下。
上述方案，由于在晶体管区域A内形成了光线阻隔图案24，且光线阻隔图案在阵列基板上的正投影与晶体管的有源图案在阵列基板上的正投影至少部分重叠，使得该光线阻隔图案24至少可以对晶体管的有源图案进行光线阻隔保护，也即，该光线阻隔图案24可以阻止或降低进入到晶体管内有源图案的光线光强，使得晶体管的有源层不发生光电效应，解决了因光线进入到晶体管内，使晶体管的有源层发生光电效应，造成有源层中载流子浓度迅速上升，沟道电流增大，导致晶体管无法完全关闭的问题。
作为可实现方式，为了简化制备工艺，降低生产成本以及提高生产效率，所述非晶体管区域B形成有第一透明电极图案21，所述光线阻隔图案24及所述第一透明电极图案21同层设置，且，所述光线阻隔图案24的光透过率小于所述第一透明电极图案21的光透过率。例如但不限于，所述光线阻隔图案24及所述第一透明电极图案21由同一透明导电氧化物膜2图案化制备，且，所述透明导电氧化物膜2中，对应于所述光线阻隔图案24的区域，经透光性减弱处理获得所述光线阻隔图案24。
例如，在晶体管结构层T上形成一层透明导电氧化物膜2，然后对该透明导电氧化物膜2通过构图工艺进行图案化，并且对图案化后，对应于光线阻隔图案24的区域22，经透光性减弱处理获得光线阻隔图案24，而其余的图案化区域为第一透明电极图案21。
形成透明导电氧化物膜2的材料可以但不限于为ITO(Indium Tin Oxide；氧化铟锡)、FTO(SnO2：F；掺氟的氧化锡)、ATO(Sn2O：Sb；掺锑的氧化锡)等。本发明以ITO为例，对其进行透光性减弱处理也可以称为黑化处理，一般通过对ITO进行氢还原，使其生成不透光(黑色)的InO/SnO，并可通过控制反应条件，诸如反应时间、温度、氢的用量等，来控制InO/SnO的生成量，以达到透光性减弱，甚至是完全阻隔光线通过的目的。
作为可实现方式，所述晶体管的有源图案7至少部分在所述阵列基板上的正投影位于所述光线阻隔图案24在所述阵列基板上的正投影范围内。例如，晶体管的有源图案7完全在所述阵列基板上的正投影位于所述光线阻隔图案24在所述阵列基板上的正投影范围内，以更好的阻挡光线射入到有源图案7，来防止漏光；当然，在其他示例中，可以根据晶体管的结构或类型的不同，只需有源图案7的其中一部分在所述阵列基板上的正投影位于所述光线阻隔图案24在所述阵列基板上的正投影范围内即可，这样在满足防止漏光的情况，还可以节省材料，并增大光线阻隔图案24与第一透明电极图案21之间的距离，避免因工艺误差导致的不良，后续将以不同的示例方式予以具体说明。这里所说的正投影范围内是指，两个正投影都边界完全重叠，或其中一个正投影的边界位于另一个正投影的边界之内。
作为可实现方式，所述晶体管还包括第一栅极图案8，所述光线阻隔图案24和所述第一栅极图案8分置于所述有源图案7的两侧。
一般地，第一栅极图案8可以由银、铜、铝、钼等金属中的一种及其合金制备而成，即，第一栅极图案8同样可以起到遮光的效果，此外，由于光线阻隔图案24和第一栅极图案8分置于有源图案7的两侧，则可以从有源图案7的两侧对有源图案7进行遮光保护。
作为可实现方式，至少另参见图13所示，还包括与所述第一栅极图案8同层设置的第二栅极图案10，所述第一栅极图案8背离所述有源图案7的一侧设置有第一透明电极层，所述第一透明电极层包括第二透明电极图案11和第三透明电极图案9；
所述晶体管结构层T还包括过孔，所述过孔内设置有导电件23，所述光线阻隔图案24与所述第二栅极图案10通过所述导电件23电连接；
所述第三透明电极图案9与所述第一栅极图案8电连接，所述第二透明电极图案11与所述第二栅极图案10电连接。
通过设置导电件23，将光线阻隔图案24与第二栅极图案10通过该导电件23电连接，形成了双栅结构，可以强化对晶体管的开关控制效果。
下面以具体的示例，对本发明提供的阵列基板予以示例性说明，其不应理解为该该发明的唯一性限定。
示例1
如图1-图6所示，该阵列基板包括：第一透明电极层，以及设置于第一透明电极层上的晶体管结构层T，晶体管结构层T包括顺次层叠设置的栅极层、栅绝缘层、有源层、数据走线层6、钝化层3；其中，晶体管结构层T包括晶体管区域A和非晶体管区域B，且，晶体管区域A内形成有晶体管；也就是说，至少栅极层的第一栅极图案8、有源层的有源图案7位于晶体管区域A内。并且，第一透明电极层包括第三透明电极图案9，第三透明电极图案9与第一栅极图案8电连接。
晶体管结构层T上，由同一透明导电氧化物膜2图案化制备光线阻隔图案24及第一透明电极图案21，且，透明导电氧化物膜2中，对应于光线阻隔图案24的区域22，经透光性减弱处理获得光线阻隔图案24。
在该示例中，有源图案7在所述阵列基板上的正投影位于所述光线阻隔图案24在所述阵列基板上的正投影范围内，且光线阻隔图案 24大于有源图案7，以更好的对有源图案7进行遮光，来防止光线照射到有源图案7上而产生光电效应。
示例2
如图7所示，对于传统的薄膜晶体管来说，如非晶硅薄膜晶体管，数据走线层6搭接在有源图案7的两侧，未被数据走线层6覆盖到的有源图案7在阵列基板上的正投影位于光线阻隔图案24在阵列基板上的正投影范围内即可，即只要光线阻隔图案24的大小可以遮挡到有源图案7未被数据走线层6覆盖到的部分即可，这样即可防止光线照射到有源图案7上，同时还节省了制作光线阻隔图案24的材料，此外，对于同样大小的晶体管来说，该示例中光线阻隔图案24与第一透明电极图案21之间的距离D2，要大于示例1中光线阻隔图案24与第一透明电极图案21之间的距离D1，换句话说，采用示例2中的方案，增大了光线阻隔图案24与第一透明电极图案21之间的距离，可以避免因工艺误差导致的不良。
示例3
如图8所示，对于低温多晶硅薄膜晶体管来说，有源图案7包括中间的非导体化区域71以及其两侧的导体化区域72，数据走线层6 与有源图案7同层设置，在该实例中，有源图案7的非导体化区域71 在阵列基板上的正投影位于光线阻隔图案24在阵列基板上的正投影范围内即可，即只要光线阻隔图案24的大小可以遮挡到有源图案7 的非导体化区域71即可，这样即可防止光线照射到有源图案7的非导体化区域71上，同时还节省了制作光线阻隔图案24的材料，此外，该实例的方案，同样增大了光线阻隔图案24与第一透明电极图案21之间的距离，可以避免因工艺误差导致的不良。
实例4
如图10-15所示，该示例与示例1的主要不同在于，第一透明电极层还包括第二透明电极图案11，栅极层还包括第二栅极图案10，晶体管结构层T上，对应于第二栅极图案10的位置设置有过孔，过孔内形成有导电件23，导电件23可以是上述透明导电氧化物膜2的一部分，即，导电件23、光线阻隔图案24以及第一透明电极图案21是由同一透明导电氧化物膜2制备而成，以便简化制备工艺。光线阻隔图案24与第二栅极图案10通过导电件23电连接，第二透明电极图案 11与所述第二栅极图案10电连接。
实例5
如图16所示，其与示例4的主要区别在于，光线阻隔图案24的大小只是遮挡到有源图案7未被数据走线层6覆盖到的部分。
实例6
如图17所示，其与示例4的主要区别在于，光线阻隔图案24的大小只是遮挡到有源图案7的非导体化区域71即可，而无需遮挡到导体化区域72。
示例5、6的效果与示例2、3的效果一致，这里不再赘述。
第二方面，本发明提供一种阵列基板的制备方法，包括以下步骤：
形成晶体管结构层T，所述晶体管结构层T包括晶体管区域A和非晶体管区域B，所述晶体管区域A内形成有晶体管；
在所述晶体管结构层T上形成光线阻隔图案24，所述光线阻隔图案24位于所述晶体管区域A，所述光线阻隔图案24至少用于对所述晶体管进行光线阻隔保护。
作为可实现方式，所述在所述晶体管结构层T上形成光线阻隔图案24，具体为：
在所述晶体管结构层T上形成透明导电氧化物膜2；
在所述透明导电氧化物膜2上形成光刻胶层1；
采用包括半色调区域C和全色调区域D的掩膜板5对所述光刻胶层1进行曝光、显影，所述半色调区域C对应于所述晶体管区域A，所述全色调区域D对应于所述非晶体管区域B；
刻蚀暴露于显影后的光刻胶层1的透明导电氧化物膜2，以至少在所述非晶体管区域B形成第一透明电极图案21；
对显影后的光刻胶层1进行减薄，直至暴露所述晶体管区域A的所述透明导电氧化物膜2；
对所述晶体管区域A的所述透明导电氧化物膜2进行透光性减弱处理，以获得所述光线阻隔图案24；
剥离剩余的光刻胶。
作为可实现方式，所述对所述晶体管区域A的所述透明导电氧化物膜2进行透光性减弱处理，具体为：
对所述晶体管区域A的所述透明导电氧化物膜2中的至少部分透明导电氧化物进行氢还原处理。
作为可实现方式，所述形成晶体管结构层T，具体为：
形成栅极层，所述栅极层包括第一栅极图案8和第二栅极图案10；
在所述栅极层上形成栅绝缘层；
在所述栅绝缘层上形成有源层，所述有源层包括有源图案7；
在所述有源层上形成数据走线层6；
在数据走线层6上形成钝化层3；
在对应于所述第二栅极图案10的位置，形成自所述钝化层3至所述第二栅极图案10的过孔。
下面以具体的示例，对本发明提供的阵列基板的制备方法予以示例性说明，其不应理解为该该发明的唯一性限定。
示例7
如图1-图6所示，该示例提供的阵列基板的制备方法，包括以下步骤：
S101：在基底上形成ITO膜，对ITO膜进行图案化，形成具有第三透明电极图案9的第一透明电极层。
其中，基底可以是柔性基底，如聚对苯二甲酸乙二醇酯(Polyethyleneterephthalate；PET)薄膜、PI(Polyimide；聚酰亚胺)薄膜等；也可以是刚性基底，如玻璃基底等。
S102：在第一透明电极层上形成晶体管结构层T，晶体管结构层T包括晶体管区域A和非晶体管区域B，晶体管区域A内形成有晶体管；
形成晶体管结构层T具体为：
在第一透明电极层上沉积金属膜，通过构图工艺对金属膜进行图案化，形成具有第一栅极图案8的栅极层；第一栅极图案8与第三透明电极图案9电连接，金属膜可以采用金属材料，如银、铜、铝、钼等金属中的一种及其合金；
在栅极层上沉积栅绝缘层，栅绝缘层可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，可以为单层、双层或者多层结构；
在栅绝缘层上沉积有源膜，通过构图工艺对有源膜进行图案化，以形成具备有源图案7的有源层；有源膜可以采用非晶硅膜，并采用激光镭射的方法对非晶硅膜进行处理，使非晶硅膜结晶成多晶硅膜，以形成低温多晶硅(Low Temperature Poly-Silicon，LTPS)薄膜晶体管。其中，通过热处理的方式，使有源图案7的两端进行导体化，使有源图案7被分隔为半导体化区域及其两侧的导体化区域，导体化区域分别作为薄膜晶体管的源、漏极。
在有源层上沉积金属走线膜，对该金属走线膜进行图案化形成数据走线层6，数据走线层6的数据走线图案分别与上述源、漏极对应连接。
在数据走线层6上沉积钝化层3，例如，通过等离子体增强型化学气相沉积，以NH3/SiH4作为工作气，在数据走线层6上沉积氮化硅作为钝化层3，形成的钝化层3中会含有一定量的氢元素。
S103：在晶体管结构层T上再沉积一层作为透明导电氧化物膜2 的ITO膜；
S104：在透明导电氧化物膜2上涂敷一层光刻胶层1；
S105：采用包括半色调区域C和全色调区域D的掩膜板5对光刻胶层1进行曝光、显影，半色调区域C对应于晶体管区域A，全色调区域D对应于非晶体管区域B；这样在晶体管区域A和非晶体管区域 B分别形成了对应的光刻胶图案，并且，晶体管区域A的光刻胶图案厚度小于非晶体管区域B的光刻胶图案厚度；
S106：刻蚀暴露于显影后的光刻胶层1的透明导电氧化物膜2，以在晶体管区域A和非晶体管区域B分别形成了对应的ITO图案，其中，非晶体管区域B的ITO图案作为第一透明电极图案21，晶体管区域A的ITO图案(即区域22)用于形成光线阻隔图案24；
S107：对显影后的光刻胶层1进行减薄，直至暴露晶体管区域A 的ITO图案；对光刻胶层1进行减薄可以采用湿刻、干刻或激光刻蚀工艺。该示例中采用干刻工艺，也可称为光刻胶的灰化处理，其是在 ECCP(Enhance Cathode Coupling Plasma)干刻设备中进行处理，利用NF3和O2作为工作气体，工艺条件为：源功率/偏置功率(Source power/Bias Power)为12kw/10kw，NF3/O2的流量为1500/10000sccm，工作压力为40mt。
由于晶体管区域A的光刻胶图案厚度小于非晶体管区域B的光刻胶图案厚度，在对光刻胶层1进行减薄，直至暴露晶体管区域A的ITO 图案时，第一透明电极图案21上仍具有光刻胶，以在后续透光性减弱处理过程中，对第一透明电极图案21进行保护，防止第一透明电极图案21的透光性亦被降低。
S108：对晶体管区域A的ITO图案进行透光性减弱处理，以获得光线阻隔图案24；对ITO图案进行透光性减弱处理，也可称为对ITO 图案进行黑化处理，一般通过对ITO进行氢还原，使其生成不透光(黑色)的InO/SnO，并可通过控制反应条件，诸如反应时间、温度、氢的用量等，来控制InO/SnO的生成量，以达到透光性减弱，甚至是完全阻隔光线通过的目的。例如，可以在等离子体增强型化学气相沉积设备中进行透光性减弱处理，以H2作为工作气体。工艺条件为源功率为6kw6，H2的流量为80000sccm，工作压力为1000mt，处理时间为15S。当然，根据透光性减弱程度的需要，还可以是其他的处理时间，如图9所示，处理的时间越长，透光性减弱程度越高(也即透光率越低)。
在其他示例中，还可以通过激光进行透光性减弱处理，通过激光照射晶体管区域A的ITO图案，其下方氮化硅材质的钝化层3会释放出氢，以对ITO进行还原，可以通过调整激光功率只进行ITO表层处理，不损伤下层功能膜层。
S109：剥离剩余的光刻胶。
示例8
如图10-图15所示，该示例提供的阵列基板的制备方法，包括以下步骤：
S201：在基底上形成ITO膜，对ITO膜进行图案化，形成具有第二透明电极图案11和第三透明电极图案9的第一透明电极层。
其中，基底可以是柔性基底，如聚对苯二甲酸乙二醇酯(Polyethyleneterephthalate；PET)薄膜、PI(Polyimide；聚酰亚胺)薄膜等；也可以是刚性基底，如玻璃基底等。
S202：在第一透明电极层上形成晶体管结构层T，晶体管结构层 T包括晶体管区域A和非晶体管区域B，晶体管区域A内形成有晶体管；
形成晶体管结构层T具体为：
在第一透明电极层上沉积金属膜，通过构图工艺对金属膜进行图案化，形成具有第一栅极图案8和第二栅极图案10的栅极层；第一栅极图案8与第三透明电极图案9电连接，第二栅极图案10与第二透明电极图案11电连接，金属膜可以采用金属材料，如银、铜、铝、钼等金属中的一种及其合金；
在栅极层上沉积栅绝缘层，栅绝缘层可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，可以为单层、双层或者多层结构；
在栅绝缘层上沉积有源膜，通过构图工艺对有源膜进行图案化，以形成具备有源图案7的有源层；有源膜可以采用非晶硅膜，通过热处理的方式，使有源图案7的两端进行导体化，使有源图案7被分隔为半导体化区域及其两侧的导体化区域，导体化区域分别作为薄膜晶体管的源、漏极。
在有源层上沉积金属走线膜，对该金属走线膜进行图案化形成数据走线层6，数据走线层6的数据走线图案分别与上述源、漏极对应连接。
在数据走线层6上沉积钝化层3，例如，通过等离子体增强型化学气相沉积，以NH3/SiH4作为工作气，在数据走线层6上沉积氮化硅作为钝化层3，形成的钝化层3中会含有一定量的氢元素。
S203：在对应于第二栅极图案10的位置，形成自钝化层3至第二栅极图案10的过孔；
S204：在晶体管结构层T上再沉积一层作为透明导电氧化物膜2 的ITO膜；
S205：在透明导电氧化物膜2上涂敷一层光刻胶层1；
S206：采用包括半色调区域C和全色调区域D的掩膜板5对光刻胶层1进行曝光、显影，半色调区域C对应于晶体管区域A，全色调区域D对应于非晶体管区域B；这样在晶体管区域A和非晶体管区域 B分别形成了对应的光刻胶图案，并且，晶体管区域A的光刻胶图案厚度小于非晶体管区域B的光刻胶图案厚度；
S207：刻蚀暴露于显影后的光刻胶层1的ITO膜，以在晶体管区域A和非晶体管区域B分别形成了对应的ITO图案，其中，非晶体管区域B的ITO图案作为第一透明电极图案21，晶体管区域A的ITO 图案(即区域22)用于形成光线阻隔图案24，以及位于过孔中的导电件23，导电件23与第二栅极图案10电连接，并且导电件23与晶体管区域A的ITO图案处于电连接的状态；
S208：对显影后的光刻胶层1进行减薄，直至暴露晶体管区域A 的ITO图案；对光刻胶层1进行减薄可以采用湿刻、干刻或激光刻蚀工艺。该示例中采用干刻工艺，也可称为光刻胶的灰化处理，其是在 ECCP(Enhance Cathode Coupling Plasma)干刻设备中进行处理，利用NF3和O2作为工作气体，工艺条件为：源功率/偏置功率(Source power/Bias Power)为12kw/10kw，NF3/O2的流量为1500/10000sccm，工作压力为40mt。
由于晶体管区域A的光刻胶图案厚度小于非晶体管区域B的光刻胶图案厚度，在对光刻胶层1进行减薄，直至暴露晶体管区域A的ITO 图案时，第一透明电极图案21以及导电件23上仍具有光刻胶，以在后续透光性减弱处理过程中，对第一透明电极图案21及导电件23进行保护，防止第一透明电极图案21及导电件23的透光性亦被降低。
S209：对晶体管区域A的ITO图案进行透光性减弱处理，以获得光线阻隔图案24；对ITO图案进行透光性减弱处理，也可称为对ITO 图案进行黑化处理，一般通过对ITO进行氢还原，使其生成不透光(黑色)的InO/SnO，并可通过控制反应条件，诸如反应时间、温度、氢的用量等，来控制InO/SnO的生成量，以达到透光性减弱，甚至是完全阻隔光线通过的目的。例如，可以在等离子体增强型化学气相沉积设备中进行透光性减弱处理，以H2作为工作气体。工艺条件为源功率为6kw6，H2的流量为80000sccm，工作压力为1000mt，处理时间为15S。当然，根据透光性减弱程度的需要，还可以是其他的处理时间。
在其他示例中，还可以通过激光进行透光性减弱处理，通过激光照射晶体管区域A的ITO图案，其下方氮化硅材质的钝化层3会释放出氢，以对ITO进行还原，可以通过调整激光功率只进行ITO表层处理，不损伤下层功能膜层。
S210：剥离剩余的光刻胶。
第三方面，本发明提供一种显示装置，包括上述的阵列基板。
该显示装置例如但不限于为手机、平板电脑、笔记本电脑或显示器等具有显示功能的产品或部件。
需要理解的是，上文如有涉及术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
Claims (10)
1.一种阵列基板，其特征在于，包括：晶体管结构层，所述晶体管结构层包括晶体管区域和非晶体管区域；
所述晶体管区域内包括晶体管；
所述晶体管区域内还包括光线阻隔图案，所述光线阻隔图案在所述阵列基板上的正投影与所述晶体管的有源图案在所述阵列基板上的正投影至少部分重叠。
2.根据权利要求1所述的阵列基板，其特征在于，所述非晶体管区域包括第一透明电极图案，所述光线阻隔图案及所述第一透明电极图案同层设置，且，所述光线阻隔图案的光透过率小于所述第一透明电极图案的光透过率。
3.根据权利要求1或2所述的阵列基板，其特征在于，所述晶体管的有源图案至少部分在所述阵列基板上的正投影位于所述光线阻隔图案在所述阵列基板上的正投影范围内。
4.根据权利要求1或2所述的阵列基板，其特征在于，所述晶体管还包括第一栅极图案，所述光线阻隔图案和所述第一栅极图案分置于所述有源图案的两侧。
5.根据权利要求4所述的阵列基板，其特征在于，还包括与所述第一栅极图案同层设置的第二栅极图案，所述第一栅极图案背离所述有源图案的一侧设置有第一透明电极层，所述第一透明电极层包括第二透明电极图案和第三透明电极图案；
所述晶体管结构层还包括过孔，所述过孔内设置有导电件，所述光线阻隔图案与所述第二栅极图案通过所述导电件电连接；
所述第三透明电极图案与所述第一栅极图案电连接，所述第二透明电极图案与所述第二栅极图案电连接。
6.一种阵列基板的制备方法，其特征在于，包括以下步骤：
形成晶体管结构层，所述晶体管结构层包括晶体管区域和非晶体管区域，所述晶体管区域内形成有晶体管；
在所述晶体管结构层上形成光线阻隔图案，所述光线阻隔图案位于所述晶体管区域，所述光线阻隔图案至少用于对所述晶体管进行光线阻隔保护。
7.根据权利要求6所述的阵列基板的制备方法，其特征在于，所述在所述晶体管结构层上形成光线阻隔图案，具体为：
在所述晶体管结构层上形成透明导电氧化物膜；
在所述透明导电氧化物膜上形成光刻胶层；
采用包括半色调区域和全色调区域的掩膜板对所述光刻胶层进行曝光、显影，所述半色调区域对应于所述晶体管区域，所述全色调区域对应于所述非晶体管区域；
刻蚀暴露于显影后的光刻胶层的透明导电氧化物膜，以至少在所述非晶体管区域形成第一透明电极图案；
对显影后的光刻胶层进行减薄，直至暴露所述晶体管区域的所述透明导电氧化物膜；
对所述晶体管区域的所述透明导电氧化物膜进行透光性减弱处理，以获得所述光线阻隔图案；
剥离剩余的光刻胶。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，所述对所述晶体管区域的所述透明导电氧化物膜进行透光性减弱处理，具体为：
对所述晶体管区域的所述透明导电氧化物膜中的至少部分透明导电氧化物进行氢还原处理。
9.根据权利要求6-8任一项所述的阵列基板的制备方法，其特征在于，所述形成晶体管结构层，具体为：
形成栅极层，所述栅极层包括第一栅极图案和第二栅极图案；
在所述栅极层上形成栅绝缘层；
在所述栅绝缘层上形成有源层，所述有源层包括有源图案；
在所述有源层上形成数据走线层；
在数据走线层上形成钝化层；
在对应于所述第二栅极图案的位置，形成自所述钝化层至所述第二栅极图案的过孔。
10.一种显示装置，其特征在于，包括权利要求1-5任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210424500.2A CN115394785A (zh) | 2022-04-21 | 2022-04-21 | 阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210424500.2A CN115394785A (zh) | 2022-04-21 | 2022-04-21 | 阵列基板及其制备方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115394785A true CN115394785A (zh) | 2022-11-25 |
Family
ID=84115328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210424500.2A Pending CN115394785A (zh) | 2022-04-21 | 2022-04-21 | 阵列基板及其制备方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115394785A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10206889A (ja) * | 1997-01-22 | 1998-08-07 | Sharp Corp | アクティブマトリクス型液晶表示装置及びその製造方法 |
| KR20120067108A (ko) * | 2010-12-15 | 2012-06-25 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| CN103107140A (zh) * | 2013-01-28 | 2013-05-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN106054480A (zh) * | 2016-08-04 | 2016-10-26 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及装置 |
| CN106711153A (zh) * | 2017-01-06 | 2017-05-24 | 京东方科技集团股份有限公司 | 一种阵列基板、阵列基板的制备方法及其显示面板 |
| CN109073944A (zh) * | 2017-03-30 | 2018-12-21 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板和显示设备 |
| CN113629070A (zh) * | 2021-07-21 | 2021-11-09 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、阵列基板的制作方法及显示面板 |
-
2022
- 2022-04-21 CN CN202210424500.2A patent/CN115394785A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10206889A (ja) * | 1997-01-22 | 1998-08-07 | Sharp Corp | アクティブマトリクス型液晶表示装置及びその製造方法 |
| KR20120067108A (ko) * | 2010-12-15 | 2012-06-25 | 엘지디스플레이 주식회사 | 어레이 기판 및 이의 제조방법 |
| CN103107140A (zh) * | 2013-01-28 | 2013-05-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN106054480A (zh) * | 2016-08-04 | 2016-10-26 | 深圳市华星光电技术有限公司 | 一种液晶显示面板及装置 |
| CN106711153A (zh) * | 2017-01-06 | 2017-05-24 | 京东方科技集团股份有限公司 | 一种阵列基板、阵列基板的制备方法及其显示面板 |
| CN109073944A (zh) * | 2017-03-30 | 2018-12-21 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示面板和显示设备 |
| CN113629070A (zh) * | 2021-07-21 | 2021-11-09 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、阵列基板的制作方法及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312268B2 (en) | Display device | |
| US9543443B2 (en) | Thin film transistor assembly, array substrate method of manufacturing the same, and display device | |
| US8842231B2 (en) | Array substrate and manufacturing method thereof | |
| US9880436B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| US8426259B2 (en) | Array substrate and method for manufacturing the same | |
| KR100844392B1 (ko) | 박막 트랜지스터와 이의 제조 방법 | |
| US20040241895A1 (en) | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| CN110164873B (zh) | 阵列基板的制作方法、阵列基板、显示面板及显示装置 | |
| US7829897B2 (en) | Array substrate of liquid crystal display device having thin film transistor on color filter and method of fabricating the same | |
| EP3621120B1 (en) | Thin film transistor and preparation method therefor, array substrate and preparation method therefor | |
| CN109166865B (zh) | 阵列基板及其制造方法、显示面板 | |
| CN102902111B (zh) | 形成透明电极以及制造液晶显示装置的阵列基板的方法 | |
| US6777685B2 (en) | Imaging array and methods for fabricating same | |
| CN107742648A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示装置 | |
| CN111739841B (zh) | 一种顶栅结构的In-cell触控面板及制作方法 | |
| CN210325749U (zh) | 一种阵列基板及显示面板 | |
| US20100006844A1 (en) | Thin-film transistor array panel and method of fabricating the same | |
| US10090368B2 (en) | Array substrate and manufacturing method thereof, and display apparatus | |
| CN211554588U (zh) | 阵列基板及液晶显示面板 | |
| JP2004006781A (ja) | 撮影アレイ及びその製造方法 | |
| US20210066504A1 (en) | Thin film transistor and manufacturing method thereof and display device | |
| CN111223875A (zh) | 显示面板及其制备方法、显示装置 | |
| CN115394785A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN114005857A (zh) | 阵列基板及其制作方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |