CN105097671A - 一种tft阵列基板及其制作方法、显示装置 - Google Patents
一种tft阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN105097671A CN105097671A CN201510481900.7A CN201510481900A CN105097671A CN 105097671 A CN105097671 A CN 105097671A CN 201510481900 A CN201510481900 A CN 201510481900A CN 105097671 A CN105097671 A CN 105097671A
- Authority
- CN
- China
- Prior art keywords
- electrode
- insulation strip
- public electrode
- grid
- gate insulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 70
- 238000009413 insulation Methods 0.000 claims description 183
- 238000000059 patterning Methods 0.000 claims description 58
- 238000000151 deposition Methods 0.000 claims description 10
- 230000005684 electric field Effects 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 9
- 230000008021 deposition Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 abstract description 12
- 238000005516 engineering process Methods 0.000 abstract description 5
- 230000008569 process Effects 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 11
- 238000005520 cutting process Methods 0.000 description 8
- 230000008859 change Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 241000931705 Cicada Species 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000012634 fragment Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种TFT阵列基板及其制作方法、显示装置，主要内容包括：在对栅绝缘层进行图案化时，在显示区域按照预设间隙形成了至少多个第一栅绝缘条，而且，每个第一栅绝缘条与相邻间隙位置处的表面膜层的高度差相等且大于。从而，该高度差可以保证后续进行一次光罩工艺，即可形成图案化、且断裂成不同高度的第一透明电极和第二透明电极，且保证第一透明电极与第二透明电极相互绝缘。在该发明的总体工艺流程中，仅需要4道光罩刻蚀工艺，就可以完成阵列基板的制作，相比现有技术而言，简化了工艺制作流程，提高了阵列基板的生产效率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板及其制作方法、显示装置。
背景技术
现有的薄膜晶体管(ThinFilmTransistor，TFT)阵列基板，一般都是利用5mask工艺，即五道光罩工艺制作而成的，该制作工艺流程具体包括：第一道光罩：形成图案化的公共电极；第二道光罩：形成图案化的栅线和公共电极线；第三道光罩：形成图案化的有源层，其中，该有源层可具体包括半导体层和源、漏极；第四道光罩：在沉积绝缘层之后制作贯穿该绝缘层的过孔；第五道光罩：形成图案化的像素电极。至此，阵列基板的制作工艺流程中所需要进行的五道光罩工艺完成，其中，每次光罩工艺所得到的图案化的膜层的图案都是由预先选择的掩膜板所决定的。
然而，在显示技术领域，基板，尤其是阵列基板的制作工艺起到举足轻重的作用，一般而言，制作工艺越简单，其生产效率及良率都会相对较好，反之，制作工艺越复杂，其生产效率及良率相对较差。考虑到五道光罩工艺相对而言，其制作工艺流程较为繁琐，生产效率及良率都较低，因此，亟需找到一种更为简化的阵列基板的制作工艺。
发明内容
本发明实施例提供一种TFT阵列基板及其制作方法、显示装置，用以解决现有技术中存在的由于采用五道光罩工艺制作阵列基板而导致制作工艺流程繁琐的问题。
本发明实施例采用以下技术方案：
一种TFT阵列基板的制作方法，所述方法包括：
提供一基底；
在所述基底之上形成第一图案化的栅线和公共电极线；
在形成有栅线和公共电极线的所述基底之上形成第二图案化的栅绝缘层，其中，位于显示区域的栅绝缘层按照预设间隙至少形成有多个第一栅绝缘条，所述每个第一栅绝缘条与相邻间隙位置处的表面膜层的高度差相等且大于
在位于有源区域的栅绝缘层之上形成第三图案化的半导体层及源、漏极；
在所述显示区域形成第四图案化的相互绝缘的第一透明电极和第二透明电极，其中，在施加电压时，位于所述第一栅绝缘条之上的第一透明电极与位于相邻间隙位置处的第二透明电极形成水平电场。
优选地，在形成有栅线和公共电极线的所述基底之上形成第二图案化的栅绝缘层，具体包括：
沉积覆盖整个所述基底的栅绝缘层；
根据第二道光罩工艺，在显示区域形成多个交替设置的第一栅绝缘条和第二栅绝缘条，以及，在公共电极线之上形成贯穿所述栅绝缘层的过孔，其中，所述第一栅绝缘条与所述第二栅绝缘条的高度差的取值范围为：
优选地，在所述显示区域形成第四图案化的相互绝缘的第一透明电极和第二透明电极，具体包括：
在所述基底之上沉积透明电极层；
根据第四道工艺，在显示区域形成包含多个像素电极支电极的像素电极，以及包含多个公共电极支电极的公共电极，其中，所述像素电极与所述公共电极相互绝缘，每个像素电极支电极覆盖相应地第一栅绝缘条，且所述像素电极搭接在漏极，每个公共电极支电极覆盖相应地第二栅绝缘条，所述公共电极通过所述过孔与所述公共电极线电连接。
优选地，在形成有栅线和公共电极线的所述基底之上形成第二图案化的栅绝缘层，具体包括：
沉积覆盖整个所述基底的栅绝缘层；
利用灰度掩膜板，在显示区域按照预设间隙仅形成有多个第一栅绝缘条，以及，在公共电极线之上形成贯穿所述栅绝缘层的过孔，其中，所述第一栅绝缘条的高度取值范围为：
优选地，在所述显示区域形成第四图案化的相互绝缘的第一透明电极和第二透明电极，具体包括：
在所述基底之上沉积透明电极层；
根据第四道工艺，在显示区域形成包含多个像素电极支电极的像素电极，以及包含多个公共电极支电极的公共电极，其中，所述像素电极与所述公共电极相互绝缘，每个像素电极支电极覆盖相应地第一栅绝缘条，所述像素电极搭接在漏极，每个公共电极支电极覆盖与所述第一绝缘条相邻的间隙位置处的基底，所述公共电极通过所述过孔与所述公共电极线电连接。
优选地，所述第一栅绝缘条为条形结构或Z型结构。
一种利用所述的TFT阵列基板的制作方法制作而成的阵列基板，包括：
基底；
位于所述基底之上的第一图案化的栅线和公共电极线；
位于形成有栅线和公共电极线的所述基底之上的第二图案化的栅绝缘层，其中，位于显示区域的栅绝缘层至少包含多个按照预设间隙排布的第一栅绝缘条，所述每个第一栅绝缘条与相邻间隙位置处的表面膜层的高度差相等且大于
位于有源区域的栅绝缘层之上的第三图案化的半导体层及源、漏极；
位于所述显示区域，第四图案化的相互绝缘的第一透明电极和第二透明电极，其中，在施加电压时，位于所述第一栅绝缘条之上的第一透明电极与位于相邻间隙位置处的第二透明电极形成水平电场。
优选地，所述第二图案化的栅绝缘层，具体包括：
位于显示区域的交替设置的多个第一栅绝缘条和多个第二栅绝缘条，以及，位于所述公共电极线之上且贯穿所述栅绝缘层的过孔，其中，所述第一栅绝缘条与所述第二栅绝缘条的高度差的取值范围为：
优选地，所述第四图案化的相互绝缘的第一透明电极和第二透明电极，具体包括：
位于显示区域的包含多个像素电极支电极的像素电极，以及包含多个公共电极支电极的公共电极，其中，所述像素电极与所述公共电极相互绝缘，每个像素电极支电极位于相应地第一栅绝缘条之上，且所述像素电极搭接在漏极，每个公共电极支电极位于相应地第二绝缘条之上，所述公共电极通过所述过孔与所述公共电极线电连接。
优选地，所述第二图案化的栅绝缘层，具体包括：
位于显示区域的按照预设间隙排布的多个第一栅绝缘条，以及，位于所述公共电极线之上且贯穿所述栅绝缘层的过孔，其中，所述第一栅绝缘条的高度取值范围为：
优选地，所述第四图案化的相互绝缘的第一透明电极和第二透明电极，具体包括：
位于显示区域的包含多个像素电极支电极的像素电极，以及包含多个公共电极支电极的公共电极，其中，所述像素电极与所述公共电极相互绝缘，每个像素电极支电极位于相应地第一栅绝缘条之上，所述像素电极搭接在漏极，每个公共电极支电极位于与所述第一绝缘条相邻的间隙位置处的基底之上，所述公共电极通过所述过孔与所述公共电极线电连接。
优选地，所述第一栅绝缘条为条形结构或Z型结构。
一种显示装置，包括所述的阵列基板。
在本发明实施例中，通过上述实施例可知，为了解决现有技术中的五道光罩工艺的繁琐问题，本发明巧妙选择在对栅绝缘层进行光罩时的灰度掩膜板，使得该次光罩工艺可以实现显示区域的栅绝缘层的特殊图案化，即在显示区域至少形成按照预设间隙排布的多个第一栅绝缘条，每个第一栅绝缘条与相邻间隙位置处的表面膜层(该表面膜层为第二栅绝缘条或基底)的高度差相等且大于无论选择了上述哪种图案，最终都可以利用一道光罩工艺形成所需的像素电极和公共电极，且两者的支电极相互绝缘，并在垂直方向上存在高度差，从而，可以在施加电压时，形成水平电场。根据上述方案可知，制作该阵列基板只需四次光罩即可完成，本发明将像素电极与公共电极的制作合成在一道光罩工艺中，节省了光罩工艺步骤，简化了工艺制作流程，在一定程度上提高了生产效率。同时，工艺制作流程的简化，也在一定程度上提高了制作良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种TFT阵列基板的制作方法流程图；
图2为本发明实施例提供的TFT阵列基板中任一像素单元的简单结构俯视图；
图3为本发明实施例中方案1所涉及的制作阵列基板的工艺原理流程图；
图4(a)和图4(b)分别为本发明中阵列基板的显示区域仅包含第一栅绝缘条的栅绝缘层的两种图案；
图5为本发明实施例中方案2所涉及的制作阵列基板的工艺原理流程图；
图6(a)和图6(b)分别为本发明中阵列基板的显示区域包含第一栅绝缘条和第二栅绝缘条的栅绝缘层的两种图案；
图7为本发明实施例提供的阵列基板的任一像素单元的俯视结构示意图；
图8(a)和图8(b)分别为以图7中的切割线得到的两种阵列基板的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
在本发明实施例中，并不在第一道光罩工艺中形成公共电极，而是首先利用第一道光罩工艺形成第一图案化的栅线和公共电极线，然后，利用第二道光罩工艺对栅绝缘层进行刻蚀处理，在显示区域按照预设间隙至少形成有多个第一栅绝缘条，每个第一栅绝缘条与相邻间隙位置处的表面膜层的高度差相等且大于其中，该高度差能够保证后续的沉积膜层可以断裂绝缘。进而，利用第三道光罩在有源区域形成有源层。最后，利用第四道光罩工艺，基于之前形成的第一绝缘条，在显示区域断裂形成第一透明电极和第二透明电极，其中，第一透明电极搭接在有源层，第二透明电极通过形成的过孔与公共电极线电连接。保证在施加电压时，能够形成水平电场。可见，在本发明实施例中，通过上述方案，仅需执行四道光罩工艺即可实现完成阵列基板的制作，相比于现有技术中的五道光罩工艺而言，简化了工艺制作流程，提高了生产效率。
下面通过具体的实施例对本发明所涉及的技术方案进行详细描述，本发明包括但并不限于以下实施例。
如图1所示，为本发明实施例提供的一种TFT阵列基板的制作方法流程图，该方法主要包括以下步骤：
步骤11：提供一基底。
步骤12：在基底之上形成第一图案化的栅线和公共电极线。
步骤13：在形成有栅线和公共电极线的基底之上形成第二图案化的栅绝缘层，其中，位于显示区域的栅绝缘层按照预设间隙至少形成有多个第一栅绝缘条，每个第一栅绝缘条与相邻间隙位置处的表面膜层的高度差相等且大于
步骤14：在位于有源区域的栅绝缘层之上形成第三图案化的半导体层及源、漏极。
步骤15：在显示区域形成第四图案化的相互绝缘的第一透明电极和第二透明电极，其中，在施加电压时，位于第一栅绝缘条之上的第一透明电极与位于相邻间隙位置处的第二透明电极形成水平电场。
按照上述工艺步骤，最终可以得到如图2所示的像素单元构成的阵列基板，其包含的具体膜层结构后续进行说明。
通过上述实施例可知，本发明在对栅绝缘层进行图案化时，在显示区域按照预设间隙形成了至少多个第一栅绝缘条，而且，每个第一栅绝缘条与相邻间隙位置处的表面膜层的高度差相等且大于从而，该高度差可以保证后续进行一次光罩工艺，即可形成图案化、且断裂成不同高度的第一透明电极和第二透明电极，且保证第一透明电极与第二透明电极相互绝缘。在该发明的总体工艺流程中，仅需要4道光罩刻蚀工艺，就可以完成阵列基板的制作，相比现有技术而言，简化了工艺制作流程，提高了阵列基板的生产效率。
其实，在本发明的实施例中，可以具体包含以下两种方案，其具体不同在于进行第二道光罩工艺时的操作，以下详细介绍该两种方案。需要说明的是，为了清晰、简洁的描述本发明的制作工艺流程，特以图2所示的a-a剖面，b-b剖面，以及c-c剖面几个较为特殊的结构为例进行说明。
方案1：
如图3所示，为本发明实施例中方案1所涉及的制作阵列基板的工艺原理流程图，其中，该图中左边的图均表示以a-a为剖面进行切割得到的剖面图，中间的图均表示以b-b为剖面进行切割得到的剖面图，右边的图均表示以c-c为剖面进行切割得到的剖面图；
第一道光罩：首先，提供一基底21，该基底21可以为玻璃基底或金属基底，本发明并不对基底21所选用的材料进行具体限定。然后，在基底21之上利用沉积工艺形成一金属薄层22，利用现有技术中常用的掩膜板进行掩膜、曝光、显影、刻蚀等工艺，并最终在基底之上形成第一图案化的栅线221和公共电极线222。
第二道光罩：沉积覆盖整个基底21的栅绝缘层23，利用灰度掩膜板进行掩膜、曝光、显影、刻蚀等工艺，在显示区域形成多个交替设置的第一栅绝缘条231和第二栅绝缘条232，以及，在公共电极线222之上形成贯穿栅绝缘层的过孔233，该过孔233暴露出公共电极线222，其中，第一栅绝缘条231与第二栅绝缘条232的高度差的取值范围为：
在本发明实施例中，可以根据选择不同图案的掩膜板，在显示区域形成不同图案的栅绝缘层，如图4(a)和图4(b)所示，第一栅绝缘条231为条形结构或Z型结构。其实，相应地，第二栅绝缘条232也为与第一栅绝缘条231互补的条形结构或Z型结构。需要说明的是，本发明中第一栅绝缘条的结构并不限于上述结构。
需要说明的是，本次光罩工艺为本发明的重点。这是因为，现有技术中在进行本次光罩工艺时，都只是对栅绝缘层进行必要的基本图案的刻蚀，对于显示区域的栅绝缘层是完全不进行刻蚀操作的。而本发明实施例中，需要着重对显示区域的栅绝缘层进行不同程度的光罩(利用灰度掩膜板)、刻蚀操作，以形成具有一定高度差的第一栅绝缘条和第二栅绝缘条。这样，才能保证在一次光罩工艺中即可利用高度差将沉积的透明电极层断裂形成像素电极和公共电极，后续以第四道光罩工艺进行具体说明。
第三道光罩：在位于有源区域的栅绝缘层之上形成第三图案化的半导体层及源、漏极，该结构本发明统称为24。该光罩工艺与现有技术中的工艺流程一致，本发明并不在此进行赘述。
第四道光罩：在基底21之上沉积透明电极层，利用掩膜板进行掩膜、曝光、显影、刻蚀等工艺，在显示区域形成包含多个像素电极支电极251a的像素电极251(图中剖面结构未完整示出)，以及包含多个公共电极支电极252a的公共电极252(图中剖面结构未完整示出)，其中，像素电极支电极251a与公共电极支电极252a相互绝缘，每个像素电极支电极251a覆盖相应地第一栅绝缘条231，且像素电极251搭接在漏极24，每个公共电极支电极252a覆盖相应地第二栅绝缘条232，公共电极252通过过孔233与公共电极线222电连接。由于第二道光罩工艺时，形成了具有的高度差的第一栅绝缘条231和第二栅绝缘条232，因此，在沉积透明电极层时，很容易在第一栅绝缘条231和第二栅绝缘条232的临界区域形成断裂，进而，分别形成位于上层(第一栅绝缘条231上方)的像素电极251和位于下层(第二栅绝缘条232上方)的公共电极252。
方案2
如图5所示，为本发明实施例中方案2所涉及的制作阵列基板的工艺原理流程图，其中，该图中左边的图均表示以a-a为剖面进行切割得到的剖面图，中间的图均表示以b-b为剖面进行切割得到的剖面图，右边的图均表示以c-c为剖面进行切割得到的剖面图；
第一道光罩：与方案1中的光罩工艺相同。首先，提供一基底31，该基底31可以为玻璃基底或金属基底，本发明并不对基底31所选用的材料进行具体限定。然后，在基底31之上利用沉积工艺形成一金属薄层32，利用现有技术中常用的掩膜板进行掩膜、曝光、显影、刻蚀等工艺，并最终在基底之上形成第一图案化的栅线321和公共电极线322。
第二道光罩：沉积覆盖整个基底31的栅绝缘层33，利用灰度掩膜板进行掩膜、曝光、显影、刻蚀等工艺，在显示区域按照预设间隙仅形成多个第一栅绝缘条331，以及，在公共电极线322之上形成贯穿栅绝缘层的过孔332，该过孔332暴露出公共电极线322，其中，第一栅绝缘条331的高度取值范围为：其实，相比于方案1而言，该方案2中并不存在第二栅绝缘条，在利用灰度掩膜板进行光罩工艺时，在显示区域，仅保留了第一栅绝缘条331，显示区域的其他栅绝缘层均被刻蚀掉。
同理，在该方案2中，可以根据选择不同图案的掩膜板，在显示区域形成不同图案的栅绝缘层，如图6(a)和图6(b)所示，第一栅绝缘条331为条形结构或Z型结构。其实，原来在方案1中设置有第二栅绝缘条的位置空白，暴露出与第一栅绝缘条331的图案相应的基底31。需要说明的是，该方案2中第一栅绝缘条的结构并不限于上述结构。
第三道光罩：与方案1相同。在位于有源区域的栅绝缘层之上形成第三图案化的半导体层及源、漏极，该结构本发明统称为34。
第四道光罩：在基底31之上沉积透明电极层35，利用掩膜板进行掩膜、曝光、显影、刻蚀等工艺，在显示区域形成包含多个像素电极支电极351a的像素电极351(图中剖面结构未完整示出)，以及包含多个公共电极支电极352a的公共电极352(图中剖面结构未完整示出)，其中，像素电极支电极351a与公共电极支电极352a相互绝缘，每个像素电极支电极351a覆盖相应地第一栅绝缘条331，且像素电极351搭接在漏极34，每个公共电极支电极352a覆盖与第一栅绝缘条331相邻的间隙位置处的基底31，公共电极352通过过孔332与公共电极线322电连接。由于第二道光罩工艺时，仅保留了梳齿状的第一栅绝缘条331，显示区域的其他位置处的栅绝缘层均被刻蚀掉，从而，形成的第一栅绝缘条331与相邻的间隙位置处的基底31的高度差的取值范围为 这一范围整好可以实现沉积膜层的断裂，因此，在沉积透明电极层35时，很容易在第一栅绝缘条331和相邻的间隙位置处的基底31的临界区域形成断裂，进而，分别形成位于上层(第一栅绝缘条331上方)的像素电极351和位于下层(相邻的间隙位置处的基底31上方)的公共电极352。
通过上述实施例可知，为了解决现有技术中的5道光罩工艺的繁琐问题，本发明巧妙选择在对栅绝缘层进行光罩时的灰度掩膜板，使得该次光罩工艺可以实现显示区域的栅绝缘层的特殊图案化，即在显示区域至少形成按照预设间隙排布的多个第一栅绝缘条(具体地，可以形成如方案1的图案，也可以形成如方案2的图案)，每个第一栅绝缘条与相邻间隙位置处的表面膜层(该表面膜层为第二栅绝缘条或基底)的高度差相等且大于无论选择了上述哪种图案，最终都可以利用一道光罩工艺形成所需的像素电极和公共电极，且两者的支电极相互绝缘，并在垂直方向上存在高度差，从而，可以在施加电压时，形成水平电场。根据上述方案可知，制作该阵列基板只需4次光罩即可完成，本发明将像素电极与公共电极的制作合成在一道光罩工艺中，节省了光罩工艺步骤，简化了工艺制作流程，在一定程度上提高了生产效率。同时，工艺制作流程的简化，也在一定程度上提高了制作良率。
同时，本发明实施例还提供了一种利用上述所涉及的阵列基板的制作方法制作而成的阵列基板。
如图7所示，为本发明实施例提供的阵列基板的结构示意图，该阵列基板主要包括：基底41；位于基底41之上的第一图案化的栅线42和公共电极线43；位于形成有栅线42和公共电极线43的基底41之上的第二图案化的栅绝缘层44，其中，位于显示区域的栅绝缘层44至少包含多个按照预设间隙排布的第一栅绝缘条441，每个第一栅绝缘条441与相邻间隙位置处的表面膜层的高度差相等且大于位于有源区域的栅绝缘层44之上的第三图案化的有源层(半导体层及源、漏极)45，位于显示区域，第四图案化的相互绝缘的第一透明电极46和第二透明电极47，其中，在施加电压时，位于所述第一栅绝缘条441之上的第一透明电极46与位于相邻间隙位置处的第二透明电极47形成水平电场。
如图8(a)所示，为该阵列基板的一种结构示意图，以图7中的切割线切割得到三个截面图，其中，第二图案化的栅绝缘层44，具体包括：位于显示区域的交替设置的多个第一栅绝缘条441和多个第二栅绝缘条442，以及，位于公共电极线43之上且贯穿栅绝缘层的过孔443，其中，第一栅绝缘条441与第二栅绝缘条442的高度差的取值范围为：第四图案化的相互绝缘的第一透明电极46和第二透明电极47，具体包括：位于显示区域的包含多个像素电极支电极46a的像素电极(即为第一透明电极)46，以及包含多个公共电极支电极47a的公共电极(即为第二透明电极)47，其中，像素电极支电极46a与公共电极支电极47a相互绝缘，每个像素电极支电极46a位于相应地第一栅绝缘条441之上，且像素电极46搭接在漏极45，每个公共电极支电极47a位于相应地第二栅绝缘条442之上，公共电极47通过过孔443与公共电极线43电连接。
如图8(b)所示所示，为该阵列基板的另一种结构示意图，以图7中的切割线切割得到三个截面图，其中，第二图案化的栅绝缘层44，具体包括：位于显示区域的按照预设间隙排布的多个第一栅绝缘条441，以及，位于公共电极线43之上且贯穿栅绝缘层的过孔443，其中，第一栅绝缘条441的高度取值范围为：第四图案化的相互绝缘的第一透明电极46和第二透明电极47，具体包括：位于显示区域的包含多个像素电极支电极46a的像素电极(即为第一透明电极)46，以及包含多个公共电极支电极47a的公共电极(即为第二透明电极)47，其中，像素电极46与所述公共电极47相互绝缘，每个像素电极支电极46a位于相应地第一栅绝缘条441之上，像素电极46搭接在漏极45，每个公共电极支电极47a位于与第一栅绝缘条441相邻的间隙位置处的基底41之上，公共电极47通过过孔443与公共电极线43电连接。
在本发明实施例中，第一栅绝缘条可以为条形结构或Z型结构。具体结合图4(a)、图4(b)以及图6(a)、图6(b)进行理解。
本发明实施例提供给了一种显示装置，包括本发明实施例提供的任意一种阵列基板，其中，所述显示装置可以为液晶面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (13)
1.一种TFT阵列基板的制作方法，其特征在于，所述方法包括：
提供一基底；
在所述基底之上形成第一图案化的栅线和公共电极线；
在形成有栅线和公共电极线的所述基底之上形成第二图案化的栅绝缘层，其中，位于显示区域的栅绝缘层按照预设间隙至少形成有多个第一栅绝缘条，所述每个第一栅绝缘条与相邻间隙位置处的表面膜层的高度差相等且大于
在位于有源区域的栅绝缘层之上形成第三图案化的半导体层及源、漏极；
在所述显示区域形成第四图案化的相互绝缘的第一透明电极和第二透明电极，其中，在施加电压时，位于所述第一栅绝缘条之上的第一透明电极与位于相邻间隙位置处的第二透明电极形成水平电场。
2.如权利要求1所述的方法，其特征在于，在形成有栅线和公共电极线的所述基底之上形成第二图案化的栅绝缘层，具体包括：
沉积覆盖整个所述基底的栅绝缘层；
根据第二道光罩工艺，在显示区域形成多个交替设置的第一栅绝缘条和第二栅绝缘条，以及，在公共电极线之上形成贯穿所述栅绝缘层的过孔，其中，所述第一栅绝缘条与所述第二栅绝缘条的高度差的取值范围为：
3.如权利要求1或2所述的方法，其特征在于，在所述显示区域形成第四图案化的相互绝缘的第一透明电极和第二透明电极，具体包括：
在所述基底之上沉积透明电极层；
根据第四道工艺，在显示区域形成包含多个像素电极支电极的像素电极，以及包含多个公共电极支电极的公共电极，其中，所述像素电极与所述公共电极相互绝缘，每个像素电极支电极覆盖相应地第一栅绝缘条，且所述像素电极搭接在漏极，每个公共电极支电极覆盖相应地第二栅绝缘条，所述公共电极通过所述过孔与所述公共电极线电连接。
4.如权利要求1所述的方法，其特征在于，在形成有栅线和公共电极线的所述基底之上形成第二图案化的栅绝缘层，具体包括：
沉积覆盖整个所述基底的栅绝缘层；
利用灰度掩膜板，在显示区域按照预设间隙仅形成有多个第一栅绝缘条，以及，在公共电极线之上形成贯穿所述栅绝缘层的过孔，其中，所述第一栅绝缘条的高度取值范围为：
5.如权利要求4所述的方法，其特征在于，在所述显示区域形成第四图案化的相互绝缘的第一透明电极和第二透明电极，具体包括：
在所述基底之上沉积透明电极层；
根据第四道工艺，在显示区域形成包含多个像素电极支电极的像素电极，以及包含多个公共电极支电极的公共电极，其中，所述像素电极与所述公共电极相互绝缘，每个像素电极支电极覆盖相应地第一栅绝缘条，所述像素电极搭接在漏极，每个公共电极支电极覆盖与所述第一绝缘条相邻的间隙位置处的基底，所述公共电极通过所述过孔与所述公共电极线电连接。
6.如权利要求1-5任一所述的方法，其特征在于，所述第一栅绝缘条为条形结构或Z型结构。
7.一种利用权利要求1-6任一所述的方法制作而成的阵列基板，其特征在于，包括：
基底；
位于所述基底之上的第一图案化的栅线和公共电极线；
位于形成有栅线和公共电极线的所述基底之上的第二图案化的栅绝缘层，其中，位于显示区域的栅绝缘层至少包含多个按照预设间隙排布的第一栅绝缘条，所述每个第一栅绝缘条与相邻间隙位置处的表面膜层的高度差相等且大于
位于有源区域的栅绝缘层之上的第三图案化的半导体层及源、漏极；
位于所述显示区域，第四图案化的相互绝缘的第一透明电极和第二透明电极，其中，在施加电压时，位于所述第一栅绝缘条之上的第一透明电极与位于相邻间隙位置处的第二透明电极形成水平电场。
8.如权利要求7所述的阵列基板，其特征在于，所述第二图案化的栅绝缘层，具体包括：
位于显示区域的交替设置的多个第一栅绝缘条和多个第二栅绝缘条，以及，位于所述公共电极线之上且贯穿所述栅绝缘层的过孔，其中，所述第一栅绝缘条与所述第二栅绝缘条的高度差的取值范围为：
9.如权利要求8所述的阵列基板，其特征在于，所述第四图案化的相互绝缘的第一透明电极和第二透明电极，具体包括：
位于显示区域的包含多个像素电极支电极的像素电极，以及包含多个公共电极支电极的公共电极，其中，所述像素电极与所述公共电极相互绝缘，每个像素电极支电极位于相应地第一栅绝缘条之上，且所述像素电极搭接在漏极，每个公共电极支电极位于相应地第二绝缘条之上，所述公共电极通过所述过孔与所述公共电极线电连接。
10.如权利要求7所述的阵列基板，其特征在于，所述第二图案化的栅绝缘层，具体包括：
位于显示区域的按照预设间隙排布的多个第一栅绝缘条，以及，位于所述公共电极线之上且贯穿所述栅绝缘层的过孔，其中，所述第一栅绝缘条的高度取值范围为：
11.如权利要求10所述的阵列基板，其特征在于，所述第四图案化的相互绝缘的第一透明电极和第二透明电极，具体包括：
位于显示区域的包含多个像素电极支电极的像素电极，以及包含多个公共电极支电极的公共电极，其中，所述像素电极与所述公共电极相互绝缘，每个像素电极支电极位于相应地第一栅绝缘条之上，所述像素电极搭接在漏极，每个公共电极支电极位于与所述第一绝缘条相邻的间隙位置处的基底之上，所述公共电极通过所述过孔与所述公共电极线电连接。
12.如权利要求7-11任一所述的阵列基板，其特征在于，所述第一栅绝缘条为条形结构或Z型结构。
13.一种显示装置，其特征在于，包括权利要求7-12任一所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510481900.7A CN105097671A (zh) | 2015-08-03 | 2015-08-03 | 一种tft阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510481900.7A CN105097671A (zh) | 2015-08-03 | 2015-08-03 | 一种tft阵列基板及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105097671A true CN105097671A (zh) | 2015-11-25 |
Family
ID=54577799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510481900.7A Pending CN105097671A (zh) | 2015-08-03 | 2015-08-03 | 一种tft阵列基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097671A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018170972A1 (zh) * | 2017-03-22 | 2018-09-27 | 深圳市华星光电半导体显示技术有限公司 | 优化4m制程的tft阵列制备方法 |
| CN113555373A (zh) * | 2021-07-12 | 2021-10-26 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030085406A1 (en) * | 2001-11-06 | 2003-05-08 | Jia-Shyong Cheng | Process for producing inductor |
| CN103107140A (zh) * | 2013-01-28 | 2013-05-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN103413784A (zh) * | 2013-08-12 | 2013-11-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法及显示装置 |
-
2015
- 2015-08-03 CN CN201510481900.7A patent/CN105097671A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030085406A1 (en) * | 2001-11-06 | 2003-05-08 | Jia-Shyong Cheng | Process for producing inductor |
| CN103107140A (zh) * | 2013-01-28 | 2013-05-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN103413784A (zh) * | 2013-08-12 | 2013-11-27 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法及显示装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018170972A1 (zh) * | 2017-03-22 | 2018-09-27 | 深圳市华星光电半导体显示技术有限公司 | 优化4m制程的tft阵列制备方法 |
| US10192908B2 (en) | 2017-03-22 | 2019-01-29 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | TFT array manufacturing method of optimized 4M production process |
| CN113555373A (zh) * | 2021-07-12 | 2021-10-26 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| CN113555373B (zh) * | 2021-07-12 | 2022-10-04 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103779202B (zh) | 像素结构及其制作方法和显示面板 | |
| CN104698708A (zh) | 阵列基板及其制作方法、显示装置 | |
| US20120086013A1 (en) | Thin film transistor, array substrate and manufacturing method thereof | |
| CN102830560A (zh) | 一种阵列基板及其制作方法 | |
| US20160379996A1 (en) | Display Substrate and Manufacturing Method Thereof, and Display Device | |
| CN102709241A (zh) | 一种薄膜晶体管阵列基板及制作方法和显示装置 | |
| CN105702687A (zh) | Tft基板及其制作方法 | |
| CN105467696A (zh) | 显示基板及其制造方法、显示装置 | |
| CN104460093A (zh) | 薄膜晶体管阵列基板及其制造方法、显示装置 | |
| CN102723308A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| CN104157608B (zh) | Tft基板的制作方法及其结构 | |
| CN105097671A (zh) | 一种tft阵列基板及其制作方法、显示装置 | |
| CN104749846B (zh) | 一种阵列基板及其制作方法、显示面板 | |
| CN104882450B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104503164A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN104091806A (zh) | 一种阵列基板及其制作方法和显示面板 | |
| CN100353244C (zh) | 液晶显示器及其制作方法及其晶体管数组基板及制作方法 | |
| CN101604695B (zh) | 阵列基板及其制造方法和液晶显示装置 | |
| CN203720505U (zh) | 一种阵列基板及显示装置 | |
| CN106129071B (zh) | 一种阵列基板的制作方法及相应装置 | |
| CN102637634A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102411227A (zh) | 薄膜晶体管阵列基板、液晶显示器及其制作方法 | |
| CN104090402A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103700668A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| US9891477B2 (en) | Method for manufacturing HVA pixel electrode and array substitute |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151125 |
|
| RJ01 | Rejection of invention patent application after publication |