CN103367436B - 一种沟槽肖特基mos半导体装置及其制造方法 - Google Patents

一种沟槽肖特基mos半导体装置及其制造方法 Download PDF

Info

Publication number
CN103367436B
CN103367436B CN201210106400.1A CN201210106400A CN103367436B CN 103367436 B CN103367436 B CN 103367436B CN 201210106400 A CN201210106400 A CN 201210106400A CN 103367436 B CN103367436 B CN 103367436B
Authority
CN
China
Prior art keywords
groove
semi
semiconductor device
layer
conduction type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210106400.1A
Other languages
English (en)
Other versions
CN103367436A (zh
Inventor
朱江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihai Huike Semiconductor Technology Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201210106400.1A priority Critical patent/CN103367436B/zh
Publication of CN103367436A publication Critical patent/CN103367436A/zh
Application granted granted Critical
Publication of CN103367436B publication Critical patent/CN103367436B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提出一种沟槽肖特基MOS半导体装置，使用金属或金属与半导体材料形成的化合物替代传统MOS器件的半导体材料源区，并且将肖特基结引入器件中，简化了器件的结构和制造工艺，降低了器件的导通压降，提高了器件的开关速度；本发明还提出一种沟槽肖特基MOS半导体装置的制造工艺。

Description

一种沟槽肖特基MOS半导体装置及其制造方法
技术领域
本发明主要涉及到一种沟槽肖特基MOS半导体装置，本发明的半导体装置是功率MOSFET器件的基础结构，本发明还涉及一种沟槽肖特基MOS半导体装置的制造工艺。
背景技术
具有沟槽结构的半导体器件，已成为器件发展的重要趋势。对于功率半导体器件，不断降低导通压降和不断提高器件开关速度成为器件发展的重要趋势。
传统沟槽MOS器件在沟槽内壁生长有栅氧，沟槽内填充有多晶硅，沟槽边侧半导体材料依次设置有源区、体区和漏区。
发明内容
本发明提出一种沟槽肖特基MOS半导体装置。
一种沟槽肖特基MOS半导体装置，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个沟槽，位于漂移层中和半导体装置表面，沟槽内壁有绝缘层，同时，沟槽内填充有多晶半导体材料；体区，为第二传导类型的半导体材料，临靠沟槽侧壁和半导体装置表面，体区之间为第一传导类型的半导体材料，且与漂移层相连；源区，为金属或金属与半导体材料形成的化合物，位于体区表面；肖特基势垒结，位于体区之间的第一传导类型的半导体材料表面。
一种沟槽肖特基MOS半导体装置的制造方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料层；在表面形成钝化层，在待形成沟槽区域表面去除钝化层；进行刻蚀半导体材料，形成沟槽；通过倾斜注入退火工艺，进行杂质扩散；在沟槽内壁形成绝缘层，在沟槽内填充多晶半导体材料；在器件表面形成钝化层，然后去除器件表面部分钝化层；在器件表面淀积金属，进行烧结。
本发明的一种沟槽肖特基MOS半导体装置，使用金属或金属与半导体材料形成的化合物替代传统MOS器件的半导体材料源区，并且将肖特基结引入器件中，简化了器件的结构和制造工艺，降低了器件的导通压降，提高了器件的开关速度。
附图说明
图1为本发明一种沟槽肖特基MOS半导体装置。
其中，
1、衬底层；
2、漂移层；
3、体区
4、源区；
5、氧化层；
6、N型多晶半导体材料；
7、肖特基势垒结。
具体实施方式
图1示出了本发明一种沟槽肖特基MOS半导体装置的示意性剖面图，下面结合图1详细说明本发明的半导体装置。
一种沟槽肖特基MOS半导体装置包括：衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为1E19cm-3；漂移层2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为1E16cm-3，厚度为10um；体区3，位于漂移层2之上，临靠沟槽，为P传导类型的半导体材料，体区3厚度为2um；源区4，临靠沟槽和体区表面，为金属与半导体材料形成的化合物；氧化层5，为硅材料的氧化物，位于沟槽内壁；沟槽的宽度为2um，沟槽之间的间距为3um，；N型多晶半导体材料6，位于沟槽内，为高浓度杂质掺杂的多晶半导体材料；肖特基势垒结7，位于体区3之间的N型半导体材料表面。
本实施例的工艺制造流程如下：
第一步，在衬底层1上通过外延生产形成第一传导类型的半导体材料漂移层2；
第二步，在表面热氧化形成氧化层，在待形成沟槽区域表面去除氧化层；
第三步，进行干法刻蚀，去除半导体材料，形成沟槽；
第四步，通过倾斜注入硼退火，进行杂质扩散形成体区3；
第五步，在沟槽内壁热氧化形成氧化层5，在沟槽内填充N型多晶半导体材料6；
第六步，在器件表面形成钝化层，然后去除器件表面部分钝化层；
第七步，在器件表面淀积势垒金属，进行烧结工艺，形成源区4和肖特基势垒结7，如图1所示。
然后在此基础上，淀积金属铝，然后反刻铝，为器件引出源极和栅极。通过背面金属化工艺为器件引出漏极。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明。本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。

Claims (3)

1.一种沟槽肖特基MOS半导体装置，其特征在于：包括：
衬底层，为半导体材料；
漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个
沟槽，位于漂移层中和半导体装置表面，沟槽内壁有绝缘层，同时，沟槽内填充有多晶半导体材料作为栅极；
体区，为第二传导类型的半导体材料，临靠沟槽侧壁和半导体装置表面，体区之间为第一传导类型的半导体材料，体区与漂移层相连，体区之间第一传导类型半导体材料与漂移层相连；
源区，为金属与半导体材料烧结形成的化合物，位于体区表面，临靠沟槽侧壁；
肖特基势垒结，位于体区之间的第一传导类型的半导体材料表面。
2.如权利要求1所述的半导体装置，其特征在于：所述的体区表面为肖特基势垒结。
3.一种如权利要求1所述的沟槽肖特基MOS半导体装置的制造方法，其特征在于：包括如下步骤：
1)在衬底层上通过外延生长形成第一传导类型的半导体材料层；
2)在第一传导类型半导体材料表面形成钝化层，在待形成沟槽区域表面去除钝化层；
3)进行刻蚀半导体材料，形成沟槽；
4)通过倾斜注入第二传导类型杂质退火工艺，进行杂质扩散；
5)在沟槽内壁形成绝缘层，在沟槽内填充多晶半导体材料；
6)在衬底层上表面形成钝化层，然后去除衬底层上表面部分钝化层；
7)在衬底层上表面淀积金属，进行烧结，形成源区和肖特基势垒结。
CN201210106400.1A 2012-04-03 2012-04-03 一种沟槽肖特基mos半导体装置及其制造方法 Active CN103367436B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210106400.1A CN103367436B (zh) 2012-04-03 2012-04-03 一种沟槽肖特基mos半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210106400.1A CN103367436B (zh) 2012-04-03 2012-04-03 一种沟槽肖特基mos半导体装置及其制造方法

Publications (2)

Publication Number Publication Date
CN103367436A CN103367436A (zh) 2013-10-23
CN103367436B true CN103367436B (zh) 2017-08-08

Family

ID=49368407

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210106400.1A Active CN103367436B (zh) 2012-04-03 2012-04-03 一种沟槽肖特基mos半导体装置及其制造方法

Country Status (1)

Country Link
CN (1) CN103367436B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523583A (zh) * 2006-09-30 2009-09-02 万国半导体股份有限公司 沟槽结势垒可控肖特基二极管

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188105B1 (en) * 1999-04-01 2001-02-13 Intersil Corporation High density MOS-gated power device and process for forming same
JP3754266B2 (ja) * 2000-03-29 2006-03-08 三洋電機株式会社 絶縁ゲート型半導体装置の製造方法
US6376315B1 (en) * 2000-03-31 2002-04-23 General Semiconductor, Inc. Method of forming a trench DMOS having reduced threshold voltage
JP2002305304A (ja) * 2001-04-05 2002-10-18 Toshiba Corp 電力用半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101523583A (zh) * 2006-09-30 2009-09-02 万国半导体股份有限公司 沟槽结势垒可控肖特基二极管

Also Published As

Publication number Publication date
CN103367436A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
CN103035725B (zh) 双栅极捆扎的vdmos器件
CN103477439B (zh) 半导体装置及其制造方法
JP2013258327A (ja) 半導体装置及びその製造方法
US20160190307A1 (en) Silicon carbide semiconductor device and manufacturing method for same
US9443926B2 (en) Field-stop reverse conducting insulated gate bipolar transistor and manufacturing method therefor
CN103295907A (zh) 半导体装置及其制造方法
CN107910267A (zh) 功率半导体器件及其制造方法
CN108807506A (zh) 带沟槽栅结构的深槽超结mosfet器件及其加工工艺
CN103137688B (zh) 一种沟槽mos结构半导体装置及其制造方法
CN105409006A (zh) 半导体装置
CN103137689B (zh) 一种具有超结沟槽mos结构的半导体装置及其制造方法
CN207398150U (zh) 功率半导体器件
CN103094319A (zh) 双通道高压结型场效应管降低夹断电压的结构及制造方法
CN103022155A (zh) 一种沟槽mos结构肖特基二极管及其制备方法
CN103367436B (zh) 一种沟槽肖特基mos半导体装置及其制造方法
CN105990434A (zh) 半导体装置及其制造方法
CN104900703A (zh) 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法
CN106653610A (zh) 一种改良的沟槽超势垒整流器件及其制造方法
JP2009081427A (ja) 半導体装置および半導体装置の製造方法
CN107910270A (zh) 功率半导体器件及其制造方法
CN103367437B (zh) 一种沟槽mos半导体装置及其制造方法
CN103378178B (zh) 一种具有沟槽结构肖特基半导体装置及其制备方法
CN103022087A (zh) 一种半导体晶片及其制造方法
CN107393955B (zh) 一种高效率高可靠度的碳化硅mos管及制造方法
CN103489895B (zh) 一种沟槽超结半导体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210425

Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region

Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd.

Address before: 113200 Liaoning Province Xinbin Xinbin Manchu Autonomous County town Yan Water Street No. 6, the Federation of the disabled

Patentee before: Zhu Jiang