JP3754266B2 - 絶縁ゲート型半導体装置の製造方法 - Google Patents

絶縁ゲート型半導体装置の製造方法 Download PDF

Info

Publication number
JP3754266B2
JP3754266B2 JP2000091051A JP2000091051A JP3754266B2 JP 3754266 B2 JP3754266 B2 JP 3754266B2 JP 2000091051 A JP2000091051 A JP 2000091051A JP 2000091051 A JP2000091051 A JP 2000091051A JP 3754266 B2 JP3754266 B2 JP 3754266B2
Authority
JP
Japan
Prior art keywords
trench
forming
channel layer
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000091051A
Other languages
English (en)
Other versions
JP2001284588A (ja
Inventor
博稔 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000091051A priority Critical patent/JP3754266B2/ja
Publication of JP2001284588A publication Critical patent/JP2001284588A/ja
Application granted granted Critical
Publication of JP3754266B2 publication Critical patent/JP3754266B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は絶縁ゲート型半導体装置およびその製造方法に係り、特に不純物濃度が均一なチャネル領域を有するトレンチ構造の絶縁ゲート型半導体装置およびその製造方法に関する。
【0002】
【従来の技術】
携帯端末の普及に伴い小型で大容量のリチュウムイオン電池が求められるようになってきた。このリチュウムイオン電池の充放電のバッテリーマネージメントを行う保護回路は携帯端末の軽量化のニーズにより、より小型で負荷ショートにも十分に耐えうるものでなくてはならない。かかる保護回路はリチュウムイオン電池の容器内に内蔵されるために小型化が求められ、チップ部品を多用したCOB(Chip on Board)技術が駆使され、小型化の要求に応えてきた。しかし一方ではリチュウムイオン電池に直列にパワーMOSFETを接続するのでこのパワーMOSFETのオン抵抗も極めて小さくするニーズがあり、これが携帯電話では通話時間や待機時間を長くするために不可欠の要素である。
【0003】
このためにチップを製造する上で微細加工によりセル密度を上げる開発が進められてきた。具体的には、チャネルが半導体基板表面に形成されるプレーナー構造ではセル密度は740万個/平方インチであったが、チャネルをトレンチの側面に形成するトレンチ構造の第1世代ではセル密度は2500万個/平方インチと大幅に向上した。さらにトレンチ構造の第2世代では、微細化によりセル密度は7200万個/平方インチまで向上できた。
【0004】
このようにセルをトレンチ構造にすることによりセル密度の向上を図り、低オン抵抗化はある程度実現されてきたが、トレンチ構造の場合、チャネル層もトレンチの深さにあわせて厚みを持たせる必要があり、イオン注入と熱拡散によりチャネル層を形成するためにチャネル層表面からトレンチ深さ方向にかけて不純物濃度にばらつきが生じ、さらに、トレンチを形成してその側壁に熱酸化膜を生成するために、トレンチ側面のチャネル領域では不純物濃度のばらつきがさらに大きくなる問題点があった。
【0005】
図28に従来のトレンチ構造のパワーMOSFETの構造をNチャネル型を例に示す。
【0006】
+型のシリコン半導体基板21の上にN-型のエピタキシャル層からなるドレイン領域22を設け、その表面にP型のチャネル層24を設ける。チャネル層24を貫通し、ドレイン領域22まで到達するトレンチ27を設け、トレンチ27の内壁をゲート酸化膜31で被膜し、トレンチ27に充填された例えばポリシリコンなどよりなるゲート電極33を設ける。トレンチ27に隣接したチャネル層24表面にはN+型のソース領域35が形成され、隣り合う2つのセルのソース領域35間のチャネル層24表面にはP+型のボディ領域34を設ける。さらにチャネル層24にはソース領域35からトレンチ27に沿ってチャネル領域(図示せず)が形成される。ゲート電極33上は層間絶縁膜36で覆い、ソース領域35およびボディ領域34にコンタクトするソース電極37を設ける。
【0007】
図19から図28を参照して、従来のトレンチ構造のパワーMOSFETの製造工程を示す。
【0008】
図19では、N+型シリコン半導体基板21にN-型のエピタキシャル層を積層してドレイン領域22を形成する。表面に酸化膜23を形成した後、予定のチャネル層24の部分の酸化膜23をエッチングする。この酸化膜23をマスクとして全面にドーズ量1.0×1012 13cm-2、加速エネルギー30KeVでボロンを注入した後、拡散してP型で厚み約1.5μmのチャネル層24を形成する。
【0009】
図20から図23にトレンチを形成する工程を示す。
【0010】
図20では、全面にCVD法によりNSG(Non−doped Silicate Glass)のCVD酸化膜25を厚さ3000Åに生成する。
【0011】
図21ではレジスト膜によるマスクをトレンチ開口部26となる部分を除いてかけて、CVD酸化膜25をドライエッチングして部分的に除去し、チャネル領域24が露出したトレンチ開口部26を間口約1.0μmに形成する。
【0012】
図22では、CVD酸化膜25をマスクとしてトレンチ開口部26のシリコン半導体基板をCF系およびHBr系ガスにより異方性ドライエッチングし、チャネル層24を貫通してドレイン領域22まで達する約2.0μmの深さのトレンチ27を形成する。
【0013】
図23ではダミー酸化をしてトレンチ27内壁とチャネル層24表面に酸化膜(図示せず)を形成してドライエッチングの際のエッチングダメージを除去し、その後、この酸化膜とCVD酸化膜25をエッチングにより除去する。
【0014】
図24では、ゲート酸化膜31を形成する。すなわち、全面を熱酸化してゲート酸化膜31を例えば厚み約700Åに形成する。
【0015】
図25では、トレンチ27に埋設されるゲート電極33を形成する。すなわち、全面にノンドープのポリシリコン層32を付着し、リンを高濃度に注入・拡散して高導電率化を図り、ゲート電極33を形成する。その後全面に付着したポリシリコン層32をマスクなしでドライエッチして、トレンチ27に埋設したゲート電極33を残す。
【0016】
図26ではレジスト膜PRによるマスクにより選択的にボロンをドーズ量5.0×1014でイオン注入し、P+型のボディ領域34を形成した後、レジスト膜PRを除去する。
【0017】
図27では、新たなレジスト膜PRで予定のソース領域35およびゲート電極33を露出する様にマスクして、砒素をドーズ量5.0×1015でイオン注入し、N+型のソース領域35をトレンチ27に隣接するチャネル層24表面に形成した後、レジスト膜PRを除去する。
【0018】
図28では、全面にBPSG(Boron Phosphorus Silicate Glass)層をCVD法により付着して、層間絶縁膜36を形成する。その後、レジスト膜をマスクにして少なくともゲート電極33上に層間絶縁膜36を残す。その後アルミニウムをスパッタ装置で全面に付着して、ソース領域35およびボディ領域34にコンタクトするソース電極37を形成する。
【0019】
【発明が解決しようとする課題】
かかる従来のMOSFETではチャネル層24を形成した後、トレンチ27を形成し、トレンチ27内壁を熱酸化してゲート酸化膜31を形成していた。チャネル層24はトレンチ27深さにあわせて例えば約1.5μmの厚みを持たせる必要があり、イオン注入でチャネル層24を形成するため、チャネル層24表面から深さ方向にかけて不純物濃度勾配を生じる。また、トレンチ27形成後のダミー酸化およびゲート酸化膜31を形成する際の熱酸化で、トレンチ27に接するチャネル層24では不純物のボロンがディプリートにより減少するため、トレンチ27周辺では不純物濃度が低くなり、さらに大きなばらつきとなる。これにより、MOSFETのスレッショルド電圧が熱処理の影響を受けてトレンチ27内壁に沿って不均一となる問題点を有していた。
【0020】
【課題を解決するための手段】
本発明はかかる課題に鑑みてなされ、ドレイン領域となる一導電型の半導体基板と、前記半導体基板に設けたトレンチと、該トレンチの表面に設けたゲート絶縁膜と、前記トレンチ側面に沿って設けた逆導電型のチャネル層と、前記トレンチに埋め込まれた半導体材料からなるゲート電極と、前記トレンチに隣接して設けた一導電型のソース領域とを具備するもので、トレンチ側面でチャネル領域として使用したい部分に不純物濃度が均一なチャネル層を形成することができる。
【0021】
また、一導電型の半導体基板にトレンチを形成する工程と、前記トレンチの内壁に前記ゲート酸化膜を形成する工程と、前記トレンチ側面に斜めにイオンを注入し、前記トレンチ側面に沿って不純物濃度が均一なチャネル層を形成する工程と、前記トレンチに埋設される半導体材料からなるゲート電極を形成する工程と、前記チャネル層表面で前記トレンチに隣接して一導電型のソース領域を形成する工程とを具備するもので、ゲート酸化膜形成後に、チャネル層を形成するため、トレンチ周辺のチャネル層が熱酸化の影響を受けず、セルフアラインに不純物濃度が均一なチャネル層を形成することができる。
【0022】
従って、セルフアラインに不純物濃度が均一なチャネル層を形成でき、それによりスレッショルド電圧が均一となる絶縁ゲート型半導体装置およびその製造方法を提供できる。
【0023】
【発明の実施の形態】
本発明の第一の実施の形態を図1から図10を参照して詳細に説明する。
【0024】
ここでは、トレンチ型パワーMOSFETの構造をNチャネル型を例に図10に示す。
【0025】
図10では、トレンチ型パワーMOSFETはドレイン領域となる一導電型の半導体基板と、前記半導体基板に設けたトレンチと、該トレンチの表面に設けたゲート絶縁膜と、前記トレンチ側面に沿って設けた逆導電型のチャネル層と、前記トレンチに埋め込まれた半導体材料からなるゲート電極と、前記トレンチに隣接して設けた一導電型のソース領域で構成される。
【0026】
半導体基板は、N+型のシリコン半導体基板1の上にN-型のエピタキシャル層からなるドレイン領域2からなり、トレンチ7は底部に厚い埋め込み酸化膜9を有し、ドレイン領域2まで到達している。ゲート酸化膜10は、トレンチ7の他の内壁を被覆し、熱酸化により例えば、約700Åの厚みに形成される。チャネル層11は、埋め込み酸化膜9をマスクにしてトレンチ7側壁に沿ってP型のイオンを注入することにより、不純物濃度が均一に形成される。ゲート電極13は、トレンチ7に埋設されたポリシリコンよりなる。ソース領域15はトレンチ7に隣接したチャネル層11にN+型のイオンを注入して形成される。ボディ領域14は隣り合う2つのセルのソース領域15間のチャネル層11表面にP+型のイオンを注入して設ける。チャネル領域(図示せず)は、チャネル層11のソース領域15からトレンチ7に沿って伸び、層間絶縁膜16は少なくともトレンチ7上に設けられ、ソース電極17は、ソース領域15およびボディ領域14にコンタクトして、層間絶縁膜16の上に設ける。
【0027】
本発明の特徴とする点はチャネル層11にある。チャネル層11はトレンチ7側壁を被覆するゲート酸化膜10を介して、斜めにイオン注入して形成されるので、チャネル層11のゲート酸化膜10に隣接した表面の不純物濃度はトレンチ7の深さ方向に従って均一にできる。このため、MOSFETのスレッショルド電圧はチャネル層11全体に渡って均一にすることができる。
【0028】
図18に他のトレンチ型パワーMOSFETの構造をNチャネル型を例に示す。
図18では、トレンチ7底部に埋め込み酸化膜9を形成せず、トレンチ7内壁は薄いゲート酸化膜10で覆われている。それ以外は図10に示す第一の実施形態と同じ構造である。
【0029】
次に図1から図10を参照して本発明のトレンチ型パワーMOSFETの第一の実施の形態による製造方法をNチャネル型を例に説明する。
【0030】
本発明の第一の方法によるトレンチ型パワーMOSFETは一導電型の半導体基板にトレンチを形成する工程と、前記半導体基板上に厚い絶縁膜を設けて、前記トレンチを前記絶縁膜で埋設した後、前記絶縁膜をエッチングして前記トレンチ底部に前記絶縁膜をゲート絶縁膜より厚く残して埋め込み絶縁膜を形成する工程と、前記トレンチの内壁に前記ゲート絶縁膜を形成する工程と、前記トレンチ側面に斜めにイオンを注入し、前記トレンチ側面に沿って不純物濃度が均一なチャネル層を形成する工程と、前記トレンチに埋設される半導体材料からなるゲート電極を形成する工程と、前記チャネル層表面で前記トレンチに隣接して一導電型のソース領域を形成する工程から構成される。
【0031】
図1および図2は一導電型の半導体基板にトレンチ7を形成する工程を示す。
【0032】
図1では、N+型シリコン半導体基板1にN-型のエピタキシャル層を積層してドレイン領域2を設ける。全面にCVD法によりNSG(Non−doped Silicate Glass)のCVD酸化膜5を3000Åの厚さに生成した後、レジスト膜によるマスクをかけてCVD酸化膜5をドライエッチングにより部分的に除去する。その後ドレイン領域2が露出したトレンチ開口部6を、例えば間口約1.0μmに形成する。
【0033】
続いて図2では、トレンチ開口部6よりCVD酸化膜5をマスクとしてシリコン半導体基板をCF系およびHBr系ガスにより異方性ドライエッチングし、約2.0μmの深さのトレンチ7を形成する。
【0034】
図3および図4は、半導体基板上に厚い酸化膜を設けて、トレンチ7を酸化膜で埋設した後、酸化膜をエッチングしてトレンチ7底部に酸化膜をゲート酸化膜10より厚く残して埋め込み酸化膜9を形成する工程を示す。
【0035】
図3では、まず、全面をダミー酸化して形成したダミー酸化膜(図示せず)とCVD酸化膜5を同時に除去してトレンチ7内のエッチングダメージを取り除いた後、全面に新たにCVD酸化膜8を形成する。この時のCVD酸化膜8の厚みはトレンチ7の開口寸法の少なくとも2分の1以上になるように堆積し、これによりトレンチ7の内部はCVD酸化膜8で完全に埋設する事になる。具体的には開口部の寸法が約1.0μmのときCVD酸化膜8は5000Å以上堆積させる。
【0036】
図4ではトレンチ7の底部にCVD酸化膜8が1000Å以上残るように、ドライエッチまたはウェットエッチによりCVD酸化膜8を除去する。具体的には本発明のトレンチ深さは2.0μmなので1.8μmのエッチングすると、半導体基板上のCVD酸化膜8が完全に除去され、トレンチ7の底部には、2000Åの厚みの埋め込み酸化膜9が残ることになり、後にトレンチ7側面にチャネル層11を形成する際のマスクとして使用される。
【0037】
図5はトレンチ7の内壁にゲート酸化膜10を形成する工程を示す。すなわち全面を1000℃以上で熱酸化して、半導体基板表面と、トレンチ内壁に例えば、厚み約700Åのゲート酸化膜10を形成する。
【0038】
図6では、本発明の特徴である、トレンチ7側面に斜めにイオンを注入し、トレンチ7側面に沿って不純物濃度が均一なチャネル層11を形成する工程を示す。
【0039】
全面にボロンを、トレンチ7側面に対して斜めになるように注入角を設定して注入する。このときの注入条件はドーズ量1.0×1012 13cm-2、加速エネルギー30KeVとする。トレンチ7の底部には埋め込み酸化膜9が形成されているため、これがマスクとなり、ドレイン領域表面2からトレンチ7側壁に沿ってチャネル層11が形成される。また、ダミー酸化およびゲート酸化膜10形成後にチャネル層11を形成するため、熱酸化の影響を受けず、チャネル層11中のボロンのディプリートによる減少がなくなる。従って、この方法によると、トレンチ7側壁でチャネル領域として利用したい部分に集中して形成することができ、従来と同じ条件のイオン注入でも不純物濃度が均一なチャネル層11を形成できる。
【0040】
図7では、トレンチ7に埋設される半導体材料からなるゲート電極13を形成する工程を示す。全面にノンドープのポリシリコン層12を例えば約5000Å(トレンチ開口寸法の2分の1)以上の厚みにCVD法で堆積し、リンを高濃度にドープした後、拡散させて高導電率化を図り、ポリシリコン層12をエッチバックしてトレンチ7に埋設されたゲート電極13を形成する。
【0041】
図8はボディ領域14を形成する工程を示す。トレンチ7の間のチャネル層11を除いてレジスト膜PRのマスクにより、選択的に、ボロンをドーズ量5.0×1014でイオン注入し、P+型のボディ領域14を形成し、その後レジスト膜PRを除去する。ボディ領域14はドレイン領域2とチャネル層11で形成される基板の電位安定化のために形成される。
【0042】
図9は、チャネル層11表面でトレンチ7に隣接して一導電型のソース領域15を形成する工程を示す。新たにレジスト膜PRでトレンチ7および隣接したチャネル層11を除いてマスクして、選択的に砒素をドーズ量5.0×1015でイオン注入し、N+型のソース領域15を形成し、その後、レジスト膜PRを除去する。これによりドレイン領域2とソース領域15の間のトレンチ7側面がチャネル領域(図示せず)となる。
【0043】
図10は、ソース電極17を形成する工程を示す。例えば、BPSG(Boron Phosphorus Silicate Glass)を全面にCVD法により堆積し、層間絶縁膜16を形成し、レジスト膜をマスクにして少なくともゲート電極13上に残るように部分的にエッチングする。続いて、アルミニウムまたはその合金をスパッタ装置で全面に堆積してボディ領域14とソース領域15にコンタクトしたソース電極17を形成する。
【0044】
本発明の第二の実施の形態による製造方法を図11から図18を参照してNチャネル型を例に説明する。
【0045】
本発明の第二の方法によるトレンチ型パワーMOSFETは一導電型の半導体基板にトレンチを形成する工程と、前記トレンチの内壁に前記ゲート絶縁膜を形成する工程と、前記トレンチ側面に斜めにイオンを注入し、前記トレンチ側面に沿って不純物濃度が均一なチャネル層を形成する工程と、前記トレンチに埋設される半導体材料からなるゲート電極を形成する工程と、前記チャネル層表面で前記トレンチに隣接して一導電型のソース領域を形成する工程から構成される。
【0046】
図11および図12は一導電型の半導体基板にトレンチ7を形成する工程を示す。
【0047】
図11では、N+型シリコン半導体基板1にN-型のエピタキシャル層を積層してドレイン領域2を設ける。全面にCVD法によりNSG(Non−dopedSilicate Glass)のCVD酸化膜5を3000Åの厚さに生成した後、レジスト膜によるマスクをかけてCVD酸化膜5をドライエッチングにより部分的に除去する。その後ドレイン領域2が露出したトレンチ開口部6を、例えば間口約1.0μmに形成する。
【0048】
続いて図12では、トレンチ開口部6よりCVD酸化膜5をマスクとしてシリコン半導体基板をCF系およびHBr系ガスにより異方性ドライエッチングし、約2.0μmの深さのトレンチ7を形成する。
【0049】
図13はトレンチ7の内壁にゲート酸化膜10を形成する工程を示す。全面をダミー酸化して形成したダミー酸化膜(図示せず)とCVD酸化膜5を同時に除去してトレンチ7内のエッチングダメージを取り除いた後、全面を1000℃以上で熱酸化して、半導体基板表面と、トレンチ7内壁に例えば、厚み約700Åのゲート酸化膜10を形成する。
【0050】
図14では、本発明の特徴である、トレンチ7側面に斜めにイオンを注入し、トレンチ7側面に沿って不純物濃度が均一なチャネル層11を形成する工程を示す。全面にボロンを、トレンチ7側面に対して大きな角度をつけて斜めになるように注入角を設定して注入する。このときの注入条件はドーズ量1.0×1012 13cm-2、加速エネルギー30KeVとする。注入角度が大きいので、トレンチ7自身による陰がマスクとなり、ドレイン領域2表面からトレンチ7側壁に沿ってチャネル層11が形成される。また、ダミー酸化およびゲート酸化膜10形成後にチャネル層11を形成するため、熱酸化の影響を受けず、チャネル層11中のボロンのディプリートによる減少がなくなる。従って、この方法によると、トレンチ7側面でチャネル領域として利用したい部分に集中して形成することができ、従来と同じ条件のイオン注入でも不純物濃度が均一なチャネル層11を形成できる。
【0051】
図15では、トレンチ7に埋設される半導体材料からなるゲート電極13を形成する工程を示す。全面にノンドープのポリシリコン層12を例えば約5000Å(トレンチ開口寸法の2分の1)以上の厚みにCVD法で付着し、リンを高濃度にドープした後、拡散させて高導電率化を図り、ポリシリコン層12をエッチバックしてトレンチ7に埋設されたゲート電極13を形成する。
【0052】
図16はボディ領域14を形成する工程を示す。トレンチ7の間のチャネル層11を除いてレジスト膜PRのマスクにより、選択的に、ボロンをドーズ量5.0×1014でイオン注入し、P+型のボディ領域14を形成し、その後レジスト膜PRを除去する。ボディ領域14はドレイン領域2とチャネル層11で形成される基板の電位安定化のために形成される。
【0053】
図17は、チャネル層11表面でトレンチ7に隣接して一導電型のソース領域15を形成する工程を示す。新たにレジスト膜PRでトレンチ7および隣接したチャネル層11を除いてマスクして、選択的に砒素をドーズ量5.0×1015でイオン注入し、N+型のソース領域15を形成し、その後、レジスト膜PRを除去する。これによりドレイン領域2とソース領域15の間のトレンチ7側面がチャネル領域(図示せず)となる。
【0054】
図18は、ソース電極17を形成する工程を示す。例えば、BPSG(Boron Phosphorus Silicate Glass)を全面にCVD法により堆積し、層間絶縁膜16を形成し、レジスト膜をマスクにして少なくともゲート電極13上に残るように部分的にエッチングする。続いて、アルミニウムまたはその合金をスパッタ装置で全面に堆積してボディ領域14とソース領域15にコンタクトしたソース電極17を形成する。
【0055】
【発明の効果】
本発明の構造に依れば、トレンチ7側面でチャネル領域として利用したい部分に形成することができるので、従来のようにトレンチ深さに応じた厚いチャネル層を形成する必要がなくなる。すなわち、チャネル層11はトレンチ7側壁を被覆するゲート酸化膜10を介して、斜めにイオン注入して形成されるので、チャネル層11のゲート酸化膜10に隣接した表面の不純物濃度はトレンチ7の深さ方向に従って均一とできる。このため、MOSFETのスレッショルド電圧はチャネル層11全体に渡って均一とできる。また第一の方法の場合、副次的な効果としては、トレンチ7の底部に厚い埋め込み酸化膜9を形成するため、ゲート−ドレイン間の帰還容量が低減できる。このとき、チャネル層11に接するトレンチ7側壁のゲート酸化膜10は従来通り薄く形成されているので、埋め込み酸化膜9によるスレッショルド電圧への影響はなく、パワーMOSFETのスイッチング速度の向上や、トランジスタの性能の向上にも寄与する。
【0056】
また、本発明の製造方法に依れば、トレンチ7側面のチャネル層11がダミー酸化およびゲート酸化膜10形成時の熱酸化や、拡散のための熱処理の影響を受けないため、より不純物濃度が均一にできる。また、従来の設備で実施が可能な上、第一の製造方法に依れば、酸化膜のエッチバックによって形成したトレンチ7内部の埋め込み酸化膜9をマスクとすることで、チャネル層形成のためのレジスト工程が必要なくなり、セルフアラインでチャネル層11を形成でき、また第二の製造方法に依れば、埋め込み酸化膜9がなくてもイオン注入の角度を大きくするだけでトレンチ7自身がマスクとなり、セルフアラインでチャネル層11が形成できるので、工程数が削減し、コストダウンにもなる利点を有する。
【図面の簡単な説明】
【図1】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図2】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図3】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図4】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図5】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図6】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図7】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図8】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図9】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図10】本発明の絶縁ゲート型半導体装置およびその製造方法を説明する断面図である。
【図11】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図12】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図13】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図14】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図15】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図16】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図17】本発明の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図18】本発明の絶縁ゲート型半導体装置およびその製造方法を説明する断面図である。
【図19】従来の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図20】従来の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図21】従来の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図22】従来の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図23】従来の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図24】従来の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図25】従来の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図26】従来の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図27】従来の絶縁ゲート型半導体装置の製造方法を説明する断面図である。
【図28】従来の絶縁ゲート型半導体装置およびその製造方法を説明する断面図である。

Claims (9)

  1. 一導電型の半導体基板にトレンチを形成する工程と、
    前記トレンチの内壁にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜形成後、前記トレンチの側面に対してイオンを斜めに注入し、隣り合う前記トレンチ間と前記トレンチ側面に沿った領域とでトレンチ深さ方向の深さが異なり、かつ前記ゲート絶縁膜近傍の前記トレンチ側面に沿って深さ方向の不純物濃度が均一なチャネル層を形成する工程と、
    前記トレンチに埋設される半導体材料からなるゲート電極を形成する工程と、
    前記チャネル層表面で前記トレンチに隣接して一導電型のソース領域を形成する工程とを具備することを特徴とする絶縁ゲート型半導体装置の製造方法。
  2. 一導電型の半導体基板にトレンチを形成する工程と、
    前記半導体基板上に厚い絶縁膜を設けて、前記トレンチを前記絶縁膜で埋設した後、前記絶縁膜をエッチングして前記トレンチ底部に前記絶縁膜をゲート絶縁膜より厚く残して、埋め込み絶縁膜を形成する工程と、
    前記トレンチの内壁に前記ゲート絶縁膜を形成する工程と、
    前記トレンチの側面にイオンを注入し、前記トレンチ側面に沿って不純物濃度が均一なチャネル層を形成する工程と、
    前記トレンチに埋設される半導体材料からなるゲート電極を形成する工程と、
    前記チャネル層表面で前記トレンチに隣接して一導電型のソース領域を形成する工程とを具備することを特徴とする絶縁ゲート型半導体装置の製造方法。
  3. 前記イオンはトレンチ側面に対して斜めに注入されることを特徴とする請求項2に記載の絶縁ゲート型半導体装置の製造方法。
  4. 前記イオン注入時に前記埋め込み酸化膜を前記イオン注入のマスクとして用いることを特徴とする請求項2に記載の絶縁ゲート型半導体装置の製造方法。
  5. 前記チャネル層は、前記トレンチ側面および前記半導体基板全面にマスクなしでイオン注入することを特徴とする請求項1または請求項2に記載の絶縁ゲート型半導体装置の製造方法。
  6. 前記ゲート絶縁膜を形成後に、前記チャネル層を形成することを特徴とする請求項2に記載の絶縁ゲート型半導体装置の製造方法。
  7. 前記トレンチを埋設する前記絶縁膜はCVD酸化膜で形成されることを特徴とする請求項2に記載の絶縁ゲート型半導体装置の製造方法。
  8. 前記トレンチを埋設する前記絶縁膜は熱酸化膜で形成されることを特徴とする請求項2に記載の絶縁ゲート型半導体装置の製造方法。
  9. 前記ゲート電極はポリシリコンにより形成されることを特徴とする請求項1または請求項2に記載の絶縁ゲート型半導体装置の製造方法。
JP2000091051A 2000-03-29 2000-03-29 絶縁ゲート型半導体装置の製造方法 Expired - Fee Related JP3754266B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000091051A JP3754266B2 (ja) 2000-03-29 2000-03-29 絶縁ゲート型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000091051A JP3754266B2 (ja) 2000-03-29 2000-03-29 絶縁ゲート型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001284588A JP2001284588A (ja) 2001-10-12
JP3754266B2 true JP3754266B2 (ja) 2006-03-08

Family

ID=18606566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000091051A Expired - Fee Related JP3754266B2 (ja) 2000-03-29 2000-03-29 絶縁ゲート型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3754266B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136335B2 (en) 2011-04-12 2015-09-15 Denso Corporation Semiconductor device having a trench gate structure and manufacturing method of the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4059510B2 (ja) * 2004-10-22 2008-03-12 株式会社東芝 半導体装置及びその製造方法
JP4440188B2 (ja) * 2005-01-19 2010-03-24 パナソニック株式会社 半導体装置の製造方法
JP2009272480A (ja) 2008-05-08 2009-11-19 Nec Electronics Corp 半導体装置の製造方法
JP5483693B2 (ja) * 2009-12-17 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
CN103367436B (zh) * 2012-04-03 2017-08-08 朱江 一种沟槽肖特基mos半导体装置及其制造方法
TW201404152A (zh) 2012-05-11 2014-01-16 Sony Corp 攝像裝置及攝像方法、電子機器及程式
WO2014061367A1 (ja) 2012-10-18 2014-04-24 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP7417499B2 (ja) 2020-09-14 2024-01-18 株式会社東芝 半導体装置の製造方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136335B2 (en) 2011-04-12 2015-09-15 Denso Corporation Semiconductor device having a trench gate structure and manufacturing method of the same
US9171906B2 (en) 2011-04-12 2015-10-27 Denso Corporation Semiconductor device having a trench gate structure and manufacturing method of the same

Also Published As

Publication number Publication date
JP2001284588A (ja) 2001-10-12

Similar Documents

Publication Publication Date Title
US6717200B1 (en) Vertical field effect transistor with internal annular gate and method of production
US11276777B2 (en) Semiconductor structure and method for forming same
US5940710A (en) Method for fabricating metal oxide semiconductor field effect transistor
JPH1197629A (ja) 半導体装置およびその製造方法
JP2004047905A (ja) 半導体装置およびその製造方法
JP3754266B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP2001274396A (ja) 絶縁ゲート型半導体装置の製造方法
CN114267722A (zh) 半导体器件及其形成方法
CN114256329A (zh) 半导体器件及其形成方法
JP4906184B2 (ja) 絶縁ゲート型半導体装置の製造方法
US7863679B2 (en) Semiconductor apparatus and method of manufacturing the same
CN210245492U (zh) 半导体结构及存储器
JPH053300A (ja) 半導体装置
JP3953280B2 (ja) 絶縁ゲート型半導体装置の製造方法
CN113809148B (zh) 功率元件及其制造方法
JP4454213B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP2002158233A (ja) 絶縁ゲート型半導体装置の製造方法
JP4093712B2 (ja) 絶縁ゲート型半導体装置の製造方法
JP2001320051A (ja) 絶縁ゲート型半導体装置
JP2001274397A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2004111663A (ja) 絶縁ゲート型半導体装置およびその製造方法
CN113809162A (zh) 功率元件
JP2004273643A (ja) 半導体記憶装置およびその製造方法
JP2003008008A (ja) 絶縁ゲート型半導体装置およびその製造方法
JP2002158352A (ja) 絶縁ゲート型半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20031126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050912

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051213

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051215

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20060509

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees