CN1838428A - 碳化硅半导体器件 - Google Patents

碳化硅半导体器件 Download PDF

Info

Publication number
CN1838428A
CN1838428A CNA200610065386XA CN200610065386A CN1838428A CN 1838428 A CN1838428 A CN 1838428A CN A200610065386X A CNA200610065386X A CN A200610065386XA CN 200610065386 A CN200610065386 A CN 200610065386A CN 1838428 A CN1838428 A CN 1838428A
Authority
CN
China
Prior art keywords
layer
knot
passivating film
regional area
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200610065386XA
Other languages
English (en)
Inventor
前山雄介
西川恒一
福田祐介
清水正章
佐藤雅
岩黑弘明
野中贤一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Honda Motor Co Ltd
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd, Shindengen Electric Manufacturing Co Ltd filed Critical Honda Motor Co Ltd
Publication of CN1838428A publication Critical patent/CN1838428A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

碳化硅半导体器件。一种半导体器件，包括：绝缘膜；第一半导体层，其具有第一导电型4H－SiC的第一主要成分；以及第二半导体层，其具有第二导电型4H－SiC的第二主要成分。所述第二半导体层具有与所述第一半导体层的pn结。该pn结具有结边缘。所述第一半导体层和第二半导体层进一步包含局部区域，所述局部区域包含所述结边缘。所述局部区域具有与所述钝化膜相接的第一主平面。所述第一主平面的法线从第一轴[0001]或者[000－1]向第二轴<01－10>倾斜在25度到45度范围内的第一倾角。

Description

碳化硅半导体器件
技术领域
本发明总体上涉及半导体器件。更具体地，本发明涉及一种包括p型半导体层和n型半导体层的碳化硅(SiC)半导体器件，所述p型半导体层和n型半导体层彼此相邻以形成作为它们之间的边界的pn结，其中所述p型半导体层和n型半导体层可以具有主要成分4H-SiC。
要求2005年3月25日提交的日本专利申请No.2005-089632的优先权，在此通过引用并入其内容。
背景技术
为了更充分地描述本发明所属的技术领域的情况，通过引用在此全文并入此后在本申请中引证或者识别的全部专利、专利申请、专利公报、科学文章等。
近年来，由于碳化硅的高击穿电压特性，已经积极地研究和开发了高电压且超低损耗的碳化硅半导体器件。该碳化硅半导体器件的典型示例可以包括但不限于PN二极管、P-i-N二极管以及NPN晶体管。碳化硅的晶体结构的典型示例包括但不限于4H-SiC，其具有包括多个周期的六边形晶体结构，各个周期由碳化硅的四个堆叠层组成。4H-SiC的“4”表示碳化硅层的堆叠数量。4H-SiC的“H”表示碳化硅的六边形晶体结构。碳化硅晶体结构的其它典型示例可包括但不限于2H-SiC、6H-SiC以及3H-SiC。下面描述常规4H-SiC半导体器件的示例。
图9是例示出包括4H-SiC基板的常规PiN二极管的示例的部分截面正视图。PiN二极管2a包括由具有高浓度n型掺杂的碳化硅形成的N+块层(bulk layer)201。该N+块层201具有彼此相对的第一和第二主平面。PiN二极管2a进一步包括下列层。由具有低浓度n型掺杂的碳化硅构成的N-漂移层202设置在N+块层201的第一主平面上。N-漂移层(driftlayer)202具有带平顶面和倾斜侧壁的脊形结构。由具有高浓度的p型掺杂的碳化硅构成的P+阳极层203被设置在脊形结构的平顶面上，以便在N-漂移层202与P+阳极层203之间的界面处形成pn结21。p+阳极层203具有垂直侧壁和平顶面。pn结21是在N-漂移层202与P+阳极层203之间的二维边界。pn结21具有作为N-漂移层202的侧壁与P+阳极层203的侧壁之间的一维边界的边缘41。第一钝化膜204延伸过N-漂移层202的倾斜侧壁以及P+阳极层203的垂直侧壁和平顶面，使得第一钝化膜204覆盖pn结21的边缘41。第一钝化膜204由诸如热绝缘材料的绝缘材料构成。第二钝化膜205延伸过第一钝化膜204，以便形成第一钝化膜204和第二钝化膜205的叠层。该叠层对pn结21的边缘41进行钝化或者保护。该叠层具有设置在P+阳极层203的平顶面之上的开口，使得该P+阳极层203的平顶面的一部分与该开口相通(communicate)。该开口可通过选择性地去除第一钝化膜204和第二钝化膜205的叠层的一部分来形成。阳极电极206设置在该开口中，以便与P+阳极层203的平顶面的一部分相接触。插塞电极(plug electrode)207设置在阳极电极206上。阴极电极208设置在N+块层201的第二主平面上。
Camara N.等人，在“Influence of mesa wall etching on forwardbias degradat ion in 4H-Sic pin diodes”，5th European Conferenceon Silicon Carbide and Related Materials(ECSCRM2004)，(Italy)，Trans Tech Publications Inc.，Aug.31-Sep.4，p.560-561中公开了上述常规PiN二极管。
通过堆叠第一钝化层204和第二钝化层205而对pn结21的边缘41的钝化是不可靠且有缺陷的，其导致反向电流的较大泄漏和电流特性的劣化。
图10是例示出包括4H-SiC基板的常规NPN晶体管的示例的部分截面正视图。NPN晶体管2b包括由具有高浓度n型掺杂的碳化硅构成的N+块层211。该N+块层211具有彼此相对的第一和第二主平面。该NPN晶体管2b进一步包括下列层。由具有低浓度n型掺杂的碳化硅构成的N-漂移层212设置在N+块层211的第一主平面上。由包含p型掺杂的碳化硅构成的P基极层213设置在N-漂移层212的选定区域上，以便在N-漂移层212与P基极层213之间的界面处形成pn结22。P基极层213具有垂直侧壁和平顶面。P基极层213具有脊形结构，该脊形结构具有围绕其的平顶面和平上表面。具有高浓度p型掺杂的P+基极接触层214选择性地设置在P基极层213的上部区域中，使得该P+基极接触层214与脊形结构分离开。
由具有高浓度n型掺杂的碳化硅构成的N+发射极层215设置在P基极层213的脊形结构的平顶面上，以便在P基极层213与N+发射极层215之间的界面处形成pn结23。N+发射极层215具有侧壁和平顶面。pn结23是P基极层213与N+发射极层215之间的二维边界。pn结23具有作为P基极层213的侧壁与N+发射极层215的侧壁之间的一维边界的边缘42。
P器件终端层(P-device terminal layer)216选择性地形成在N-漂移层212中，以便在平面图中延伸成环形，并且在平面图中围绕N-漂移层212的选定区域。集电极217设置在N+块层211的第二主平面上。钝化膜220延伸过N+发射极层215的侧壁、P基极层213的上表面、以及P器件终端层216，使得钝化膜220覆盖pn结23的边缘42。钝化膜220由诸如热绝缘材料的绝缘材料构成。钝化膜220对pn结23的边缘42进行钝化或者保护。钝化膜220具有设置在N+发射极层215的平顶面之上的开口，使得N+发射极层215的平顶面的一部分与该开口相通。该开口可以通过选择性地去除钝化膜220的一部分来形成。发射电极218设置在该开口中，以便与N+发射极层215的平顶面的所述一部分相接触。
Anant K.Agarwal等人，在“Recent Progress in Sic BipolarJunction Transistors”，Proceedings of 2004 InternationalSymposium on Power Semiconductor Devices & ICs，Institute ofElectrical Engineers of Japan，p.361-364中公开了上述常规NPN晶体管。
通过钝化层220对pn结23的边缘42进行钝化可能不可靠且有缺陷，其导致在pn结23的边缘42与钝化层220之间的半导体-绝缘体界面上的高密度界面态。该高密度界面态会导致基极电流的较大泄漏，由此减少晶体管的电流增益并使其电流特性劣化。
鉴于上述，本领域的技术人员从本公开中显见，存在对碳化硅半导体器件进行改进的需求。本发明解决了本领域的此需求及其他需求，这可由本领域的技术人员从本公开中显见。
发明内容
因此，本发明的主要目的是提供一种半导体器件。
根据本发明的第一方面，半导体器件包括：钝化膜；第一半导体层，其具有作为第一主要成分的第一导电型4H-SiC；以及第二半导体层，其具有作为第二主要成分的第二导电型4H-SiC。所述第二半导体层具有与所述第一半导体层的pn结。所述pn结具有结边缘。所述第一半导体层和第二半导体层进一步包含局部区域，所述局部区域包含所述结边缘。所述局部区域具有与所述钝化膜相接的第一主平面。所述第一主平面的法线从第一轴[0001]或者[000-1]向第二轴<01-10>倾斜在25度到45度范围内的第一倾角。
优选地，所述第一倾角在30度到39度的范围内。
更优选地，所述第一倾角是35.3度并且所述第一主平面是{03-38}面。
优选地，所述pn结可以远离所述第一主平面与垂直于第三轴的第二平面的交叉部，所述第三轴从第一轴[0001]或者[000-1]向第二轴<01-10>倾斜小于25度或者大于45度的倾角。
优选地，所述钝化膜可以包括绝缘膜以便形成与所述第一主平面的半导体-绝缘体界面。
优选地，所述第一半导体层和第二半导体层可以具有包含所述局部区域的一倾斜侧壁，并且所述倾斜侧壁具有所述第一主平面和与所述钝化膜的半导体-绝缘体界面。
优选地，所述第一半导体层和第二半导体层可以具有脊形结构，所述脊形结构具有倾斜侧壁和pn结，并且所述倾斜侧壁中的至少一个包含所述局部区域并且包括与所述钝化膜相接的第一主平面。
根据本发明的第二方面，半导体器件包括：脊形结构，其具有包含具有第一主平面的局部区域的倾斜侧壁；和钝化膜，其与第一主平面相接。所述脊形结构进一步包括：第一半导体层，其具有作为第一主要成分的第一导电型4H-SiC；和第二半导体层，其具有作为第二主要成分的第二导电型4H-SiC。所述第二半导体层具有与所述第一半导体层的pn结。该pn结具有设置在所述局部区域上的结边缘。所述第一主平面的法线从第一轴[0001]或者[000-1]向第二轴<01-10>倾斜在25度到45度范围内的第一倾角。
优选地，所述第一倾角在30度到39度的范围内。
更优选地，所述第一倾角是35.3度并且所述第一主平面是{03-38}面。
优选地，所述pn结可以远离所述第一主平面与垂直于第三轴的第二平面的交叉部，所述第三轴从第一轴[0001]或者[000-1]向第二轴<01-10>倾斜小于25度或者大于45度的倾角。
优选地，所述钝化膜包括绝缘膜以便形成与所述第一主平面的半导体-绝缘体界面。
本领域的技术人员从结合附图(其例示出本发明的实施例)的详细描述中将明了本发明的这些和其它目的、特征、方面以及优点。
附图说明
现在参照形成原始公开的一部分的附图：
图1是例示出根据本发明的第一优选实施例的4H-SiC半导体器件的部分截面正视图；
图2是示出每单位面积的悬空键(dangling bond)的数量随着到4H-SiC平面的法线从<01-10>方向向<01-10>或者<11-20>方向倾斜的倾角而变化的计算结果的图，其中所述悬空键位于所述平面上；
图3A到3C是例示出在形成图1的半导体器件的方法中涉及的连续步骤的部分截面正视图；
图4是例示出根据本发明的第二优选实施例的4H-SiC半导体器件的部分截面正视图；
图5A到5E是例示出在形成图4的半导体器件的方法中涉及的连续步骤的部分截面正视图；
图6是例示出根据本发明的第三优选实施例的4H-SiC半导体器件的多个单位单元之一的部分截面正视图；
图7是在[000-1]的方向上例示出图6的半导体器件的部分平面图；
图8A到8E是例示出在形成图6的半导体器件的方法中涉及的连续步骤的部分截面正视图；
图9是例示出包括4H-SiC基板的常规PiN二极管示例的部分截面正视图；以及
图10是例示出包括4H-SiC基板的常规NPN晶体管示例的部分截面正视图。
具体实施方式
现在参照附图描述本发明的选定实施例。本领域的技术人员将从此公开中明了，提供本发明的实施例的下列描述仅用于例示而非用于限定本发明的目的，本发明由所附权利要求及其等同物来限定。
参照通过结晶学的密勒指数表示的技术术语“晶轴”来描述本发明。本发明提供了一种半导体器件，其包括具有多个周期的六边形晶体结构的4H-SiC，各周期由碳化硅的四个堆叠层组成。该半导体器件包括基极层、块层或者基板(其由4H-SiC构成并且具有主平面)。垂直于主平面的方向与晶轴[0001]或者[000-1]平行。晶轴[0001]是到面(0001)的法线。晶轴[000-1]是到面(000-1)的法线。4H-SiC层或基板具有主平面(0001)或者(000-1)。标号<>表示一族彼此等效的晶轴。例如轴<01-10>等效于轴[01-10]、轴[0-110]、轴[1-100]、轴[-1100]、轴[10-10]、以及轴[-1010]。标号{}表示一族彼此等效的晶面。例如，{0001}面等效于(0001)面和(000-1)面。在本申请的说明书、权利要求、摘要以及附图中，[]、()、<>以及{}中的标号“-”表示位于密勒指数号之上的条(bar)。例如[000-1]表示[0001条]。
第一实施例：
现在描述本发明的第一优选实施例。图1是例示出根据本发明的第一优选实施例的4H-SiC半导体器件的部分截面正视图。第一优选实施例提供了用作PN二极管的4H-SiC半导体器件1a。该4H-SiC半导体器件1a具有包括彼此相邻的第一导电层101和第二导电层102的叠层。第一导电层101的主成分为包含n型掺杂的4H-SiC。第二导电层102的主成分为包含p型掺杂的4H-SiC。第二导电层102设置在第一导电层101的第一主平面101a上，以便形成第一导电层101与第二导电层102之间的界面24。该界面24也形成pn结26。
第一导电层101和第二导电层102的叠层包括具有多个倾斜侧壁104和平顶面62的脊形结构70。第一导电层101具有基础部分和形成在该基础部分之上的脊形部分。该基础部分具有平上表面。该脊形部分具有第一主平面101a和第一倾斜侧壁104-1。第二导电层102具有第二倾斜侧壁104-2和平顶面62。因此，脊形结构70包括第二导电层102和第一导电层101的脊形部分。倾斜侧壁104中至少一个包括经组合的彼此对齐的第一倾斜侧壁104-1和第二倾斜侧壁104-2。该倾斜侧壁104从界面24倾斜。pn结26具有位于在第一倾斜侧壁104-1与第二倾斜侧壁104-2之间的边界处的边缘P1。即，pn结26的边缘P1位于倾斜侧壁104上。
钝化膜103延伸过倾斜侧壁104、平顶面62的一部分以及基础部分的平上表面。钝化膜103覆盖包括pn结26的边缘P1的倾斜侧壁104。设置钝化膜103是为了对pn结26进行钝化或者保护。因此钝化膜103至少对pn结26的边缘P1进行钝化或者保护。倾斜侧壁104包括局部区域31，该局部区域31进一步包括pn结26的边缘P1。因此，钝化膜103典型地可以覆盖倾斜侧壁104的局部区域31，以便至少对pn结26的边缘P1进行钝化或者保护。钝化膜103由诸如热绝缘材料的绝缘体构成。
第一主平面101a垂直于晶轴[0001]。第一主平面101a平行于与所述晶轴[0001]垂直的另一晶轴[01-10]。第一主平面101a是(0001)面。侧壁104具有垂直于C1轴的主平面104a，所述C1轴从晶轴[0001]向晶轴[01-10]倾斜倾角θ1。倾角θ1优选地在25度到45度的范围内，并且更优选地在30度到39度的范围内，并且最优为35.3度。当倾角θ1是35.3度时，主平面104a是六边形晶体的(03-38)面。六边形晶体的(03-38)面与立方体晶体的(001)面相对应。当绝缘层与碳化硅半导体的六边形晶体的(03-38)面相邻时，该绝缘层与该六边形晶体的(03-38)面之间的绝缘体-半导体界面具有最小密度的界面态。倾角θ1可以因制造情况中的误差变化而改变。因此，倾角θ1在34度到36度的范围内是非常优选的。
脊形结构70具有倾斜侧壁104，所述倾斜侧壁104的至少一个具有包括pn结26的边缘P1的局部区域31。钝化膜103覆盖至少局部区域31，以便对pn结26进行保护或者钝化。局部区域31包括边缘P1及其相邻区域。为了减少局部区域31与钝化膜103之间的界面态的密度，优选地使局部区域31具有正交于或者垂直于C1轴的主平面，所述C1轴从晶轴[0001]向晶轴[01-10]倾斜倾角θ1，其中倾角θ1满足上述条件。
在微观上，局部区域31具有垂直于C1轴的主平面，所述C1轴从晶轴[0001]向晶轴[01-10]倾斜倾角θ1。所述倾角θ1优选地在25度到45度的范围内。局部区域31意为形成包括pn结26的边缘P1在内的主平面的小区域。因此，局部区域31可以不仅包括pn结26的边缘P1，而且包括围绕边缘P1的外围区域。倾斜侧壁104可以具有表面粗糙度。然而，如果倾斜侧壁104具有无粗糙度的表面，则倾斜侧壁104的主平面104a与局部区域31的主平面相同。在宏观上，在不考虑表面粗糙度的情况下，倾斜侧壁104的主平面104a与局部区域31的主平面相同。
另选地，第一导电层101的主平面101a可以是(000-1)面。倾斜侧壁104的主平面104a正交于或者垂直于C1轴，所述C1轴从晶轴[000-1]向晶轴[01-10]或者其等效物倾斜倾角θ1。
即，主平面104a正交于或者垂直于C1轴，所述C1轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度范围内的倾角θ1。当倾角θ1是35.3度时，C1轴正交于{03-38}面。
现在给出第一和第二面。第一面正交于或者垂直于第一轴，所述第一轴从轴[0001]或者[000-1]向<01-10>方向倾斜第一倾角，其中第一倾角小于25度或者大于45度。第二面正交于或者垂直于第二轴，所述第二轴从轴[0001]或者[000-1]向<01-10>方向倾斜第二倾角，其中第二倾角最小为25度并且最大为45度。第二面的典型示例可以包括(但不限于)上述主平面104a。第一面和第二面在交叉部处彼此交叉。界面24上的pn结26的边缘P1优选地可以与第一平面和第二平面的交叉部分离。
以下描述将集中于为何上述倾角θ1优选地在25度到45度的范围内的原因。图2是示出每单位面积的悬空键的数量随着到4H-SiC平面的法线从<01-10>方向向<01-10>或者<11-20>方向倾斜的倾角而变化的计算结果的图，其中悬空键位于所述平面上。当倾角是90度时，4H-SiC的平面是{01-10}或者{11-20}面。
如图2所示，随着倾角从0度增加到35.3度，悬空键的数量只减少。随着倾角从35.3度增加到90度时，悬空键的数量只增加。即，在35.3度的倾角处，悬空键的数量具有最小值。包括pn结的边缘的主平面是{01-10}面或者{11-20}面。标记“A”表示{01-10}面上的悬空键的数量。标记“B”表示{11-20}面上的悬空键数量。
减少每单位面积的悬空键数量将减小界面态的密度，由此减少电流的泄漏。为了减少电流泄漏，优选地每单位面积的悬空键的数量不超过0.3E16(cm-2)，并且因此倾角在25度到45度的范围内。更优选地，每单位面积的悬空键的数量不多于0.2E16(cm-2)，并且因此倾角在30度到39度的范围内。最优选的倾角是35.3度，其可使悬空键的数量最小化。
如上所述，半导体1a包括彼此相邻的第一导电层101和第二导电层102的叠层。该叠层具有包括平顶面62和倾斜侧壁104的脊形结构70，并且包括在第一导电层101与第二导电层102之间的界面24上的pn结26。pn结26具有边缘P1，该边缘P1作为第一导电层101和第二导电层102的第一倾斜侧壁104-1与第二倾斜侧壁104-2之间的一维边界。倾斜侧壁104中的至少一个包括局部区域31，该局部区域31进一步包括pn结26的边缘P1。在宏观上，倾斜侧壁104中的至少一个具有正交于或者垂直于C1轴的主平面，所述C1轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度范围内的倾角θ1。在微观上，包括pn结26的边缘P1在内的局部区域31具有正交于或者垂直于C1轴的主平面，所述C1轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度的范围内的倾角θ1。局部区域31与钝化膜103相接触，以便形成在由碳化硅构成的局部区域31与由绝缘体构成的钝化膜103之间的界面。对到局部区域31的主平面的法线进行限定的倾角θ1的受限范围减小了在局部区域31与钝化膜103之间的界面上存在的悬空键的密度。悬空键密度的减小也减小了局部区域31与钝化膜103之间的界面上的界面态的密度，由此减少了通过pn结26的反向电流的泄漏并提供了经改善的电流特性。
将描述形成前述半导体器件1a的方法。图3A到3C是例示出在形成图1的半导体器件的方法中涉及的连续步骤的部分截面正视图。
如图3A所示，制备作为基板的n-SiC的第一导电层101。第一导电层101具有主平面101a。通过诸如CVD(化学汽相淀积)方法的有效淀积方法，在第一导电层101的主平面101a上形成p-SiC的第二导电层102，由此形成第一导电层101与第二导电层102之间的界面24。界面24具有pn结26。可选择性地并且优选地，在将第二导电层102淀积在主平面101a上之前，对主平面101a进行化学机械研磨处理。另选地，可以通过离子注入法将诸如Al或B的p型掺杂引入第一导电层101的主平面101a，来形成第二导电层102。
如图3B所示，未示出的蚀刻掩模形成在第二导电层102的上表面上。该蚀刻掩模具有包括窗口的图案。将第一导电层101和具有蚀刻掩模的第二导电层102的叠层置于干法蚀刻室内，以便在下列条件下执行干法蚀刻处理。可以使用CF4和O2的混合气体作为蚀刻气体。O2流量与CF4和O2的总流量的比率在大约10％到大约90％的范围内。另选地，可以使用CHF、CF6、或者CF3与O2的其他混合气体。
在将混合气体引入干法蚀刻室中的感应线圈周围的空间之后，将200W-1000W的2.45GHz的高频率电力施加到感应线圈，以便生成CF4和O2的等离子。为生成高密度等离子，2.45GHz的微波是优选的。另选地，可使用13.56MHz的无线电波。为了获得经蚀刻的结构的高纵横比(aspectratio)，加强蚀刻处理的各向异性是有效的。为了加强各向异性，以下方法是有效的，即，对其上设置有待蚀刻的样本的样本台施加诸如1000V的高电压，使得正充电的等离子积极地照射到所述样本上。蚀刻处理形成了具有倾斜侧壁104和平顶面62的脊形结构70。倾斜侧壁104是从第一导电层101的主平面101a倾斜的蚀刻表面。可在大约0V到大约500V的范围内调节施加到样本台的电压，优选地该电压小于300V并且更优选地小于200V，这样在宏观上，倾斜侧壁104中的至少一个具有正交于或者垂直于从晶轴[0001]向晶轴[01-10]倾斜在25度到45度范围内的倾角θ1的轴的主平面。通过蚀刻处理限定的脊形部分70限定了第一导电层101与第二导电层102之间的界面上的pn结26在内的边缘P1。在微观上，倾斜侧壁104中的至少一个包括进一步包含pn结26的边缘P1的局部区域31，其中局部区域31具有正交于或者垂直于C1轴的主平面，所述C1轴从晶轴[0001]向晶轴[01-10]倾斜在25度到45度范围内的倾角θ1 。
如图3C所示，形成钝化膜103，使其延伸过倾斜侧壁104、平顶面62以及基础部分的平上表面。对钝化膜103进行构图以便形成露出平顶面62的一部分的开口。钝化膜103由诸如热绝缘材料的绝缘材料构成。钝化膜103覆盖包括pn结26的边缘P1在内的倾斜侧壁104，以便对该pn结26的边缘P1进行钝化或者保护。钝化膜103可以通过CVD(化学汽相淀积)方法来淀积。钝化膜103可通过热氧化处理来形成。在热氧化处理中使用的气体的典型示例可以包括但不限于O2、N2O以及NO。热氧化处理的温度范围的典型示例可以是但不限于900℃到1400℃的范围。温度的优选示例可能依赖于产品的限制以及绝缘膜的形成条件，该绝缘膜的形成条件进一步依赖于气体的种类。完成钝化膜103，由此完成半导体器件1a。
如上所述，在宏观上，倾斜侧壁104中的至少一个具有正交于或者垂直于C1轴的主平面，所述C1轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度范围内的倾角θ1。在微观上，包括pn结26的边缘P1在内的局部区域31具有正交于或者垂直于C1轴的主平面，所述C1轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜范在25度到45度范围内的倾角θ1。局部区域31与钝化膜103相接触，以便形成在由碳化硅构成的局部区域31与由绝缘体构成的钝化膜103之间的界面。对到局部区域31的主平面的法线进行限定的倾角θ1的受限范围减小了在局部区域31与钝化膜103之间的界面上存在的悬空键的密度。减小了悬空键的密度就减小了局部区域31与钝化膜103之间的界面上的界面态的密度，由此减小了通过pn结26的反向电流的泄漏并且提供了经改善的电流特性。
第二实施例：
现在描述本发明的第二优选实施例。图4是例示出根据本发明的第二优选实施例的4H-SiC半导体器件的部分截面正视图。第二优选实施例提供了用作PiN二极管的4H-SiC半导体器件1b。该4H-SiC半导体器件1b具有包括N+块层111、N-漂移层112、P+阳极层113的叠层。N+块层111的主要成分为具有高浓度n型掺杂的4H-SiC。N+块层111用作n-SiC基板。N+块层111具有主平面111a。N-漂移层112设置在N+块层111的主平面111a上。N-漂移层112的主要成分为具有低浓度n型掺杂的4H-SiC。N-漂移层112的掺杂浓度和电导率低于N+块层111。N-漂移层112具有主平面112a。P+阳极层113设置在N-漂移层112的主平面112a上，以便形成N-漂移层112与P+阳极层113之间的界面24。界面24也形成pn结26。与N-漂移层112相比，N+块层111具有高传导率和低电阻率，使得可以减少半导体器件1b的串联电阻。与N+块层111相比，N-漂移层112具有低传导率和高电阻率，以便改善半导体器件1b的耐压特性。可以确定N-漂移层112的厚度和掺杂浓度，以使得确保所需耐压特性。
N-漂移层112和P+阳极层113的叠层包括具有倾斜侧壁119和平顶面62的脊形结构70。N-漂移层112具有基础部分和形成在该基础部分之上的脊形部分。该基础部分具有垂直侧壁。该脊形部分具有主平面112a和第一倾斜侧壁119-1。P+阳极层113具有第二倾斜侧壁119-2和平顶面62。因此，脊形结构70包括P+阳极层113和N-漂移层112的脊形部分。倾斜侧壁119中的至少一个包括经组合的彼此对齐的第一倾斜侧壁119-1和第二倾斜侧壁119-2。倾斜侧壁119从界面24倾斜。pn结26具有位于第一倾斜侧壁119-1和第二倾斜侧壁119-2之间的边界处的边缘P1。即，pn结26的边缘P1位于倾斜侧壁119中的至少一个上。
第一钝化膜114延伸过倾斜侧壁119和平顶面62的一部分。第一钝化膜114覆盖包括pn结26的边缘P1的倾斜侧壁119。第二钝化膜115延伸过第一钝化膜114。第一钝化膜114和第二钝化膜115的叠层覆盖包括pn结26的边缘P1的倾斜侧壁119。设置叠层是为了对pn结26进行钝化或者保护。因此，第一钝化膜114和第二钝化膜115的叠层至少对pn结26的边缘P1进行钝化或者保护。倾斜侧壁119中的至少一个包括局部区域32，该局部区域32进一步包括pn结26的边缘P1。因此，第一钝化膜114和第二钝化膜115的叠层典型地可以覆盖该倾斜侧壁119的局部区域32，以便至少对pn结26的边缘P1进行钝化或者保护。第一钝化膜114由诸如热氮氧化物的绝缘体构成。第二钝化膜115由诸如氮化物的绝缘体构成。
第一钝化膜114和第二钝化膜115的叠层以环形延伸，以便在平面图中或者在与(0001)面垂直的方向上围绕N-漂移层112。
第一钝化膜114和第二钝化膜115的叠层具有位于P+阳极层113的平顶面62上的开口。阳极电极116设置在该开口中，以便使得该阳极电极116具有与P+阳极层113的平顶面62的欧姆接触。阳极电极116可以如下方式形成。将钛(Ti)层淀积在P+阳极层113的平顶面62的露出部分和第二钝化膜115上。将铝(Al)层进一步淀积在钛(Ti)层上以形成钛(Ti)层和铝(Al)层的叠层，随后在不低于900℃的温度下进行退火处理，以形成阳极电极116。插塞电极117设置在阳极电极116上。插塞电极117可以由诸如Al、Ni或者Au的导电材料构成。
N+块层111具有与主平面111a相对的另一平面。阴极电极118设置在N+块层111的该相对平面上，这使得阴极电极118具有与N+块层111的欧姆接触。阴极电极118可以如下方式形成。将镍(Ni)层淀积在N+块层111的该相对面上，随后在不低于900℃的温度下进行退火处理，以形成阴极电极118。
N+块层111的主平面111a垂直于晶轴[0001]。主平面111a平行于垂直于晶轴[0001]的另一晶轴[01-10]。主平面111a是(0001)面。侧壁119具有垂直于C2轴的主平面119a，所述C2轴从晶轴[0001]向晶轴[01-10]倾斜倾角θ2。倾角θ2优选地在25度到45度的范围内，并且更优选地在30度到39度的范围内，并且最优为35.3度。当倾角θ2是35.3度时，主平面119a是六边形晶体的(03-38)面。六边形晶体的(03-38)面对应于立方体晶体的(001)面。当绝缘层与碳化硅半导体的六边形晶体的(03-38)面邻近时，绝缘层与六边形晶体的(03-38)面之间的绝缘体-半导体界面具有最低的界面态密度。倾角θ2可以依据制造情况的误差变化而改变。因此，倾角θ2在34度到36度的范围内是非常优选的。
脊形结构70具有倾斜侧壁119，所述倾斜侧壁119中的至少一个具有包括pn结26的边缘P1的局部区域32。第一钝化膜114和第二钝化膜115的叠层覆盖至少该局部区域32，以便对pn结26进行保护或者钝化。局部区域32包括边缘P1和与其相邻的区域。为了减小在局部区域32与第一钝化膜114和第二钝化膜115的叠层之间的界面态的密度，优选地使局部区域32具有正交于或者垂直于C2轴的主平面，所述C2轴从晶轴[0001]向晶轴[01-10]倾斜倾角θ2，其中倾角θ2满足上述条件。
在微观上，局部区域32具有垂直于C2轴的主平面，所述C2轴从晶轴[0001]向晶轴[01-10]倾斜倾角θ2。所述倾角θ2优选地在25度到45度的范围内。局部区域32意为形成包括pn结26的边缘P1在内的主平面的小区域。因此，局部区域32可以不仅包括pn结26的边缘P1，而且包括围绕边缘P1的外围区域。倾斜侧壁119中的至少一个可以具有表面粗糙度。然而，如果倾斜侧壁119中的至少一个具有无粗糙度的表面，则倾斜侧壁119中至少一个的主平面119a与局部区域32的主平面相同。在宏观上，在不考虑表面粗糙度的情况下，倾斜侧壁119中至少一个的主平面119a与局部区域32的主平面相同。
另选地，N+块层111的主平面111a可以是(000-1)面。倾斜侧壁119中至少一个的主平面119a正交于或者垂直于C2轴，所述C2轴可以从晶轴[000-1]向晶轴[01-10]或者其等效物倾斜倾角θ2。
即，主平面119a正交于或者垂直于C2轴，所述C2轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度范围内的倾角θ2。当倾角θ2是35.3度时，C2轴正交于{03-38}面。
上述倾角θ2优选地在25度到45度的范围内的原因与参照图2描述的相同。在此省略重复描述。
减少每单位面积的悬空键的数量，也就减小了界面态的密度，由此减小了电流的泄漏。为了减小电流的泄漏，优选地每单位面积的悬空键的数量不超过0.3E16(cm-2)，并且因此倾角在25度到45度的范围内。更优选地，每单位面积的悬空键的数量不超过0.2E16(cm-2)，并且因此倾角在30度到39度的范围内。最优选的倾角是35.3度，其使得悬空键的数量最小化。
如上所述，半导体1b包括彼此相邻的N-漂移层112和P+阳极层113的叠层。该叠层具有包括平顶面62和倾斜侧壁119的脊形结构70，并且包括在N-漂移层112与P+阳极层113之间的界面24上的pn结26。该pn结26具有作为N-漂移层112和P+阳极层113的第一倾斜侧壁119-1和第二倾斜侧壁119-2之间的一维边界的边缘P1。倾斜侧壁119中的至少一个包括局部区域32，该局部区域32进一步包括pn结26的边缘P1。在宏观上，倾斜侧壁119中的至少一个具有正交于或者垂直于C2轴的主平面，所述C2轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度范围内的倾角θ2。在微观上，包括pn结26的边缘P1的局部区域32具有正交于或者垂直于C2轴的主平面，所述C2轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度范围内的倾角θ2。所述局部区域32与第一钝化膜114相接触，以便形成在由碳化硅构成的局部区域32与由绝缘体构成的第一钝化膜114之间的界面。对到局部区域32的主平面的法线进行限定的倾角θ2的受限范围减小了在局部区域32与第一钝化膜114之间的界面上存在的悬空键的密度。减小了悬空键的密度就减小了局部区域32与第一钝化膜114之间的界面上的界面态的密度，由此减小了通过pn结26的反向电流的泄漏并且提供了经改善的电流特性。
现在将描述形成上述半导体器件1b的方法。图5A到5E是例示出形成图4的半导体器件的方法中涉及的连续步骤的部分截面正视图。
如图5A所示，制备作为基板的N+块层111。N+块层111具有主平面111a。通过诸如CVD(化学汽相淀积)方法的有效淀积方法，将N-漂移层112淀积在N+块层111的主平面111a上。N-漂移层112具有主平面112a。与N-漂移层112相比，N+块层111具有高导电率和低电阻率，以便减小半导体器件1b的串联电阻。与N+块层111相比，N-漂移层112具有低导电率和高电阻率，以便改善半导体器件1b的耐压特性。可以确定N-漂移层112的厚度和掺杂浓度，以使得确保所需耐压特性。
如图5B所示，通过诸如CVD(化学汽相淀积)方法的有效淀积方法在N-漂移层112的主平面112a上淀积P+阳极层113，由此形成N-漂移层112与P+阳极层113之间的界面24。界面24具有pn结26。另选地，可以通过离子注入法将诸如Al或者B的p型掺杂引入N-漂移层112的主平面112a，并随后在不低于1500℃的温度下进行退火来形成P+阳极层113。
如图5C所示，未示出的蚀刻掩模形成在P+阳极层113的上表面上。该蚀刻掩模具有包括多个窗口的图案。将N+块层111、N-漂移层112、以及具有蚀刻掩模的P+阳极层113的叠层置于在干法蚀刻室内，以便在下列条件下执行干法蚀刻处理。使用与第一实施例相似的蚀刻气体。
也可以在与第一实施例的条件类似的条件下执行蚀刻处理来形成具有倾斜侧壁119和平顶面62的脊形结构70。可调整施加到样本台的电压，使得宏观上，倾斜侧壁119中的至少一个具有正交于或者垂直于以下轴的主平面，该轴从晶轴[0001]向晶轴[01-10]倾斜在25度到45度范围内的倾角θ2。通过蚀刻处理限定的脊形部分70限定了第一导电层101和第二导电层102之间的界面上的pn结26的边缘P1。在微观上，倾斜侧壁119中的至少一个包括局部区域32，该局部区域32进一步包括pn结26的边缘P1，其中局部区域32具有正交于或者垂直于C2轴的主平面，所述C2轴从晶轴[0001]向晶轴[01-10]倾斜在25度到45度范围内的倾角θ2。
形成第一钝化膜114，使其延伸过P+阳极层113的倾斜侧壁119和平顶面62。第一钝化膜114覆盖包括pn结26的边缘P1的倾斜侧壁119，以便对pn结26的边缘P1进行钝化或者保护。第一钝化膜114可以通过在大约1200℃ 的温度下形成热氮氧化物膜并使用N2O气体而生长。通过CVD(化学气相淀积)方法将由氮化物构成的第二钝化膜115淀积在第一钝化膜114上，由此形成第一钝化膜114和第二钝化膜115的叠层，该叠层对pn结26进行钝化和保护。第一钝化膜114和第二钝化膜115的叠层的一部分随后暴露于酸溶液，以便形成穿透该叠层的开口，使得平顶面62的一部分暴露于该开口。第二钝化膜115保护第一钝化膜114的除了平顶面62上部分的其它部分免受酸溶液。
如图5D所示，阳极电极116可以如下方式形成。将钛(Ti)层淀积在第二钝化膜115和P+阳极层113的平顶面62的露出部分上。将铝(Al)层进一步淀积在钛(Ti)层上以形成钛(Ti)层和铝(Al)层的叠层。通过使用酸溶液选择性地去除钛(Ti)层和铝(Al)层的叠层来留下开口中的和在平顶面62的露出部分上的叠层，由此形成阳极电极116。插塞电极117也可以如下方式形成。通过淀积方法将铝(Al)层淀积在第二钝化膜115和钛(Ti)层上。接着使用酸溶液选择性地去除铝(Al)层来留下在阳极电极116之上的铝(Al)层，由此形成插塞电极117。
如图5E所示，通过淀积方法将阴极电极118设置在N+块层111的相对平面上。阴极电极118可以如下方式形成。将镍(Ni)层淀积在N+块层111的相对平面上，随后在不低于900℃的温度下执行退火处理，以形成阴极电极118，由此完成半导体器件1b。
如上所述，宏观上，倾斜侧壁119中的至少一个具有正交于或者垂直于C2轴的主平面，所述C2轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度范围内的倾角θ2。在微观上，包括pn结26的边缘P1在内的局部区域32具有正交于或者垂直于C2轴的主平面，所述C2轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度范围内的倾角θ2。局部区域32与第一钝化膜114相接触，以便形成在由碳化硅构成的局部区域32与由绝缘体构成的第一钝化膜114之间的界面。对到局部区域32的主平面的法线进行限定的倾角θ2的受限范围减小了在局部区域32与第一钝化膜114之间的界面上存在的悬空键的密度。减小了悬空键的密度就减小了局部区域32与第一钝化膜114之间的界面上的界面态的密度，由此减小了通过pn结26的反向电流的泄漏并且提供了改善的电流特性。
第三实施例
现在描述本发明的第三实施例。图6是例示出根据本发明的第三优选实施例的4H-SiC半导体器件的多个单位单元之一的部分截面正视图。第三优选实施例提供了用作SiC-NPN-晶体管的4H-SiC半导体器件1c。该4H-SiC半导体器件1c包括多个对齐的单位单元10。图6仅例示出多个单位单元10之一。4H-SiC半导体器件1c具有包括N+块层121、N-漂移层122、P基极层123以及N+发射极层124的叠层。N+块层121的主要成分为具有高浓度n型掺杂的4H-SiC。N+块层121用作n-SiC基板。N+块层121具有主平面121a。N-漂移层122设置在N+块层121的主平面121a上。N-漂移层122的主要成分为具有低浓度n型掺杂的4H-SiC。N-漂移层122的掺杂浓度和电导率低于N+块层121。N-漂移层122具有进一步包括预定区域和围绕该预定区域的外围区域的主平面122a。P基极层123设置在N-漂移层122的主平面122a的预定区域上。P-基极层123具有主平面123a。与N-漂移层122相比，N+块层121具有高导电率和低电阻率，以便减小半导体器件1c的串联电阻。与N+块层121相比，N-漂移层122具有低导电率和高电阻率，以便改进半导体器件1c的耐压特性。可以确定N-漂移层122的厚度和掺杂浓度，以使得确保所需的耐压特性。N+发射极层124的主要成分为具有高浓度n型掺杂的4H-SiC。N+发射极层124设置在P基极层123的主平面123a上，以便形成P基极层123与N+发射极层124之间的界面24。界面24也形成pn结26。N+发射极层124可以通过CVD(化学汽相淀积)方法形成。另选地，N+发射极层124可以通过借助离子注入将n型掺杂引入P基极层123的主平面123a，并且随后在不低于1500℃的温度下进行退火来形成。
P基极层123和N+发射极层124的叠层包括具有倾斜侧壁131和平顶面62的脊形结构70。P基极层123具有基础部分和在所述基础部分之上形成的脊形部分。所述基础部分具有平顶面。所述脊形部分具有主平面123a和第一倾斜侧壁131-1。N+发射极层124具有第二倾斜侧壁131-2和平顶面62。因此，脊形结构70包括P基极层123的脊形部分和N+发射极层124。倾斜侧壁131中的至少一个包括经组合的彼此对齐的第一倾斜侧壁131-1和第二倾斜侧壁131-2。倾斜侧壁131从界面24倾斜。pn结26具有位于第一倾斜侧壁131-1与第二倾斜侧壁131-2之间的边界上的边缘P1。即，pn结26的边缘P1位于倾斜侧壁131上。
在P基极层123的基础部分的上部区域中选择性地提供P+基极接触层125。在N-漂移层122的外围区域中选择性地提供P器件终端层126。
钝化膜127延伸过倾斜侧壁131、平顶面62的一部分，P基极层123的基础部分的上表面、P器件终端层126、以及N-漂移层122的外围区域的上表面。钝化膜127覆盖包括pn结26的边缘P1的倾斜侧壁131。提供钝化膜127以便对pn结26进行钝化或者保护。因此，钝化膜127至少对pn结26的边缘P1进行钝化或者保护。倾斜侧壁131中的至少一个包括局部区域33，该局部区域33进一步包括pn结26的边缘P1。因此，钝化膜127典型地可以覆盖倾斜侧壁131中至少一个的局部区域33，以便至少对pn结26的边缘P1进行钝化或者保护。钝化膜127是由诸如热氧化物或者热氮氧化物构成的绝缘体。
钝化膜127具有位于N+发射极层124的平顶面62之上的开口。发射电极128设置在该开口内，以使得该发射电极128具有与N+发射极层124的平顶面62的欧姆接触。钝化膜127也具有设置在P+基极接触层125上的其它开口。基极电极129设置在该另一开口内，以使得该基极电极129具有与P+基极接触层125的欧姆接触。发射电极128可以如下方式形成。将镍(Ni)层淀积在N+发射极层124的平顶面62的露出部分和钝化膜127上，随后在不低于900℃ 的温度下进行退火处理，以形成发射电极128。基极电极129可以如下方式形成。将钛(Ti)层淀积在P+基极接触层125的露出部分和钝化膜127上。将铝(Al)层进一步淀积在钛(Ti)层上以形成钛(Ti)层和铝(Al)层的叠层，随后在不低于900℃的温度下进行退火处理以形成基极电极129。
N+块层121具有与主平面121a相对的另一平面。集电极130设置在N+块层121的所述相对平面上，以使得集电极130具有与N+块层121的欧姆接触。集电极130可以如下方式形成。将镍(Ni)层淀积在N+块层121的所述相对平面上，随后在不低于900℃的温度下进行退火处理，以形成集电极130。
N+块层121的主平面121a垂直于晶轴[0001]。主平面121a平行于与晶轴[0001]垂直的另一晶轴[01-10]。主平面121a是(0001)面。侧壁131中的至少一个具有垂直于C3轴的主平面131a，所述C3轴从晶轴[0001]向晶轴[01-10]倾斜倾角θ3。所述倾角θ3优选地在25度到45度的范围内，并且更优选地在30度到39度的范围内，并且最优选地为35.3度。当倾角θ3为35.3度时，主平面131a是六边形晶体的(03-38)面。六边形晶体的(03-38)面对应于立方体晶体的(001)面。当绝缘层与碳化硅半导体的六边形晶体的面(03-38)相邻近时，绝缘层与六边形晶体的(03-38)面之间的绝缘体-半导体界面具有最低的界面态密度。倾角θ3可以依据制造条件的误差变化而改变。因此，倾角θ3在34度到36度的范围内是非常优选的。
脊形结构70具有倾斜侧壁131，所述倾斜侧壁131中的至少一个具有包括pn结26的边缘P1的局部区域33。钝化膜127覆盖至少局部区域33，以便对pn结26进行保护或者钝化。局部区域33包括边缘P1和与其相邻的区域。为了减少局部区域33与钝化膜127之间的界面态的密度，优选地，使局部区域33具有正交于或者垂直于C3轴的主平面，所述C3轴从晶轴[0001]向晶轴[01-10]倾斜倾角θ3，其中倾角θ3满足上述条件。
在微观上，局部区域33具有垂直于C3轴的主平面，所述C3轴从晶轴[0001]向晶轴[01-10]倾斜倾角θ3。倾角θ3优选地在25度到45度的范围内。局部区域33意为形成包括pn结26的边缘P1的主平面的小区域。因此，局部区域33可以不仅包括pn结26的边缘P1，而且包括围绕边缘P1的外围区域。侧壁131中的至少一个可以具有表面粗糙度。然而，如果侧壁131中的至少一个具有无粗糙度的表面，则侧壁131中至少一个的主平面131a与局部区域33的主平面相同。宏观上，在不考虑表面粗糙度的情况下，侧壁131中的至少一个的主平面131a与局部区域33的主平面相同。
另选地，N+块层121的主平面121a可以是(000-1)面。侧壁131中至少一个的主平面131a正交于或者垂直于C3轴，所述C3轴可以从晶轴[000-1]向晶轴[01-10]或者其等效物倾斜倾角θ3。
即，主平面131a正交于或者垂直于C3轴，所述C3轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度的范围内的倾角θ3。当倾角θ3是35.3度时，C3轴正交于{03-38}面。
上述倾角θ3优选地在25度到45度的范围内的原因与参照图2所描述的相同。由此省略重复描述。
减少每单位面积的悬空键的数量就减小了界面态的密度，由此减小了电流泄漏。为了减小电流泄漏，优选地每单位面积的悬空键的数量不多于0.3E16(cm-2)，并且因此倾角在25度到45度的范围内。更优选地，每单位面积的悬空键的数量不多于0.2E16(cm-2)，并且因此倾角在30度到39度的范围内。最优倾角是35.3度，其使得悬空键的数量最小化。
图7是例示出图6的半导体器件1c的方向[000-1]上的部分平面图。基极电极129和发射电极128中的至少一个具有在平面图上的大致矩形形状(具有多个圆角)，其纵向平行于<11-20>轴。P器件终端层126在平面图中以包围单位单元10的环形延伸。
如上所述，半导体1c包括彼此相邻的P基极层123和N+发射极层124的叠层。该叠层具有包括平顶面62和倾斜侧壁131的脊形结构70，并且包括在P基极层123与N+发射极层124之间的界面24上的pn结26。pn结26具有边缘P1，该边缘P1为P基极层123和N+发射极层124的第一倾斜侧壁131-1与第二倾斜侧壁131-2之间的一维边界。倾斜侧壁131中的至少一个包括局部区域33，该局部区域33进一步包括pn结26的边缘P1。宏观上，倾斜侧壁131中的至少一个具有正交于或者垂直于C3轴的主平面，所述C3轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度范围内的倾角θ3。微观上，包括pn结26的边缘P1的局部区域33具有正交于或者垂直于C3轴的主平面，所述C3轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度范围内的倾角θ3。局部区域33与钝化膜127相接触，以便形成在由碳化硅构成的局部区域33与由绝缘体构成的钝化膜127之间的界面。对到局部区域33的主平面的法线进行限定的倾角θ3的受限范围减小了在局部区域33与钝化膜127之间的界面上存在的悬空键的密度。减小了悬空键的密度就减小了局部区域33与钝化膜127之间的界面上的界面态的密度，由此减小了通过pn结26的反向电流的泄漏并且增加了半导体器件1c的电流增益。因此，倾角θ3的受限范围改善了半导体器件1c的电流特性。
现在描述形成上述半导体器件1c的方法。图8A到8E是例示出在形成图6的半导体器件的方法中涉及的连续步骤的部分截面正视图。
如图8A所示，制备作为基板的N+块层121。N+块层121具有主平面121a。通过诸如CVD(化学汽相淀积)方法的有效淀积方法，将N-漂移层122淀积在N+块层121的主平面121a上。N-漂移层122具有主平面122a。与N-漂移层122相比，N+块层121具有高导电率和低电阻率，以便减小半导体器件1c的串联电阻。与N+块层121相比，N-漂移层122具有低导电率和高电阻率，以便改善半导体器件1c的耐压特性。可以确定N-漂移层122的厚度和掺杂浓度，以使得确保所需耐压特性。
通过诸如CVD(化学汽相淀积)方法的有效淀积方法在N-漂移层122的主平面122a上淀积P基极层123。P基极层123具有用于形成晶体管的基极区域所需的掺杂浓度和所需的厚度。P基极层123具有主平面123a。通过诸如CVD(化学汽相淀积)方法的有效淀积方法在P基极层123的主平面123a上淀积N+发射极层124，由此形成P基极层123与N+发射极层124之间的界面24。该界面24具有pn结26。另选地，可以通过离子注入法将n型掺杂引入P基极层123的主平面123a，并随后在不低于1500℃的温度下进行退火来形成N+发射极层124。
如图8B所示，通过干法蚀刻处理选择性地去除外围区域中的P基极层123和N+发射极层124，以形成在该外围区域中延伸的槽。
如图8C所示，未示出的蚀刻掩模形成在N+发射极层124的上表面上。该蚀刻掩模具有包括窗口的图案。将N+块层121、N-漂移层122、P基极层123以及具有蚀刻掩模的N+发射极层124的叠层置于干法蚀刻室内，以便在下列条件下执行干法蚀刻处理。可以使用与第一实施例类似的蚀刻气体。
也可以在与第一实施例类似的条件下执行蚀刻处理，以形成具有倾斜侧壁131和平顶面62的脊形结构70。调整施加到样本台的电压，使得宏观上，倾斜侧壁119中的至少一个具有正交于或者垂直于以下轴的主平面，该轴从晶轴[0001]向晶轴[01-10]倾斜在25度到45度范围内的倾角θ3。通过蚀刻处理限定脊形部分70也就限定了P基极层123与N+发射极层124之间的界面24上的pn结26的边缘P1。在微观上，倾斜侧壁131中的至少一个包括局部区域33，该局部区域33进一步包括pn结26的边缘P1，其中局部区域33具有正交于或者垂直于C3轴的主平面，所述C3轴从晶轴[0001]向晶轴[01-10]倾斜在25度到45度范围内的倾角θ3。
此外，以如下方式形成P器件终端层126和P+基极接触层125。通过CVD(化学汽相淀积)方法在N-漂移层122、P基极层123以及N+发射极层124上淀积氧化膜。通过曝光和显影处理进一步在氧化膜上制备抗蚀掩模。选择性地将氧化膜暴露于酸溶液下，以选择性地去除N-漂移层122的选定区域上的氧化膜。该氧化膜用作用于将诸如Al的p型掺杂选择性地离子注入到选定区域中的掩模。然后去除使用过的氧化膜。通过CVD(化学汽相淀积)方法在N-漂移层122、P基极层123以及N+发射极层124上淀积另一氧化膜。通过另外的曝光和显影处理在所述另一氧化膜上进一步制备另一抗蚀掩模。选择性地将所述另一氧化膜暴露于酸溶液来选择性地去除P基极层123的其他选定区域上的所述另一氧化膜。所述另一氧化膜用作用于将诸如Al的p型掺杂选择性地离子注入到P基极层123地其他选定区域中的另一掩模。去除使用过的所述另一氧化膜。在不低于1500℃的温度下执行热处理，以便激活所注入的p型掺杂，由此形成P器件终端层126和P+基极接触层125。
如图8D所示，钝化膜127可以如下方式形成。执行热氧化处理或者热羟硝化(oxynitration)处理，以在N-漂移层122、P基极层123以及N+发射极层124上形成热氧化膜或者热氮氧化物膜。通过光刻处理在热氧化物或者氮氧化物膜上制备抗蚀掩模。热氧化物或者氮氧化物膜被选择性地暴露于酸性溶液，以便选择性地去除热氧化物或者氮氧化物膜，由此在N+发射极层124的平顶面上形成开口，并且在P基极层123的平顶面上形成其它开口。从而，热氧化物或者氮氧化物膜用作钝化膜127。钝化膜127对pn结26进行钝化和保护。
如图8E所示，可以通过举离法形成发射电极128和基极电极129。通过将镍(Ni)层淀积在N+发射极层124的平顶面62的露出部分上来形成发射电极128。通过下列步骤形成基极电极129，即将钛(Ti)层淀积在P+基极接触层125的上表面的露出部分上，并且进一步将铝(Al)层淀积在钛(Ti)层上以形成钛(Ti)层和铝(Al)层的叠层。通过将镍(Ni)层淀积在N+块层121的所述相对平面上可形成集电极130。在不超过900℃ 的温度下执行退火处理，以形成发射电极128与N+发射极层124之间的欧姆接触、基极电极129与P+基极接触层125之间的另一欧姆接触、以及集电极130与N+块层121之间的又一欧姆接触，由此完成半导体器件1c。
如上所述，宏观上，倾斜侧壁131中的至少一个具有正交于或者垂直于C3轴的主平面，所述C3轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度范围内的倾角θ3。在微观上，包括pn结26的边缘P1的局部区域33具有正交于或者垂直于C3轴的主平面，所述C3轴从晶轴[0001]或者[000-1]向<01-10>方向倾斜在25度到45度范围内的倾角θ3。局部区域33与钝化膜127相接触，以便形成在由碳化硅构成的局部区域33与由绝缘体构成的钝化膜127之间的界面。对到局部区域33的主平面的法线进行限定的倾角θ3的受限范围减小了在局部区域33与钝化膜127之间的界面上存在的悬空键的密度。减小了悬空键的密度就减小了局部区域33与钝化膜127之间的界面上的界面态的密度，由此减小了通过pn结26的反向电流的泄漏并且增加了半导体器件1c的电流增益。因此，倾角θ3的受限范围改善了半导体器件1c的电流特性。
本发明旨在pn结的钝化，同时减小电流的泄漏。本发明可应用于包括经由pn结彼此相邻接的第一导电型半导体层和第二导电型半导体层的叠层的任何类型的半导体器件，其中第一导电型半导体层和第二导电型半导体层具有4H-SiC的主要成分，并且该叠层具有倾斜侧壁，所述倾斜侧壁中的至少一个包括局部区域，该局部区域进一步包括pn结的边缘，并且所述局部区域与钝化膜相接触，以便形成该局部区域与该钝化膜之间的半导体-绝缘体界面。例如，本发明不仅可应用于上述SiC-PiN二极管和SiC-NPN晶体管，还可应用于SiC晶闸管、SiC-SIT(静电感应晶体管)以及SiC-GTO(可关断晶闸管)。
虽然已经在上文中描述并例示出本发明的优选实施例，但应该理解，这些是本发明的示例而不是对本发明的限制。可在不脱离本发明的精神和范围的情况下进行添加、省略、替换以及其它修改。另外，本发明不应被认为受前述描述的限制，而是仅由所附权利要求的范围来限定。

Claims (12)

1、一种半导体器件，包括：
钝化膜；
第一半导体层，其具有作为第一主要成分的第一导电型4H-SiC；以及
第二半导体层，其具有作为第二主要成分的第二导电型4H-SiC，所述第二半导体层具有与所述第一半导体层的pn结，所述pn结具有结边缘，
所述第一半导体层和第二半导体层进一步包含局部区域，所述局部区域包含所述结边缘，所述局部区域具有与所述钝化膜相接的第一主平面，并且所述第一主平面的法线从第一轴[0001]或者[000-1]向第二轴<01-10>倾斜在25度到45度范围内的第一倾角。
2、根据权利要求1所述的半导体器件，其中，所述第一倾角在30度到39度的范围内。
3、根据权利要求1所述的半导体器件，其中，所述第一倾角是35.3度并且所述第一主平面是{03-38}面。
4、根据权利要求1所述的半导体器件，其中，所述pn结远离所述第一主平面与垂直于第三轴的另一平面的交叉部，所述第三轴从所述第一轴[0001]或者[000-1]向所述第二轴<01-10>倾斜小于25度或者大于45度的倾角。
5、根据权利要求1所述的半导体器件，其中，所述钝化膜包括绝缘膜，以便形成与所述第一主平面的半导体一绝缘体界面。
6、根据权利要求1所述的半导体器件，其中，所述第一半导体层和第二半导体层具有包含所述局部区域的至少一个倾斜侧壁，并且所述至少一个倾斜侧壁具有所述第一主平面和与所述钝化膜的半导体—绝缘体界面。
7、根据权利要求1所述的半导体器件，其中，所述第一半导体层和第二半导体层具有脊形结构，所述脊形结构具有倾斜侧壁和pn结，并且所述倾斜侧壁中的至少一个包含所述局部区域并且包括与所述钝化膜相接的第一主平面。
8、一种半导体器件，包括：
脊形结构，其具有包含局部区域的倾斜侧壁，所述局部区域具有第一主平面；以及
钝化膜，其与所述第一主平面相接，
所述脊形结构进一步包括：第一半导体层，其具有作为第一主要成分的第一导电型4H-SiC；和第二半导体层，其具有作为第二主要成分的第二导电型4H-SiC，所述第二半导体层具有与所述第一半导体层的pn结，所述pn结具有设置在所述局部区域上的结边缘，所述第一主平面的法线从第一轴[0001]或者[000-1]向第二轴<01-10>倾斜在25度到45度范围内的第一倾角。
9、根据权利要求8所述的半导体器件，其中，所述第一倾角在30度到39度的范围内。
10、根据权利要求8所述的半导体器件，其中，所述第一倾角是35.3度并且所述第一主平面是{03-38}面。
11、根据权利要求8所述的半导体器件，其中，所述pn结远离所述第一主平面与垂直于第三轴的另一平面的交叉部，所述第三轴从所述第一轴[0001]或者[000-1]向所述第二轴<01-10>倾斜小于25度或者大于45度的倾角。
12、根据权利要求8所述的半导体器件，其中，所述钝化膜包括绝缘膜，以便形成与所述第一主平面的半导体—绝缘体界面。
CNA200610065386XA 2005-03-25 2006-03-23 碳化硅半导体器件 Pending CN1838428A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005089632 2005-03-25
JP2005089632 2005-03-25

Publications (1)

Publication Number Publication Date
CN1838428A true CN1838428A (zh) 2006-09-27

Family

ID=36602753

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200610065386XA Pending CN1838428A (zh) 2005-03-25 2006-03-23 碳化硅半导体器件

Country Status (4)

Country Link
US (1) US20060214268A1 (zh)
EP (1) EP1705696A2 (zh)
KR (1) KR20060103400A (zh)
CN (1) CN1838428A (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102171787A (zh) * 2009-02-18 2011-08-31 住友电气工业株式会社 碳化硅衬底和制造碳化硅衬底的方法
CN102652362A (zh) * 2010-08-03 2012-08-29 住友电气工业株式会社 半导体器件及其制造方法
CN103718299A (zh) * 2011-09-14 2014-04-09 住友电气工业株式会社 碳化硅半导体器件的制造方法
CN103782391A (zh) * 2011-10-20 2014-05-07 住友电气工业株式会社 碳化硅半导体器件及其制造方法
WO2014083968A1 (ja) * 2012-11-29 2014-06-05 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
CN103890951A (zh) * 2011-11-16 2014-06-25 住友电气工业株式会社 用于制造半导体器件的方法和半导体器件
CN103907193A (zh) * 2011-12-02 2014-07-02 住友电气工业株式会社 碳化硅半导体器件及其制造方法
WO2021237892A1 (zh) * 2020-05-27 2021-12-02 厦门乾照光电股份有限公司 一种应用于显示屏的led芯片及其制备方法
CN113783107A (zh) * 2021-09-14 2021-12-10 苏州长光华芯光电技术股份有限公司 一种量子级联激光器的制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011233669A (ja) * 2010-04-27 2011-11-17 Sumitomo Electric Ind Ltd 半導体装置
EP2602823B1 (en) 2010-08-03 2020-03-11 Sumitomo Electric Industries, Ltd. Process for producing a mosfet or an igbt
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP5954140B2 (ja) * 2012-11-29 2016-07-20 住友電気工業株式会社 炭化珪素半導体装置
JP6139340B2 (ja) * 2013-09-03 2017-05-31 株式会社東芝 半導体装置およびその製造方法
JP6271356B2 (ja) * 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
JP6857488B2 (ja) * 2016-11-29 2021-04-14 株式会社日立製作所 半導体装置の製造方法
US10615292B2 (en) * 2018-03-27 2020-04-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage silicon carbide Schottky diode flip chip array

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
TW565630B (en) * 1999-09-07 2003-12-11 Sixon Inc SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070567B2 (en) 2009-02-18 2015-06-30 Sumitomo Electric Industries, Ltd. Silicon carbide substrate and method of manufacturing silicon carbide substrate
CN102171787A (zh) * 2009-02-18 2011-08-31 住友电气工业株式会社 碳化硅衬底和制造碳化硅衬底的方法
CN102652362A (zh) * 2010-08-03 2012-08-29 住友电气工业株式会社 半导体器件及其制造方法
CN102652362B (zh) * 2010-08-03 2015-07-08 住友电气工业株式会社 半导体器件及其制造方法
CN103718299A (zh) * 2011-09-14 2014-04-09 住友电气工业株式会社 碳化硅半导体器件的制造方法
CN103782391A (zh) * 2011-10-20 2014-05-07 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN103782391B (zh) * 2011-10-20 2016-08-31 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN103890951A (zh) * 2011-11-16 2014-06-25 住友电气工业株式会社 用于制造半导体器件的方法和半导体器件
CN103890951B (zh) * 2011-11-16 2017-07-21 住友电气工业株式会社 用于制造半导体器件的方法和半导体器件
CN103907193A (zh) * 2011-12-02 2014-07-02 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN104685632A (zh) * 2012-11-29 2015-06-03 住友电气工业株式会社 碳化硅半导体器件及其制造方法
WO2014083968A1 (ja) * 2012-11-29 2014-06-05 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2021237892A1 (zh) * 2020-05-27 2021-12-02 厦门乾照光电股份有限公司 一种应用于显示屏的led芯片及其制备方法
CN113783107A (zh) * 2021-09-14 2021-12-10 苏州长光华芯光电技术股份有限公司 一种量子级联激光器的制造方法
CN113783107B (zh) * 2021-09-14 2022-12-02 苏州长光华芯光电技术股份有限公司 一种量子级联激光器的制造方法

Also Published As

Publication number Publication date
EP1705696A2 (en) 2006-09-27
KR20060103400A (ko) 2006-09-29
US20060214268A1 (en) 2006-09-28

Similar Documents

Publication Publication Date Title
CN1838428A (zh) 碳化硅半导体器件
CN1280914C (zh) 半导体器件及其制造方法
CN1126180C (zh) 免闭锁功率金属氧化物半导体－双极型晶体管及其形成方法
CN1193431C (zh) 半导体器件
CN101055894A (zh) 半导体装置及其制造方法
CN1205658C (zh) 具有多厚度栅极氧化层的槽型半导体器件的制造方法
CN1228858C (zh) 电力半导体器件
CN1744326A (zh) 外延基底和半导体元件
CN1694265A (zh) 半导体器件及其制造方法
CN1295795C (zh) 电力半导体器件
CN1557022A (zh) 半导体装置及其制造方法
CN1581486A (zh) 半导体器件及其制造方法
CN1691349A (zh) 反向导通型半导体元件及其制造方法
CN1455459A (zh) 沟槽形栅极的mis器件的结构和制造方法
KR20120138734A (ko) 탄화규소 절연 게이트형 반도체 소자 및 그 제조 방법
CN1700430A (zh) 半导体装置的制造方法
CN101057336A (zh) 半导体器件及其制造方法
CN1677687A (zh) 半导体装置及其制造方法
CN1734786A (zh) 晶体管及其形成方法
CN101060133A (zh) 半导体装置及其制造方法
CN1925161A (zh) 半导体产品及其制作方法
CN1638144A (zh) 半导体器件及其制造方法
CN1822394A (zh) 半导体装置及其制造方法
CN1794432A (zh) 半导体平台工艺
CN1161842C (zh) 带有微波双极晶体管的半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication