WO2014083968A1 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
WO2014083968A1
WO2014083968A1 PCT/JP2013/078481 JP2013078481W WO2014083968A1 WO 2014083968 A1 WO2014083968 A1 WO 2014083968A1 JP 2013078481 W JP2013078481 W JP 2013078481W WO 2014083968 A1 WO2014083968 A1 WO 2014083968A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
main surface
semiconductor device
side wall
carbide substrate
Prior art date
Application number
PCT/JP2013/078481
Other languages
English (en)
French (fr)
Inventor
透 日吉
和田　圭司
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to CN201380051524.7A priority Critical patent/CN104685632A/zh
Priority to US14/439,610 priority patent/US9224877B2/en
Priority to EP13859209.2A priority patent/EP2927962A4/en
Publication of WO2014083968A1 publication Critical patent/WO2014083968A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching

Definitions

  • the present invention relates to a silicon carbide semiconductor device and a method for manufacturing the same.
  • a termination structure that relaxes the electric field can be used to increase the breakdown voltage of the Schottky diode.
  • Known termination structures include JTE (Junction Termination Extension) and FLR (Field Limiting Ring) (also called guard ring).
  • Non-Patent Document 2 The silicon carbide substrate is provided with FLR.
  • the FLR is covered with a thermal oxide film (insulating film).
  • the interface between the silicon carbide substrate and the insulating film is formed in the termination structure.
  • the present invention has been made to solve the above-described problems, and an object of the present invention is to provide a silicon carbide semiconductor device capable of suppressing leakage current and a method for manufacturing the same.
  • a silicon carbide semiconductor device has an element portion in which a semiconductor element is provided and a terminal portion surrounding the element portion.
  • the silicon carbide semiconductor device has a silicon carbide substrate, a Schottky electrode, a counter electrode, and an insulating film.
  • the silicon carbide substrate is made of silicon carbide having a hexagonal single crystal structure.
  • the silicon carbide substrate has a first main surface and a second main surface opposite to the first main surface.
  • the first main surface has a flat surface located at the element portion, and a side wall surface that is located at the terminal portion, surrounds the flat surface, and is inclined with respect to the flat surface so as to approach the second main surface.
  • the silicon carbide substrate includes an impurity layer having the first conductivity type.
  • the impurity layer has a portion located on the flat surface of the first main surface.
  • the Schottky electrode is in contact with the impurity layer on the flat surface of the first main surface.
  • the counter electrode is provided on the second main surface.
  • the insulating film covers the side wall surface of the first main surface. The side wall surface is inclined by 50 degrees or more and 80 degrees or less with respect to the ⁇ 000-1 ⁇ plane.
  • the side wall surface disposed at the terminal portion is inclined at 50 degrees or more and 80 degrees or less with respect to the ⁇ 000-1 ⁇ plane.
  • the sidewall surface of the first main surface of the silicon carbide substrate includes a first surface having a plane orientation ⁇ 0-33-8 ⁇ . More preferably, the sidewall surface of the first main surface of the silicon carbide substrate microscopically includes the first surface, and the sidewall surface further microscopically defines the second surface having the plane orientation ⁇ 0-11-1 ⁇ . Includes visually. More preferably, the first and second surfaces of the sidewall surface of the first main surface of the silicon carbide substrate constitute a composite surface having a plane orientation ⁇ 0-11-2 ⁇ . Thereby, the leakage current of the silicon carbide semiconductor device can be more reliably suppressed.
  • a silicon carbide semiconductor device has an element part in which a semiconductor element is provided and a terminal part surrounding the element part.
  • the silicon carbide semiconductor device has a silicon carbide substrate, a Schottky electrode, a counter electrode, and an insulating film.
  • the silicon carbide substrate is made of silicon carbide having a hexagonal single crystal structure.
  • the silicon carbide substrate has a first main surface and a second main surface opposite to the first main surface.
  • the first main surface has a flat surface located at the element portion, and a side wall surface that is located at the terminal portion, surrounds the flat surface, and is inclined with respect to the flat surface so as to approach the second main surface.
  • the silicon carbide substrate includes an impurity layer having the first conductivity type.
  • the impurity layer has a portion located on the flat surface of the first main surface.
  • the Schottky electrode is in contact with the impurity layer on the flat surface of the first main surface.
  • the counter electrode is provided on the second main surface.
  • the insulating film covers the side wall surface of the first main surface.
  • the side wall surface has one of ⁇ 0-33-8 ⁇ , ⁇ 0-11-2 ⁇ , ⁇ 0-11-4 ⁇ , and ⁇ 0-11-1 ⁇ when viewed macroscopically.
  • the side wall surface arranged at the terminal portion has a plane orientation of ⁇ 0-33-8 ⁇ , ⁇ 0-11-2 ⁇ , ⁇ 0- 11-4 ⁇ and ⁇ 0-11-1 ⁇ .
  • an embedded region having a second conductivity type different from the first conductivity type in contact with the Schottky electrode is embedded on the flat surface of the first main surface of the silicon carbide substrate.
  • JBS Joint Barrier Schottky
  • a sidewall impurity region having a second conductivity type different from the first conductivity type is provided on the sidewall surface of the first main surface of the silicon carbide substrate. More preferably, the sidewall impurity region includes a boundary between the sidewall surface and the flat surface on the first main surface of the silicon carbide substrate. Thereby, the withstand voltage of the silicon carbide semiconductor device can be increased by reducing the electric field concentration.
  • an embedded region having a second conductivity type different from the first conductivity type is embedded in contact with the Schottky electrode on the flat surface of the first main surface of the silicon carbide substrate. Also good.
  • Side wall impurity region having a second conductivity type and having an impurity concentration lower than that of the buried region and connected to the buried region on the sidewall surface of the first main surface of the silicon carbide substrate May be provided. Thereby, the side wall impurities are electrically connected to the first main electrode by the buried region. Therefore, the potential of the sidewall impurity region is stabilized.
  • the first main surface of the silicon carbide substrate has a bottom surface surrounding the side wall surface at the terminal end, and the bottom surface has a smaller inclination with respect to the flat surface than the inclination of the side wall surface with respect to the flat surface. .
  • a structure for relaxing electric field concentration can be provided on the bottom surface of the terminal portion.
  • a guard ring region is provided on the bottom surface of the first main surface of the silicon carbide substrate.
  • the guard ring region has a second conductivity type different from the first conductivity type, is separated from the sidewall surface, and surrounds the sidewall surface.
  • the withstand voltage of the silicon carbide semiconductor device can be increased by reducing the electric field concentration.
  • a method for manufacturing a silicon carbide semiconductor device is a method for manufacturing a silicon carbide semiconductor device having an element portion provided with a semiconductor element and a terminal portion surrounding the element portion, and includes the following steps.
  • a silicon carbide substrate made of silicon carbide having a hexagonal single crystal structure is prepared.
  • the silicon carbide substrate has a first main surface and a second main surface opposite to the first main surface.
  • the first main surface has a flat surface located at the element portion, and a side wall surface that is located at the terminal portion, surrounds the flat surface, and is inclined with respect to the flat surface so as to approach the second main surface.
  • the silicon carbide substrate includes an impurity layer having the first conductivity type.
  • the impurity layer has a portion located on the flat surface of the first main surface.
  • the step of preparing the silicon carbide substrate includes a step of forming a sidewall surface by thermal etching on the first main surface. An insulating film is formed to cover the side wall surface of the first main surface. A Schottky electrode in contact with the impurity layer is formed on the flat surface of the first main surface. A counter electrode is formed on the second main surface.
  • the side wall surface is formed by thermal etching.
  • thermal etching the plane orientation of the side wall surface can be made suitable for suppressing the interface state between the side wall surface and the insulating film. Therefore, generation of current due to the presence of the interface state is suppressed. Therefore, leakage current of the silicon carbide semiconductor device can be suppressed.
  • the leakage current of the silicon carbide semiconductor device can be suppressed as described above.
  • FIG. 1 is a plan view schematically showing a configuration of a silicon carbide semiconductor device in one embodiment of the present invention.
  • FIG. 2 is a schematic partial sectional view taken along line II-II in FIG.
  • FIG. 2 is a partially enlarged view of FIG. 1.
  • FIG. 4 is a plan view of a silicon carbide substrate corresponding to the visual field of FIG. 3.
  • FIG. 6 is a partial cross sectional view schematically showing a first step of the method for manufacturing the silicon carbide semiconductor device of FIG. 2.
  • FIG. 6 is a partial cross sectional view schematically showing a second step of the method for manufacturing the silicon carbide semiconductor device of FIG. 2.
  • FIG. 11 is a partial cross sectional view schematically showing a third step of the method for manufacturing the silicon carbide semiconductor device of FIG. 2.
  • FIG. 10 is a partial cross sectional view schematically showing a fourth step of the method for manufacturing the silicon carbide semiconductor device of FIG. 2.
  • FIG. 10 is a partial cross sectional view schematically showing a fifth step of the method for manufacturing the silicon carbide semiconductor device of FIG. 2.
  • FIG. 12 is a partial cross sectional view schematically showing a sixth step of the method for manufacturing the silicon carbide semiconductor device of FIG. 2.
  • FIG. 12 is a partial cross sectional view schematically showing a seventh step of the method for manufacturing the silicon carbide semiconductor device of FIG. 2.
  • FIG. 12 is a partial cross sectional view schematically showing an eighth step of the method for manufacturing the silicon carbide semiconductor device of FIG. 2.
  • FIG. 10 is a partial cross sectional view schematically showing a fourth step of the method for manufacturing the silicon carbide semiconductor device of FIG. 2.
  • FIG. 10 is a partial cross sectional view schematically showing a fifth step of the method for manufacturing the silicon carbide semiconductor device of FIG. 2.
  • FIG. 12 is a partial cross sectional
  • FIG. 6 is a partial cross sectional view schematically showing a configuration of a modified example of the silicon carbide semiconductor device of FIG. 2. It is a fragmentary sectional view showing roughly the example of the fine structure of the side wall surface of the silicon carbide substrate which a silicon carbide semiconductor device has.
  • FIG. 3 is a diagram showing a crystal structure of a (000-1) plane in polytype 4H hexagonal crystal.
  • FIG. 16 is a diagram showing a crystal structure of a (11-20) plane along line XVI-XVI in FIG.
  • FIG. 21 is a diagram showing a crystal structure in the vicinity of the surface of the composite surface in FIG. 14 in the (11-20) plane.
  • FIG. 15 is a diagram when the composite surface of FIG. 14 is viewed from the (01-10) plane. It is a figure which shows the modification of FIG.
  • the diode 101 (silicon carbide semiconductor device) includes an element portion CL provided with a Schottky junction element (semiconductor element), and a termination portion TM surrounding the element portion CL. It is what has.
  • Diode 101 includes epitaxial substrate 10 (silicon carbide substrate), Schottky electrode 31, counter electrode 42, and insulating film 21.
  • the epitaxial substrate 10 is made of silicon carbide having a hexagonal single crystal structure.
  • the single crystal structure preferably has polytype 4H.
  • Epitaxial substrate 10 has an upper surface P1 (first main surface) and a back surface P2 (second main surface opposite to the first main surface).
  • the upper surface P1 has a flat surface FT, a side wall surface ST, and a bottom surface BT.
  • the flat surface FT is located in the element part CL.
  • Side wall surface ST and bottom surface BT are located at terminal end TM.
  • Side wall surface ST surrounds flat surface FT and is inclined with respect to flat surface FT so as to approach back surface P2.
  • the bottom surface BT surrounds the side wall surface ST at the terminal end TM.
  • the bottom surface BT has a smaller inclination with respect to the flat surface FT than the inclination of the side wall surface ST with respect to the flat surface FT.
  • “smaller inclination” is a concept including no inclination, that is, including parallelism. Therefore, the bottom surface BT may be substantially parallel to the flat surface FT, as shown in FIG.
  • the flat surface FT of the upper surface P1 is approximately parallel to the ⁇ 000-1 ⁇ plane.
  • the inclination of the flat surface FT with respect to the ⁇ 000-1 ⁇ plane is preferably within 10 degrees, and more preferably within 5 degrees.
  • the side wall surface ST of the upper surface P1 is inclined by 50 degrees or more and 80 degrees or less with respect to the ⁇ 000-1 ⁇ plane.
  • the side wall surface ST of the upper surface P1 is one of the plane orientations ⁇ 0-33-8 ⁇ , ⁇ 0-11-2 ⁇ , ⁇ 0-11-4 ⁇ , and ⁇ 0-11-1 ⁇ when viewed macroscopically. You may have.
  • the plane orientation ⁇ 0-33-8 ⁇ has an off angle of 54.7 degrees from the ⁇ 000-1 ⁇ plane.
  • the plane orientation ⁇ 0-11-1 ⁇ has an off angle of 75.1 degrees from the ⁇ 000-1 ⁇ plane. Accordingly, the plane orientations ⁇ 0-33-8 ⁇ , ⁇ 0-11-2 ⁇ , ⁇ 0-11-4 ⁇ and ⁇ 0-11-1 ⁇ correspond to off-angles of 54.7 to 75.1 degrees.
  • the side wall surface ST of the upper surface P1 is processed so as to be inclined by about 50 degrees or more and 80 degrees or less with respect to the ⁇ 000-1 ⁇ plane.
  • the macroscopic plane orientation of the side wall surface ST is easily set to any one of ⁇ 0-33-8 ⁇ , ⁇ 0-11-2 ⁇ , ⁇ 0-11-4 ⁇ , and ⁇ 0-11-1 ⁇ .
  • the side wall surface ST as described above is easy to have a “special surface”. Details of the special surface will be described later.
  • Epitaxial substrate 10 includes single crystal substrate 19, n layer 11 (impurity layer), JBS region 12 (embedded region), JTE region 14 (sidewall impurity region), guard ring region 15, and field stop region 16. And have.
  • Single crystal substrate 19 has n-type (first conductivity type).
  • N layer 11 has an n type and has an impurity concentration lower than that of single crystal substrate 19.
  • N layer 11 has a portion located on flat surface FT of upper surface P1.
  • the JBS region 12 has a p-type (second conductivity type different from the first conductivity type). JBS region 12 is embedded on flat surface FT of upper surface P ⁇ b> 1 of epitaxial substrate 10. The JBS region 12 is in contact with the Schottky electrode 31.
  • the JTE region 14 has a p-type.
  • the JTE region 14 is provided on the side wall surface ST of the upper surface P1.
  • JTE region 14 includes a boundary between sidewall surface ST and flat surface FT on upper surface P ⁇ b> 1 of epitaxial substrate 10.
  • the impurity concentration of the JTE region 14 is lower than the impurity concentration of the JBS region 12.
  • the JTE region 14 is in contact with the Schottky electrode 31.
  • the guard ring region 15 has a p-type.
  • the guard ring region 15 is provided on the bottom surface BT of the upper surface P1 of the epitaxial substrate 10, is separated from the side wall surface ST, and surrounds the side wall surface ST.
  • the field stop region 16 has an n type and has an impurity concentration higher than that of the n layer 11. Field stop region 16 surrounds side wall surface ST.
  • the insulating film 21 covers the side wall surface ST and the bottom surface BT of the upper surface P1.
  • the insulating film 21 has an opening that exposes a part of the flat surface FT of the upper surface P1.
  • Schottky electrode 31 is in contact with n layer 11 and JBS region 12 on flat surface FT of upper surface P1.
  • the counter electrode 42 is an ohmic electrode provided on the back surface P ⁇ b> 2 and in contact with the single crystal substrate 19.
  • the boundary between the element part CL and the terminal part TM in plan view may include a zigzag shape.
  • the angle DC of the part protruding from the element part CL to the terminal part TM is preferably 60 degrees.
  • the angle DT of the portion protruding from the terminal portion TM to the element portion CL is preferably 60 degrees. 60 degrees is preferable because the epitaxial substrate 10 has a hexagonal crystal structure and this crystal structure has sixfold symmetry.
  • side wall surface ST is preferably arranged along the zigzag shape, and bottom surface BT is provided so as to be adjacent to the zigzag shape via side wall surface ST.
  • n layer 11 having upper surface P ⁇ b> 1 is formed by epitaxial growth of silicon carbide on single crystal substrate 19.
  • epitaxial substrate 10 having single crystal substrate 19 and n layer 11 is formed.
  • Epitaxial growth can be performed by a CVD (Chemical Vapor Deposition) method.
  • hydrogen gas may be used as the carrier gas.
  • the source gas for example, a mixed gas of silane (SiH 4 ) and propane (C 3 H 8 ) can be used.
  • nitrogen (N) or phosphorus (P) is preferably introduced as an impurity for imparting n-type to silicon carbide.
  • a mask layer 71 is formed on the upper surface P1.
  • mask layer 71 is a thermal oxide film formed on upper surface P ⁇ b> 1 of epitaxial substrate 10.
  • a photoresist layer 72 having a pattern is formed on the mask layer 71. This pattern is transferred to the mask layer 71 by etching using the photoresist layer 72 (FIG. 6).
  • thermal etching using the mask layer 71 is performed on the upper surface P1.
  • the side wall surface ST and the bottom surface BT are formed on the upper surface P1 of the epitaxial substrate 10.
  • thermal etching a special surface is self-formed on the side wall surface ST. Details of the thermal etching will be described later.
  • the mask layer 71 is removed (FIG. 8).
  • a JBS region 12, a JTE region 14, a guard ring region 15 and a field stop region 16 are formed by ion implantation of conductive impurities.
  • an activation heat treatment for activating the impurities is performed. For example, heating is performed for 30 minutes at a temperature of about 1700 ° C. in an argon atmosphere.
  • an insulating film 21 covering the upper surface P1 is formed by thermal oxidation of the upper surface P1 of the epitaxial substrate 10.
  • Thermal oxidation is performed, for example, by heating the epitaxial substrate 10 in air or oxygen at a temperature of about 1200 ° C. for about 30 minutes.
  • nitrogen annealing is performed.
  • the nitrogen concentration is adjusted so that the maximum value of the nitrogen concentration in the region within 10 nm from the interface between the epitaxial substrate 10 and the insulating film 21 is about 1 ⁇ 10 21 / cm 3 or more.
  • heating is performed for about 120 minutes at a temperature of about 1100 ° C. in an atmosphere of a nitrogen-containing gas such as nitrogen monoxide gas.
  • annealing treatment may be performed in an inert gas atmosphere. For example, heating is performed for about 60 minutes at a temperature of about 1100 ° C. in an argon atmosphere.
  • the counter electrode 42 is formed on the back surface P ⁇ b> 2 of the epitaxial substrate 10.
  • the counter electrode 42 is turned into an ohmic electrode by silicidation by heat treatment.
  • an opening exposing a part of the flat surface FT of the upper surface P1 is formed in the insulating film 21.
  • Schottky electrode 31 in contact with n layer 11 and JBS region 12 is formed on flat surface FT of upper surface P1. Thereby, the diode 101 is obtained.
  • Thermal etching is performed by exposing an object to be etched to an etching gas at a high temperature, and has substantially no physical etching action.
  • the thermal etching process gas contains a halogen element. More preferably, the halogen element is chlorine or fluorine.
  • a process gas containing at least one of Cl 2 , BCl 3, CF 4 , and SF 6 can be used as the process gas, and in particular, Cl 2 can be preferably used.
  • the process gas preferably further contains oxygen gas.
  • the process gas may contain a carrier gas.
  • the carrier gas is, for example, nitrogen gas, argon gas or helium gas.
  • the heat treatment temperature of the thermal etching is preferably 700 ° C. or higher and 1200 ° C. or lower.
  • the lower limit of this temperature is more preferably 800 ° C, and still more preferably 900 ° C.
  • the etching rate can be set to a sufficiently practical value.
  • the upper limit of this temperature is more preferably 1100 ° C., still more preferably 1000 ° C.
  • the etching rate of SiC is, for example, about 70 ⁇ m / hour.
  • the side wall surface ST disposed at the terminal end TM is inclined at 50 degrees or more and 80 degrees or less with respect to the ⁇ 000-1 ⁇ plane.
  • the surface orientation of the side wall surface ST can be made suitable for suppressing the interface state between the side wall surface ST and the insulating film 21.
  • terminus part TM the interface state density in the interface of side wall surface ST of the epitaxial substrate 10 and the insulating film 21 can be made low. Therefore, generation of current due to the presence of the interface state is suppressed. Therefore, the leakage current of the diode 101 can be suppressed.
  • side wall surface ST can easily have a “special surface”, and in this case, the leakage current is further suppressed.
  • Sidewall surface ST has one of ⁇ 0-33-8 ⁇ , ⁇ 0-11-2 ⁇ , ⁇ 0-11-4 ⁇ , and ⁇ 0-11-1 ⁇ when viewed macroscopically Is almost the same.
  • the JBS region 12 is embedded on the flat surface FT of the upper surface P1 of the epitaxial substrate 10. Thereby, the withstand voltage of the diode 101 can be increased.
  • a JTE region 14 is provided on the side wall surface ST of the upper surface P1 of the epitaxial substrate 10.
  • JTE region 14 includes a boundary between sidewall surface ST and flat surface FT on upper surface P1. Thereby, the withstand voltage of the diode 101 can be increased by reducing the electric field concentration.
  • the JTE region 14 is in contact with the Schottky electrode 31. Thereby, the potential of the JTE region 14 is stabilized.
  • the upper surface P1 is provided with a bottom surface BT having a smaller inclination with respect to the flat surface FT than the inclination of the side wall surface with respect to the flat surface FT.
  • a structure for relaxing electric field concentration can be easily provided on the bottom surface BT.
  • the guard ring region 15 is provided on the bottom surface BT. Thereby, the withstand voltage of the diode 101 can be increased by reducing the electric field concentration.
  • the side wall surface ST is formed by thermal etching.
  • thermal etching the plane orientation of the sidewall surface ST can be made suitable for suppressing the interface state between the sidewall surface ST and the insulating film 21.
  • a special surface can be formed on the side wall surface ST. Therefore, generation of current due to the presence of the interface state is suppressed. Therefore, the leakage current of the diode 101 can be suppressed.
  • the side wall surface ST of the upper surface P1 preferably has a special surface.
  • Such sidewall surface ST includes a surface S1 (first surface) having a surface orientation ⁇ 0-33-8 ⁇ as shown in FIG.
  • the plane S1 preferably has a plane orientation (0-33-8). More preferably, the side wall surface ST microscopically includes a surface S1, and the side wall surface ST further microscopically includes a surface S2 (second surface) having a surface orientation ⁇ 0-11-1 ⁇ .
  • “microscopic” means that the dimensions are as detailed as at least a dimension of about twice the atomic spacing. As a microscopic structure observation method, for example, a TEM (Transmission Electron Microscope) can be used.
  • the plane S2 preferably has a plane orientation (0-11-1).
  • the surface S1 and the surface S2 of the sidewall surface ST constitute a composite surface SR having a surface orientation ⁇ 0-11-2 ⁇ . That is, the composite surface SR is configured by periodically repeating the surfaces S1 and S2. Such a periodic structure can be observed by, for example, TEM or AFM (Atomic Force Microscopy).
  • the composite surface SR has an off angle of 62 degrees macroscopically with respect to the ⁇ 000-1 ⁇ plane.
  • “macroscopic” means ignoring a fine structure having a dimension on the order of atomic spacing. As such a macroscopic off-angle measurement, for example, a general method using X-ray diffraction can be used.
  • composite surface SR has a plane orientation (0-11-2).
  • the composite surface SR has an off angle of 62 degrees macroscopically with respect to the (000-1) plane.
  • the direction CD in which the leakage current flows is along the direction in which the above-described periodic repetition is performed.
  • the direction CD corresponds to a direction in which the thickness direction of the epitaxial substrate 10 (the vertical direction in FIG. 2) is projected onto the side wall surface ST.
  • Si atoms are atoms of the A layer (solid line in the figure), B layer atoms (broken line in the figure) located below, C layer atoms (dotted line in the figure) located below, and B layer atoms (not shown) located below this It is provided repeatedly. That is, a periodic laminated structure such as ABCBABCBABCB... Is provided with four layers ABCB as one period.
  • the atoms in each of the four layers ABCB constituting one period described above are (0-11-2) It is not arranged to be completely along the plane.
  • the (0-11-2) plane is shown so as to pass through the position of atoms in the B layer.
  • the atoms in the A layer and the C layer are separated from the (0-11-2) plane. You can see that it is shifted. For this reason, even if the macroscopic plane orientation of the surface of the silicon carbide single crystal, that is, the plane orientation when ignoring the atomic level structure is limited to (0-11-2), the surface is microscopic. Can take various structures.
  • a surface S1 having a surface orientation (0-33-8) and a surface S2 connected to the surface S1 and having a surface orientation different from the surface orientation of the surface S1 are alternately provided. It is configured by being.
  • the length of each of the surface S1 and the surface S2 is twice the atomic spacing of Si atoms (or C atoms). Note that the surface obtained by averaging the surfaces S1 and S2 corresponds to the (0-11-2) surface (FIG. 16).
  • the single crystal structure when the composite surface SR is viewed from the (01-10) plane periodically includes a structure (part of the surface S1) equivalent to a cubic crystal when viewed partially.
  • a surface S1 having a surface orientation (001) in a structure equivalent to the above-described cubic crystal and a surface S2 connected to the surface S1 and having a surface orientation different from the surface orientation of the surface S1 are alternated. It is comprised by being provided in.
  • polytypes other than 4H may constitute the surface according to S2).
  • the polytype may be 6H or 15R, for example.
  • the side wall surface ST may further include a surface S3 (third surface) in addition to the composite surface SR. More specifically, the side wall surface ST may include a composite surface SQ configured by periodically repeating the surface S3 and the composite surface SR.
  • the periodic structure can be observed, for example, by TEM or AFM.
  • the off angle of the side wall surface ST with respect to the ⁇ 000-1 ⁇ plane deviates from 62 degrees that is the ideal off angle of the composite surface SR. This deviation is preferably small, and preferably within a range of ⁇ 10 degrees.
  • a surface included in such an angle range for example, there is a surface whose macroscopic plane orientation is a ⁇ 0-33-8 ⁇ plane.
  • the off angle of the side wall surface ST with respect to the (000-1) plane deviates from 62 degrees that is the ideal off angle of the composite surface SR. This deviation is preferably small, and preferably within a range of ⁇ 10 degrees. As a surface included in such an angle range, for example, there is a surface whose macroscopic plane orientation is a (0-33-8) plane.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

　炭化珪素基板（１０）の第１の主面（Ｐ１）は、素子部（ＣＬ）に位置する平坦面（ＦＴ）と、終端部（ＴＭ）に位置する側壁面（ＳＴ）とを有する。炭化珪素基板（１０）の不純物層（１１）は第１の主面（Ｐ１）の平坦面（ＦＴ）と第２の主面（Ｐ２）との各々に位置する部分を有する。ショットキー電極（３１）は、平坦面（ＦＴ）上において不純物層（１１）に接している。対向電極（４２）は第２の主面（Ｐ２）上において不純物層（１１）に接している。絶縁膜（２１）は側壁面（ＳＴ）を覆っている。側壁面（ＳＴ）は｛０００－１｝面に対して５０度以上８０度以下傾斜している。これにより炭化珪素半導体装置（１０１）のリーク電流を抑制する。

Description

炭化珪素半導体装置およびその製造方法
　この発明は、炭化珪素半導体装置およびその製造方法に関するものである。
　ショットキーダイオードの耐圧を高めるために、電界を緩和する終端構造が用いられ得る。終端構造としてはＪＴＥ（Junction　Termination　Extension）およびＦＬＲ（Field　Limiting　Ring）（ガードリングとも称される）などが知られている。
　Jochen　Hilsenbeck　et　al.,　"Avalanche　Capability　of　Unipolar　SiC　Diodes:　a　Feature　for　Ruggedness　and　Reliability　Improvement",　Material　Science　Forum,　Vols.　615-617　(2009),　pp.　659-662（非特許文献１）によれば、炭化珪素基板にＪＴＥが設けられている。ＪＴＥはパッシベーション膜（絶縁膜）に覆われている。
　In　Ho　Kang　et　al.,　"Post　Annealing　Etch　Process　for　Improved　Reverse　Characteristics　of　4H-SiC　Diode",　Material　Science　Forum,　Vols.　615-617　(2009),　pp.　663-666（非特許文献２）によれば、炭化珪素基板にＦＬＲが設けられている。ＦＬＲは熱酸化膜（絶縁膜）に覆われている。
Jochen　Hilsenbeck　et　al.,　"Avalanche　Capability　of　Unipolar　SiC　Diodes:　a　Feature　for　Ruggedness　and　Reliability　Improvement",　Material　Science　Forum,　Vols.　615-617　(2009),　pp.　659-662 In　Ho　Kang　et　al.,　"Post　Annealing　Etch　Process　for　Improved　Reverse　Characteristics　of　4H-SiC　Diode",　Material　Science　Forum,　Vols.　615-617　(2009),　pp.　663-666
　上記のように、終端構造において炭化珪素基板と絶縁膜との界面が形成されている。この界面に沿った電流が流れやすいほど、炭化珪素半導体装置のリーク電流が大きくなる。そこで、このようなリーク電流を低減することができる終端構造が望まれる。
　本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は、リーク電流を抑制することができる炭化珪素半導体装置およびその製造方法を提供することである。
　本発明の一の局面に従う炭化珪素半導体装置は、半導体素子が設けられている素子部と、素子部を取り囲んでいる終端部とを有するものである。炭化珪素半導体装置は、炭化珪素基板と、ショットキー電極と、対向電極と、絶縁膜とを有する。炭化珪素基板は、六方晶系の単結晶構造を有する炭化珪素から作られている。炭化珪素基板は、第１の主面、および第１の主面と反対の第２の主面を有する。第１の主面は、素子部に位置する平坦面と、終端部に位置し、かつ平坦面を取り囲み、かつ第２の主面に近づくように平坦面に対して傾斜した側壁面とを有する。炭化珪素基板は、第１の導電型を有する不純物層を含む。不純物層は、第１の主面の平坦面に位置する部分を有する。ショットキー電極は第１の主面の平坦面上において不純物層に接している。対向電極は第２の主面上に設けられている。絶縁膜は第１の主面の側壁面を覆っている。側壁面は｛０００－１｝面に対して５０度以上８０度以下傾斜している。
　上記一の局面に従う炭化珪素半導体装置によれば、終端部に配置された側壁面が、｛０００－１｝面に対して５０度以上８０度以下傾斜している。これにより終端部において、炭化珪素基板の側壁面と絶縁膜との界面における界面準位密度を低くし得る。よって界面準位の存在に起因した電流の生成が抑制される。よって、炭化珪素半導体装置のリーク電流を抑制することができる。
　好ましくは、炭化珪素基板の第１の主面の側壁面は、面方位｛０－３３－８｝を有する第１の面を含む。より好ましくは、炭化珪素基板の第１の主面の側壁面は第１の面を微視的に含み、側壁面はさらに、面方位｛０－１１－１｝を有する第２の面を微視的に含む。より好ましくは、炭化珪素基板の第１の主面の側壁面の第１および第２の面は、面方位｛０－１１－２｝を有する複合面を構成している。これにより、炭化珪素半導体装置のリーク電流をより確実に抑制することができる。
　本発明の他の局面に従う炭化珪素半導体装置は、半導体素子が設けられている素子部と、素子部を取り囲んでいる終端部とを有するものである。炭化珪素半導体装置は、炭化珪素基板と、ショットキー電極と、対向電極と、絶縁膜とを有する。炭化珪素基板は、六方晶系の単結晶構造を有する炭化珪素から作られている。炭化珪素基板は、第１の主面、および第１の主面と反対の第２の主面を有する。第１の主面は、素子部に位置する平坦面と、終端部に位置し、かつ平坦面を取り囲み、かつ第２の主面に近づくように平坦面に対して傾斜した側壁面とを有する。炭化珪素基板は、第１の導電型を有する不純物層を含む。不純物層は、第１の主面の平坦面に位置する部分を有する。ショットキー電極は第１の主面の平坦面上において不純物層に接している。対向電極は第２の主面上に設けられている。絶縁膜は第１の主面の側壁面を覆っている。側壁面は巨視的に見て、面方位｛０－３３－８｝、｛０－１１－２｝、｛０－１１－４｝および｛０－１１－１｝のいずれかを有する。
　上記他の局面に従う炭化珪素半導体装置によれば、終端部に配置された側壁面が、巨視的に見て、面方位｛０－３３－８｝、｛０－１１－２｝、｛０－１１－４｝および｛０－１１－１｝のいずれかを有する。これにより終端部において、炭化珪素基板の側壁面と絶縁膜との界面における界面準位密度を低くし得る。よって界面準位の存在に起因した電流の生成が抑制される。よって炭化珪素半導体装置のリーク電流を抑制することができる。
　好ましくは、炭化珪素基板の第１の主面の平坦面上に、ショットキー電極に接し第１の導電型と異なる第２の導電型を有する埋込領域が埋め込まれている。これにより、いわゆるＪＢＳ（Junction　Barrier　Schottky）構造が設けられることで、炭化珪素半導体装置の耐圧を高めることができる。
　好ましくは、炭化珪素基板の第１の主面の側壁面上に、第１の導電型と異なる第２の導電型を有する側壁不純物領域が設けられている。より好ましくは、側壁不純物領域は、炭化珪素基板の第１の主面上において側壁面と平坦面との境界を含んでいる。これにより、電界集中が緩和されることで、炭化珪素半導体装置の耐圧を高めることができる。
　好ましくは、側壁不純物領域はショットキー電極に接している。これにより側壁不純物領域の電位が安定化される。
　上記の炭化珪素半導体装置において、炭化珪素基板の第１の主面の平坦面上に、ショットキー電極に接し第１の導電型と異なる第２の導電型を有する埋込領域が埋め込まれていてもよい。炭化珪素基板の第１の主面の側壁面上に、第２の導電型を有し、埋込領域の不純物濃度に比して低い不純物濃度を有し、埋込領域につながった側壁不純物領域が設けられていてもよい。これにより側壁不純物が第１の主電極に埋込領域によって電気的に接続される。よって側壁不純物領域の電位が安定化される。
　好ましくは、炭化珪素基板の第１の主面は、終端部において側壁面を取り囲む底面を有し、底面は、平坦面に対する側壁面の傾斜に比して平坦面に対してより小さい傾斜を有する。これにより、電界集中を緩和するための構造を終端部の底面に設けることができる。
　好ましくは、炭化珪素基板の第１の主面の底面上に、第１の導電型と異なる第２の導電型を有し、側壁面から離れ、側壁面を取り囲むガードリング領域が設けられる。これにより、電界集中が緩和されることで、炭化珪素半導体装置の耐圧を高めることができる。
　本発明の炭化珪素半導体装置の製造方法は、半導体素子が設けられている素子部と、素子部を取り囲んでいる終端部とを有する炭化珪素半導体装置の製造方法であり、次の工程を有する。六方晶系の単結晶構造を有する炭化珪素から作られた炭化珪素基板が準備される。炭化珪素基板は第１の主面および第１の主面と反対の第２の主面を有する。第１の主面は、素子部に位置する平坦面と、終端部に位置し、かつ平坦面を取り囲み、かつ第２の主面に近づくように平坦面に対して傾斜した側壁面とを有する。炭化珪素基板は、第１の導電型を有する不純物層を含む。不純物層は、第１の主面の平坦面に位置する部分を有する。炭化珪素基板を準備する工程は、第１の主面上における熱エッチングによって側壁面を形成する工程を含む。第１の主面の側壁面を覆う絶縁膜が形成される。第１の主面の平坦面上において不純物層に接するショットキー電極が形成される。第２の主面上に対向電極が形成される。
　上記製造方法によれば、側壁面は熱エッチングにより形成される。熱エッチングを用いることで側壁面の面方位を、側壁面と絶縁膜との界面準位の抑制に適したものとすることができる。よって界面準位の存在に起因した電流の生成が抑制される。よって炭化珪素半導体装置のリーク電流を抑制することができる。
　本発明によれば上述したように炭化珪素半導体装置のリーク電流を抑制することができる。
本発明の一実施の形態における炭化珪素半導体装置の構成を概略的に示す平面図である。 図１の線ＩＩ－ＩＩに沿う概略的な一部断面図である。 図１の一部拡大図である。 図３の視野に対応する炭化珪素基板の平面図である。 図２の炭化珪素半導体装置の製造方法の第１工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第２工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第３工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第４工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第５工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第６工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第７工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の製造方法の第８工程を概略的に示す一部断面図である。 図２の炭化珪素半導体装置の変形例の構成を概略的に示す一部断面図である。 炭化珪素半導体装置が有する炭化珪素基板の側壁面の微細構造の例を概略的に示す部分断面図である。 ポリタイプ４Ｈの六方晶における（０００－１）面の結晶構造を示す図である。 図１５の線ＸＶＩ－ＸＶＩに沿う（１１－２０）面の結晶構造を示す図である。 図１４の複合面の表面近傍における結晶構造を（１１－２０）面内において示す図である。 図１４の複合面を（０１－１０）面から見た図である。 図１４の変形例を示す図である。
　以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別面を（）、集合面を｛｝でそれぞれ示している。また、面の指数が負であることを示す際に、数字の上に”－”（バー）を付す代わりに、数字の前に負の符号を付けている。
　（炭化珪素半導体装置の構成）
　図１および図２に示すように、ダイオード１０１（炭化珪素半導体装置）は、ショットキー接合素子素子（半導体素子）が設けられている素子部ＣＬと、素子部ＣＬを取り囲んでいる終端部ＴＭとを有するものである。ダイオード１０１は、エピタキシャル基板１０（炭化珪素基板）と、ショットキー電極３１と、対向電極４２と、絶縁膜２１とを有する。
　エピタキシャル基板１０は、六方晶系の単結晶構造を有する炭化珪素から作られている。単結晶構造はポリタイプ４Ｈを有することが好ましい。エピタキシャル基板１０は、上面Ｐ１（第１の主面）および裏面Ｐ２（第１の主面と反対の第２の主面）を有する。
　上面Ｐ１は、平坦面ＦＴと、側壁面ＳＴと、底面ＢＴとを有する。平坦面ＦＴは素子部ＣＬに位置している。側壁面ＳＴおよび底面ＢＴは終端部ＴＭに位置している。側壁面ＳＴは、平坦面ＦＴを取り囲んでおり、かつ裏面Ｐ２に近づくように平坦面ＦＴに対して傾斜している。底面ＢＴは、終端部ＴＭにおいて側壁面ＳＴを取り囲んでいる。底面ＢＴは、平坦面ＦＴに対する側壁面ＳＴの傾斜に比して平坦面ＦＴに対してより小さい傾斜を有する。ここで「より小さい傾斜」とは、傾斜がないこと、すなわち平行を含む概念である。よって底面ＢＴは、図２に示すように、平坦面ＦＴと実質的に平行であってもよい。
　上面Ｐ１の平坦面ＦＴは｛０００－１｝面とおおよそ平行であることが好ましい。具体的には、平坦面ＦＴの｛０００－１｝面に対する傾きは１０度以内が好ましく、５度以内がより好ましい。
　上面Ｐ１の側壁面ＳＴは｛０００－１｝面に対して５０度以上８０度以下傾斜している。
　上面Ｐ１の側壁面ＳＴは、巨視的に見て、面方位｛０－３３－８｝、｛０－１１－２｝、｛０－１１－４｝および｛０－１１－１｝のいずれかを有してもよい。なお面方位｛０－３３－８｝は｛０００－１｝面から５４．７度のオフ角を有する。面方位｛０－１１－１｝は｛０００－１｝面から７５．１度のオフ角を有する。よって面方位｛０－３３－８｝、｛０－１１－２｝、｛０－１１－４｝および｛０－１１－１｝は、オフ角５４．７～７５．１度に対応する。オフ角について５度程度の製造誤差が想定されることを考慮すると、上面Ｐ１の側壁面ＳＴが｛０００－１｝面に対して５０度以上８０度以下程度傾斜するような加工を行うことで、側壁面ＳＴの巨視的な面方位を、｛０－３３－８｝、｛０－１１－２｝、｛０－１１－４｝および｛０－１１－１｝のいずれかとしやすくなる。
　上述したような側壁面ＳＴは、「特殊面」を有するものとしやすい。特殊面の詳細については後述する。
　エピタキシャル基板１０は、単結晶基板１９と、ｎ層１１（不純物層）と、ＪＢＳ領域１２（埋込領域）と、ＪＴＥ領域１４（側壁不純物領域）と、ガードリング領域１５と、フィールドストップ領域１６とを有する。単結晶基板１９は、ｎ型（第１の導電型）を有する。ｎ層１１は、ｎ型を有し、単結晶基板１９の不純物濃度に比して低い不純物濃度を有する。ｎ層１１は、上面Ｐ１の平坦面ＦＴに位置する部分を有する。
　ＪＢＳ領域１２はｐ型（第１の導電型と異なる第２の導電型）を有する。ＪＢＳ領域１２はエピタキシャル基板１０の上面Ｐ１の平坦面ＦＴ上に埋め込まれている。ＪＢＳ領域１２は、ショットキー電極３１に接している。
　ＪＴＥ領域１４はｐ型を有する。ＪＴＥ領域１４は、上面Ｐ１の側壁面ＳＴ上に設けられている。ＪＴＥ領域１４は、エピタキシャル基板１０の上面Ｐ１上において側壁面ＳＴと平坦面ＦＴとの境界を含んでいる。ＪＴＥ領域１４の不純物濃度はＪＢＳ領域１２の不純物濃度よりも低い。ダイオード１０１においては、ＪＴＥ領域１４はショットキー電極３１に接している。
　ガードリング領域１５はｐ型を有する。ガードリング領域１５は、エピタキシャル基板１０の上面Ｐ１の底面ＢＴ上に設けられており、側壁面ＳＴから離れており、側壁面ＳＴを取り囲んでいる。
　フィールドストップ領域１６は、ｎ型を有し、ｎ層１１の不純物濃度よりも高い不純物濃度を有する。フィールドストップ領域１６は、側壁面ＳＴを取り囲んでいる。
　絶縁膜２１は上面Ｐ１の側壁面ＳＴおよび底面ＢＴを覆っている。絶縁膜２１は上面Ｐ１の平坦面ＦＴの一部を露出する開口部を有する。ショットキー電極３１は、上面Ｐ１の平坦面ＦＴ上においてｎ層１１およびＪＢＳ領域１２に接している。対向電極４２は、裏面Ｐ２上に設けられ、単結晶基板１９に接している、オーミック電極である。
　図３に示すように、平面視における素子部ＣＬと終端部ＴＭとの境界はジグザグ形状を含んでもよい。このジグザグ形状において、素子部ＣＬから終端部ＴＭへ突き出た部分の角度ＤＣは好ましくは６０度である。またこのジグザグ形状において、終端部ＴＭから素子部ＣＬへ突き出た部分の角度ＤＴは好ましくは６０度である。６０度が好ましいのは、エピタキシャル基板１０が六方晶系の結晶構造を有し、この結晶構造が６回対称性を有することに起因している。図４に示すように、好ましくは、上記のジグザグ形状に沿って側壁面ＳＴが配置され、このジグザグ形状に側壁面ＳＴを介して隣り合うように底面ＢＴが設けられている。
　（炭化珪素半導体装置の製造方法）
　次にダイオード１０１（図２）の製造方法について説明する。
　図５を参照して、単結晶基板１９上における炭化珪素のエピタキシャル成長によって、上面Ｐ１をなすｎ層１１が形成される。これにより、単結晶基板１９およびｎ層１１を有するエピタキシャル基板１０が形成される。エピタキシャル成長はＣＶＤ（Chemical　Vapor　Deposition）法により行われ得る。この際、キャリアガスとして水素ガスを用い得る。原料ガスとしては、たとえば、シラン（ＳｉＨ4）とプロパン（Ｃ3Ｈ8）との混合ガスを用い得る。この際、炭化珪素にｎ型を付与するための不純物として、たとえば窒素（Ｎ）やリン（Ｐ）を導入することが好ましい。
　次に上面Ｐ１上にマスク層７１が形成される。好ましくは、マスク層７１は、エピタキシャル基板１０の上面Ｐ１に形成された熱酸化膜である。次にマスク層７１上に、パターンを有するフォトレジスト層７２が形成される。フォトレジスト層７２を用いたエッチングにより、このパターンがマスク層７１に転写される（図６）。
　図７に示すように、上面Ｐ１上において、マスク層７１を用いた熱エッチングが行われる。これによりエピタキシャル基板１０の上面Ｐ１に側壁面ＳＴおよび底面ＢＴが形成される。熱エッチングが用いられることで側壁面ＳＴには特殊面が自己形成される。熱エッチングの詳細については後述する。次にマスク層７１が除去される（図８）。
　図９に示すように、ＪＢＳ領域１２、ＪＴＥ領域１４、ガードリング領域１５およびフィールドストップ領域１６が、導電型不純物のイオン注入により形成される。次に、不純物を活性化するための活性化熱処理が行われる。たとえばアルゴン雰囲気中での１７００℃程度の温度での３０分間の加熱が行われる。
　図１０に示すように、エピタキシャル基板１０の上面Ｐ１の熱酸化によって、上面Ｐ１を覆う絶縁膜２１が形成される。熱酸化はエピタキシャル基板１０を、たとえば、空気中または酸素中で、１２００℃程度の温度で、３０分間程度加熱することで行われる。
　次に窒素アニールが行われる。これにより、エピタキシャル基板１０と絶縁膜２１との界面から１０ｎｍ以内の領域における窒素濃度の最大値が１×１０21／ｃｍ3程度以上となるように窒素濃度が調整される。たとえば、一酸化窒素ガスなどの窒素を含有するガスの雰囲気中で、１１００℃程度の温度で、１２０分間程度の加熱が行われる。この窒素アニール処理の後さらに、不活性ガス雰囲気中でアニール処理が行われてもよい。たとえば、アルゴン雰囲気中で、１１００℃程度の温度で、６０分間程度の加熱が行われる。
　図１１に示すように、エピタキシャル基板１０の裏面Ｐ２上に対向電極４２が形成される。対向電極４２は、熱処理によるシリサイド化によってオーミック電極とされる。
　図１２に示すように、絶縁膜２１に、上面Ｐ１の平坦面ＦＴの一部を露出する開口部が形成される。
　再び図２を参照して、次に上面Ｐ１の平坦面ＦＴ上においてｎ層１１およびＪＢＳ領域１２に接するショットキー電極３１が形成される。これによりダイオード１０１が得られる。
　（熱エッチング）
　熱エッチングとは、エッチングされる対象を高温下でエッチングガスにさらすことによって行われるものであり、物理的エッチング作用を実質的に有しないものである。熱エッチングのプロセスガスはハロゲン元素を含有する。より好ましくはハロゲン元素は塩素またはフッ素である。具体的には、プロセスガスとして、Ｃｌ2、ＢＣｌ3、ＣＦ4、およびＳＦ6の少なくともいずれかを含有するプロセスガスを用いることができ、特にＣｌ2を好適に用いることができる。
　またプロセスガスはさらに酸素ガスを含有することが好ましい。またプロセスガスはキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたはヘリウムガスである。
　熱エッチングの熱処理温度は、好ましくは７００℃以上１２００℃以下である。この温度の下限は、より好ましくは８００℃、さらに好ましくは９００℃である。これによりエッチング速度を十分実用的な値とすることができる。またこの温度の上限は、より好ましくは１１００℃、さらに好ましくは１０００℃である。熱処理温度を７００℃以上１０００℃以下とした場合、ＳｉＣのエッチング速度はたとえば７０μｍ／時程度になる。
　（作用効果）
　本実施の形態のダイオード１０１によれば、終端部ＴＭに配置された側壁面ＳＴが、｛０００－１｝面に対して５０度以上８０度以下傾斜している。これにより側壁面ＳＴの面方位を、側壁面ＳＴと絶縁膜２１との界面準位の抑制に適したものとすることができる。これにより終端部ＴＭにおいて、エピタキシャル基板１０の側壁面ＳＴと絶縁膜２１との界面における界面準位密度を低くし得る。よって界面準位の存在に起因した電流の生成が抑制される。よって、ダイオード１０１のリーク電流を抑制することができる。また側壁面ＳＴを容易に「特殊面」を有するものとすることができ、この場合、リーク電流がより抑制される。側壁面ＳＴが、巨視的に見て、面方位｛０－３３－８｝、｛０－１１－２｝、｛０－１１－４｝および｛０－１１－１｝のいずれかを有する場合も、ほぼ同様である。
　エピタキシャル基板１０の上面Ｐ１の平坦面ＦＴ上にＪＢＳ領域１２が埋め込まれている。これによりダイオード１０１の耐圧を高めることができる。
　エピタキシャル基板１０の上面Ｐ１の側壁面ＳＴ上にＪＴＥ領域１４が設けられている。ＪＴＥ領域１４は上面Ｐ１上において側壁面ＳＴと平坦面ＦＴとの境界を含んでいる。これにより、電界集中が緩和されることで、ダイオード１０１の耐圧を高めることができる。本実施の形態においては、ＪＴＥ領域１４はショットキー電極３１に接している。これにより、ＪＴＥ領域１４の電位が安定化される。
　また上面Ｐ１には、平坦面ＦＴに対する側壁面の傾斜に比して平坦面ＦＴに対してより小さい傾斜を有する底面ＢＴが設けられる。これにより、電界集中を緩和するための構造を底面ＢＴに容易に設けることができる。具体的には、底面ＢＴ上にガードリング領域１５が設けられる。これにより、電界集中が緩和されることで、ダイオード１０１の耐圧を高めることができる。
　また側壁面ＳＴは熱エッチングにより形成される。熱エッチングを用いることで側壁面ＳＴの面方位を、側壁面ＳＴと絶縁膜２１との界面準位の抑制に適したものとすることができる。具体的には、側壁面ＳＴに特殊面を形成することができる。よって界面準位の存在に起因した電流の生成が抑制される。よってダイオード１０１のリーク電流を抑制することができる。
　（変形例）
　図１３に示すように、本変形例のダイオード１０２においては、ＪＴＥ領域１４はＪＢＳ領域１２につながっている。これにより、ＪＴＥ領域１４がショットキー電極３１に接していなくても、ＪＴＥ領域１４がショットキー電極３１にＪＢＳ領域１２によって電気的に接続される。よってＪＴＥ領域１４の電位が安定化される。
　（特殊面）
　上面Ｐ１の側壁面ＳＴは特殊面を有することが好ましい。このような側壁面ＳＴは、図１４に示すように、面方位｛０－３３－８｝を有する面Ｓ１（第１の面）を含む。面Ｓ１は好ましくは面方位（０－３３－８）を有する。より好ましくは、側壁面ＳＴは面Ｓ１を微視的に含み、側壁面ＳＴはさらに、面方位｛０－１１－１｝を有する面Ｓ２（第２の面）を微視的に含む。ここで「微視的」とは、原子間隔の２倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばＴＥＭ（Transmission　Electron　Microscope）を用いることができる。面Ｓ２は好ましくは面方位（０－１１－１）を有する。
　好ましくは、側壁面ＳＴの面Ｓ１および面Ｓ２は、面方位｛０－１１－２｝を有する複合面ＳＲを構成している。すなわち複合面ＳＲは、面Ｓ１およびＳ２が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、ＴＥＭまたはＡＦＭ（Atomic　Force　Microscopy）により観察し得る。この場合、複合面ＳＲは｛０００－１｝面に対して巨視的に６２度のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なＸ線回折を用いた方法を用い得る。
　好ましくは複合面ＳＲは面方位（０－１１－２）を有する。この場合、複合面ＳＲは（０００－１）面に対して巨視的に６２度のオフ角を有する。好ましくは、リーク電流が流れる方向ＣＤは、上述した周期的繰り返しが行われる方向に沿っている。方向ＣＤは、エピタキシャル基板１０の厚さ方向（図２における縦方向）を側壁面ＳＴへ射影した方向に対応する。
　次に、複合面ＳＲの詳細な構造について説明する。
　一般に、ポリタイプ４Ｈの炭化珪素単結晶を（０００－１）面から見ると、図１５に示すように、Ｓｉ原子（またはＣ原子）は、Ａ層の原子（図中の実線）と、この下に位置するＢ層の原子（図中の破線）と、この下に位置するＣ層の原子（図中の一点鎖線）と、この下に位置するＢ層の原子（図示せず）とが繰り返し設けられている。つまり４つの層ＡＢＣＢを１周期としてＡＢＣＢＡＢＣＢＡＢＣＢ・・・のような周期的な積層構造が設けられている。
　図１６に示すように、（１１－２０）面（図１５の線ＸＶＩ－ＸＶＩの断面）において、上述した１周期を構成する４つの層ＡＢＣＢの各層の原子は、（０－１１－２）面に完全に沿うようには配列されていない。図１６においてはＢ層の原子の位置を通るように（０－１１－２）面が示されており、この場合、Ａ層およびＣ層の各々の原子は（０－１１－２）面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が（０－１１－２）に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
　図１７に示すように、複合面ＳＲは、面方位（０－３３－８）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。面Ｓ１および面Ｓ２の各々の長さは、Ｓｉ原子（またはＣ原子）の原子間隔の２倍である。なお面Ｓ１および面Ｓ２が平均化された面は、（０－１１－２）面（図１６）に対応する。
　図１８に示すように、複合面ＳＲを（０１－１０）面から見て単結晶構造は、部分的に見て立方晶と等価な構造（面Ｓ１の部分）を周期的に含んでいる。具体的には複合面ＳＲは、上述した立方晶と等価な構造における面方位（００１）を有する面Ｓ１と、面Ｓ１につながりかつ面Ｓ１の面方位と異なる面方位を有する面Ｓ２とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位（００１）を有する面（図１８においては面Ｓ１）と、この面につながりかつこの面方位と異なる面方位を有する面（図１８においては面Ｓ２）とによって表面を構成することは４Ｈ以外のポリタイプにおいても可能である。ポリタイプは、たとえば６Ｈまたは１５Ｒであってもよい。
　図１９に示すように、側壁面ＳＴは複合面ＳＲに加えてさらに面Ｓ３（第３の面）を含んでもよい。より具体的には、面Ｓ３および複合面ＳＲが周期的に繰り返されることによって構成された複合面ＳＱを側壁面ＳＴが含んでもよい。周期的構造は、たとえば、ＴＥＭまたはＡＦＭにより観察し得る。この場合、側壁面ＳＴの｛０００－１｝面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２度からずれる。このずれは小さいことが好ましく、±１０度の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{０－３３－８}面となる表面がある。
　より好ましくは、側壁面ＳＴの（０００－１）面に対するオフ角は、理想的な複合面ＳＲのオフ角である６２度からずれる。このずれは小さいことが好ましく、±１０度の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が（０－３３－８）面となる表面がある。
　今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
　１０　エピタキシャル基板（炭化珪素基板）、１１　ｎ層（不純物層）、１２　ＪＢＳ領域（埋込領域）、１４　ＪＴＥ領域（側壁不純物領域）、１５　ガードリング領域、１６　フィールドストップ領域、１９　単結晶基板、２１　絶縁膜、３１　ショットキー電極、４２　対向電極、７１　マスク層、７２，７３　フォトレジスト層、１０１，１０２　ダイオード（炭化珪素半導体装置）、ＢＴ　底面、ＣＬ　素子部、ＦＴ　平坦面、Ｐ１　上面（第１の主面）、Ｐ２　裏面（第２の主面）、Ｓ１　面（第１の面）、Ｓ２面（第２の面）、ＳＱ，ＳＲ　複合面、ＳＴ　側壁面、ＴＭ　終端部。

Claims (13)

  1. 　半導体素子が設けられている素子部と、前記素子部を取り囲んでいる終端部とを有する炭化珪素半導体装置であって、
    　六方晶系の単結晶構造を有する炭化珪素から作られた炭化珪素基板を備え、前記炭化珪素基板は第１の主面および前記第１の主面と反対の第２の主面を有し、前記第１の主面は、前記素子部に位置する平坦面と、前記終端部に位置し、かつ前記平坦面を取り囲み、かつ前記第２の主面に近づくように前記平坦面に対して傾斜した側壁面とを有し、前記炭化珪素基板は、第１の導電型を有する不純物層を含み、前記不純物層は、前記第１の主面の前記平坦面に位置する部分を有し、さらに
    　前記第１の主面の前記平坦面上において前記不純物層に接するショットキー電極と、
    　前記第２の主面上に設けられた対向電極と、
    　前記第１の主面の前記側壁面を覆う絶縁膜とを備え、前記側壁面は｛０００－１｝面に対して５０度以上８０度以下傾斜している、炭化珪素半導体装置。
  2. 　前記炭化珪素基板の前記第１の主面の前記側壁面は、面方位｛０－３３－８｝を有する第１の面を含む、請求項１に記載の炭化珪素半導体装置。
  3. 　前記炭化珪素基板の前記第１の主面の前記側壁面は前記第１の面を微視的に含み、前記側壁面はさらに、面方位｛０－１１－１｝を有する第２の面を微視的に含む、請求項２に記載の炭化珪素半導体装置。
  4. 　前記炭化珪素基板の前記第１の主面の前記側壁面の前記第１および第２の面は、面方位｛０－１１－２｝を有する複合面を構成している、請求項３に記載の炭化珪素半導体装置。
  5. 　半導体素子が設けられている素子部と、前記素子部を取り囲んでいる終端部とを有する炭化珪素半導体装置であって、
    　六方晶系の単結晶構造を有する炭化珪素から作られた炭化珪素基板を備え、前記炭化珪素基板は第１の主面および前記第１の主面と反対の第２の主面を有し、前記第１の主面は、前記素子部に位置する平坦面と、前記終端部に位置し、かつ前記平坦面を取り囲み、かつ前記第２の主面に近づくように前記平坦面に対して傾斜した側壁面とを有し、前記炭化珪素基板は、第１の導電型を有する不純物層を含み、前記不純物層は、前記第１の主面の前記平坦面に位置する部分を有し、さらに
    　前記第１の主面の前記平坦面上において前記不純物層に接するショットキー電極と、
    　前記第２の主面上に設けられた対向電極と、
    　前記第１の主面の前記側壁面を覆う絶縁膜とを備え、前記側壁面は巨視的に見て、面方位｛０－３３－８｝、｛０－１１－２｝、｛０－１１－４｝および｛０－１１－１｝のいずれかを有する、炭化珪素半導体装置。
  6. 　前記炭化珪素基板の前記第１の主面の前記平坦面上に、前記ショットキー電極に接し前記第１の導電型と異なる第２の導電型を有する埋込領域が埋め込まれている、請求項１～５のいずれか１項に記載の炭化珪素半導体装置。
  7. 　前記炭化珪素基板の前記第１の主面の前記側壁面上に、前記第１の導電型と異なる第２の導電型を有する側壁不純物領域が設けられている、請求項１～６のいずれか１項に記載の炭化珪素半導体装置。
  8. 　前記側壁不純物領域は、前記炭化珪素基板の前記第１の主面上において前記側壁面と前記平坦面との境界を含む、請求項７に記載の炭化珪素半導体装置。
  9. 　前記側壁不純物領域は前記ショットキー電極に接している、請求項７または８に記載の炭化珪素半導体装置。
  10. 　前記炭化珪素基板の前記第１の主面の前記平坦面上に、前記ショットキー電極に接し前記第１の導電型と異なる第２の導電型を有する埋込領域が埋め込まれており、
    　前記炭化珪素基板の前記第１の主面の前記側壁面上に、前記第２の導電型を有し、前記埋込領域の不純物濃度に比して低い不純物濃度を有し、前記埋込領域につながった側壁不純物領域が設けられている、請求項１～５のいずれか１項に記載の炭化珪素半導体装置。
  11. 　前記炭化珪素基板の前記第１の主面は、前記終端部において前記側壁面を取り囲む底面を有し、前記底面は、前記平坦面に対する前記側壁面の傾斜に比して前記平坦面に対してより小さい傾斜を有する、請求項１～１０のいずれか１項に記載の炭化珪素半導体装置。
  12. 　前記炭化珪素基板の前記第１の主面の前記底面上に、前記第１の導電型と異なる第２の導電型を有し、前記側壁面から離れ、前記側壁面を取り囲むガードリング領域が設けられている、請求項１１に記載の炭化珪素半導体装置。
  13. 　半導体素子が設けられている素子部と、前記素子部を取り囲んでいる終端部とを有する炭化珪素半導体装置の製造方法であって、
    　六方晶系の単結晶構造を有する炭化珪素から作られた炭化珪素基板を準備する工程を備え、前記炭化珪素基板は第１の主面および前記第１の主面と反対の第２の主面を有し、前記第１の主面は、前記素子部に位置する平坦面と、前記終端部に位置し、かつ前記平坦面を取り囲み、かつ前記第２の主面に近づくように前記平坦面に対して傾斜した側壁面とを有し、前記炭化珪素基板は、第１の導電型を有する不純物層を含み、前記不純物層は、前記第１の主面の前記平坦面に位置する部分を有し、前記炭化珪素基板を準備する工程は、前記第１の主面上における熱エッチングによって前記側壁面を形成する工程を含み、さらに
    　前記第１の主面の前記側壁面を覆う絶縁膜を形成する工程と、
    　前記第１の主面の前記平坦面上において前記不純物層に接するショットキー電極を形成する工程と、
    　前記第２の主面上に対向電極を形成する工程とを備える、炭化珪素半導体装置の製造方法。
PCT/JP2013/078481 2012-11-29 2013-10-21 炭化珪素半導体装置およびその製造方法 WO2014083968A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201380051524.7A CN104685632A (zh) 2012-11-29 2013-10-21 碳化硅半导体器件及其制造方法
US14/439,610 US9224877B2 (en) 2012-11-29 2013-10-21 Silicon carbide semiconductor device and method for manufacturing same
EP13859209.2A EP2927962A4 (en) 2012-11-29 2013-10-21 SILICON CARBIDE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-261337 2012-11-29
JP2012261337A JP2014107499A (ja) 2012-11-29 2012-11-29 炭化珪素半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
WO2014083968A1 true WO2014083968A1 (ja) 2014-06-05

Family

ID=50827614

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/078481 WO2014083968A1 (ja) 2012-11-29 2013-10-21 炭化珪素半導体装置およびその製造方法

Country Status (5)

Country Link
US (1) US9224877B2 (ja)
EP (1) EP2927962A4 (ja)
JP (1) JP2014107499A (ja)
CN (1) CN104685632A (ja)
WO (1) WO2014083968A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016181591A (ja) * 2015-03-24 2016-10-13 住友電気工業株式会社 炭化珪素半導体装置
CN106611776A (zh) * 2015-10-22 2017-05-03 南京励盛半导体科技有限公司 一种n型碳化硅肖特基二极管结构
CN106611798A (zh) * 2015-10-26 2017-05-03 南京励盛半导体科技有限公司 一种n型碳化硅半导体肖特基二极管结构
JP6857488B2 (ja) 2016-11-29 2021-04-14 株式会社日立製作所 半導体装置の製造方法
JP6719090B2 (ja) * 2016-12-19 2020-07-08 パナソニックＩｐマネジメント株式会社 半導体素子
JP6809334B2 (ja) * 2017-03-29 2021-01-06 Tdk株式会社 半導体装置及びその製造方法
JP6884235B2 (ja) * 2018-02-09 2021-06-09 三菱電機株式会社 電力用半導体装置
EP3762968A1 (en) 2018-03-06 2021-01-13 ABB Power Grids Switzerland AG High power semiconductor device with self-aligned field plate and mesa termination structure and method for manufacturing the same
US10615292B2 (en) * 2018-03-27 2020-04-07 Hong Kong Applied Science And Technology Research Institute Co., Ltd. High voltage silicon carbide Schottky diode flip chip array
US10813607B2 (en) * 2018-06-27 2020-10-27 Prismatic Sensors Ab X-ray sensor, method for constructing an x-ray sensor and an x-ray imaging system comprising such an x-ray sensor
JP6861914B1 (ja) * 2020-07-08 2021-04-21 三菱電機株式会社 半導体装置及び半導体装置の製造方法
JP2023182011A (ja) * 2020-11-06 2023-12-26 住友電気工業株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置
CN1838428A (zh) * 2005-03-25 2006-09-27 新电元工业株式会社 碳化硅半导体器件
JP2006303469A (ja) * 2005-03-25 2006-11-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置
WO2007094421A1 (ja) * 2006-02-16 2007-08-23 Central Research Institute Of Electric Power Industry ショットキー接合型半導体素子およびその製造方法
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
JP2012156444A (ja) * 2011-01-28 2012-08-16 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2012195519A (ja) * 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58122782A (ja) * 1982-01-14 1983-07-21 Nippon Telegr & Teleph Corp <Ntt> ダイオ−ド
JP4420062B2 (ja) * 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP5607720B2 (ja) * 2010-02-23 2014-10-15 良孝 菅原 半導体装置
JP2011233669A (ja) * 2010-04-27 2011-11-17 Sumitomo Electric Ind Ltd 半導体装置
JP5707770B2 (ja) * 2010-08-03 2015-04-30 住友電気工業株式会社 半導体装置およびその製造方法
JP2012191038A (ja) * 2011-03-11 2012-10-04 Mitsubishi Electric Corp 半導体装置の製造方法
US9318623B2 (en) * 2011-04-05 2016-04-19 Cree, Inc. Recessed termination structures and methods of fabricating electronic devices including recessed termination structures
US8618582B2 (en) * 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
JP2014053392A (ja) * 2012-09-06 2014-03-20 Sumitomo Electric Ind Ltd ワイドギャップ半導体装置およびその製造方法
US9704718B2 (en) * 2013-03-22 2017-07-11 Infineon Technologies Austria Ag Method for manufacturing a silicon carbide device and a silicon carbide device

Patent Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置
CN1838428A (zh) * 2005-03-25 2006-09-27 新电元工业株式会社 碳化硅半导体器件
EP1705696A2 (en) * 2005-03-25 2006-09-27 Shindengen Electric Manufacturing Co., Ltd. SiC semiconductor device
US20060214268A1 (en) * 2005-03-25 2006-09-28 Shindengen Electric Manufacturing Co., Ltd. SiC semiconductor device
KR20060103400A (ko) * 2005-03-25 2006-09-29 신덴겐코교 가부시키가이샤 ＳｉＣ 반도체 소자
JP2006303469A (ja) * 2005-03-25 2006-11-02 Shindengen Electric Mfg Co Ltd ＳｉＣ半導体装置
KR20080096543A (ko) * 2006-02-16 2008-10-30 자이단호징 덴료쿠추오켄큐쇼 쇼트키 접합형 반도체 소자 및 그 제조 방법
WO2007094421A1 (ja) * 2006-02-16 2007-08-23 Central Research Institute Of Electric Power Industry ショットキー接合型半導体素子およびその製造方法
JP2007220889A (ja) * 2006-02-16 2007-08-30 Central Res Inst Of Electric Power Ind ショットキー接合型半導体素子およびその製造方法
US20090096053A1 (en) * 2006-02-16 2009-04-16 Central Research Institute Of Electric Power Industry Schottky Barrier Semiconductor Device and Method for Manufacturing the Same
CN101385146A (zh) * 2006-02-16 2009-03-11 财团法人电力中央研究所 肖特基结半导体元件及其制造方法
EP1990837A1 (en) * 2006-02-16 2008-11-12 Central Research Institute of Electric Power Industry Schottky junction type semiconductor element and method for manufacturing same
CA2648526A1 (en) * 2006-04-04 2007-11-01 Semisouth Laboratories, Inc. Junction barrier schottky rectifiers and methods of making thereof
AU2007240996A1 (en) * 2006-04-04 2007-11-01 Power Integrations, Inc. Junction barrier schottky rectifiers and methods of making thereof
EP2011158A1 (en) * 2006-04-04 2009-01-07 Semisouth Laboratories, Inc. Junction barrier schottky rectifiers and methods of making thereof
KR20090006162A (ko) * 2006-04-04 2009-01-14 세미사우스 래보러토리즈, 인크. 접합 배리어 쇼트키 정류기들 및 그의 제조 방법
WO2007123803A1 (en) * 2006-04-04 2007-11-01 Semisouth Laboratories, Inc. Junction barrier schottky rectifiers and methods of making thereof
US20070228505A1 (en) * 2006-04-04 2007-10-04 Mazzola Michael S Junction barrier schottky rectifiers having epitaxially grown p+-n junctions and methods of making
CN101467262A (zh) * 2006-04-04 2009-06-24 半南实验室公司 结势垒肖特基整流器及其制造方法
JP2009532902A (ja) * 2006-04-04 2009-09-10 セミサウス ラボラトリーズ インコーポレイテッド 接合障壁ショットキー整流器およびその製造方法
NZ571857A (en) * 2006-04-04 2011-10-28 Semisouth Lab Inc Junction barrier schottky rectifiers and methods of making thereof
JP2012156444A (ja) * 2011-01-28 2012-08-16 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2012195519A (ja) * 2011-03-18 2012-10-11 Kyoto Univ 半導体素子及び半導体素子の製造方法

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
HO KANG ET AL.: "Post Annealing Etch Process for Improved Reverse Characteristics of4H-SiC Diode", MATERIAL SCIENCE FORUM, vol. 615-617, 2009, pages 663 - 666
IN HO KANG ET AL.: "Post Annealing Etch Process for Improved Reverse Characteristics of4H-SiC Diode", MATERIAL SCIENCE FORUM, vol. 615-61 7, 2009, pages 663 - 666
JOCHEN HILSENBECK ET AL.: "Avalanche Capability of Unipolar SiC Diodes a Feature for Ruggedness and Reliability Improvement", MATERIAL SCIENCE FORUM, vol. 615-617, 2009, pages 659 - 662
JOCHEN HILSENBECK ET AL.: "Avalanche Capability of Unipolar SiC Diodes: a Feature for Ruggedness and Reliability Improvement", MATERIAL SCIENCE FORUM, vol. 615-617, 2009, pages 659 - 662
See also references of EP2927962A4

Also Published As

Publication number Publication date
EP2927962A4 (en) 2016-08-03
EP2927962A1 (en) 2015-10-07
JP2014107499A (ja) 2014-06-09
CN104685632A (zh) 2015-06-03
US20150295095A1 (en) 2015-10-15
US9224877B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
WO2014083968A1 (ja) 炭化珪素半導体装置およびその製造方法
JP5954140B2 (ja) 炭化珪素半導体装置
US9608074B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
WO2012017798A1 (ja) 半導体装置およびその製造方法
WO2014199748A1 (ja) 炭化珪素半導体装置
JP2014175518A (ja) 炭化珪素半導体装置
US20130270576A1 (en) Silicon carbide semiconductor device
US9299790B2 (en) Silicon carbide semiconductor device
US9490319B2 (en) Silicon carbide semiconductor device
JP2015156429A (ja) 炭化珪素半導体装置およびその製造方法
JP6098417B2 (ja) 炭化珪素半導体装置およびその製造方法
US8927368B2 (en) Method for manufacturing silicon carbide semiconductor device
JP5811973B2 (ja) 炭化珪素半導体装置の製造方法
JP6500628B2 (ja) 炭化珪素半導体装置およびその製造方法
US10211284B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP2014056882A (ja) 炭化珪素半導体装置およびその製造方法
US8963234B2 (en) Semiconductor device
JP6070155B2 (ja) 炭化珪素半導体装置
WO2014027520A1 (ja) 炭化珪素半導体装置
WO2014002589A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9679986B2 (en) Silicon carbide semiconductor device
JP6098474B2 (ja) 炭化珪素半導体装置およびその製造方法
US20160211332A1 (en) Silicon carbide semiconductor device and method of manufacturing the same

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13859209

Country of ref document: EP

Kind code of ref document: A1

REEP Request for entry into the european phase

Ref document number: 2013859209

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 14439610

Country of ref document: US

Ref document number: 2013859209

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: DE