JP2011233669A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2011233669A
JP2011233669A JP2010101939A JP2010101939A JP2011233669A JP 2011233669 A JP2011233669 A JP 2011233669A JP 2010101939 A JP2010101939 A JP 2010101939A JP 2010101939 A JP2010101939 A JP 2010101939A JP 2011233669 A JP2011233669 A JP 2011233669A
Authority
JP
Japan
Prior art keywords
layer
silicon carbide
semiconductor device
protective film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010101939A
Other languages
English (en)
Inventor
Toru Hiyoshi
透 日吉
Keiji Wada
圭司 和田
Takeyoshi Masuda
健良 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2010101939A priority Critical patent/JP2011233669A/ja
Priority to US13/092,683 priority patent/US20110260175A1/en
Publication of JP2011233669A publication Critical patent/JP2011233669A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8613Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】保護膜と半導体層との界面を流れる漏れ電流の小さい半導体装置を提供する。
【解決手段】炭化珪素層70は、基板81上に設けられ、かつ六方晶の単結晶構造を有し、かつ空乏層DLが形成される表面PFを有する。保護膜21は上記表面PFを直接覆うように炭化珪素層70上に設けられた、絶縁性のものである。保護膜21によって直接覆われた表面PFは、炭化珪素層70の{0−33−8}面に対して10°以内のオフ角を有する部分を含む。
【選択図】図1

Description

本発明は炭化珪素層を有する半導体装置に関するものである。
近年、半導体装置の製造に用いられる半導体基板として、六方晶の結晶構造を有する炭化珪素(SiC)から作られた基板の採用が進められつつある。このような基板は、積層欠陥の生じにくい{0001}面成長で得られたSiCインゴットから切り出されることで製造されることが多い。このため{0001}面に近い面方位を有するSiC基板が広く用いられている。
たとえば特開2009−088223号公報(特許文献1)によれば、{0001}面から8度傾斜した面方位を有するSiC基板を用いた、プレーナ構造を有するpn接合ダイオードが開示されている。
特開2009−088223号公報
炭化珪素層に形成される空乏層によって電流の遮断を行なう半導体装置において、漏れ電流をより小さくする方法の1つとして、空乏層の表面上を流れる漏れ電流を小さくする方法がある。この方法が用いられる場合、炭化珪素層の表面の電気抵抗が外部からの水分またはイオンの付着によって低下することを避けなければならない。また外部からの物理的干渉からこの表面を保護する必要もある。これらの目的で炭化珪素層の表面上に保護膜が形成される。しかしたとえこの保護膜が形成されても、従来の技術では上記表面上を流れる漏れ電流の低減に限度があった。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、保護膜と炭化珪素層との界面を流れる漏れ電流の小さい半導体装置を提供することである。
本発明の半導体装置は、空乏層による整流作用を有する半導体装置であって、基板と、炭化珪素層と、保護膜とを有する。基板は炭化珪素から作られている。炭化珪素層は、基板上に設けられ、かつ六方晶の単結晶構造を有し、かつ空乏層が形成される表面を有する。保護膜は上記表面を直接覆うように炭化珪素層上に設けられた、絶縁性のものである。保護膜によって直接覆われた表面は、炭化珪素層の{0−33−8}面に対して10°以内のオフ角を有する部分を含む。
本発明によれば、空乏層が保護膜に面する面は、{0−33−8}面に対して10°以内のオフ角を有する部分、すなわち界面準位密度が特に小さい部分を含む。これにより界面準位を介した漏れ電流の生成が抑制されるので、漏れ電流の小さい半導体装置が得られる。
好ましくは、炭化珪素層は、空乏層を形成するためのpn接合を有する。これにより上記空乏層をpn接合によって形成することができる。
好ましくは、炭化珪素層の表面の上記部分と、保護膜との界面の界面準位密度は5×1012cm-2eV-1以下である。これにより、空乏層が保護膜に面する面は、界面準位密度が特に小さい部分を含む。よって界面準位を介した漏れ電流の生成が抑制されるので、漏れ電流の小さい半導体装置が得られる。
好ましくは、炭化珪素層の表面の上記部分と、保護膜との界面は、窒素原子を含有する。これにより上記の界面準位密度をより小さくすることができる。よって界面準位を介した漏れ電流の生成が抑制されるので、漏れ電流の小さい半導体装置が得られる。
好ましくは、炭化珪素層はプレーナ構造を有する。これにより漏れ電流の小さい、プレーナ構造を有する半導体装置が得られる。
好ましくは、基板は、炭化珪素層に面する第1の層と、第1の層を支持する第2の層とを含み、第2の層の不純物濃度は第1の層の不純物濃度よりも大きい。これにより第2の層の導電率を大きくすることができるので、半導体装置のオン抵抗を小さくすることができる。
好ましくは、第1の層の貫通転位密度は第2の層の貫通転位密度よりも小さい。これにより炭化珪素層が形成される面上の貫通転位密度を小さくすることができるので、より品質の高い炭化珪素層を形成することができる。
好ましくは、炭化珪素層はメサ構造を有する。これにより漏れ電流の小さい、メサ構造を有する半導体装置が得られる。
以上の説明から明らかなように、本発明の半導体装置によれば、漏れ電流の小さい半導体装置を提供することができる。
本発明の実施の形態1における半導体装置としてのダイオードの構成を概略的に示す断面図である。 図1のダイオードが有する炭化珪素層の構成を概略的に示す平面図である。 炭化珪素の六方晶の単結晶構造を説明するための斜視図である。 図1のダイオードの製造に用いられる炭化珪素基板の構成を概略的に示す平面図である。 図4の線V−Vに沿う概略断面図である。 図4の炭化珪素基板の製造方法の一工程を概略的に示す断面図である。 本発明例および比較例における、界面準位密度とバンドギャップ中のエネルギーとの相関を示すグラフである。 本発明の実施の形態2における半導体装置としてのダイオードの構成を概略的に示す断面図である。 本発明の実施の形態3における半導体装置としてのダイオードの構成を概略的に示す断面図であり、図10および図11の各々の線IX−IXの位置に対応する断面図である。 図9のダイオードが有する炭化珪素層の構成を概略的に示す平面図である。 図9のダイオードが有する保護膜の構成を概略的に示す平面図である。 図9のダイオードの製造方法の第1工程を概略的に示す断面図である。 図9のダイオードの製造方法の第2工程を概略的に示す断面図である。 図9のダイオードの製造方法の第3工程を概略的に示す断面図である。 図9のダイオードの変形例の炭化珪素層の構成を概略的に示す平面図である。 本発明の実施の形態4における半導体装置としてのダイオードの構成を概略的に示す断面図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお本明細書中、結晶学において指数の上に付されるバーの表記を、指数の前に付されるマイナス符号の表記によって代用する。
(実施の形態1)
図1および図2を参照して、本実施の形態のダイオードD1a(半導体装置)は、空乏層DLによる整流作用を有し、またプレーナ構造を有するダイオードである。ダイオードD1aは、カソード電極62aと、基板81と、炭化珪素層70と、保護膜21と、アノード電極61とを有する。
基板81は炭化珪素から作られている。また基板81は高品質層(第1の層)11およびベース層(第2の層)30を有する。高品質層11は、炭化珪素層70に面している。また高品質層11は、六方晶の単結晶構造(図3)を有し、かつ面方位{0−33−8}を有する。この単結晶構造のポリタイプは、たとえば4Hである。ベース層30は高品質層11を支持している。高品質層11の貫通転位密度はベース層30の貫通転位密度よりも小さい。ベース層30および高品質層11には、両者が同一の導電型を有するように不純物が添加されている。ベース層30の不純物濃度は高品質層11の不純物濃度よりも大きく、これによりベース層30の導電率は高品質層11の導電率よりも大きい。
炭化珪素層70は、高品質層11上におけるエピタキシャル成長によって基板81上に形成されている。また炭化珪素層70は、六方晶の単結晶構造(図3)を有し、また面方位{0−33−8}を有する。また炭化珪素層70はn-層71およびp層72を有する。n-層71は、基板81に面しており、基板81と同一の導電型を有する。p層72はn-層71によって基板81から隔てられている。またn-層71およびp層72は、互いに異なる導電型を有しかつ互いに接することで、空乏層DLを形成するためのpn接合を構成している。このpn接合の端は炭化珪素層70の一の面(図1における上面、および図2に示す面)に達しており、このため炭化珪素層70は、上記一の面中に、空乏層DLが形成される表面PFを有する。炭化珪素層70が面方位{0−33−8}を有することから、表面PFも面方位{0−33−8}を有する。
保護膜21は、炭化珪素層70の上記一の面(図1における上面、および図2に示す面)上に設けられている。また保護膜21は、p層72の一部を露出するための開口を有し、かつ表面PFを直接覆っている。また保護膜21は、シリコン原子および窒素原子を含む酸化物から作られた絶縁性の膜であり、表面PF上への汚染や物理的干渉を防止する機能を有する。
なお本実施の形態においては表面PFは面方位{0−33−8}を有するが、表面PFの面方位はこれに限定されるものではない。上述した界面準位密度は、表面PFの面方位が{0−33−8}またはそれに十分近ければ小さくすることができる。具体的には表面PFの面方位は、炭化珪素層70の{0−33−8}面に対して10°以内のオフ角を有し、より好ましくは5°以内のオフ角を有し、より好ましくは3°以内のオフ角を有する。
また炭化珪素層70の上面(図1における上面、および図2に示す面)において、図2に示す本実施の形態の構造を取り囲むように接合終端構造が設けられてもよい。接合終端構造としては、たとえばガードリングまたはJTE(Junction Termination Extension)を用いることができる。接合終端構造はイオン注入による不純物の添加と、この不純物の加熱処理による活性化とによって形成することができる。また上記の空乏層DLは、pn接合に逆方向バイアスが印加されている場合に生じていればよいものである。また上記の構成においてp型およびn型が入れ替えられてもよい。また保護膜21上に保護膜21を保護するための膜(図示せず)が設けられてもよい。
次にダイオードD1aの製造方法について説明する。
主に図4および図5を参照して、炭化珪素基板81Cが準備される。炭化珪素基板81Cは、ダイシングによって切り出されることで基板81(図1)となる部分を含んでおり、ベース層30と、ベース層30上に設けられた高品質層11〜19とを有する。高品質層12〜19の各々は、上述した高品質層11と同様のものである。なお炭化珪素基板81Cの製造方法は後述する。
次に高品質層11〜19の各々の上にエピタキシャル成長によってn-層71が形成される。次にイオン注入および活性化処理によってp層72が形成される。p層72の平面形状(図2)に対応したイオン注入は、フォトリソグラフィ技術により形成されたマスクパターンを用いることで行なうことができる。これによりn-層71およびp層72からなる炭化珪素層70が形成される。
次に炭化珪素層70の表面を洗浄した後、炭化珪素層70の表面を熱酸化する。この熱酸化処理は、たとえば、温度1200℃で、酸素100%雰囲気下で、60分間行われる。熱酸化前の洗浄は、具体的には、有機洗浄、酸洗浄、または、いわゆるRCA洗浄が用いられる。
続いて窒素原子を含有する雰囲気下で熱処理が行われる。この雰囲気は、たとえば窒素酸化物を用いて形成され、具体的にはNO(一酸化窒素)ガスまたはN2O(一酸化二窒素)を用いて形成される。また、たとえば、熱処理の温度は1100℃以上1300℃以下、加熱時間は30分以上120分以下である。この熱処理によって、絶縁性のシリコン酸化膜である保護膜21が形成される。
上記熱処理の後に不活性ガス中での熱処理がさらに行われてもよい。たとえば、Ar雰囲気下において、温度1100℃、時間60分で熱処理が行なわれてもよい。また保護膜21を保護するための膜(図示せず)がさらに設けられてもよい。
次にフォトリソグラフィ技術によって保護膜21の一部が選択的に除去されることで、p層72の一部を露出する開口が保護膜21に形成される。次に露出されたp層72上にオーミックに接合されるようにアノード電極61が形成される。またベース層30上にオーミックに接合されるようにカソード電極62aが形成される。これによりダイオードD1aが得られる。
次に上記の炭化珪素基板81Cの製造方法について説明する。
図6を参照して、ベース層30と、高品質層11〜19(総称して層群10とも表記する)とが準備される。準備される層群10の各々は単結晶炭化珪素基板である。準備されるベース層30は単結晶に限定されるものではなく多結晶であってもよい。単結晶である場合、ベース層30の貫通転位密度は層群10の貫通転位密度に比して高くてよい。このようにベース層30としては、層群10のような高品質の単結晶を用いる必要がなく、たとえば焼結体であってもよく、よって層群10の各々の大きさに比してより大きいものを容易に準備することができる。
また第1および第2の加熱体91、92と、断熱容器40と、ヒータ50と、ヒータ電源150とを有する加熱装置が準備される。断熱容器40は、断熱性の高い材料から形成されている。ヒータ50は、たとえば電気抵抗ヒータである。第1および第2の加熱体91、92は、ヒータ50からの放射熱を吸収して得た熱を再放射することによって、ベース層30および層群10を加熱する機能を有する。第1および第2の加熱体91、92は、たとえば、空隙率の小さいグラファイトから形成されている。
次に第1の加熱体91、層群10、ベース層30、第2の加熱体92が、この順に積み重なるように配置される。具体的にはまず第1の加熱体91上に、高品質層11〜19がマトリクス状に配置される。次に層群10の表面上にベース層30が載置される。次にベース層30上に第2の加熱体92が載置される。次に、積層された、第1の加熱体91、層群10、ベース層30、および第2の加熱体92が、ヒータ50が設けられた断熱容器40内に収められる。
次に断熱容器40内の雰囲気が不活性ガスとされる。不活性ガスとしては、たとえば、He、Arなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。また断熱容器40内の圧力は、好ましくは50kPa以下とされ、より好ましくは10kPa以下とされる。
次にヒータ50によって、第1および第2の加熱体91、92のそれぞれを介して、層群10とベース層30とが、昇華再結晶反応が生じる程度の温度に加熱される。この加熱は、ベース層30の温度が層群10の温度よりも高くなるような温度差が形成されるように行われる。この温度差は、たとえば、図6に示すように、第1の加熱体91よりも第2の加熱体92の近くにヒータ50を配置することで形成される。
上述したように層群10の各々の温度に比してベース層30の温度が高くされると、層群10の各々とベース層30との間の微小な隙間においてベース層30から層群10へ向かう方向に昇華再結晶による物質移動が生じる。これにより層群10の各々とベース層30とが接合される。またベース層30の結晶構造は、ベース層30の昇華および層群10上への再結晶にともない、層群10の結晶構造に対応するものに変化する。たとえば最初に準備されたベース層30が多結晶構造を有していても、層群10に接合済みのベース層30の結晶構造は単結晶構造であり得る。ただしこのベース層30の単結晶の品質は層群10の品質よりは低いものであり、ベース層30の単結晶の貫通転位密度は高品質層11〜19の各々の貫通転位密度よりも高い。
以上により炭化珪素基板81Cが得られる。
好ましくは、断熱容器40へ導入される不活性ガスとして窒素を含むガスが用いられる。この窒素原子は、上記の昇華および再結晶の過程でベース層30に取り込まれる。この結果、炭化珪素基板81Cのベース層30のn型不純物濃度が高くなり、またこれに付随してベース層30の貫通転位密度も高くなる。
本実施の形態によれば、空乏層DL(図1)が保護膜21に面する面、すなわち表面PFは面方位{0−33−8}を有する。これによりダイオードD1aがオフ状態の際において、空乏層DLが形成された表面PFを流れる漏れ電流が低減される。この効果は、ダイオードD1aの表面PFにおける界面準位密度が小さいことによると考えられる。なぜならばこの界面準位密度が小さいことで、オフ状態のダイオードD1aの表面PFを経由する漏れ電流のうち、界面準位を介して生成される電流が抑制されるからである。以下に、この界面準位密度に関する検討結果について説明する。
図7を参照して、本実施の形態のように、表面PFが面方位{0−33−8}を有し、かつ上述したようにNOを用いた雰囲気下で熱処理が行われた場合、保護膜21と炭化珪素層70との界面の界面準位密度は、たとえば、グラフ中「本発明例」としてダイヤモンドのマーカーで示すもののようになった。一方、この熱処理が行なわれない場合、界面準位密度は、たとえば、グラフ中「比較例1」として丸のマーカーで示すもののようになった。また上記熱処理は行なわれるものの、表面PFが面方位{0−33−8}ではなく{0001}を有する場合、界面準位密度は、たとえば、グラフ中「比較例2」として三角のマーカーで示すもののようになった。これら3つの例の間の比較によれば、本発明例による界面準位密度は、大部分のエネルギー領域において低く、特に低エネルギー領域において低いことがわかった。具体的には、窒素原子を含有する雰囲気下での熱処理が行われることにより保護膜21と炭化珪素層70との界面に窒素原子が導入されることで界面準位密度が5×1012cm-2eV-1以下とされ、このような熱処理が行なわれる場合において表面PFが面方位{0−33−8}を有すると、界面準位密度の低下が特に顕著となることがわかった。
(実施の形態2)
図8を参照して、本実施の形態のダイオードD1b(半導体装置)は、ダイオードD1a(図1)と異なり横型のダイオードであり、カソード電極62aの代わりにカソード電極62bを有する。カソード電極62bはn-層71上に設けられている。本実施の形態によれば、実施の形態1と同様の効果を横型のダイオードD1bにおいて得ることができる。
なおカソード電極62bの接触抵抗を小さくするために、n-層71のうちカソード電極62bに接する部分に、不純物濃度が高い領域(図示せず)が設けられてもよい。このような領域は、たとえばイオン注入によって形成することができる。
(実施の形態3)
図9〜図11を参照して、本実施の形態のダイオードD2a(半導体装置)は、空乏層DLによる整流作用を有し、またメサ構造を有するダイオードである。ダイオードD2aは、カソード電極62aと、基板82と、炭化珪素層70Nと、保護膜21Nと、アノード電極61とを有する。
基板82は、六方晶の単結晶構造(図3)を有する炭化珪素から作られている。この単結晶構造のポリタイプは、たとえば4Hである。また基板82の一方の面は、炭化珪素層70Nに面しており、面方位{0001}を有する。基板82の他方の面は、カソード電極62aに面している。
炭化珪素層70Nは、基板82上におけるエピタキシャル成長によって形成されており、六方晶の単結晶構造(図3)を有する。また炭化珪素層70Nはn-層71Nおよびp層72Nを有する。n-層71Nは、基板82に面しており、基板82と同一の導電型を有する。p層72Nはn-層71Nによって基板82から隔てられている。またn-層71Nおよびp層72Nは、互いに異なる導電型を有しかつ互いに接することで、空乏層DLを形成するためのpn接合を構成している。また炭化珪素層70Nはメサ構造を有する。具体的には、メサ構造として、台地部72Ntと、側部72Ns、71Nsと、外周部71Npとを有する。台地部72Ntおよび側部72Nsはp層72の表面であり、側部71Nsおよび外周部71Npはn-層71Nの表面である。メサ構造の台地部72Ntは面方位{0001}を有し、かつ六角形の平面形状を有する。この六角形の各角THは角度120°を有する。メサ構造の側部72Ns、71Nsは面方位{0−33−8}を有する。また上記pn接合の端はメサ構造の側部72Ns、71Nsに達しており、このため炭化珪素層70Nは側部72Ns、71Ns中に、空乏層DLが形成される表面PMを有する。メサ構造の側部72Ns、71Nsが面方位{0−33−8}を有することから、表面PMも面方位{0−33−8}を有する。
保護膜21Nはメサ構造の側部72Ns、71Nsを直接覆っている。よって保護膜21Nは表面PMを直接覆っている。また保護膜21Nは、メサ構造の台地部72Nt上に開口部OPNを有する。この開口部OPNを介してアノード電極61およびp層72Nが接している。開口部OPNは、好ましくは六角形の平面形状を有し、より好ましくは六角形の各角は角度120°を有する。保護膜21Nは、シリコン原子および窒素原子を含む酸化物から作られた絶縁性の膜であり、表面PM上への汚染や物理的干渉を防止する機能を有する。
なお本実施の形態においては表面PMは面方位{0−33−8}を有するが、表面PMの面方位はこれに限定されるものではない。保護膜21Nと炭化珪素層70Nとの界面の界面準位密度は、実施の形態1において説明したように、この界面の面方位が面方位{0−33−8}またはそれに十分近ければ低減することができる。このために表面PMの面方位は、炭化珪素層70Nの{0−33−8}面に対して10°以内のオフ角を有し、より好ましくは5°以内のオフ角を有し、より好ましくは3°以内のオフ角を有する。
また外周部71Np(図10)上においてメサ構造を取り囲むように接合終端構造が設けられてもよい。接合終端構造としては、たとえば、ガードリングまたはJTEを用いることができる。接合終端構造はイオン注入による不純物の添加と、この不純物の加熱処理による活性化とによって形成することができる。また上記の構成においてp型およびn型が入れ替えられてもよい。また保護膜21N上に保護膜21Nを保護するための膜(図示せず)が設けられてもよい。
次にダイオードD2aの製造方法について説明する。
図12を参照して、基板82上にエピタキシャル成長によってn-層71Lおよびp層72Lが順に形成される。p層72Lはイオン注入によって形成されてもよい。次にp層72L上にマスク層61Lが形成される。マスク層61Lは、たとえば酸化シリコン層である。次にマスク層61L上に、フォトレジスト層62Lが形成される。次にダイオードD2aのメサ構造に対応した形状をフォトレジスト層62Lに付与するために、フォトレジスト層62Lの露光および現像が行なわれる。
図13を参照して、上記の露光および現像によってマスク62が形成される。マスク62は、ダイオードD2aのメサ構造に対応した構造を有する。次にこのマスク62を用いてマスク層61Lをエッチングすることで、マスク層61Lがパターニングされる。
主に図14を参照して、上記のパターニングによってマスク61が形成される。マスク61を用いてp層72Lをエッチングし、さらにn-層71Lを厚さ方向に途中までエッチングすることで、炭化珪素層70N(図9)のメサ構造が形成される。
次に炭化珪素層70Nの表面を洗浄した後、炭化珪素層70Nの表面を熱酸化する。この熱酸化処理は、たとえば、温度1200℃で、酸素100%雰囲気下で、60分間行われる。熱酸化前の洗浄は、具体的には、有機洗浄、酸洗浄、または、いわゆるRCA洗浄が用いられる。
続いて窒素原子を含有する雰囲気下で熱処理が行われる。この雰囲気は、たとえば窒素酸化物を用いて形成され、具体的にはNOガスまたはN2Oを用いて形成される。また、たとえば、熱処理の温度は1100℃以上1300℃以下、加熱時間は30分以上120分以下である。この熱処理によって、絶縁性のシリコン酸化膜である保護膜21Nが形成される。
上記熱処理の後に、不活性ガス中での熱処理がさらに行われてもよい。たとえば、Ar雰囲気下において、温度1100℃、時間60分で熱処理が行なわれてもよい。また保護膜21Nを保護するための膜(図示せず)がさらに設けられてもよい。
次にフォトリソグラフィ技術によって保護膜21Nの一部が選択的に除去されることで、保護膜21Nに開口部OPN(図11)が形成される。次に開口部OPNにおいて露出されたp層72N(図9)上にオーミックに接合されるように、アノード電極61が形成される。また基板82上にオーミックに接合されるように、カソード電極62aが形成される。これによりダイオードD2aが得られる。
本実施の形態によれば、空乏層DL(図9)が保護膜21Nに面する面、すなわち表面PMは面方位{0−33−8}を有する。これにより、ダイオードD2aがオフ状態の際において、空乏層DLが形成された表面PMを流れる漏れ電流が低減される。この効果は、ダイオードD2aの表面PMにおける界面準位密度が小さいことによると考えられる。なぜならば、実施の形態1において説明したように、この界面準位密度が小さいことで、オフ状態のダイオードD2aの表面PMを経由する漏れ電流のうち、界面準位を介して生成される電流が抑制されるからである。
なお図10においては一方向(図中の縦方向)に沿って長い六角形の形状をメサ構造の台地部72Ntが有する場合が示されているが、メサ構造の台地部の形状はこれに限定されるものではない。この台地部の形状はたとえば正六角形でもよく、この場合、より対称性の高い形状を有するダイオードが得られる。あるいはこの台地部は、台地部72Ct(図15)のように、六角形の形状を有する複数の台地部72C1〜72C4が組み合わされて構成されていてもよい。このように一の六角形または複数の六角形からなる形状が用いられることで、メサ構造の側部71Ns、72Nsの全体が、六方晶系における面方位{0−33−8}またはそれに近い面方位を有し得る。
(実施の形態4)
図16を参照して、本実施の形態のダイオードD2b(半導体装置)は、ダイオードD2a(図9)と異なり横型のダイオードであり、カソード電極62aの代わりにカソード電極62bを有する。カソード電極62bはn-層71N上に設けられている。本実施の形態によれば、実施の形態3と同様の効果を横型のダイオードD2bにおいて得ることができる。
なおカソード電極62bの接触抵抗を小さくするために、n-層71Nのうちカソード電極62bに接する部分に、不純物濃度が高い領域(図示せず)が設けられてもよい。このような領域は、たとえばイオン注入によって形成することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
10 層群、11〜19 高品質層(第1の層)、21,21N 保護膜、30 ベース層(第2の層)、61 アノード電極、62a,62b カソード電極、70,70N 炭化珪素層、71,71N n-層、72,72N p層、81,82 基板、D1a,D1b,D2a,D2b ダイオード(半導体装置)、DL 空乏層、OPN 開口部、PF,PM 表面。

Claims (8)

  1. 空乏層による整流作用を有する半導体装置であって、
    炭化珪素から作られた基板と、
    前記基板上に設けられ、かつ六方晶の単結晶構造を有し、かつ前記空乏層が形成される表面を有する炭化珪素層と、
    前記表面を直接覆うように前記炭化珪素層上に設けられた絶縁性の保護膜とを備え、前記保護膜によって直接覆われた前記表面は、前記炭化珪素層の{0−33−8}面に対して10°以内のオフ角を有する部分を含む、半導体装置。
  2. 前記炭化珪素層は、前記空乏層を形成するためのpn接合を有する、請求項1に記載の半導体装置。
  3. 前記炭化珪素層の前記部分と前記保護膜との界面の界面準位密度は5×1012cm-2eV-1以下である、請求項1または2に記載の半導体装置。
  4. 前記界面は窒素原子を含有する、請求項1〜3のいずれかに記載の半導体装置。
  5. 前記炭化珪素層はプレーナ構造を有する、請求項1〜4のいずれかに記載の半導体装置。
  6. 前記基板は、前記炭化珪素層に面する第1の層と、前記第1の層を支持する第2の層とを含み、前記第2の層の不純物濃度は前記第1の層の不純物濃度よりも大きい、請求項5に記載の半導体装置。
  7. 前記第1の層の貫通転位密度は前記第2の層の貫通転位密度よりも小さい、請求項6に記載の半導体装置。
  8. 前記炭化珪素層はメサ構造を有する、請求項1〜4のいずれかに記載の半導体装置。
JP2010101939A 2010-04-27 2010-04-27 半導体装置 Pending JP2011233669A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2010101939A JP2011233669A (ja) 2010-04-27 2010-04-27 半導体装置
US13/092,683 US20110260175A1 (en) 2010-04-27 2011-04-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010101939A JP2011233669A (ja) 2010-04-27 2010-04-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2011233669A true JP2011233669A (ja) 2011-11-17

Family

ID=44815043

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010101939A Pending JP2011233669A (ja) 2010-04-27 2010-04-27 半導体装置

Country Status (2)

Country Link
US (1) US20110260175A1 (ja)
JP (1) JP2011233669A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162118A (ja) * 2012-02-01 2013-08-19 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2015037335A1 (ja) * 2013-09-12 2015-03-19 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2017212317A (ja) * 2016-05-25 2017-11-30 三菱電機株式会社 通電検査装置、および、通電検査方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6257459B2 (ja) * 2014-06-23 2018-01-10 株式会社東芝 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002261295A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk ショットキーダイオード、pn接合ダイオード、pin接合ダイオード、および製造方法
JP2006303469A (ja) * 2005-03-25 2006-11-02 Shindengen Electric Mfg Co Ltd SiC半導体装置
JP2009164571A (ja) * 2007-12-11 2009-07-23 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6610366B2 (en) * 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
KR100797855B1 (ko) * 2004-03-26 2008-01-24 자이단호징 덴료쿠추오켄큐쇼 쇼트키 접합형 반도체 장치의 제조방법
US20060214268A1 (en) * 2005-03-25 2006-09-28 Shindengen Electric Manufacturing Co., Ltd. SiC semiconductor device
JP2009088223A (ja) * 2007-09-28 2009-04-23 Hitachi Cable Ltd 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置
JP4978637B2 (ja) * 2009-02-12 2012-07-18 株式会社デンソー 炭化珪素単結晶の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
JP2002261295A (ja) * 2001-03-05 2002-09-13 Shikusuon:Kk ショットキーダイオード、pn接合ダイオード、pin接合ダイオード、および製造方法
JP2006303469A (ja) * 2005-03-25 2006-11-02 Shindengen Electric Mfg Co Ltd SiC半導体装置
JP2009164571A (ja) * 2007-12-11 2009-07-23 Sumitomo Electric Ind Ltd 炭化ケイ素半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013162118A (ja) * 2012-02-01 2013-08-19 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
WO2015037335A1 (ja) * 2013-09-12 2015-03-19 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2015056544A (ja) * 2013-09-12 2015-03-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2017212317A (ja) * 2016-05-25 2017-11-30 三菱電機株式会社 通電検査装置、および、通電検査方法

Also Published As

Publication number Publication date
US20110260175A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
US8558244B2 (en) Semiconductor device and method for manufacturing semiconductor device
US6660084B1 (en) Sic single crystal and method for growing the same
JP5011493B2 (ja) 炭化珪素半導体素子の製造方法
US20140252376A1 (en) Silicon carbide substrate, method for manufacturing same and method for manufacturing silicon carbide semiconductor device
US20120184113A1 (en) Method and device for manufacturing silicon carbide substrate
US20150287597A1 (en) Method for manufacturing silicon carbide semiconductor device
JP2010050267A (ja) 半導体装置および半導体装置の製造方法
WO2018150861A1 (ja) 炭化ケイ素積層基板およびその製造方法
JP2011233669A (ja) 半導体装置
KR20120038461A (ko) 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치
JP2015191923A (ja) 炭化珪素半導体装置およびその製造方法
JP6119564B2 (ja) 炭化珪素半導体装置の製造方法
JP2011233614A (ja) 炭化珪素半導体装置およびその製造方法
US20170179235A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5742712B2 (ja) 炭化珪素半導体装置の製造方法
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
JP5469068B2 (ja) バイポーラ型炭化珪素半導体装置およびその製造方法
JP2014127660A (ja) 炭化珪素ダイオード、炭化珪素トランジスタおよび炭化珪素半導体装置の製造方法
JP2004022796A (ja) 炭化珪素半導体素子およびその形成方法
US20120126251A1 (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
US20110278595A1 (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
JP5524403B2 (ja) 半導体装置
US20110284872A1 (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate, and semiconductor device
JP6547469B2 (ja) 炭化珪素半導体装置の製造方法
JP2013093493A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121127

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140318