JP2016181591A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2016181591A
JP2016181591A JP2015060680A JP2015060680A JP2016181591A JP 2016181591 A JP2016181591 A JP 2016181591A JP 2015060680 A JP2015060680 A JP 2015060680A JP 2015060680 A JP2015060680 A JP 2015060680A JP 2016181591 A JP2016181591 A JP 2016181591A
Authority
JP
Japan
Prior art keywords
region
silicon carbide
semiconductor device
insulating film
field stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015060680A
Other languages
English (en)
Inventor
透 日吉
Toru Hiyoshi
透 日吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015060680A priority Critical patent/JP2016181591A/ja
Priority to PCT/JP2016/053641 priority patent/WO2016152281A1/ja
Priority to US15/548,699 priority patent/US20180012957A1/en
Publication of JP2016181591A publication Critical patent/JP2016181591A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】耐圧を向上可能な炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置５は、炭化珪素基板１０と、絶縁膜１５ｂとを有している。炭化珪素基板１０は、周縁１０ｃを含む終端領域ＯＲと、終端領域ＯＲに囲まれた素子領域ＩＲとから構成されている。絶縁膜１５ｂは、終端領域ＯＲ上に設けられている。終端領域ＯＲは、第１導電型を有する第１不純物領域１２と、第１導電型を有し、第１不純物領域１２と接しかつ第１不純物領域１２よりも高い不純物濃度を有するフィールドストップ領域１ａとを含む。フィールドストップ領域１ａの少なくとも一部は、周縁１０ｃに露出している。【選択図】図１

Description

本発明は、炭化珪素半導体装置に関する。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。たとえばＮａｏｋｉ Ｋａｊｉら外３名、”Ｕｌｔｒａｈｉｇｈ−Ｖｏｌｔａｇｅ ＳｉＣ ＰｉＮ Ｄｉｏｄｅｓ ｗｉｔｈ ａｎ Ｉｍｐｒｏｖｅｄ Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ Ｓｔｒｕｃｔｕｒｅ ａｎｄ Ｅｎｈａｎｃｅｄ Ｃａｒｒｉｅｒ Ｌｉｆｅｔｉｍｅ”，Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ，５２，２０１３，０７０２０４（非特許文献１）は、膜厚が１８６μｍであるエピタキシャル層を有し、１８．９ｋＶの耐圧を実現可能な炭化珪素ＰｉＮ（Ｐ ｉｎｔｒｉｎｓｉｃ Ｎ）ダイオードを開示している。
炭化珪素半導体装置には、珪素半導体装置で用いられている終端領域と同様の構造が採用されている場合が多い。しかしながら、珪素半導体装置で用いられている終端領域と同様の構造を炭化珪素半導体装置に採用した場合、十分に高い耐圧を有する炭化珪素半導体装置を実現することが困難であった。
本発明の一態様の目的は、耐圧を向上可能な炭化珪素半導体装置を提供することである。
本発明の一態様に係る炭化珪素半導体装置は、炭化珪素基板と、絶縁膜とを有している。炭化珪素基板は、周縁を含む終端領域と、終端領域に囲まれた素子領域とから構成されている。絶縁膜は、終端領域上に設けられている。終端領域は、第１導電型を有する第１不純物領域と、第１導電型を有し、第１不純物領域と接しかつ第１不純物領域よりも高い不純物濃度を有するフィールドストップ領域とを含む。フィールドストップ領域の少なくとも一部は、周縁に露出している。
本発明の一態様によれば、耐圧を向上可能な炭化珪素半導体装置を提供することができる。
本発明の実施の形態に係る炭化珪素半導体装置の構造を示す縦断面模式図であり、図３のＩ−Ｉ線矢視断面模式図に対応する。 本発明の実施の形態に係る炭化珪素半導体装置の炭化珪素基板の構造を示す平面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の炭化珪素基板の構造を示す横断面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の炭化珪素基板の変形例の構造を示す横断面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第１工程を示す縦断面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第１工程を示す平面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第２工程を示す縦断面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第２工程を示す横断面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第３工程を示す縦断面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第４工程を示す縦断面模式図である。 本発明の実施の形態に係る炭化珪素半導体装置の製造方法の第２工程の変形例を示す縦断面模式図である。 実施例に係るＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の構造を示す縦断面模式図である。 ドレイン電極およびソース電極間に５Ｖの電圧を印加し、かつソース電極およびゲート電極の電圧を０Ｖに設定した場合における、実施例のＭＯＳＦＥＴの電子濃度の分布を示す図である。 ドレイン電極およびソース電極間に６５００Ｖの電圧を印加し、かつソース電極およびゲート電極の電圧を０Ｖに設定した場合における、実施例のＭＯＳＦＥＴの電子濃度の分布を示す図である。 比較例に係るＭＯＳＦＥＴの構造を示す縦断面模式図である。 ドレイン電極およびソース電極間に５Ｖの電圧を印加し、かつソース電極およびゲート電極の電圧を０Ｖに設定した場合における、比較例のＭＯＳＦＥＴの電子濃度の分布を示す図である。 ドレイン電極およびソース電極間に６５００Ｖの電圧を印加し、かつソース電極およびゲート電極の電圧を０Ｖに設定した場合における、比較例のＭＯＳＦＥＴの電子濃度の分布を示す図である。
［本発明の実施形態の説明］
炭化珪素基板と、炭化珪素基板上に設けられた絶縁膜とを有する炭化珪素半導体装置においては、炭化珪素基板と絶縁層との界面に、高密度の界面準位が存在する。界面準位に電子がトラップされると、炭化珪素基板と絶縁膜との界面に固定電荷が生じる。炭化珪素基板の一部であるｎ型領域（ドリフト領域）に存在する電子と界面準位にトラップされた電子とが反発しあうことで、ｎ型領域側に空乏層が伸長する。空乏層には電界（電圧）が印加されるため、終端領域側に空乏層が伸長すると、終端領域に高電圧が印加される。特に空乏層がフィールドストップ領域を超えてチップの周縁方向に伸長すると、周縁に高い電圧が印加される。周縁に高電圧が印加されると、周縁でたとえばリーク電流が発生し、炭化珪素半導体装置の耐圧が劣化することがある。
炭化珪素半導体装置の耐圧を向上するためには、不純物濃度の低いドリフト領域が必要になる。ドリフト領域における不純物濃度が低いと、ｐｎ接合に逆方向バイアスを印加する際、ドリフト領域側に空乏層が伸びやすくなる。そのため、特に高耐圧の炭化珪素半導体装置において、終端領域に空乏層が伸びることを抑制する終端領域の構造が求められる。また炭化珪素半導体装置における界面準位の密度は、珪素半導体装置における界面準位の密度よりも１桁以上高い。そのため、炭化珪素半導体装置の場合は、珪素半導体装置の場合よりも、空乏層が伸長しやすい。よって、炭化珪素半導体装置は、珪素半導体装置よりも、終端領域に空乏層が伸びることを抑制する必要性が高い。
発明者は、界面準位の固定電荷が空乏層に及ぼす影響を調べるため、電子濃度分布シミュレーションを実施した。
図１５は、比較例に係るＭＯＳＦＥＴ５の構造を示す断面模式図である。ＭＯＳＦＥＴ５は、炭化珪素基板１０と、ソース電極１６と、ドレイン電極２０と、ゲート電極（図示せず）と、絶縁膜１５ｂを主に含む。炭化珪素基板１０は、炭化珪素単結晶基板１１と、炭化珪素エピタキシャル層１９とから構成されている。炭化珪素エピタキシャル層１９は、ＪＴＥ（Ｊｕｎｃｔｉｏｎ Ｔｅｒｍｉｎａｔｉｏｎ Ｅｘｔｅｎｓｉｏｎ）領域２と、フィールドストップ領域１ａと、ボディ領域１３と、ソース領域（図示せず）とを含む。ＪＴＥ領域２およびフィールドストップ領域１ａ上には絶縁膜１５ｂが設けられている。炭化珪素基板１０の第１主面１０ａ上にソース電極１６が設けられており、第２主面１０ｂ上にドレイン電極２０が設けられている。ソース電極１６は、ボディ領域１３中に設けられたソース領域と接している。フィールドストップ領域１ａは、ＪＴＥ領域２と周縁１０ｃとの間に設けられている。
図１６は、ドレイン電極２０およびソース電極１６間に５Ｖの電圧を印加し、かつソース電極１６およびゲート電極の電圧を０Ｖに設定した場合における、比較例のＭＯＳＦＥＴ５の電子濃度の分布を示す図である。炭化珪素基板１０と絶縁膜１５ｂとの界面には、Ｑeff＝１×１０12ｃｍ-2の負の固定電荷を導入した。図１６に示されるように、空乏層３１がＪＴＥ領域２からドリフト領域１２内に張り出している。フィールドストップ領域１ａと周縁１０ｃとの間にも、空乏層３２が絶縁膜１５ｂからドリフト領域１２内に張り出している。なお、空乏層は、炭化珪素基板１０において電子濃度がほぼ０である領域である。絶縁膜１５ｂおよびＪＴＥ領域２には電子がほぼ存在しないので、当該領域においても電子濃度はほぼ０となる。
図１７は、ドレイン電極２０およびソース電極１６間に６５００Ｖの電圧を印加し、かつソース電極１６およびゲート電極の電圧を０Ｖに設定した場合における、比較例のＭＯＳＦＥＴ５の電子濃度の分布を示す図である。図１７に示されるように、ドレイン電極２０およびソース電極１６間に高電圧が印加されると、フィールドストップ領域１ａの内側の空乏層３１と、フィールドストップ領域１ａの外側の空乏層３２とが一体化して、一体化した空乏層が周縁１０ｃ側に張り出している。それゆえ、周縁１０ｃには、高い電圧が印加されると考えられる。
図１２は、実施例に係るＭＯＳＦＥＴの構造を示す縦断面模式図である。実施例に係るＭＯＳＦＥＴ５と比較例に係るＭＯＳＦＥＴ５との違いは、実施例に係るＭＯＳＦＥＴ５においては、フィールドストップ領域１ａがチップの周縁１０ｃに露出するように配置されていることである。
図１３は、ドレイン電極２０およびソース電極１６間に５Ｖの電圧を印加し、かつソース電極１６およびゲート電極の電圧を０Ｖに設定した場合における、実施例のＭＯＳＦＥＴ５の電子濃度の分布を示す図である。炭化珪素基板１０と絶縁膜１５ｂとの界面には、Ｑeff＝１×１０12ｃｍ-2の負の固定電荷を導入した。図１３に示されるように、空乏層３１がＪＴＥ領域２からドリフト領域１２内に張り出している。しかしながら、高い不純物濃度を有するフィールドストップ領域１ａが周縁１０ｃに露出して配置されているため、周縁１０ｃ付近には空乏層はほとんど伸長していない。
図１４は、ドレイン電極２０およびソース電極１６間に６５００Ｖの電圧を印加し、かつソース電極１６およびゲート電極の電圧を０Ｖに設定した場合における、実施例のＭＯＳＦＥＴ５の電子濃度の分布を示す図である。図１４に示されるように、ドレイン電極２０およびソース電極１６間に高電圧が印加された場合であっても、空乏層３１は周縁１０ｃ側にほとんど伸長しない。そのため、周縁１０ｃに高い電圧が印加されないと考えられる。
以上の電子濃度シミュレーション結果に基づいて、発明者は、フィールドストップ領域をチップの周縁に露出するように配置することにより、チップの周縁側に空乏層が伸長することを抑制可能であることを見出した。結果として、チップの周縁に高い電圧が印加されることを抑制可能であるので、炭化珪素半導体装置の耐圧を向上可能である。
次に、本発明の実施態様を列記して説明する。
（１）本発明の一態様に係る炭化珪素半導体装置５は、炭化珪素基板１０と、絶縁膜１５ｂとを有している。炭化珪素基板１０は、周縁１０ｃを含む終端領域ＯＲと、終端領域ＯＲに囲まれた素子領域ＩＲとから構成されている。絶縁膜１５ｂは、終端領域ＯＲ上に設けられている。終端領域ＯＲは、第１導電型を有する第１不純物領域１２と、第１導電型を有し、第１不純物領域１２と接しかつ第１不純物領域１２よりも高い不純物濃度を有するフィールドストップ領域１ａとを含む。フィールドストップ領域１ａの少なくとも一部は、周縁１０ｃに露出している。これにより、炭化珪素半導体装置５の周縁１０ｃ側に空乏層が伸長することを抑制可能である。結果として、炭化珪素半導体装置５の周縁１０ｃに高い電圧が印加されることを抑制可能であるため、炭化珪素半導体装置５の耐圧を向上可能である。
（２）上記（１）に係る炭化珪素半導体装置５において、フィールドストップ領域１ａの不純物濃度は、１×１０16ｃｍ-3以上１×１０21ｃｍ-3以下であってもよい。不純物濃度を１×１０16ｃｍ-3以上とすることにより、空乏層の伸長を抑制することができる。不純物濃度は、１×１０21ｃｍ-3以下とすることにより、結晶性が劣化してリーク電流が発生することを抑制することができる。
（３）上記（１）または（２）に係る炭化珪素半導体装置５において、終端領域ＯＲは、フィールドストップ領域１ａに囲まれ、かつ第１導電型とは異なる第２導電型を有するガードリング領域３を含んでもよい。これにより、炭化珪素半導体装置５の耐圧をさらに向上可能である。
（４）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置５において、絶縁膜１５ｂは、熱酸化膜であってもよい。絶縁膜１５ｂが堆積酸化膜の場合と比較して、絶縁膜１５ｂが熱酸化膜の場合、固定電荷密度が高くなり、空乏層が伸長しやすくなる。そのため、絶縁膜１５ｂが熱酸化膜の場合において、上記（１）に係る炭化珪素半導体装置５がより好適に利用される。
（５）上記（１）〜（４）のいずれかに係る炭化珪素半導体装置５において、第１導電型は、ｎ型であってもよい。これにより、炭化珪素半導体装置５のオン抵抗を低減することができる。
（６）上記（１）〜（５）のいずれかに係る炭化珪素半導体装置５において、炭化珪素基板１０は、絶縁膜１５ｂに接する第１主面１０ａと、第１主面と反対側の第２主面１０ｂとを有していてもよい。炭化珪素半導体装置５は、さらに、第１主面１０ａに接する第１電極１６と、第２主面１０ｂに接する第２電極２０とを備えていてもよい。縦型半導体装置の場合は、第１主面１０ａと第２主面１０ｂとの間に高電圧が印加されるため、第１主面１０ａと第２主面１０ｂとの間に位置する周縁１０ｃに高電圧が印加されやすい。そのため、縦型半導体において、上記（１）に係る炭化珪素半導体装置５がより好適に利用される。
（７）上記（１）〜（６）のいずれかに係る炭化珪素半導体装置５において、素子領域ＩＲは、第１導電型を有するソース領域１４を含んでよい。ソース領域１４の不純物濃度は、フィールドストップ領域１ａの不純物濃度と同じであってもよい。ソース領域１４の不純物濃度は、フィールドストップ領域１ａの不純物濃度と同じであるとは、ソース領域１４の不純物濃度の最大値が、フィールドストップ領域１ａの不純物濃度の最大値の±１０％以内であることを意味する。各領域における不純物濃度は、たとえばＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）により測定可能である。ソース領域１４とフィールドストップ領域１ａとを同時に形成することにより、炭化珪素半導体装置５の製造プロセスを簡略化することができる。
（８）上記（１）〜（６）のいずれかに係る炭化珪素半導体装置５において、素子領域ＩＲは、第１導電型を有するソース領域１４を含んでいてもよい。ソース領域１４は、フィールドストップ領域１ａと同時に形成されていてもよい。これにより、炭化珪素半導体装置５の製造プロセスを簡略化することができる。
［本発明の実施形態の詳細］
以下、図面に基づいて本発明の実施の形態について説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付しその説明は繰返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
本発明の実施の形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの構成について説明する。
図１に示されるように、実施の形態に係るＭＯＳＦＥＴ５は、たとえば炭化珪素基板１０と、ゲート電極２７と、第１絶縁膜１５と、第２絶縁膜２１と、ソース電極１６と、ソース配線２３と、ドレイン電極２０とを主に有している。炭化珪素基板１０は、第１主面１０ａと、第１主面１０ａと反対側の第２主面１０ｂとを有している。炭化珪素基板１０は、炭化珪素単結晶基板１１と、炭化珪素単結晶基板１１上に設けられた炭化珪素エピタキシャル層１９とから構成されている。炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素である。第１主面１０ａの最大径は、たとえば１００ｍｍより大きく、好ましくは１５０ｍｍ以上である。第１主面１０ａは、たとえば｛０００１｝面から４°以下オフした面である。具体的には、第１主面１０ａは、たとえば（０００１）面から４°以下程度オフした面である。
炭化珪素エピタキシャル層１９は、ドリフト領域１２と、ボディ領域１３と、ソース領域１４と、コンタクト領域１８と、ＪＴＥ領域２と、ガードリング領域３と、フィールドストップ領域１ａとを主に有している。ドリフト領域１２は、たとえば窒素またはリンなどのｎ型不純物を含むｎ型（第１導電型）領域である。ドリフト領域１２におけるｎ型不純物の濃度は、たとえば１．０×１０14ｃｍ-3以上１．０×１０17ｃｍ-3以下である。ボディ領域１３は、たとえばアルミニウムまたはホウ素などのｐ型不純物を含むｐ型（第２導電型）領域である。ボディ領域１３に含まれるｐ型不純物の濃度は、たとえば１×１０17ｃｍ-3程度である。
ソース領域１４は、窒素またはリンなどのｎ型不純物を含むｎ型領域である。ソース領域１４は、第１主面１０ａに対して垂直な方向から見た視野（平面視）において、ボディ領域１３に取り囲まれるように設けられている。ソース領域１４が含むｎ型不純物の濃度は、ドリフト領域１２が含むｎ型不純物の濃度よりも高い。ソース領域１４が含むｎ型不純物の濃度はたとえば１×１０20ｃｍ-3である。ソース領域１４は、ボディ領域１３によりドリフト領域１２と隔てられている。
コンタクト領域１８は、アルミニウムまたはホウ素などのｐ型不純物を含むｐ型領域である。コンタクト領域１８は、平面視においてソース領域１４に囲まれて設けられている。コンタクト領域１８は、ボディ領域１３に接している。コンタクト領域１８が含むｐ型不純物の濃度は、ボディ領域１３が含むｐ型不純物の濃度よりも高い。コンタクト領域１８が含むｐ型不純物の濃度はたとえば１×１０20ｃｍ-3である。
図２は、炭化珪素半導体装置５が有する炭化珪素基板１０を示す平面模式図である。炭化珪素基板１０は、周縁１０ｃを含む終端領域ＯＲと、終端領域ＯＲに囲まれた素子領域ＩＲとから構成されている。周縁１０ｃは、炭化珪素半導体装置５（半導体チップ）の外周面である。炭化珪素基板１０は、平面視において、たとえば四角形であってもよいし、より特定的には長方形であってもよい。平面視において、周縁１０ｃの形状は、終端領域ＯＲと素子領域ＩＲとの境界ＢＬの形状と相似形であってもよい。素子領域ＩＲは、ボディ領域１３と、ソース領域１４と、コンタクト領域１８と、ドリフト領域１２の一部とを含む（図１参照）。終端領域ＯＲは、フィールドストップ領域１ａと、ＪＴＥ領域２と、ガードリング領域３と、ドリフト領域１２の一部と、ボディ領域１３の一部とを含む（図１参照）。ドリフト領域１２およびボディ領域１３は、素子領域ＩＲおよび終端領域ＯＲに含まれていてもよい。
図３に示されるように、終端領域ＯＲは、ｎ型を有するドリフト領域１２と、ｎ型を有し、ドリフト領域１２と接しかつドリフト領域１２よりも高い不純物濃度を有するフィールドストップ領域１ａとを含む。フィールドストップ領域１ａの少なくとも一部は、周縁１０ｃに露出している。言い換えれば、炭化珪素基板１０の周縁１０ｃの少なくとも一部は、フィールドストップ領域１ａにより構成されている。好ましくは、フィールドストップ領域１ａの全周囲が、周縁１０ｃに露出している。言い換えれば、炭化珪素基板１０の周縁１０ｃの全てが、フィールドストップ領域１ａにより構成されている。
フィールドストップ領域１ａは、窒素またはリンなどのｎ型不純物を含むｎ型（第１導電型）を有する領域である。フィールドストップ領域１ａは、ドリフト領域１２と接しかつドリフト領域１２よりも高い不純物濃度を有する。フィールドストップ領域１ａのｎ型不純物の濃度は、たとえば１×１０16ｃｍ-3以上１×１０21ｃｍ-3以下であり、好ましくは１×１０17ｃｍ-3以上１×１０20ｃｍ-3以下である。ソース領域１４のｎ型不純物の濃度は、フィールドストップ領域１ａのｎ型不純物の濃度と同じであってもよい。ソース領域１４の不純物濃度は、フィールドストップ領域１ａの不純物濃度と同じであるとは、ソース領域１４の不純物濃度の最大値が、フィールドストップ領域１ａの不純物濃度の最大値の±１０％以内であることを意味する。
ソース領域１４は、フィールドストップ領域１ａと同時に形成されていてもよい。ソース領域１４と、フィールドストップ領域１ａとが同時に形成される場合、第１主面１０ａと垂直な方向において、ソース領域１４におけるｎ型不純物の濃度プロファイルは、フィールドストップ領域１ａにおけるｎ型不純物の濃度プロファイルとほぼ同じになる。たとえば、第１主面１０ａと垂直な方向において、ソース領域１４中のｎ型不純物の濃度が最大となる位置は、フィールドストップ領域１ａ中のｎ型不純物の濃度が最大となる位置とほぼ同じである。第１主面１０ａと平行な方向において、フィールドストップ領域１ａの幅Ｗ（図１参照）は、たとえば２５μｍ以上３００μｍ以下である。
図３に示されるように、終端領域ＯＲは、フィールドストップ領域１ａに囲まれ、かつｎ型とは異なるｐ型を有するガードリング領域３を含んでもよい。ガードリング領域３は、アルミニウムまたはホウ素などのｐ型不純物を含むｐ型領域である。ガードリング領域３のドーズ量は、たとえば５×１０12ｃｍ-2以上２．５×１０13ｃｍ-2以下である。ガードリング領域３は、フィールドストップ領域１ａから離間していてもよい。ガードリング領域３は、複数（たとえば３つ）のガードリング３ａ、３ｂ、３ｃを有していてもよい。
図３に示されるように、終端領域ＯＲは、ガードリング領域３に囲まれたＪＴＥ領域２を含んでいてもよい。言い換えれば、ガードリング領域３は、ＪＴＥ領域２とフィールドストップ領域１ａとの間に位置している。ＪＴＥ領域２は、アルミニウムまたはホウ素などのｐ型不純物を含むｐ型領域である。ＪＴＥ領域２のドーズ量は、たとえば５×１０12ｃｍ-2以上２．５×１０13ｃｍ-2以下である。図１に示されるように、ＪＴＥ領域２は、ボディ領域１３に接していてもよい。ＪＴＥ領域２とボディ領域１３との境界が、素子領域ＩＲと終端領域ＯＲとの境界ＢＬである。第１主面１０ａに対して垂直な方向において、ＪＴＥ領域２の厚みは、ボディ領域１３の厚みよりも小さくてもよい。第１主面１０ａに対して垂直な方向において、ガードリング領域３の厚みは、ＪＴＥ領域２の厚みとほぼ同じであってもよい。
図４に示されるように、フィールドストップ領域１ａは、周縁１０ｃの一部にのみ露出していてもよい。言い換えれば、周縁１０ｃは、フィールドストップ領域１ａにより構成された第１領域１０ｃ１と、フィールドストップ領域１ａ以外の領域（たとえばドリフト領域１２）により構成された第２領域１０ｃ２とを有していてもよい。図４に示されるように、終端領域ＯＲの角部は、ドリフト領域１２により形成されていてもよい。
図１に示されるように、第１絶縁膜１５は、炭化珪素基板１０の第１主面１０ａ上に設けられている。第１主面１０ａは、第１絶縁膜１５に接する。第１絶縁膜１５の厚みは、たとえば４０ｎｍ以上６０ｎｍ以下である。第１絶縁膜１５は、熱酸化膜であってもよいし、堆積酸化膜であってもよい。第１絶縁膜１５は、たとえば二酸化珪素であってもよいし、窒化珪素であってもよいし、ポリイミドであってもよい。なお、第１絶縁膜１５が熱酸化膜の場合は、第１絶縁膜１５が堆積酸化膜の場合よりも、炭化珪素基板１０と第１絶縁膜１５との界面に界面準位が形成されやすいと考えられる。第１絶縁膜１５は、ゲート絶縁膜１５ａと、第３絶縁膜１５ｂとを有する。ゲート絶縁膜１５ａは、第３絶縁膜１５ｂと接していてもよいし、離間していてもよい。ゲート絶縁膜１５ａは、素子領域ＩＲ上に設けられている。ゲート絶縁膜１５ａは、第１主面１０ａにおいて、ソース領域１４、ボディ領域１３およびドリフト領域１２に接している。
第３絶縁膜１５ｂは、終端領域ＯＲに接して設けられている。第３絶縁膜１５ｂは、素子領域ＩＲと終端領域ＯＲとの境界ＢＬにおいてソース電極１６と接していてもよい。第３絶縁膜１５ｂは、第１主面１０ａにおいて、ＪＴＥ領域２と、ガードリング領域３と、フィールドストップ領域１ａと、ドリフト領域１２と、ボディ領域１３とに接している。第３絶縁膜１５ｂは、第１主面１０ａと周縁１０ｃとの接点上に設けられていてもよい。
ゲート電極２７は、ゲート絶縁膜１５ａ上に設けられている。ゲート電極２７は、ソース領域１４、ボディ領域１３およびドリフト領域１２に対面して設けられている。ゲート電極２７は、たとえば不純物がドーピングされたポリシリコンなどの導電体から構成されている。
第２絶縁膜２１は、層間絶縁膜２１ａと、第４絶縁膜２１ｂとを有する。第２絶縁膜２１は、たとえば二酸化珪素を含む。層間絶縁膜２１ａは、第４絶縁膜２１ｂと接していてもよいし、離間していてもよい。層間絶縁膜２１ａは、素子領域ＩＲ上に設けられている。層間絶縁膜２１ａは、ゲート電極２７を覆うようにゲート電極２７およびゲート絶縁膜１５ａの各々に接して設けられている。層間絶縁膜２１ａは、ゲート電極２７とソース電極１６とを電気的に絶縁している。第４絶縁膜２１ｂは、第３絶縁膜１５ｂ上に設けられている。第４絶縁膜２１ｂは、素子領域ＩＲと終端領域ＯＲとの境界ＢＬ上に設けられている。
ソース電極１６は、第１主面１０ａに接する。ソース電極１６は、第１主面１０ａにおいて、ソース領域１４およびコンタクト領域１８と接する。ソース電極１６は、素子領域ＩＲ上に設けられている。ソース電極１６は、たとえばＴｉＡｌＳｉを含む。好ましくは、ソース電極１６は、ソース領域１４およびコンタクト領域１８の各々とオーミック接合している。ソース配線２３は、ソース電極１６と接しており、層間絶縁膜２１ａを覆うように設けられている。ソース配線２３は、ソース電極１６を介してソース領域１４と電気的に接続されている。ソース配線２３は、たとえばアルミニウムを含む材料により構成されている。
ドレイン電極２０は、第２主面１０ｂに接する。ドレイン電極２０は、第２主面１０ｂにおいて、炭化珪素単結晶基板１１と接している。ドレイン電極２０は、たとえばＮｉＳｉを含む材料から構成されている。好ましくは、ドレイン電極２０は、ｎ型を有する炭化珪素単結晶基板１１とオーミック接合している。ドレイン電極２０は、素子領域ＩＲおよび終端領域ＯＲに接している。
次に、本発明の実施の形態に係る炭化珪素半導体装置としてのＭＯＳＦＥＴの製造方法について説明する。
まず炭化珪素基板が準備される。たとえば昇華法により形成された炭化珪素単結晶がスライスされることにより、炭化珪素単結晶基板１１が準備される。炭化珪素単結晶基板１１は、たとえばポリタイプ４Ｈの六方晶炭化珪素である。次に、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、炭化珪素単結晶基板１１の一方の主面上に炭化珪素エピタキシャル層１９が形成される。たとえば原料ガスとしてＳｉＨ4（シラン）とＣ3Ｈ8（プロパン）との混合ガスを用いてエピタキシャル成長が実施される。エピタキシャル成長の際、たとえば窒素などのｎ型不純物が炭化珪素エピタキシャル層１９に導入される。以上により、炭化珪素単結晶基板１１上に炭化珪素エピタキシャル層１９が設けられた炭化珪素ウエハー１００が準備される。炭化珪素ウエハー１００は、炭化珪素エピタキシャル層１９により構成された第１主面１０ａと、炭化珪素単結晶基板１１により構成された第２主面１０ｂとを有する（図５参照）。
図６に示されるように、炭化珪素ウエハー１００において、オリエンテーションフラットＯＦと、インデックスフラットＩＦとが設けられていてもよい。オリエンテーションフラットＯＦは、たとえば＜１１−２０＞方向に沿って延在していてもよい。インデックスフラットＩＦは、たとえば＜１−１００＞方向に沿って延在していてもよい。炭化珪素ウエハー１００の第１主面１０ａ側には、ダイシング予定領域ＤＬが設けられてもよい。ダイシング予定領域ＤＬは、たとえば＜１−１００＞方向に延在する第１ダイシングラインＤＬ１と、＜１１−２０＞方向に沿って延在する第２ダイシングラインＤＬ２とを有していてもよい。炭化珪素ウエハー１００は、ダイシング予定領域ＤＬにより隔てられた複数の炭化珪素基板１０を含む。複数の炭化珪素基板１０の各々は、第１ダイシングラインＤＬ１と第２ダイシングラインＤＬ２とに囲まれている。ダイシング予定領域ＤＬは、後述するダイシング工程において切削される領域のことである。図１１に示されるように、ダイシング予定領域ＤＬには、溝部４０が設けられていてもよいし、溝部４０が設けられていなくてもよい。
次に、イオン注入工程が実施される。具体的には、所望の開口パターンが形成された注入マスク（図示せず）が、炭化珪素ウエハー１００の第１主面１０ａ上に形成される。次に、炭化珪素ウエハー１００の第１主面１０ａに対して、たとえばアルミニウムまたはホウ素などのｐ型不純物がイオン注入されることにより、ｐ型の導電型を有するボディ領域１３が形成される。次に、ボディ領域１３に対して、たとえば窒素またはリンなどのｎ型不純物がイオン注入されることにより、ｎ型の導電型を有するソース領域１４が形成される。次に、ソース領域１４に対して、たとえばアルミニウムまたはホウ素などのｐ型不純物がイオン注入されることにより、ｐ型の導電型を有するコンタクト領域１８が形成される。
同様に、炭化珪素ウエハー１００の第１主面１０ａに対して、たとえばアルミニウムまたはホウ素などのｐ型不純物がイオン注入されることにより、ｐ型の導電型を有するＪＴＥ領域２とガードリング領域３とが形成される。第１主面１０ａに対して、たとえば窒素またはリンなどのｎ型不純物がイオン注入されることにより、ｎ型の導電型を有するｎ型領域１が形成される。図７および図８に示されるように、ｎ型領域１は、ダイシング予定領域ＤＬを覆うように形成される。言い換えれば、終端領域ＯＲとダイシング予定領域ＤＬとに対して、たとえば窒素またはリンなどのｎ型不純物がイオン注入されることによりｎ型領域１が形成される。ｎ型領域１が含むｎ型不純物の濃度は、ドリフト領域１２が含むｎ型不純物の濃度よりも高い。ｎ型領域１は、終端領域ＯＲに形成されたフィールドストップ領域１ａと、ダイシング予定領域ＤＬ内に形成された第１ｎ型領域１ｂとを含む。ソース領域１４は、フィールドストップ領域１ａと同時に形成されていてもよい。フィールドストップ領域１ａは、第１ｎ型領域１ｂと同時に形成されてもよい。平面視において、ｎ型領域１は格子状であってもよい（図８参照）。
次に、上記イオン注入によって炭化珪素ウエハー１００に対して導入された不純物を活性化させる熱処理が実施される。具体的には、イオン注入が実施された炭化珪素ウエハー１００が、たとえばアルゴン雰囲気中において１７００℃程度に加熱された状態で３０分間程度保持される。
次に、第１絶縁膜を形成する工程が実施される。具体的には、炭化珪素ウエハー１００の第１主面１０ａが、酸素雰囲気中でたとえば１３００℃程度で熱酸化されることにより、第１主面１０ａ上に第１絶縁膜１５が形成される。第１絶縁膜１５は、ゲート絶縁膜１５ａと、第３絶縁膜１５ｂとを含む。ゲート絶縁膜１５ａは、第１主面１０ａにおいて、ドリフト領域１２と、ボディ領域１３と、ソース領域１４とに接する。第３絶縁膜１５ｂは、第１主面１０ａにおいて、ＪＴＥ領域２と、ドリフト領域１２と、ガードリング領域３と、フィールドストップ領域１ａとに接する。
次に、ゲート電極を形成する工程が実施される。たとえば不純物が導入されたポリシリコンを含む材料からなるゲート電極２７がゲート絶縁膜１５ａに接触するように形成される。次に、第２絶縁膜を形成する工程が実施される。たとえば二酸化珪素を含む材料からなる第２絶縁膜２１が、ゲート電極２７上と第３絶縁膜１５ｂ上とに形成される。第２絶縁膜２１は、ゲート電極２７を覆うように設けられた層間絶縁膜２１ａと、第３絶縁膜１５ｂ上に設けられた第４絶縁膜２１ｂとを含む。次に、コンタクト領域１８およびソース領域１４が第１絶縁膜１５から露出するように、第１絶縁膜１５および第２絶縁膜２１の一部が除去される（図９参照）。
次に、ソース電極を形成する工程が実施される。たとえばコンタクト領域１８およびソース領域１４と接するソース電極１６がスパッタリングにより形成される。ソース電極１６は、たとえばＳｉ原子、Ｔｉ原子およびＡｌ原子を含有する。次に、ソース電極１６および炭化珪素ウエハー１００をたとえば１０００℃程度に加熱することにより、炭化珪素ウエハー１００とオーミック接合するソース電極１６が形成される。次に、ソース電極１６と接するソース配線２３が形成される。ソース配線２３は、たとえばアルミニウムを含む材料からなる。次に、炭化珪素ウエハー１００の第２主面１０ｂと接するドレイン電極２０が形成される（図１０参照）。
次に、ダイシング工程が実施される。たとえば回転するブレード（図示せず）により、炭化珪素ウエハー１００がダイシング予定領域ＤＬ（図６および図１０参照）に沿って切断される。ダイシング工程においては、フィールドストップ領域１ａを炭化珪素基板１０内に残しながら、第１ｎ型領域１ｂを含むダイシング予定領域ＤＬが除去される。これにより、複数のチップが形成される。複数のチップの各々が、炭化珪素半導体装置５（図１）を構成する。
次に、ダイシング予定領域の構造の変形例について説明する。
図１１に示されるように、ダイシング予定領域ＤＬには、第１主面１０ａに溝部４０が形成されていてもよい。溝部４０の深さは、フィールドストップ領域１ａの厚みよりも小さくてもよい。ダイシング予定領域ＤＬに溝部４０が形成されている場合、イオン注入工程において、溝部の底部と側部とに露出するようにｎ型領域１が形成されてもよい。
上記実施の形態において、第１導電型はｎ型であり、かつ第２導電型はｐ型であるとして説明したが、第１導電型をｐ型とし、かつ第２導電型をｎ型としてもよい。炭化珪素半導体装置の一例として平面型ＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置はトレンチ型ＭＯＳＦＥＴであってもよい。炭化珪素半導体装置は横型半導体装置であってもよいし、縦型半導体装置であってもよい。炭化珪素半導体装置は、ショットキーバリアダイオード、ＰｉＮダイオード、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、サイリスタまたはＧＴＯ（Ｇａｔｅ Ｔｕｒｎ ｏｆｆ ｔｈｙｒｉｓｔｏｒ）などであってもよい。
次に、本発明の実施の形態に係る炭化珪素半導体装置の作用効果について説明する。
実施の形態に係るＭＯＳＦＥＴ５は、炭化珪素基板１０と、第３絶縁膜１５ｂとを有している。炭化珪素基板１０は、周縁１０ｃを含む終端領域ＯＲと、終端領域ＯＲに囲まれた素子領域ＩＲとから構成されている。第３絶縁膜１５ｂは、終端領域ＯＲ上に設けられている。終端領域ＯＲは、ｎ型を有するドリフト領域１２と、ｎ型を有し、ドリフト領域１２と接しかつドリフト領域１２よりも高いｎ型不純物濃度を有するフィールドストップ領域１ａとを含む。フィールドストップ領域１ａの少なくとも一部は、周縁１０ｃに露出している。これにより、ＭＯＳＦＥＴ５の周縁１０ｃ側に空乏層が伸長することを抑制可能である。結果として、ＭＯＳＦＥＴ５の周縁１０ｃに高い電圧が印加されることを抑制可能であるため、ＭＯＳＦＥＴ５の耐圧を向上可能である。
また実施の形態に係るＭＯＳＦＥＴ５は、フィールドストップ領域１ａの不純物濃度は、１×１０16ｃｍ-3以上１×１０21ｃｍ-3以下である。不純物濃度を１×１０16ｃｍ-3以上とすることにより、空乏層の伸長を抑制することができる。不純物濃度は、１×１０21ｃｍ-3以下とすることにより、結晶性が劣化してリーク電流が発生することを抑制することができる。
さらに実施の形態に係るＭＯＳＦＥＴ５は、終端領域ＯＲは、フィールドストップ領域１ａに囲まれ、かつｎ型とは異なるｐ型を有するガードリング領域３を含んでいる。これにより、ＭＯＳＦＥＴ５の耐圧をさらに向上可能である。
さらに実施の形態に係るＭＯＳＦＥＴ５は、第３絶縁膜１５ｂは、熱酸化膜である。第３絶縁膜１５ｂが堆積酸化膜の場合と比較して、第３絶縁膜１５ｂが熱酸化膜の場合、固定電荷密度が高くなり、空乏層が伸長しやすくなる。そのため、第３絶縁膜１５ｂが熱酸化膜の場合において、上記に係るＭＯＳＦＥＴ５がより好適に利用される。
さらに実施の形態に係るＭＯＳＦＥＴ５は、第１導電型は、ｎ型である。これにより、ＭＯＳＦＥＴ５のオン抵抗を低減することができる。
さらに実施の形態に係るＭＯＳＦＥＴ５は、炭化珪素基板１０は、第３絶縁膜１５ｂに接する第１主面１０ａと、第１主面と反対側の第２主面１０ｂとを有している。ＭＯＳＦＥＴ５は、さらに、第１主面１０ａに接するソース電極１６と、第２主面１０ｂに接するドレイン電極２０とを備えていてもよい。縦型半導体装置の場合は、第１主面１０ａと第２主面１０ｂとの間に高電圧が印加されるため、第１主面１０ａと第２主面１０ｂとの間に位置する周縁１０ｃに高電圧が印加されやすい。そのため、縦型半導体において、上記に係るＭＯＳＦＥＴ５がより好適に利用される。
さらに実施の形態に係るＭＯＳＦＥＴ５は、素子領域ＩＲは、第１導電型を有するソース領域１４を含んでよい。ソース領域１４の不純物濃度は、フィールドストップ領域１ａの不純物濃度と同じであってもよい。ソース領域１４とフィールドストップ領域１ａとを同時に形成することにより、ＭＯＳＦＥＴ５の製造プロセスを簡略化することができる。
さらに実施の形態に係るＭＯＳＦＥＴ５は、素子領域ＩＲは、第１導電型を有するソース領域１４を含んでいてもよい。ソース領域１４は、フィールドストップ領域１ａと同時に形成されていてもよい。これにより、ＭＯＳＦＥＴ５の製造プロセスを簡略化することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
１ ｎ型領域
１ａ フィールドストップ領域
１ｂ 第１ｎ型領域
２ ＪＴＥ領域
３ ガードリング領域
３ａ ガードリング
５ 炭化珪素半導体装置（ＭＯＳＦＥＴ）
１０ 炭化珪素基板
１０ａ 第１主面
１０ｂ 第２主面
１０ｃ１ 第１領域
１０ｃ２ 第２領域
１０ｃ 周縁
１１ 炭化珪素単結晶基板
１２ 第１不純物領域（ドリフト領域）
１３ ボディ領域
１４ ソース領域
１５ 第１絶縁膜
１５ａ ゲート絶縁膜
１５ｂ 第３絶縁膜（絶縁膜）
１６ ソース電極（第１電極）
１８ コンタクト領域
１９ 炭化珪素エピタキシャル層
２０ ドレイン電極（第２電極）
２１ 第２絶縁膜
２１ａ 層間絶縁膜
２１ｂ 第４絶縁膜
２３ ソース配線
２７ ゲート電極
３１，３２ 空乏層
４０ 溝部
１００ 炭化珪素基板ウエハー
ＢＬ 境界
ＤＬ ダイシング予定領域
ＤＬ１ 第１ダイシングライン
ＤＬ２ 第２ダイシングライン
ＩＦ インデックスフラット
ＩＲ 素子領域
ＯＦ オリエンテーションフラット
ＯＲ 終端領域

Claims (8)

  1. 周縁を含む終端領域と、前記終端領域に囲まれた素子領域とから構成された炭化珪素基板と、
    前記終端領域上に設けられた絶縁膜とを備え、
    前記終端領域は、第１導電型を有する第１不純物領域と、前記第１導電型を有し、前記第１不純物領域と接しかつ前記第１不純物領域よりも高い不純物濃度を有するフィールドストップ領域とを含み、
    前記フィールドストップ領域の少なくとも一部は、前記周縁に露出している、炭化珪素半導体装置。
  2. 前記フィールドストップ領域の不純物濃度は、１×１０16ｃｍ-3以上１×１０21ｃｍ-3以下である、請求項１に記載の炭化珪素半導体装置。
  3. 前記終端領域は、前記フィールドストップ領域に囲まれ、かつ前記第１導電型とは異なる第２導電型を有するガードリング領域を含む、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記絶縁膜は、熱酸化膜である、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 前記第１導電型は、ｎ型である、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置。
  6. 前記炭化珪素基板は、前記絶縁膜に接する第１主面と、前記第１主面と反対側の第２主面とを有し、さらに、
    前記第１主面に接する第１電極と、
    前記第２主面に接する第２電極とを備える、請求項１〜請求項５のいずれか１項に記載の炭化珪素半導体装置。
  7. 前記素子領域は、前記第１導電型を有するソース領域を含み、
    前記ソース領域の不純物濃度は、前記フィールドストップ領域の不純物濃度と同じである、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置。
  8. 前記素子領域は、前記第１導電型を有するソース領域を含み、
    前記ソース領域は、前記フィールドストップ領域と同時に形成される、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置。
JP2015060680A 2015-03-24 2015-03-24 炭化珪素半導体装置 Pending JP2016181591A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015060680A JP2016181591A (ja) 2015-03-24 2015-03-24 炭化珪素半導体装置
PCT/JP2016/053641 WO2016152281A1 (ja) 2015-03-24 2016-02-08 炭化珪素半導体装置
US15/548,699 US20180012957A1 (en) 2015-03-24 2016-02-08 Silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015060680A JP2016181591A (ja) 2015-03-24 2015-03-24 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2016181591A true JP2016181591A (ja) 2016-10-13

Family

ID=56979016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015060680A Pending JP2016181591A (ja) 2015-03-24 2015-03-24 炭化珪素半導体装置

Country Status (3)

Country Link
US (1) US20180012957A1 (ja)
JP (1) JP2016181591A (ja)
WO (1) WO2016152281A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098288A (ja) * 2016-12-09 2018-06-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013103051A1 (ja) * 2012-01-06 2013-07-11 三菱電機株式会社 半導体装置
WO2013173414A1 (en) * 2012-05-17 2013-11-21 General Electric Company Semiconductor device with junction termination extension
JP2015019014A (ja) * 2013-07-12 2015-01-29 住友電気工業株式会社 半導体装置およびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014107499A (ja) * 2012-11-29 2014-06-09 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2014138048A (ja) * 2013-01-16 2014-07-28 Sumitomo Electric Ind Ltd 炭化珪素半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013103051A1 (ja) * 2012-01-06 2013-07-11 三菱電機株式会社 半導体装置
WO2013173414A1 (en) * 2012-05-17 2013-11-21 General Electric Company Semiconductor device with junction termination extension
JP2015019014A (ja) * 2013-07-12 2015-01-29 住友電気工業株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018098288A (ja) * 2016-12-09 2018-06-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
WO2016152281A1 (ja) 2016-09-29
US20180012957A1 (en) 2018-01-11

Similar Documents

Publication Publication Date Title
US9954054B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP6287469B2 (ja) 炭化珪素半導体装置およびその製造方法
US9978840B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
US8981385B2 (en) Silicon carbide semiconductor device
JP5939127B2 (ja) 炭化珪素半導体装置
US9608074B2 (en) Silicon carbide semiconductor device and method for manufacturing silicon carbide semiconductor device
US20160163800A1 (en) Semiconductor device and method of manufacturing the same
JP6206339B2 (ja) 炭化珪素半導体装置の製造方法
JP6705155B2 (ja) 半導体装置および半導体装置の製造方法
JP6237408B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6508369B2 (ja) 炭化珪素半導体装置およびその製造方法
JPWO2018088063A1 (ja) 炭化珪素半導体装置
US10381445B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
JP6250938B2 (ja) 半導体装置及びその製造方法
JP6862782B2 (ja) 半導体装置および半導体装置の製造方法
JP5958352B2 (ja) 炭化珪素半導体装置およびその製造方法
US9722027B2 (en) Silicon carbide semiconductor device and method for manufacturing the same
JP6589278B2 (ja) 半導体素子および半導体素子の製造方法
WO2016152281A1 (ja) 炭化珪素半導体装置
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
JP2017092364A (ja) 半導体装置および半導体装置の製造方法
JP2016167632A (ja) 炭化珪素半導体装置
JP2017195333A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180417

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20181113