JP6500628B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6500628B2
JP6500628B2 JP2015123052A JP2015123052A JP6500628B2 JP 6500628 B2 JP6500628 B2 JP 6500628B2 JP 2015123052 A JP2015123052 A JP 2015123052A JP 2015123052 A JP2015123052 A JP 2015123052A JP 6500628 B2 JP6500628 B2 JP 6500628B2
Authority
JP
Japan
Prior art keywords
region
drift region
main surface
impurity
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015123052A
Other languages
English (en)
Other versions
JP2017011031A (ja
Inventor
雄 斎藤
雄 斎藤
透 日吉
透 日吉
築野 孝
孝 築野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2015123052A priority Critical patent/JP6500628B2/ja
Priority to PCT/JP2016/067510 priority patent/WO2016204112A1/ja
Publication of JP2017011031A publication Critical patent/JP2017011031A/ja
Application granted granted Critical
Publication of JP6500628B2 publication Critical patent/JP6500628B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、炭化珪素半導体装置およびその製造方法に関する。
近年、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)などの半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。たとえば、国際公開2012/017798号(特許文献1)は、耐圧保持層の表面にトレンチが形成されたトレンチ型MOSFETの製造方法を開示している。
国際公開2012/017798号
上記トレンチ型MOSFETの製造方法においては、耐圧保持層の表面にアルミニウムなどのp型不純物をイオン注入することにより、p型ボディ領域が形成される。p型ボディ領域は、耐圧保持層の深さ方向において、p型不純物の濃度のピークを有する不純物濃度プロファイルを有する。p型不純物の濃度のピークを示す位置より深い位置においては、p型不純物の濃度は単調に減少する。つまり、p型不純物は、チャネリング効果により、p型不純物の濃度のピークを示す位置から1μm以上2μm以下程度の深い領域まで到達する。そのため、実効的なチャネル長が長くなり、MOSFETのオン抵抗が高くなる。
またp型不純物のチャネリング効果により、耐圧保持層の深さ方向おけるボディ領域の底部の位置が、トレンチの底部の位置に近くなる。特に、トレンチの底部上に厚いゲート絶縁膜が形成されていると、ボディ領域の底部と接するゲート絶縁膜の厚みが大きくなる。つまり、ボディ領域内におけるチャネル領域上のゲート絶縁膜の厚みが大きくなる。そのため、チャネルが反転しづらくなり、MOSFETのオン抵抗が高くなる。
耐圧保持層の深い領域までp型不純物が到達することを抑制するために、耐圧保持層のn型不純物の濃度を高め、p型不純物の濃度を補償することが考えられる。しかしながら、耐圧保持層のn型不純物の濃度を高めると、トレンチの角部近傍におけるn型不純物の濃度も高くなる。そのため、電界緩和領域からの空乏層の伸長幅が短くなり、トレンチの角部における電界集中を十分に緩和することができなくなる。つまり、オン抵抗の低減とトレンチの角部における電界緩和とは、トレードオフの関係にある。
本発明の一態様の目的は、オン抵抗を低減し、かつトレンチの角部における電界集中を緩和可能な炭化珪素半導体装置およびその製造方法を提供することである。
本発明の一態様に係る炭化珪素半導体装置は、炭化珪素基板と、ゲート絶縁膜とを備えている。炭化珪素基板は、第1主面と、第1主面と反対側の第2主面とを有する。炭化珪素基板は、第1導電型を有する第1不純物領域と、第1不純物領域上に設けられ、第1導電型と異なる第2導電型を有する第2不純物領域と、第1不純物領域から隔てられるように第2不純物領域上に設けられ、第1主面を構成し、かつ第1導電型を有する第3不純物領域とを含む。第1不純物領域は、第1ドリフト領域と、第1ドリフト領域と第2不純物領域とに挟まれた第2ドリフト領域とを有する。第2ドリフト領域における第1導電型不純物の濃度の最大値は、第1ドリフト領域における第1導電型不純物の濃度の最大値よりも大きい。第1主面には、第2ドリフト領域と、第2不純物領域と、第3不純物領域とを貫通し、かつ第1ドリフト領域に至る側部と、側部と連続して設けられた底部とにより規定されたトレンチが形成されている。ゲート絶縁膜は、底部において第1ドリフト領域と接し、かつ側部において第2ドリフト領域と、第2不純物領域と、第3不純物領域とに接する。ゲート絶縁膜は、底部に接する第3主面と、第3主面と反対側の第4主面とを有する。第2不純物領域と第2ドリフト領域と第1ドリフト領域とにより構成される領域において、第2主面に対して垂直な方向の位置をxとし、第1導電型不純物の濃度と第2導電型不純物の濃度との差の絶対値をyとしたとき、xとyとの関係を示すプロファイルは、第1極小値と、第1極小値よりも第1主面側に位置する第2極小値とを有する。第2主面に対して垂直な方向において、第1極小値を示す位置は、第3主面の位置と第4主面の位置との間にある。第2主面に対して垂直な方向において、第2極小値を示す位置は、第1主面の位置と第4主面の位置との間にある。
本発明の一態様に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第1主面と、第1主面と反対側の第2主面とを有する炭化珪素基板が準備される。炭化珪素基板は、第1導電型を有する第1不純物領域と、第1不純物領域上に設けられ、第1導電型と異なる第2導電型を有する第2不純物領域と、第1不純物領域から隔てられるように第2不純物領域上に設けられ、第1主面を構成し、かつ第1導電型を有する第3不純物領域とを含む。第1不純物領域は、第1ドリフト領域と、第1ドリフト領域と第2不純物領域とに挟まれた第2ドリフト領域とを有する。第2ドリフト領域における第1導電型不純物の濃度の最大値は、第1ドリフト領域における第1導電型不純物の濃度の最大値よりも大きい。第1ドリフト領域および第2ドリフト領域は、エピタキシャル成長により形成される。第2不純物領域は、第2ドリフト領域に対してイオン注入が行われることにより形成される。第1主面に、第2ドリフト領域と、第2不純物領域と、第3不純物領域とを貫通し、かつ第1ドリフト領域に至る側部と、側部と連続して設けられた底部とにより規定されるトレンチが形成される。底部において第1ドリフト領域と接し、かつ側部において第2ドリフト領域と、第2不純物領域と、第3不純物領域とに接するゲート絶縁膜が形成される。ゲート絶縁膜は、底部に接する第3主面と、第3主面と反対側の第4主面とを有する。第2不純物領域と第2ドリフト領域と第1ドリフト領域とにより構成される領域において、第2主面に対して垂直な方向の位置をxとし、第1導電型不純物の濃度と第2導電型不純物の濃度との差の絶対値をyとしたとき、xとyとの関係を示すプロファイルは、第1極小値と、第1極小値よりも第1主面側に位置する第2極小値とを有する。第2主面に対して垂直な方向において、第1極小値を示す位置は、第3主面の位置と第4主面の位置との間にある。第2主面に対して垂直な方向において、第2極小値を示す位置は、第1主面の位置と第4主面の位置との間にある。
本発明の一態様によれば、オン抵抗を低減し、かつトレンチの角部における電界集中を緩和可能な炭化珪素半導体装置およびその製造方法を提供することができる。
実施の形態に係る炭化珪素半導体装置の構成を示す断面模式図である。 実施の形態に係る炭化珪素半導体装置が含む炭化珪素基板の構成を示す斜視模式図である。 図1の矢印Lに沿った方向における|N−N|のプロファイルを概略的に示す図である。 実施の形態に係る炭化珪素半導体装置の変形例の構成を示す断面模式図である。 炭化珪素半導体装置が有する炭化珪素層の表面の微細構造を概略的に示す部分断面図である。 ポリタイプ4Hの六方晶における(000−1)面の結晶構造を示す図である。 図6の線VII−VIIに沿う(11−20)面の結晶構造を示す図である。 図5の複合面の表面近傍における結晶構造を(11−20)面内において示す図である。 図5の複合面を(01−10)面から見た図である。 巨視的に見たチャネル面および(000−1)面の間の角度と、チャネル移動度との関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々について示すグラフである。 チャネル方向および<0−11−2>方向の間の角度と、チャネル移動度との関係の一例を示すグラフである。 図5の変形例を示す図である。 実施の形態に係る炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 炭化珪素基板を形成する工程が含む製造工程を概略的に示すフロー図である。 実施の形態に係る炭化珪素半導体装置の製造方法の第1工程を示す断面模式図である。 図15の矢印Xに沿った方向におけるNのプロファイルを概略的に示す図である。 ボディ領域を形成する工程におけるp型不純物イオンの注入プロファイルを概略的に示す図である。 実施の形態に係る炭化珪素半導体装置の製造方法の第2工程を示す断面模式図である。 図18の矢印Xに沿った方向における|N−N|のプロファイルを概略的に示す図である。 ソース領域を形成する工程におけるn型不純物イオンの注入プロファイルを概略的に示す図である。 実施の形態に係る炭化珪素半導体装置の製造方法の第3工程を示す断面模式図である。 実施の形態に係る炭化珪素半導体装置の製造方法の第4工程を示す断面模式図である。 ゲート絶縁膜を形成する工程が含む製造工程を概略的に示すフロー図である。 実施の形態に係る炭化珪素半導体装置の製造方法の第5工程を示す断面模式図である。 実施の形態に係る炭化珪素半導体装置の製造方法の第6工程を示す断面模式図である。 実施の形態に係る炭化珪素半導体装置の製造方法の第7工程を示す断面模式図である。 実施の形態に係る炭化珪素半導体装置の製造方法の第8工程を示す断面模式図である。 実施の形態に係る炭化珪素半導体装置の製造方法の第9工程を示す断面模式図である。 ゲート絶縁膜を形成する工程の変形例の第1工程を示す断面模式図である。 ゲート絶縁膜を形成する工程の変形例の第2工程を示す断面模式図である。
[本願発明の実施形態の説明]
(1)本発明の一態様に係る炭化珪素半導体装置1は、炭化珪素基板10と、ゲート絶縁膜15とを備えている。炭化珪素基板10は、第1主面10aと、第1主面10aと反対側の第2主面10bとを有する。炭化珪素基板10は、第1導電型を有する第1不純物領域12と、第1不純物領域12上に設けられ、第1導電型と異なる第2導電型を有する第2不純物領域13と、第1不純物領域12から隔てられるように第2不純物領域13上に設けられ、第1主面10aを構成し、かつ第1導電型を有する第3不純物領域14とを含む。第1不純物領域12は、第1ドリフト領域12aと、第1ドリフト領域12aと第2不純物領域13とに挟まれた第2ドリフト領域12bとを有する。第2ドリフト領域12bにおける第1導電型不純物の濃度の最大値は、第1ドリフト領域12aにおける第1導電型不純物の濃度の最大値よりも大きい。第1主面10aには、第2ドリフト領域12bと、第2不純物領域13と、第3不純物領域14とを貫通し、かつ第1ドリフト領域12aに至る側部SWと、側部SWと連続して設けられた底部BTとにより規定されたトレンチTRが形成されている。ゲート絶縁膜15は、底部BTにおいて第1ドリフト領域12aと接し、かつ側部SWにおいて第2ドリフト領域12bと、第2不純物領域13と、第3不純物領域14とに接する。ゲート絶縁膜15は、底部BTに接する第3主面15b1と、第3主面15b1と反対側の第4主面15b2とを有する。第2不純物領域13と第2ドリフト領域12bと第1ドリフト領域12aとにより構成される領域において、第2主面10bに対して垂直な方向の位置をxとし、第1導電型不純物の濃度と第2導電型不純物の濃度との差の絶対値をyとしたとき、xとyとの関係を示すプロファイルは、第1極小値C3と、第1極小値C3よりも第1主面10a側に位置する第2極小値C4とを有する。第2主面10bに対して垂直な方向において、第1極小値C3を示す位置a1は、第3主面15b1の位置b1と第4主面15b2の位置b2との間にある。第2主面10bに対して垂直な方向において、第2極小値C4を示す位置a2は、第1主面10aの位置0と第4主面15b2の位置b2との間にある。
上記(1)に係る炭化珪素半導体装置1によれば、第2主面10bに対して垂直な方向において、第2極小値C4を示す位置a2は、第1主面10aの位置0と第4主面15b2の位置b2との間にある。第2極小値C4を示す位置a2は、ボディ領域13の底部の位置a2に対応する。つまり、ボディ領域13の底部の位置a2が、第1主面10aの位置0と第4主面15b2の位置b2との間にある。そのため、ボディ領域13内におけるチャネル領域上のゲート絶縁膜15の厚みが大きくなることを抑制することができる。従って、ボディ領域13の底部の位置a2が、第3主面15b1の位置b1と第4主面15b2の位置b2との間にある場合と比較して、炭化珪素半導体装置1のオン抵抗を低減することができる。
また上記(1)に係る炭化珪素半導体装置1によれば、第2主面10bに対して垂直な方向において、第1極小値C3を示す位置a1は、第3主面15b1の位置b1と第4主面15b2の位置b2との間にある。そのため、トレンチTRの底部BT近傍における第1ドリフト領域12aの部分における第1導電型不純物の濃度を低減することができる。結果として、電界緩和領域17からの空乏層の伸長幅を大きくすることができるので、トレンチTRの角部に電界が集中することを抑制することができる。
(2)上記(1)に係る炭化珪素半導体装置1において、ゲート絶縁膜15は、側部SWにおいて第2不純物領域13に接する第1部分15aと、底部BTにおいて第1ドリフト領域12aに接する第2部分15bとを含んでいてもよい。底部BTに対して垂直な方向における第2部分15bの厚みtは、側部SWに対して垂直な方向における第1部分15aの厚みtよりも大きくてもよい。第1部分15aの厚みtが小さいことにより、チャネルが反転しやすくなるため、炭化珪素半導体装置のオン抵抗を低減することができる。第2部分15bの厚みtが大きいことにより、底部BT上のゲート絶縁膜15が破壊されることを抑制することができる。
(3)上記(2)に係る炭化珪素半導体装置1において、第2部分15bの厚みtを第1部分15aの厚みtで除した値は、1.5以上8以下であってもよい。第2部分15bの厚みtを第1部分15aの厚みtで除した値を1.5以上とすることにより、トレンチ底のゲート絶縁膜にかかる電界を緩和することができる。第2部分15bの厚みtを第1部分15aの厚みtで除した値を8以下とすることにより、第2不純物領域13に第2部分15bを干渉させることなくオン抵抗を低く維持することができる。
(4)上記(1)〜(3)のいずれかに係る炭化珪素半導体装置1において、第2主面10bに対して垂直な方向における第1主面10aと底部BTとの間の距離H1は、1μm以上1.5μm以下であってもよい。距離H1を1μm以上とすることにより、トレンチ底が第2不純物領域13の外部に位置することでオン抵抗の増加を抑制することができる。距離H1を1.5μm以下とすることにより、トレンチ底角部のゲート絶縁膜にかかる電界を緩和することができる。
(5)上記(1)〜(4)のいずれかに係る炭化珪素半導体装置1において、第2主面10bに対して垂直な方向における第2不純物領域13の厚みH2は、0.4μm以上0.8μm以下であってもよい。厚みH2を0.4μm以上とすることにより、ゲート閾値電圧を高くし、ドレイン耐圧を高く維持することができる。厚みH2を0.8μm以下とすることにより、第2不純物領域13に第2部分15bを干渉させることなくオン抵抗を低く維持することができる。
(6)上記(1)〜(5)のいずれかに係る炭化珪素半導体装置1において、第2ドリフト領域12bの第1導電型不純物の濃度の最大値を第1ドリフト領域12aの第1導電型不純物の濃度の最大値で除した値は、5以上10以下であってもよい。第2ドリフト領域12bの第1導電型不純物の濃度の最大値を第1ドリフト領域12aの第1導電型不純物の濃度の最大値で除した値を5以上とすることにより、第2不純物領域13から第1ドリフト領域にかけて存在する第2導電型不純物を補償することで、有効チャネル長を制御し、オン抵抗を低くすることができる。第2ドリフト領域12bの第1導電型不純物の濃度の最大値を第1ドリフト領域12aの第1導電型不純物の濃度の最大値で除した値を10以下とすることにより、第2不純物領域13の第2導電型不純物の有効濃度を維持することができ、かつトレンチ底角部に接するゲート絶縁膜にかかる電界を低くすることができる。その結果ドレイン耐圧を維持することができる。
(7)上記(1)〜(6)のいずれかに係る炭化珪素半導体装置1において、第2不純物領域13の第2導電型不純物の濃度の最大値を第2ドリフト領域12bの第1導電型不純物の濃度の最大値で除した値は、10以上100以下であってもよい。第2不純物領域13の第2導電型不純物の濃度の最大値を第2ドリフト領域12bの第1導電型不純物の濃度の最大値で除した値を10以上とすることにより、ゲート閾値電圧を高くし、ドレイン耐圧を高く維持することができる。第2不純物領域13の第2導電型不純物の濃度の最大値を第2ドリフト領域12bの第1導電型不純物の濃度の最大値で除した値を100以下とすることにより、第2不純物領域13から第1ドリフト領域にかけて存在する第2導電型不純物を補償することで、有効チャネル長を制御し、オン抵抗を低くすることができる。
(8)上記(1)〜(7)のいずれかに係る炭化珪素半導体装置1において、側部SWは、面方位{0−33−8}を有する面S1を含んでいてもよい。これにより、側部SWにおけるチャネル抵抗を低減することができる。
(9)本発明の一態様に係る炭化珪素半導体装置1の製造方法は以下の工程を備えている。第1主面10aと、第1主面10aと反対側の第2主面10bとを有する炭化珪素基板が準備される。炭化珪素基板10は、第1導電型を有する第1不純物領域12と、第1不純物領域12上に設けられ、第1導電型と異なる第2導電型を有する第2不純物領域13と、第1不純物領域12から隔てられるように第2不純物領域13上に設けられ、第1主面10aを構成し、かつ第1導電型を有する第3不純物領域14とを含む。第1不純物領域12は、第1ドリフト領域12aと、第1ドリフト領域12aと第2不純物領域13とに挟まれた第2ドリフト領域12bとを有する。第2ドリフト領域12bにおける第1導電型不純物の濃度の最大値は、第1ドリフト領域12aにおける第1導電型不純物の濃度の最大値よりも大きい。第1ドリフト領域12aおよび第2ドリフト領域12bは、エピタキシャル成長により形成される。第2不純物領域13は、第2ドリフト領域12bに対してイオン注入が行われることにより形成される。第1主面10aに、第2ドリフト領域12bと、第2不純物領域13と、第3不純物領域14とを貫通し、かつ第1ドリフト領域12aに至る側部SWと、側部SWと連続して設けられた底部BTとにより規定されるトレンチTRが形成される。底部BTにおいて第1ドリフト領域12aと接し、かつ側部SWにおいて第2ドリフト領域12bと、第2不純物領域13と、第3不純物領域14とに接するゲート絶縁膜15が形成される。ゲート絶縁膜15は、底部BTに接する第3主面15b1と、第3主面15b1と反対側の第4主面15b2とを有する。第2不純物領域13と第2ドリフト領域12bと第1ドリフト領域12aとにより構成される領域において、第2主面10bに対して垂直な方向の位置をxとし、第1導電型不純物の濃度と第2導電型不純物の濃度との差の絶対値をyとしたとき、xとyとの関係を示すプロファイルは、第1極小値C3と、第1極小値C3よりも第1主面10a側に位置する第2極小値C4とを有する。第2主面10bに対して垂直な方向において、第1極小値C3を示す位置a1は、第3主面15b1の位置b1と第4主面15b2の位置b2との間にある。第2主面10bに対して垂直な方向において、第2極小値C4を示す位置a2は、第1主面10aの位置0と第4主面15b2の位置b2との間にある。
上記(9)に係る炭化珪素半導体装置1の製造方法によれば、第2不純物領域13は、第1ドリフト領域12aよりも高い第1導電型不純物濃度を有する第2ドリフト領域12bに対して第2導電型不純物のイオン注入が行われることにより形成される。それゆえ、第2導電型不純物のチャネリングを抑制することができる。結果として、第2不純物領域13の厚みH2を小さくすることができるので、チャネル長を短くすることができる。それゆえ、炭化珪素半導体装置1のオン抵抗を低減することができる。
また上記(9)に係る炭化珪素半導体装置1の製造方法によれば、第2主面10bに対して垂直な方向において、第1極小値C3を示す位置a1は、第3主面15b1の位置b1と第4主面15b2の位置b2との間にある。そのため、トレンチTRの底部BT近傍における第1ドリフト領域12aの部分における第1導電型不純物の濃度を低減することができる。結果として、電界緩和領域からの空乏層の伸長幅を大きくすることができるので、トレンチTRの角部に電界が集中することを抑制することができる。
(10)上記(9)に係る炭化珪素半導体装置1の製造方法において、ゲート絶縁膜15を形成する工程は、側部SWおよび底部BTに接する珪素層4を形成する工程と、底部BTに対面する珪素層4の部分上にマスク層5を形成する工程と、マスク層5を用いて珪素層4の一部を除去する工程と、マスク層5を除去する工程と、マスク層5を除去する工程後、底部BT上に珪素層4の一部が残された状態で、炭化珪素基板10を熱酸化する工程とを含んでいてもよい。これにより、底部BT上のゲート絶縁膜15の部分の厚みが、側部SW上のゲート絶縁膜15の厚みよりも大きいゲート絶縁膜15を、簡易な方法で製造することができる。
(11)上記(9)または(10)に係る炭化珪素半導体装置1の製造方法において、トレンチTRを形成する工程は、熱エッチングにより行われてもよい。これにより、効果的にトレンチTRの側部SWを特殊面にすることができる。結果として、側部SWにおけるチャネル抵抗を低減することができる。
(12)上記(9)〜(11)のいずれかに係る炭化珪素半導体装置1の製造方法において、第1ドリフト領域12aを形成する工程および第2ドリフト領域12bを形成する工程は、炭素および珪素を含むガスを用いて行われてもよい。第2ドリフト領域12bを形成する工程における珪素の原子数を炭素の原子数で除した値は、第1ドリフト領域12aを形成する工程における珪素の原子数を炭素の原子数で除した値よりも大きくてもよい。炭素は、珪素よりも窒素を取り込みやすい。そのため、第2ドリフト領域12bを形成する工程において、n型不純物としての窒素を取り込みやすくなる。結果として、効果的に、第2ドリフト領域12bにおけるn型不純物の濃度を第1ドリフト領域12aにおけるn型不純物の濃度よりも高くすることができる。
(13)上記(9)〜(12)のいずれかに係る炭化珪素半導体装置1の製造方法において、第1主面10aは、炭素面側であり、第2主面10bは、珪素面側であってもよい。炭素面は、珪素面よりも窒素を取り込みやすい。そのため、効果的に、第1主面10a側に形成される第2ドリフト領域12bのn型不純物の濃度を第1ドリフト領域12aにおけるn型不純物の濃度よりも高くすることができる。またトレンチTRの側部SWを特殊面とすることができる。結果として、側部SWにおけるチャネル抵抗を低減することができる。
[本願発明の実施形態の詳細]
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”(バー)を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
まず、本発明の実施の形態に係る炭化珪素半導体装置としてのMOSFETの構成について説明する。
図1に示されるように、本実施の形態に係るMOSFET1は、炭化珪素基板10と、ゲート絶縁膜15と、ゲート電極27と、層間絶縁膜22と、ソース電極16と、ソース配線19と、ドレイン電極20とを主に有している。炭化珪素基板10は、炭化珪素単結晶基板11と、炭化珪素単結晶基板11上に設けられた炭化珪素エピタキシャル層24を含む。炭化珪素基板10は、第1主面10aと、第1主面10aと反対側の第2主面10bとを有する。炭化珪素エピタキシャル層24は第1主面10aを構成し、炭化珪素単結晶基板11は第2主面10bを構成する。
第1主面10aは、たとえば{000−1}面または{000−1}面から2°以上8°以下オフした面である。好ましくは、第1主面10aは、炭素面側であり、第2主面10bが珪素面側である。第1主面10aは、たとえば(000−1)面または(000−1)面から2°以上8°以下オフした面である。炭化珪素単結晶基板11は、たとえばポリタイプ4Hの六方晶炭化珪素である。炭化珪素単結晶基板11は、たとえば窒素などのn型不純物を含みn型(第1導電型)の導電型を有する。炭化珪素エピタキシャル層24は、ドリフト領域12(第1不純物領域12)と、ボディ領域13(第2不純物領域13)と、ソース領域14(第3不純物領域14)と、コンタクト領域18とを主に有する。
ドリフト領域12は、たとえば窒素などのn型不純物を含み、n型の導電型を有する。ドリフト領域12が含むn型不純物の濃度は、炭化珪素単結晶基板11が含むn型不純物の濃度よりも低くてもよい。ドリフト領域12は、第1ドリフト領域12aと、第2ドリフト領域12bとを有する。第2ドリフト領域12bは、第1ドリフト領域12aとボディ領域13とに挟まれている。第2ドリフト領域12bは、第1ドリフト領域12aおよびボディ領域13に接している。第2ドリフト領域12bにおけるn型不純物の濃度の最大値は、第1ドリフト領域12aにおけるn型不純物の濃度の最大値よりも大きい。
ボディ領域13はドリフト領域12上に設けられている。ボディ領域13は、たとえばアルミニウムなどのp型不純物を含み、p型(第2導電型)の導電型を有する。第2主面10bに対して垂直な方向におけるボディ領域13の厚みH2は、たとえば0.4μm以上0.8μm以下である。
ソース領域14は、ボディ領域13によってドリフト領域12から隔てられるようにボディ領域13上に設けられている。ソース領域14は、たとえば窒素またはリンなどのn型不純物を含んでおり、n型の導電型を有する。ソース領域14は、炭化珪素基板10の第1主面10aを構成する。ソース領域14が含むn型不純物の濃度は、第2ドリフト領域12bが含むn型不純物の濃度よりも高くてもよい。
コンタクト領域18は、ボディ領域13と、ソース領域14とに接している。コンタクト領域18は、たとえばアルミニウムなどのp型不純物を含んでおり、p型の導電型を有する。コンタクト領域18が含むp型不純物の濃度は、ボディ領域13が含むp型不純物の濃度よりも高くてもよい。コンタクト領域18は、ボディ領域13と第1主面10aとを繋ぐようにソース領域14を貫通して設けられている。
炭化珪素基板10の第1主面10aにはトレンチTRが形成されている。トレンチTRは、側部SWと、底部BTとにより規定されている。側部SWは、第2ドリフト領域12bとボディ領域13とソース領域14を貫通し、かつ第1ドリフト領域12aに至っている。底部BTは、側部SWと連続して設けられている。底部BTは、ドリフト領域12に位置している。好ましくは、側部SWと底部BTとがなす角度θは90°よりも大きい。第2主面10bに対して垂直な方向における第1主面10aと底部BTとの間の距離H1は、たとえば1μm以上1.5μm以下である。
断面視(炭化珪素基板10の第2主面10bと平行な方向から見た視野)において、トレンチTRの幅が底部BTに向かってテーパ状に狭まるように側部SWが傾斜していてもよい。側部SWは、(000−1)面に対して52°以上72°以下傾斜していることが好ましい。なお、側部SWは第1主面10aに対して垂直に形成されていてもよい。底部BTは、第1主面10aとほぼ平行な平坦な形状を有してもよい。断面視において、トレンチTRの形状は、U字状またはV字状の形状を有してもよい。好ましくは、側部SWは、特殊面を含んでいる。特殊面の構成の詳細は後述する。
図2は、図1に示すMOSFET1から炭化珪素基板10を取り出して示した図である。図2に示されるように、ソース領域14、ボディ領域13およびドリフト領域12は、トレンチTRの側部SWに露出している。ドリフト領域12は、トレンチTRの側部SWおよび底部BTの各々に露出している。底部BTと側部SWとがつながる部分はトレンチTRの角部を構成している。平面視(炭化珪素基板10の第2主面10bに対して垂直な方向から見た視野)において、トレンチTRは、ハニカム構造を有する網目を構成するように延在していてもよい。
図2に示されるように、平面視において、ソース領域14およびコンタクト領域18により構成された炭化珪素基板10の第1主面10aは、六角形の形状を有する。好ましくは、平面視において、ボディ領域13、ソース領域14およびコンタクト領域18は、六角形の外形を有する。好ましくは、単位セルの形状は、六角形であり、より好ましくは正六角形である。単位セルの形状は、四角形などの多角形であってもよい。平面視におけるボディ領域13、ソース領域14およびコンタクト領域18の形状は、単位セルの形状と同じであることが好ましい。
図1に示されるように、ゲート絶縁膜15は、トレンチTRの底部BTおよび側部SWと、第1主面10aの一部とに接する。ゲート絶縁膜15は、たとえば二酸化珪素を含む材料により構成される。ゲート絶縁膜15は、たとえば熱酸化膜である。ゲート絶縁膜15は、底部BTにおいて第1ドリフト領域12aと接し、かつ側部SWにおいて第2ドリフト領域12bと、ボディ領域13と、ソース領域14とに接する。ゲート絶縁膜15は、底部BTに接する第3主面15b1と、第3主面15b1と反対側の第4主面15b2とを有する。
ゲート絶縁膜15は、側部SWにおいてボディ領域13に接する第1部分15aと、底部BTにおいて第1ドリフト領域12aに接する第2部分15bとを含んでいてもよい。底部BTに対して垂直な方向における第2部分15bの厚みtは、側部SWに対して垂直な方向における第1部分15aの厚みtよりも大きくてもよい。第2部分15bの厚みtを第1部分15aの厚みtで除した値は、たとえば1.5以上8以下である。
次に、炭化珪素エピタキシャル層中における不純物濃度のプロファイルについて説明する。
図3は、図1の矢印Lに沿った方向における|N−N|のプロファイルを概略的に示す図である。ここで、Nは、n型不純物(第1導電型不純物)の濃度である。Nは、p型不純物(第2導電型不純物)の濃度である。|N−N|は、n型不純物の濃度とp型不純物の濃度との差の絶対値yである。位置xは、第2主面10bに対して垂直な方向の位置である。位置0は、ソース領域14により構成される第1主面10aの部分の位置である。位置eは、炭化珪素単結晶基板11と炭化珪素エピタキシャル層24との境界面11aの位置である。位置0から位置a3までの領域はソース領域14である。位置a3から位置a2までの領域はボディ領域13である。位置a2から位置a1までの領域は第2ドリフト領域12bである。位置a1から位置eまでの領域は第1ドリフト領域12aである。
ボディ領域13と第2ドリフト領域12bと第1ドリフト領域12aとにより構成される領域において、位置xと、n型不純物の濃度とp型不純物の濃度との差の絶対値yとの関係を示すプロファイルは、第1極小値C3と、第1極小値C3よりも第1主面10a側に位置する第2極小値C4とを有する。第2主面10bに対して垂直な方向において、第1極小値C3を示す位置a1は、ゲート絶縁膜15の第3主面15b1の位置b1と第4主面15b2の位置b2との間にある。第2主面10bに対して垂直な方向において、第2極小値C4を示す位置a2は、第1主面10aの位置0とゲート絶縁膜15の第4主面15b2の位置b2との間にある。n型不純物の濃度とp型不純物の濃度との差の絶対値yが第1極小値C3を示す位置a2は、第1ドリフト領域12aと第2ドリフト領域12bとの境界であってもよい。
好ましくは、第2ドリフト領域12bのn型不純物の濃度の最大値を第1ドリフト領域12aのn型不純物の濃度の最大値で除した値は、5以上10以下である。第1ドリフト領域12aが含むn型不純物の濃度は、たとえば3×1015cm−3以上2×1016cm−3以下である。第2ドリフト領域12bが含むn型不純物の濃度は、たとえば2×1016cm−3以上1×1017cm−3以下である。
好ましくは、ボディ領域13のp型不純物の濃度の最大値を第2ドリフト領域12bのn型不純物の濃度の最大値で除した値は、10以上100以下であってもよい。
図3に示されるように、ソース領域14とボディ領域13との境界の位置a3において、位置xとn型不純物の濃度とp型不純物の濃度との差の絶対値yとの関係を示すプロファイルは、極小値を有する。位置a3は、位置a2と位置0との間にある。ソース領域14におけるn型不純物の濃度とp型不純物の濃度との差の絶対値yの最大値C7は、ボディ領域13におけるn型不純物の濃度とp型不純物の濃度との差の絶対値yの最大値C5よりも大きくてもよい。位置0におけるn型不純物の濃度とp型不純物の濃度との差の絶対値yの値C6は、最大値C7よりも小さくてもよい。ボディ領域13におけるn型不純物の濃度とp型不純物の濃度との差の絶対値yの最大値C5は、第2ドリフト領域12bにおけるn型不純物の濃度とp型不純物の濃度との差の絶対値yの最大値C2よりも大きくてもよい。
図1に示されるように、ゲート電極27は、トレンチTRの内部においてゲート絶縁膜15に接するようにトレンチTRの内部に設けられている。ゲート電極27は、たとえば不純物を含むポリシリコンからなる。ゲート電極27は、ソース領域14と、ボディ領域13と、ドリフト領域12とに対面するように設けられている。
ソース電極16は、第1主面10aにおいてソース領域14およびコンタクト領域18の各々と接している。ソース電極16は、たとえばTiと、Alと、Siとを含む材料からなる。好ましくは、ソース電極16は、ソース領域14およびコンタクト領域18とオーミック接合している。ソース配線19はソース電極16に接している。ソース配線19は、たとえばアルミニウムを含む材料からなる。
層間絶縁膜22は、ゲート電極27およびゲート絶縁膜15に接して設けられている。層間絶縁膜22は、たとえば二酸化珪素を含む材料からなる。層間絶縁膜22は、ゲート電極27とソース電極16とを電気的に絶縁している。ドレイン電極20は、第2主面10bにおいて炭化珪素単結晶基板11と接しており、ドリフト領域12と電気的に接続されている。ドレイン電極20は、たとえばNiSiまたはTiAlSiを含む材料からなる。
まず、本実施の形態に係るMOSFETの変形例の構成について説明する。
図4に示されるように、炭化珪素基板10は、電界緩和領域17を含んでいてもよい。電界緩和領域17は、たとえばアルミニウムなどのp型不純物を含んでおり、p型の導電型を有する。電界緩和領域17が含むp型不純物の濃度の最大値は、たとえば7×1017cm−3である。電界緩和領域17は、ボディ領域13と対面していてもよい。電界緩和領域17は、たとえば第1ドリフト領域12aに接している。好ましくは、電界緩和領域17は、第2主面10bに対して垂直な方向において、位置b1と位置eとの間に位置している。電界緩和領域17は、ボディ領域13に接続されていてもよいし、ボディ領域13から離間していてもよい。
次に、特殊面の構成について説明する。
上述した側部SWは、特にボディ領域13上の部分において、特殊面を有する。特殊面を有する側部SWは、図5に示すように、面方位{0−33−8}を有する面S1(第1の面)を含む。言い換えれば、トレンチTRの側部SW上においてボディ領域13には、面S1を含む表面が設けられている。面S1は好ましくは面方位(0−33−8)を有する。
より好ましくは、側部SWは面S1を微視的に含み、側部SWはさらに、面方位{0−11−1}を有する面S2(第2の面)を微視的に含む。ここで「微視的」とは、原子間隔の2倍程度の寸法を少なくとも考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法としては、たとえばTEMを用いることができる。面S2は好ましくは面方位(0−11−1)を有する。
好ましくは、側部SWの面S1および面S2は、面方位{0−11−2}を有する複合面SRを構成している。すなわち複合面SRは、面S1およびS2が周期的に繰り返されることによって構成されている。このような周期的構造は、たとえば、TEMまたはAFM(Atomic Force Microscopy)により観察し得る。この場合、複合面SRは{000−1}面に対して巨視的に62°のオフ角を有する。ここで「巨視的」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨視的なオフ角の測定としては、たとえば、一般的なX線回折を用いた方法を用い得る。好ましくは、複合面SRは、面方位(0−11−2)を有する。この場合、複合面SRは(000−1)面に対して巨視的に62°のオフ角を有する。
TEMとしては、たとえば日本電子株式会社製のJEM−2100Fが使用可能である。試料分析領域は、たとえば10μm×10μm×0.1μmである。加速電圧は、たとえば200kVである。AFMとしては、たとえば日本ビーコ株式会社製のDimension Icon SPM Systemが使用可能である。試料分析領域は、たとえば90μm×90μmである。スキャンレートは、たとえば0.2Hzである。チップ速度は、たとえば8μm/秒である。振幅セットポイントは、たとえば15.5nmである。Zレンジは、たとえば1μmである。試料に合わせて上記各パラメータが調整される。X線回折装置としては、たとえば株式会社リガク製のSmartLabが使用可能である。試料分析領域は、たとえば0.3mmφ以上0.8mmφ以下である。使用管球は、たとえばCuである。出力は、たとえば45kV、80mAである。たとえば、X線回折装置で第1主面10aが(000−1)面であることを確認した後、AFMでトレンチTRの側部SWが測定される。
好ましくは、チャネル面上においてキャリアが流れる方向であるチャネル方向CDは、上述した周期的繰り返しが行われる方向に沿っている。
次に、複合面SRの詳細な構造について説明する。
一般に、ポリタイプ4Hの炭化珪素単結晶を(000−1)面から見ると、図6に示すように、Si原子(またはC原子)は、A層の原子(図中の実線)と、この下に位置するB層の原子(図中の破線)と、この下に位置するC層の原子(図中の一点鎖線)と、この下に位置するB層の原子(図示せず)とが繰り返し設けられている。つまり4つの層ABCBを1周期としてABCBABCBABCB・・・のような周期的な積層構造が設けられている。
図7に示すように、(11−20)面(図6の線VII−VIIの断面)において、上述した1周期を構成する4つの層ABCBの各層の原子は、(0−11−2)面に完全に沿うようには配列されていない。図7においてはB層の原子の位置を通るように(0−11−2)面が示されており、この場合、A層およびC層の各々の原子は(0−11−2)面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な面方位、すなわち原子レベルの構造を無視した場合の面方位が(0−11−2)に限定されたとしても、この表面は、微視的には様々な構造をとり得る。
図8に示すように、複合面SRは、面方位(0−33−8)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。面S1および面S2の各々の長さは、Si原子(またはC原子)の原子間隔の2倍である。なお面S1および面S2が平均化された面は、(0−11−2)面(図7)に対応する。
図9に示すように、複合面SRを(01−10)面から見て単結晶構造は、部分的に見て立方晶と等価な構造(面S1の部分)を周期的に含んでいる。具体的には複合面SRは、上述した立方晶と等価な構造における面方位(001)を有する面S1と、面S1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることによって構成されている。このように、立方晶と等価な構造における面方位(001)を有する面(図5においては面S1)と、この面につながりかつこの面方位と異なる面方位を有する面(図5においては面S2)とによって表面を構成することは4H以外のポリタイプにおいても可能である。ポリタイプは、たとえば6Hまたは15Rであってもよい。
次に図10を参照して、側部SWの結晶面と、チャネル面の移動度MBとの関係について説明する。図10のグラフにおいて、横軸は、チャネル面を有する側部SWの巨視的な面方位と(000−1)面とのなす角度D1を示し、縦軸は移動度MBを示す。プロット群CMは側部SWが熱エッチングによる特殊面として仕上げられた場合に対応し、プロット群MCはそのような熱エッチングがなされない場合に対応する。
プロット群MCにおける移動度MBは、チャネル面の表面の巨視的な面方位が(0−33−8)のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が(0−33−8)とされることによって、微視的な面方位(0−33−8)、つまり原子レベルまで考慮した場合の面方位(0−33−8)が形成される割合が確率的に高くなったためと考えられる。
一方、プロット群CMにおける移動度MBは、チャネル面の表面の巨視的な面方位が(0−11−2)のとき(矢印EX)に最大となった。この理由は、図8および図9に示すように、面方位(0−33−8)を有する多数の面S1が面S2を介して規則正しく稠密に配置されることで、チャネル面の表面において微視的な面方位(0−33−8)が占める割合が高くなったためと考えられる。
なお移動度MBは複合面SR上において方位依存性を有する。図11に示すグラフにおいて、横軸はチャネル方向と<0−11−2>方向との間の角度D2を示し、縦軸はチャネル面の移動度MB(任意単位)を示す。破線はグラフを見やすくするために補助的に付してある。このグラフから、チャネル移動度MBを大きくするには、チャネル方向CD(図5)が有する角度D2は、0°以上60°以下であることが好ましく、ほぼ0°であることがより好ましいことがわかった。
図12に示すように、側部SWは複合面SRに加えてさらに面S3(第3の面)を含んでもよい。より具体的には、面S3および複合面SRが周期的に繰り返されることによって構成された複合面SQを側部SWが含んでもよい。この場合、側部SWの{000−1}面に対するオフ角は、理想的な複合面SRのオフ角である62°からずれる。このずれは小さいことが好ましく、±10°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{0−33−8}面となる表面がある。より好ましくは、側部SWの(000−1)面に対するオフ角は、理想的な複合面SRのオフ角である62°からずれる。このずれは小さいことが好ましく、±10°の範囲内であることが好ましい。このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が(0−33−8)面となる表面がある。
このような周期的構造は、たとえば、TEMまたはAFMにより観察し得る。測定装置、試料分析領域および測定条件の具体例は、上述の通りである。
次に、本実施の形態に係るMOSFET1の製造方法について説明する。
まず、炭化珪素基板を準備する工程(S10:図13)が実施される。図14に示されるように、炭化珪素基板を準備する工程は、第1ドリフト領域をエピタキシャル成長する工程(S11:図14)と、第2ドリフト領域をエピタキシャル成長する工程(S12:図14)と、イオン注入工程(S13:図14)とを主に有している。第1ドリフト領域をエピタキシャル成長する工程(S11:図14)は、たとえば炭素および珪素を含むガスを用いて行われる。具体的には、たとえば原料ガスとしてシラン(SiH4)とプロパン(C38)との混合ガスを用い、キャリアガスとしてたとえば水素ガス(H2)を用いたCVD(Chemical Vapor Deposition)法により、炭化珪素単結晶基板11上に第1ドリフト領域12aが形成される。エピタキシャル成長の際、不純物として、たとえば窒素(N)またはリン(P)などが導入される。
次に、第2ドリフト領域をエピタキシャル成長する工程(S12:図14)が実施される。第2ドリフト領域をエピタキシャル成長する工程は、たとえば炭素および珪素を含むガスを用いて行われる。具体的には、たとえば原料ガスとしてシラン(SiH4)とプロパン(C38)との混合ガスを用い、キャリアガスとしてたとえば水素ガス(H2)を用いたCVD法により、第1ドリフト領域12a上に第2ドリフト領域12bが形成される(図15参照)。エピタキシャル成長の際、不純物として、たとえば窒素(N)またはリン(P)などが導入される。
図16に示されるように、第2ドリフト領域12bが含むn型不純物の濃度が、第1ドリフト領域12aが含むn型不純物の濃度よりも高くなるように、第1ドリフト領域12aおよび第2ドリフト領域12bが、エピタキシャル成長により形成される。好ましくは、第2ドリフト領域を形成する工程における珪素の原子数を炭素の原子数で除した値は、第1ドリフト領域を形成する工程における珪素の原子数を炭素の原子数で除した値よりも大きい。つまり、第2ドリフト領域を形成する工程における雰囲気ガスのSi/C比は、第1ドリフト領域を形成する工程における雰囲気ガスのSi/C比よりも大きい。
図16に示されるように、第2主面10bに対して垂直な方向において、第1ドリフト領域12aが含むn型不純物の濃度C1と、第2ドリフト領域12bが含むn型不純物の濃度C2は、ほぼ一定である。好ましくは、第2ドリフト領域12bのn型不純物の濃度C2を第1ドリフト領域12aのn型不純物の濃度C1で除した値は、5以上10以下である。
次に、イオン注入工程(S13:図14)が実施される。具体的には、第2ドリフト領域12bおよび第1ドリフト領域12aに対して、たとえばアルミニウムなどのp型不純物がイオン注入される。図17に示されるように、第1ドリフト領域12aと第2ドリフト領域12bとの境界の位置a1におけるp型不純物の濃度が第1ドリフト領域12aのn型不純物の濃度C1よりも低くなり、かつ第2ドリフト領域12b内(位置0から位置a1までの間の領域)におけるp型不純物の濃度の最大値C8(極大値C8)が第2ドリフト領域12bのn型不純物の濃度C2よりも高くなるように、第1ドリフト領域12aおよび第2ドリフト領域12bの双方にp型不純物が導入される。これにより、第2ドリフト領域12bと接するボディ領域13が形成される(図18参照)。ボディ領域13は、第1主面10aを構成する。なお、図17において、一点鎖線で示されるプロファイルは、図16に示すプロファイルと同じである。
図19は、図18の矢印Xに沿った方向における|N−N|のプロファイルを概略的に示す図である。位置0は、ボディ領域13により構成される第1主面10aの部分の位置である。位置eは、炭化珪素単結晶基板11と炭化珪素エピタキシャル層24との境界面11aの位置である。位置0から位置a2までの領域はp型を有するボディ領域13である。位置a2から位置a1までの領域はn型を有する第2ドリフト領域12bである。位置a1から位置eまでの領域はn型を有する第1ドリフト領域12aである。
ボディ領域13と第2ドリフト領域12bと第1ドリフト領域12aとにより構成される領域において、位置xとn型不純物の濃度とp型不純物の濃度との差の絶対値yとの関係を示すプロファイルは、第1極小値C3と、第1極小値C3よりも第1主面10a側に位置する第2極小値C4とを有する。n型不純物の濃度とp型不純物の濃度との差の絶対値yが第1極小値C3を示す位置a1は、第1ドリフト領域12aと第2ドリフト領域12bとの境界である。n型不純物の濃度とp型不純物の濃度との差の絶対値yが第2極小値C4を示す位置a2は、ボディ領域13と第2ドリフト領域12bとの境界である。ボディ領域13におけるn型不純物の濃度とp型不純物の濃度との差の絶対値yの最大値C5は、第2ドリフト領域12bにおけるn型不純物の濃度とp型不純物の濃度との差の絶対値yの最大値C2よりも大きくなる。第2ドリフト領域12bにおけるn型不純物の濃度とp型不純物の濃度との差の絶対値yの最大値C2は、第1ドリフト領域12aにおけるn型不純物の濃度とp型不純物の濃度との差の絶対値yの最大値C1よりも大きい。位置0におけるn型不純物の濃度とp型不純物の濃度との差の絶対値yの値C9は、ボディ領域13におけるn型不純物の濃度とp型不純物の濃度との差の絶対値yの最大値C5よりも小さくてもよい。
次に、ボディ領域13に対して、たとえばリンなどのn型不純物がイオン注入される。図20に示されるように、ボディ領域13内におけるn型不純物の濃度の最大値C10がボディ領域13のp型不純物の濃度の最大値C5よりも高くなるように、ボディ領域13に対してp型不純物が導入される。これにより、ボディ領域13と接するソース領域14が形成される(図21参照)。ソース領域14は、第1主面10aを構成する。なお、図20において、一点鎖線で示されるプロファイルは、図19に示すプロファイルと同じである。
次に、ソース領域14に対して、たとえばアルミニウムなどのp型不純物がイオン注入されることにより、コンタクト領域18が形成される。コンタクト領域18は、ソース領域14を貫通し、ボディ領域13に接するように形成される。次に、炭化珪素基板10にイオン注入された不純物を活性化するため活性化アニールが実施される。活性化アニールの温度は、好ましくは1500℃以上1900℃以下であり、たとえば1700℃程度である。活性化アニールの時間は、たとえば30分程度である。活性化アニールの雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばAr雰囲気である。
以上により、第1主面10aと、第1主面10aと反対側の第2主面10bとを有する炭化珪素基板が準備される。炭化珪素基板10は、n型を有するドリフト領域12と、ドリフト領域12上に設けられ、n型と異なるp型を有するボディ領域13と、ドリフト領域12から隔てられるようにボディ領域13上に設けられ、第1主面10aを構成し、かつn型を有するソース領域14とを含む。ドリフト領域12は、第1ドリフト領域12aと、第1ドリフト領域12aとボディ領域13とに挟まれた第2ドリフト領域12bとを有する。第2ドリフト領域12bにおけるn型不純物の濃度の最大値は、第1ドリフト領域12aにおけるn型不純物の濃度の最大値よりも大きい。第1主面10aは、炭素面側であり、第2主面10bは、珪素面側であってもよい。第1主面10aは、たとえば(000−1)面または(000−1)面から2°以上8°以下オフした面である。
次に、トレンチを形成する工程(S20:図13)が実施される。たとえば、ソース領域14およびコンタクト領域18から構成される第1主面10a上に、トレンチTR(図1)が形成される位置上に開口を有するマスク層3が形成される。当該マスク層3を用いて、ソース領域14と、ボディ領域13と、ドリフト領域12の一部とがエッチングにより除去される。エッチングの方法としては、たとえば反応性イオンエッチング、特に誘導結合プラズマ反応性イオンエッチングを用いることができる。具体的には、たとえば反応ガスとしてSF6またはSF6とO2との混合ガスを用いた誘導結合プラズマ反応性イオンエッチングを用いることができる。エッチングにより、トレンチTR(図1)が形成されるべき領域に、第1主面10aに対してほぼ垂直な側部と、側部と連続的に設けられ、かつ第1主面10aとほぼ平行な底部とを有する凹部が形成される。
次に、凹部において熱エッチングが行われる。熱エッチングは、第1主面10a上にマスク層3が形成された状態で、たとえば、少なくとも1種類以上のハロゲン原子を有する反応性ガスを含む雰囲気中での加熱によって行い得る。少なくとも1種類以上のハロゲン原子は、塩素(Cl)原子およびフッ素(F)原子の少なくともいずれかを含む。当該雰囲気は、たとえば、Cl2、BCL3、SF6、またはCF4を含む。たとえば、塩素ガスと酸素ガスとの混合ガスを反応ガスとして用い、熱処理温度を、たとえば700℃以上1000℃以下として、熱エッチングが行われる。なお、反応ガスは、上述した塩素ガスと酸素ガスとに加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素(N2)ガス、アルゴンガス、ヘリウムガスなどを用いることができる。熱エッチングの際に、マスク層は、SiCに対する選択比が極めて大きいので、SiCのエッチング中に実質的にエッチングされない。
図22に示されるように、上記熱エッチングにより、炭化珪素基板10の第1主面10aにトレンチTRが形成される。トレンチTRは、第2ドリフト領域12bと、ボディ領域13と、ソース領域14とを貫通し、かつ第1ドリフト領域12aに至る側部SWと、側部SWと連続して設けられた底部BTとにより規定される。底部BTと側部SWとにより形成される角度θは、たとえば110°以上130°以下である。好ましくは、側部SWは、上述した特殊面を含む。
次に、ゲート絶縁膜を形成する工程(S30:図13)が実施される。ゲート絶縁膜を形成する工程(S30:図23)は、たとえば、珪素層を形成する工程(S31:図23)と、マスク層を形成する工程(S32:図23)と、珪素層の一部を除去する工程(S33:図23)と、マスク層を除去する工程(S34:図23)と、炭化珪素基板を熱酸化する工程(S35:図23)とを主に含んでいる。
珪素層を形成する工程(S31:図23)においては、トレンチTRの側部SWおよび底部BTに接し、かつ第1主面10aに接する珪素層4が形成される(図24参照)。珪素層4は、トレンチTRを完全には埋めない。珪素層4の厚みは、トレンチTRの深さH1(図1参照)よりも小さい。珪素層4は、第1主面10aにおいてソース領域14およびコンタクト領域18に接する。珪素層4は、側部SWにおいて、ソース領域14とボディ領域13と第2ドリフト領域12bと第1ドリフト領域12aとに接する。珪素層4は、底部BTにおいて、第1ドリフト領域12aに接する。
次に、マスク層を形成する工程(S32:図23)が実施される。図25に示されるように、珪素層4は、側部SWに対面する第1珪素層部4aと、底部BTに対面する第2珪素層部4bとを有する。底部BTに対面する珪素層4の第2珪素層部4b上にマスク層5が形成される。マスク層5は、たとえばレジストである。マスク層5は、第1珪素層部4aの一部を覆っていてもよい。第1珪素層部4aの少なくとも一部は、マスク層5から露出している。
次に、珪素層の一部を除去する工程(S33:図23)が実施される。マスク層5を用いて、珪素層4がたとえばエッチングなどにより除去される。これにより、珪素層4の一部が除去される。具体的には、第2珪素層部4bが底部BT上に残されつつ、第1珪素層部4aが側部SW上から除去される。第1主面10a上の珪素層4の部分も除去される。
次に、マスク層を除去する工程(S34:図23)が実施される。たとえばドライエッチングまたはウェットエッチングなどの任意の方法により、マスク層5が第2珪素層部4b上から除去される。第2珪素層部4bは、底部BTにおいて第1ドリフト領域12aに接した状態で残される(図26参照)。
次に、炭化珪素基板を熱酸化する工程(S35:図23)が実施される。マスク層5を除去する工程後、底部BT上に第2珪素層部4bが残された状態で、炭化珪素基板10が熱酸化される。第2珪素層部4bは、熱酸化により二酸化珪素になる。たとえば、炭化珪素基板10が、酸素を含む雰囲気中において、たとえば1300℃以上1400℃以下の温度で加熱される。これにより、底部BTにおいて第1ドリフト領域12aと接し、かつ側部SWにおいて第2ドリフト領域12bと、ボディ領域13と、ソース領域14とに接するゲート絶縁膜15が形成される。ゲート絶縁膜15は、底部BTに接する第3主面15b1と、第3主面15b1と反対側の第4主面15b2とを有する。
ゲート絶縁膜15は、側部SWにおいてボディ領域13に接する第1部分15aと、底部BTにおいて第1ドリフト領域12aに接する第2部分15bとを含んでいる。底部BTに対して垂直な方向における第2部分15bの厚みは、側部SWに対して垂直な方向における第1部分15aの厚みよりも大きくてもよい。第2部分15bの厚みを第1部分15aの厚みで除した値は、たとえば1.5以上8以下である。
再び図3を参照して、ボディ領域13と第2ドリフト領域12bと第1ドリフト領域12aとにより構成される領域において、第2主面10bに対して垂直な方向の位置をxとし、n型不純物の濃度とp型不純物の濃度との差の絶対値をyとしたとき、xとyとの関係を示すプロファイルは、第1極小値C3と、第1極小値C3よりも第1主面10a側に位置する第2極小値C4とを有する。第2主面10bに対して垂直な方向において、第1極小値C3を示す位置a1は、第3主面15b1の位置b1と第4主面15b2の位置b2との間にある。第2主面10bに対して垂直な方向において、第2極小値C4を示す位置a2は、第1主面10aの位置0と第4主面15b2の位置b2との間にある。
炭化珪素基板10を熱酸化した後に、一酸化窒素(NO)ガス雰囲気中において炭化珪素基板10に対して熱処理(NOアニール)が行われてもよい。NOアニールにおいて、炭化珪素基板10が、たとえば1100℃以上1300℃以下の条件下で1時間程度保持される。これにより、ゲート絶縁膜15とボディ領域13との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、窒素原子の導入が可能であれば、NOガス以外のガス(たとえばN2O)が雰囲気ガスとして用いられてもよい。NOアニールの後にさらに、雰囲気ガスとしてアルゴン(Ar)を用いるArアニールが行われてもよい。Arアニールの加熱温度は、たとえば上記NOアニールの加熱温度以上である。Arアニールの時間は、たとえば1時間程度である。これにより、ゲート絶縁膜15とボディ領域13との界面領域における界面準位の形成がさらに抑制される。
次に、ゲート電極を形成する工程が実施される。たとえば、トレンチTRの内部においてゲート絶縁膜15に接するゲート電極27が形成される。ゲート電極27は、トレンチTRの内部に配置され、ゲート絶縁膜15上においてトレンチTRの側部SWおよび底部BTの各々と対面するように形成される。ゲート電極27は、たとえばLPCVD(Low Pressure Chemical Vapor Deposition)法により形成される。
次に、層間絶縁膜を形成する工程が形成される。たとえば、ゲート電極27を覆い、かつゲート絶縁膜15と接するように層間絶縁膜22が形成される。好ましくは、層間絶縁膜22は、堆積法により形成され、より好ましくは化学気相成長法により形成される。層間絶縁膜22は、たとえば二酸化珪素を含む材料からなる。次に、ソース領域14およびコンタクト領域18上に開口部が形成されるように、層間絶縁膜22およびゲート絶縁膜15の一部がエッチングされる。これにより、コンタクト領域18およびソース領域14がゲート絶縁膜15から露出する(図28参照)。
次に、ソース電極を形成する工程が実施される。次に、第1主面10aにおいてソース領域14およびコンタクト領域18に接するソース電極16が形成される。ソース電極16は、たとえばスパッタリング法により形成される。ソース電極16は、たとえばTi、AlおよびSiを含む材料からなる。次に、合金化アニールが実施される。具体的には、ソース領域14およびコンタクト領域18と接するソース電極16が、たとえば900℃以上1100℃以下の温度で5分程度保持される。これにより、ソース電極16の少なくとも一部が、炭化珪素基板10が含む珪素と反応してシリサイド化する。これにより、ソース領域14とオーミック接合するソース電極16が形成される。好ましくは、ソース電極16は、コンタクト領域18とオーミック接合する。
次に、ソース電極16と電気的に接続されるソース配線19が形成される。ソース配線19は、ソース電極16および層間絶縁膜22上に形成される。次に、炭化珪素基板10の第2主面10bと接するようにドレイン電極20が形成される。以上により、本実施の形態に係るMOSFET1(図1)が完成する。
次に、ゲート絶縁膜を形成する工程の変形例について説明する。
図29に示されるように、第1主面10aにトレンチTRが形成された後、トレンチTRを完全に埋めるように、珪素層4が第1主面10a上に形成されてもよい。底部BT上の珪素層4の部分の厚みは、トレンチTRの深さH1(図1参照)よりも大きい。珪素層4は、第1主面10aにおいてソース領域14およびコンタクト領域18に接する。珪素層4は、側部SWにおいて、ソース領域14とボディ領域13と第2ドリフト領域12bと第1ドリフト領域12aとに接する。珪素層4は、底部BTにおいて、第1ドリフト領域12aに接する。
次に、第1主面10aの全面に対して、たとえばドライエッチングが行われることにより、珪素層4の大部分が除去される。具体的には、珪素層4の一部4bが底部BT上に残されつつ、側部SWおよび第1主面10a上から珪素層4の部分が除去される(図30参照)。次に、底部BT上に珪素層4の一部4bが残された状態で、炭化珪素基板10が熱酸化される。これにより、底部BTにおいて第1ドリフト領域12aと接し、かつ側部SWにおいて第2ドリフト領域12bと、ボディ領域13と、ソース領域14とに接するゲート絶縁膜15が形成されてもよい(図27参照)。
なお、上記実施の形態においては、炭化珪素半導体装置は、MOSFETの場合について説明したが、炭化珪素半導体装置は、MOSFETに限定されない。炭化珪素半導体装置は、たとえばIGBT(Insulated Gate Bipolar Transistor)等であってもよい。また上記実施の形態では、n型を第1導電型とし、かつp型を第2導電型して説明したが、p型を第1導電型とし、かつn型を第2導電型としてもよい。
次に、実施の形態に係るMOSFETの作用効果について説明する。
実施の形態に係るMOSFET1によれば、第2主面10bに対して垂直な方向において、第2極小値C4を示す位置a2は、第1主面10aの位置0と第4主面15b2の位置b2との間にある。第2極小値C4を示す位置a2は、ボディ領域13の底部の位置a2に対応する。つまり、ボディ領域13の底部の位置a2が、第1主面10aの位置0と第4主面15b2の位置b2との間にある。そのため、ボディ領域13内におけるチャネル領域上のゲート絶縁膜15の厚みが大きくなることを抑制することができる。従って、ボディ領域13の底部の位置a2が、第3主面15b1の位置b1と第4主面15b2の位置b2との間にある場合と比較して、MOSFET1のオン抵抗を低減することができる。
また実施の形態に係るMOSFET1によれば、第2主面10bに対して垂直な方向において、第1極小値C3を示す位置a1は、第3主面15b1の位置b1と第4主面15b2の位置b2との間にある。そのため、トレンチTRの底部BT近傍における第1ドリフト領域12aの部分におけるn型不純物の濃度を低減することができる。結果として、電界緩和領域17からの空乏層の伸長幅を大きくすることができるので、トレンチTRの角部に電界が集中することを抑制することができる。
さらに実施の形態に係るMOSFET1によれば、ゲート絶縁膜15は、側部SWにおいて第2不純物領域13に接する第1部分15aと、底部BTにおいて第1ドリフト領域12aに接する第2部分15bとを含んでいる。底部BTに対して垂直な方向における第2部分15bの厚みtは、側部SWに対して垂直な方向における第1部分15aの厚みtよりも大きい。第1部分15aの厚みtが小さいことにより、チャネルが反転しやすくなるため、MOSFET1のオン抵抗を低減することができる。第2部分15bの厚みtが大きいことにより、底部BT上のゲート絶縁膜15が破壊されることを抑制することができる。
さらに実施の形態に係るMOSFET1によれば、第2部分15bの厚みtを第1部分15aの厚みtで除した値は、1.5以上8以下である。第2部分15bの厚みtを第1部分15aの厚みtで除した値を1.5以上とすることにより、トレンチ底のゲート絶縁膜にかかる電界を緩和することができる。第2部分15bの厚みtを第1部分15aの厚みtで除した値を8以下とすることにより、ボディ領域13に第2部分15bを干渉させることなくオン抵抗を低く維持することができる。
さらに実施の形態に係るMOSFET1によれば、第2主面10bに対して垂直な方向における第1主面10aと底部BTとの間の距離H1は、1μm以上1.5μm以下である。距離H1を1μm以上とすることにより、トレンチ底がボディ領域13の外部に位置することでオン抵抗の増加を抑制することができる。距離H1を1.5μm以下とすることにより、トレンチ底角部のゲート絶縁膜にかかる電界を緩和することができる。
さらに実施の形態に係るMOSFET1によれば、第2主面10bに対して垂直な方向におけるボディ領域13の厚みH2は、0.4μm以上0.8μm以下であってもよい。厚みH2を0.4μm以上とすることにより、ゲート閾値電圧を高くし、ドレイン耐圧を高く維持することができる。厚みH2を0.8μm以下とすることにより、ボディ領域13に第2部分15bを干渉させることなくオン抵抗を低く維持することができる。
さらに実施の形態に係るMOSFET1によれば、第2ドリフト領域12bのn型不純物の濃度の最大値を第1ドリフト領域12aのn型不純物の濃度の最大値で除した値は、5以上10以下であってもよい。第2ドリフト領域12bの第1導電型不純物の濃度の最大値を第1ドリフト領域12aの第1導電型不純物の濃度の最大値で除した値を5以上とすることにより、ボディ領域13から第1ドリフト領域にかけて存在する第2導電型不純物を補償することで、有効チャネル長を制御し、オン抵抗を低くすることができる。第2ドリフト領域12bの第1導電型不純物の濃度の最大値を第1ドリフト領域12aの第1導電型不純物の濃度の最大値で除した値を10以下とすることにより、ボディ領域13の第2導電型不純物の有効濃度を維持することができ、かつトレンチ底角部に接するゲート絶縁膜にかかる電界を低くすることができる。その結果ドレイン耐圧を維持することができる。
さらに実施の形態に係るMOSFET1によれば、ボディ領域13のp型不純物の濃度の最大値を第2ドリフト領域12bのn型不純物の濃度の最大値で除した値は、10以上100以下であってもよい。ボディ領域13のp型不純物の濃度の最大値を第2ドリフト領域12bのn型不純物の濃度の最大値で除した値を10以上とすることにより、ゲート閾値電圧を高くし、ドレイン耐圧を高く維持することができる。ボディ領域13のp型不純物の濃度の最大値を第2ドリフト領域12bのn型不純物の濃度の最大値で除した値を100以下とすることにより、ボディ領域13から第1ドリフト領域にかけて存在するp型不純物を補償することで、有効チャネル長を制御し、オン抵抗を低くすることができる。
さらに実施の形態に係るMOSFET1によれば、側部SWは、面方位{0−33−8}を有する面S1を含んでいてもよい。これにより、側部SWにおけるチャネル抵抗を低減することができる。
実施の形態に係るMOSFET1の製造方法によれば、ボディ領域13は、第1ドリフト領域12aよりも高いn型不純物濃度を有する第2ドリフト領域12bに対してp型不純物のイオン注入が行われることにより形成される。それゆえ、p型不純物のチャネリングを抑制することができる。結果として、ボディ領域13の厚みH2を小さくすることができるので、チャネル長を短くすることができる。それゆえ、MOSFET1のオン抵抗を低減することができる。
また実施の形態に係るMOSFET1の製造方法によれば、第2主面10bに対して垂直な方向において、第1極小値C3を示す位置a1は、第3主面15b1の位置b1と第4主面15b2の位置b2との間にある。そのため、トレンチTRの底部BT近傍における第1ドリフト領域12aの部分におけるn型不純物の濃度を低減することができる。結果として、電界緩和領域17からの空乏層の伸長幅を大きくすることができるので、トレンチTRの角部に電界が集中することを抑制することができる。
さらに実施の形態に係るMOSFET1の製造方法によれば、ゲート絶縁膜15を形成する工程は、側部SWおよび底部BTに接する珪素層4を形成する工程と、底部BTに対面する珪素層4の部分上にマスク層5を形成する工程と、マスク層5を用いて珪素層4の一部を除去する工程と、マスク層5を除去する工程と、マスク層5を除去する工程後、底部BT上に珪素層4の一部が残された状態で、炭化珪素基板10を熱酸化する工程とを含んでいる。これにより、底部BT上のゲート絶縁膜15の部分の厚みが、側部SW上のゲート絶縁膜15の厚みよりも大きいゲート絶縁膜15を、簡易な方法で製造することができる。
さらに実施の形態に係るMOSFET1の製造方法によれば、トレンチTRを形成する工程は、熱エッチングにより行われる。これにより、効果的にトレンチTRの側部SWを特殊面にすることができる。結果として、側部SWにおけるチャネル抵抗を低減することができる。
さらに実施の形態に係るMOSFET1の製造方法によれば、第1ドリフト領域12aを形成する工程および第2ドリフト領域12bを形成する工程は、炭素および珪素を含むガスを用いて行われてもよい。第2ドリフト領域12bを形成する工程における珪素の原子数を炭素の原子数で除した値は、第1ドリフト領域12aを形成する工程における珪素の原子数を炭素の原子数で除した値よりも大きくてもよい。炭素は、珪素よりも窒素を取り込みやすい。そのため、第2ドリフト領域12bを形成する工程において、n型不純物としての窒素を取り込みやすくなる。結果として、効果的に、第2ドリフト領域12bにおけるn型不純物の濃度を第1ドリフト領域12aにおけるn型不純物の濃度よりも高くすることができる。
さらに実施の形態に係るMOSFET1の製造方法によれば、第1主面10aは、炭素面側であり、第2主面10bは、珪素面側である。炭素面は、珪素面よりも窒素を取り込みやすい。そのため、効果的に、第1主面10a側に形成される第2ドリフト領域12bのn型不純物の濃度を第1ドリフト領域12aにおけるn型不純物の濃度よりも高くすることができる。またトレンチTRの側部SWを特殊面とすることができる。結果として、側部SWにおけるチャネル抵抗を低減することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 炭化珪素半導体装置(MOSFET)
3,5 マスク層
4 珪素層
4a 第1珪素層部
4b 第2珪素層部(一部)
10 炭化珪素基板
10a 第1主面
10b 第2主面
11 炭化珪素単結晶基板
11a 境界面
12 第1不純物領域(ドリフト領域)
12a 第1ドリフト領域
12b 第2ドリフト領域
13 第2不純物領域(ボディ領域)
14 第3不純物領域(ソース領域)
15 ゲート絶縁膜
15a 第1部分
15b1 第3主面
15b2 第4主面
15b 第2部分
16 ソース電極
17 電界緩和領域
18 コンタクト領域
19 ソース配線
20 ドレイン電極
22 層間絶縁膜
24 炭化珪素エピタキシャル層
27 ゲート電極
BT 底部
CD チャネル方向
H1 距離(深さ)
H2,tb,ts 厚み
S1,S2,S3 面
SQ,SR 複合面
SW 側部
TR トレンチ

Claims (13)

  1. 第1主面と、前記第1主面と反対側の第2主面とを有する炭化珪素基板を備え、
    前記炭化珪素基板は、第1導電型を有する第1不純物領域と、
    前記第1不純物領域上に設けられ、前記第1導電型と異なる第2導電型を有する第2不純物領域と、
    前記第1不純物領域から隔てられるように前記第2不純物領域上に設けられ、前記第1主面を構成し、かつ前記第1導電型を有する第3不純物領域とを含み、
    前記第1不純物領域は、第1ドリフト領域と、前記第1ドリフト領域と前記第2不純物領域とに挟まれた第2ドリフト領域とを有し、
    前記第2ドリフト領域における第1導電型不純物の濃度の最大値は、前記第1ドリフト領域における前記第1導電型不純物の濃度の最大値よりも大きく、
    前記第1主面には、前記第2ドリフト領域と、前記第2不純物領域と、前記第3不純物領域とを貫通し、かつ前記第1ドリフト領域に至る側部と、前記側部と連続して設けられた底部とにより規定されたトレンチが形成されており、さらに、
    前記底部において前記第1ドリフト領域と接し、かつ前記側部において前記第2ドリフト領域と、前記第2不純物領域と、前記第3不純物領域とに接するゲート絶縁膜とを備え、
    前記ゲート絶縁膜は、前記底部に接する第3主面と、前記第3主面と反対側の第4主面とを有し、
    前記第2不純物領域と前記第2ドリフト領域と前記第1ドリフト領域とにより構成される領域において、前記第2主面に対して垂直な方向の位置をxとし、前記第1導電型不純物の濃度と第2導電型不純物の濃度との差の絶対値をyとしたとき、xとyとの関係を示すプロファイルは、第1極小値と、前記第1極小値よりも前記第1主面側に位置する第2極小値とを有し、
    前記第2主面に対して垂直な方向において、前記第1極小値を示す位置は、前記第3主面の位置と前記第4主面の位置との間にあり、
    前記第2主面に対して垂直な方向において、前記第2極小値を示す位置は、前記第1主面の位置と前記第4主面の位置との間にあり、
    前記炭化珪素基板は、前記第1ドリフト領域に接し、かつ前記第2導電型を有する電界緩和領域を有する、炭化珪素半導体装置。
  2. 前記ゲート絶縁膜は、前記側部において前記第2不純物領域に接する第1部分と、前記底部において前記第1ドリフト領域に接する第2部分とを含み、
    前記底部に対して垂直な方向における前記第2部分の厚みは、前記側部に対して垂直な方向における前記第1部分の厚みよりも大きい、請求項1に記載の炭化珪素半導体装置。
  3. 前記第2部分の厚みを前記第1部分の厚みで除した値は、1.5以上8以下である、請求項2に記載の炭化珪素半導体装置。
  4. 前記第2主面に対して垂直な方向における前記第1主面と前記底部との間の距離は、1μm以上1.5μm以下である、請求項1〜請求項3のいずれか1項に記載の炭化珪素半導体装置。
  5. 前記第2主面に対して垂直な方向における前記第2不純物領域の厚みは、0.4μm以上0.8μm以下である、請求項1〜請求項4のいずれか1項に記載の炭化珪素半導体装置。
  6. 前記第2ドリフト領域の前記第1導電型不純物の濃度の最大値を前記第1ドリフト領域の前記第1導電型不純物の濃度の最大値で除した値は、5以上10以下である、請求項1〜請求項5のいずれか1項に記載の炭化珪素半導体装置。
  7. 前記第2不純物領域の前記第2導電型不純物の濃度の最大値を前記第2ドリフト領域の前記第1導電型不純物の濃度の最大値で除した値は、10以上100以下である、請求項1〜請求項6のいずれか1項に記載の炭化珪素半導体装置。
  8. 前記側部は、面方位{0−33−8}を有する面を含む、請求項1〜請求項7のいずれか1項に記載の炭化珪素半導体装置。
  9. 第1主面と、前記第1主面と反対側の第2主面とを有する炭化珪素基板を準備する工程を備え、
    前記炭化珪素基板は、第1導電型を有する第1不純物領域と、
    前記第1不純物領域上に設けられ、前記第1導電型と異なる第2導電型を有する第2不純物領域と、
    前記第1不純物領域から隔てられるように前記第2不純物領域上に設けられ、前記第1主面を構成し、かつ前記第1導電型を有する第3不純物領域とを含み、
    前記第1不純物領域は、第1ドリフト領域と、前記第1ドリフト領域と前記第2不純物領域とに挟まれた第2ドリフト領域とを有し、
    前記第2ドリフト領域における第1導電型不純物の濃度の最大値は、前記第1ドリフト領域における前記第1導電型不純物の濃度の最大値よりも大きく、
    前記第1ドリフト領域および前記第2ドリフト領域は、エピタキシャル成長により形成され、
    前記第2不純物領域は、前記第2ドリフト領域に対してイオン注入が行われることにより形成され、さらに、
    前記第1主面に、前記第2ドリフト領域と、前記第2不純物領域と、前記第3不純物領域とを貫通し、かつ前記第1ドリフト領域に至る側部と、前記側部と連続して設けられた底部とにより規定されるトレンチを形成する工程と、
    前記底部において前記第1ドリフト領域と接し、かつ前記側部において前記第2ドリフト領域と、前記第2不純物領域と、前記第3不純物領域とに接するゲート絶縁膜を形成する工程とを備え、
    前記ゲート絶縁膜は、前記底部に接する第3主面と、前記第3主面と反対側の第4主面とを有し、
    前記第2不純物領域と前記第2ドリフト領域と前記第1ドリフト領域とにより構成される領域において、前記第2主面に対して垂直な方向の位置をxとし、前記第1導電型不純物の濃度と第2導電型不純物の濃度との差の絶対値をyとしたとき、xとyとの関係を示すプロファイルは、第1極小値と、前記第1極小値よりも前記第1主面側に位置する第2極小値とを有し、
    前記第2主面に対して垂直な方向において、前記第1極小値を示す位置は、前記第3主面の位置と前記第4主面の位置との間にあり、
    前記第2主面に対して垂直な方向において、前記第2極小値を示す位置は、前記第1主面の位置と前記第4主面の位置との間にある、炭化珪素半導体装置の製造方法。
  10. 前記ゲート絶縁膜を形成する工程は、
    前記側部および前記底部に接する珪素層を形成する工程と、
    前記底部に対面する前記珪素層の部分上にマスク層を形成する工程と、
    前記マスク層を用いて前記珪素層の一部を除去する工程と、
    前記マスク層を除去する工程と、
    前記マスク層を除去する工程後、前記底部上に前記珪素層の一部が残された状態で、前記炭化珪素基板を熱酸化する工程とを含む、請求項9に記載の炭化珪素半導体装置の製造方法。
  11. 前記トレンチを形成する工程は、熱エッチングにより行われる、請求項9または請求項10に記載の炭化珪素半導体装置の製造方法。
  12. 前記第1ドリフト領域を形成する工程および前記第2ドリフト領域を形成する工程は、炭素および珪素を含むガスを用いて行われ、
    前記第2ドリフト領域を形成する工程における前記珪素の原子数を前記炭素の原子数で除した値は、前記第1ドリフト領域を形成する工程における前記珪素の原子数を前記炭素の原子数で除した値よりも大きい、請求項9〜請求項11のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  13. 前記第1主面は、炭素面側であり、前記第2主面は、珪素面側である、請求項9〜請求項12のいずれか1項に記載の炭化珪素半導体装置の製造方法。
JP2015123052A 2015-06-18 2015-06-18 炭化珪素半導体装置およびその製造方法 Active JP6500628B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015123052A JP6500628B2 (ja) 2015-06-18 2015-06-18 炭化珪素半導体装置およびその製造方法
PCT/JP2016/067510 WO2016204112A1 (ja) 2015-06-18 2016-06-13 炭化珪素半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015123052A JP6500628B2 (ja) 2015-06-18 2015-06-18 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017011031A JP2017011031A (ja) 2017-01-12
JP6500628B2 true JP6500628B2 (ja) 2019-04-17

Family

ID=57545886

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015123052A Active JP6500628B2 (ja) 2015-06-18 2015-06-18 炭化珪素半導体装置およびその製造方法

Country Status (2)

Country Link
JP (1) JP6500628B2 (ja)
WO (1) WO2016204112A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018006921T5 (de) 2018-01-22 2020-10-01 Sumitomo Electric Industries, Ltd. Siliziumkarbid-Halbleiterbauelement
CN113396481A (zh) * 2019-02-04 2021-09-14 住友电气工业株式会社 碳化硅半导体器件
WO2022113609A1 (ja) * 2020-11-30 2022-06-02 住友電気工業株式会社 炭化珪素半導体装置
WO2022201719A1 (ja) * 2021-03-22 2022-09-29 株式会社デンソー 半導体装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013168540A (ja) * 2012-02-16 2013-08-29 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5844656B2 (ja) * 2012-02-20 2016-01-20 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6215647B2 (ja) * 2013-10-22 2017-10-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2017011031A (ja) 2017-01-12
WO2016204112A1 (ja) 2016-12-22

Similar Documents

Publication Publication Date Title
JP5954140B2 (ja) 炭化珪素半導体装置
US20130248881A1 (en) Semiconductor device and method for manufacturing the same
US9799515B2 (en) Silicon carbide semiconductor device and method of manufacturing the same
US20170207311A1 (en) Silicon carbide semiconductor device and method for manufacturing same
JP6171678B2 (ja) 炭化珪素半導体装置およびその製造方法
US10192967B2 (en) Silicon carbide semiconductor with trench gate
JP6500628B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2014241368A (ja) 炭化珪素半導体装置
US9299790B2 (en) Silicon carbide semiconductor device
US20150279967A1 (en) Method for manufacturing silicon carbide semiconductor device
JP6439606B2 (ja) 炭化珪素半導体装置
JP2014056882A (ja) 炭化珪素半導体装置およびその製造方法
US9679986B2 (en) Silicon carbide semiconductor device
WO2014002589A1 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
EP2937905B1 (en) Silicon carbide semiconductor device
JP2014038896A (ja) 炭化珪素半導体装置
JP6481511B2 (ja) 炭化珪素半導体装置
JP2016029707A (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190304

R150 Certificate of patent or registration of utility model

Ref document number: 6500628

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250