DE112018006921T5 - Siliziumkarbid-Halbleiterbauelement - Google Patents

Siliziumkarbid-Halbleiterbauelement Download PDF

Info

Publication number
DE112018006921T5
DE112018006921T5 DE112018006921.4T DE112018006921T DE112018006921T5 DE 112018006921 T5 DE112018006921 T5 DE 112018006921T5 DE 112018006921 T DE112018006921 T DE 112018006921T DE 112018006921 T5 DE112018006921 T5 DE 112018006921T5
Authority
DE
Germany
Prior art keywords
area
impurity region
silicon carbide
equal
major surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112018006921.4T
Other languages
English (en)
Inventor
Kosuke Uchida
Toru Hiyoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112018006921T5 publication Critical patent/DE112018006921T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Siliziumkarbid-Halbleiterbauelement umfasst ein Siliziumkarbid-Substrat, eine Gate-Kontaktfläche und eine Drain-Elektrode. Das Siliziumkarbidsubstrat hat eine erste Hauptfläche und eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt. Die Gate-Kontaktfläche ist der ersten Hauptfläche zugewandt. Die Drain-Elektrode steht in Kontakt mit der zweiten Hauptfläche. Das Siliziumkarbid-Substrat enthält ein erstes Verunreinigungsgebiet, das die zweite Hauptfläche bildet und einen ersten Leitfähigkeitstyp aufweist, ein zweites Verunreinigungsgebiet, das auf dem ersten Verunreinigungsgebiet vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich vom ersten Leitfähigkeitstyp unterscheidet, ein drittes Verunreinigungsgebiet, das auf dem zweiten Verunreinigungsgebiet vorgesehen ist und den ersten Leitfähigkeitstyp aufweist, und ein viertes Verunreinigungsgebiet, das auf dem dritten Verunreinigungsgebiet vorgesehen ist, die erste Hauptfläche bildet und den zweiten Leitfähigkeitstyp aufweist. Das erste Verunreinigungsgebiet, das zweite Verunreinigungsgebiet, das dritte Verunreinigungsgebiet und das vierte Verunreinigungsgebiet befinden sich jeweils zwischen der Gate-Kontaktfläche und der Drain-Elektrode.

Description

  • TECHNISCHES GESBIET
  • Die vorliegende Erfindung betrifft ein Siliziumkarbid-Halbleiterbauelement. Die vorliegende Anmeldung beansprucht die Priorität der am 22. Januar 2018 eingereichten japanischen Patentanmeldung Nr. 2018-008374, deren gesamter Inhalt hierin durch Bezugnahme aufgenommen ist.
  • STAND DER TECHNIK
  • Das offengelegte japanische Patent Nr. 2017-11031 (PTL1) offenbart einen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) vom Grabentyp mit einem Gate-Graben, der in einer Hauptfläche eines Siliziumkarbid-Substrats vorgesehen ist.
  • ZITATIONSLISTE
  • PATENTLITERATUR
  • PTL 1: Offengelegtes japanische Patent Nr. 2017-11031
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Ein Siliziumkarbid-Halbleiterbauelement gemäß der vorliegenden Erfindung umfasst ein Siliziumkarbid-Substrat, eine Gate-Kontaktfläche und eine Drain-Elektrode. Das Siliziumkarbid-Substrat hat eine erste Hauptfläche und eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt. Die Gate-Kontaktfläche ist der ersten Hauptfläche zugewandt. Die Drain-Elektrode steht in Kontakt mit der zweiten Hauptfläche. Das Siliziumkarbid-Substrat umfasst ein erstes Verunreinigungsgebiet, das die zweite Hauptfläche bildet und einen ersten Leitfähigkeitstyp aufweist, ein zweites Verunreinigungsgebiet, das auf dem ersten Verunreinigungsgebiet vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich vom ersten Leitfähigkeitstyp unterscheidet, ein drittes Verunreinigungsgebiet, das auf dem zweiten Verunreinigungsgebiet vorgesehen ist und den ersten Leitfähigkeitstyp aufweist, und ein viertes Verunreinigungsgebiet, das auf dem dritten Verunreinigungsgebiet vorgesehen ist, die erste Hauptfläche bildet und den zweiten Leitfähigkeitstyp aufweist. Das erste Verunreinigungsgebiet, das zweite Verunreinigungsgebiet, das dritte Verunreinigungsgebiet und das vierte Verunreinigungsgebiet befinden sich jeweils zwischen der Gate-Kontaktfläche und der Drain-Elektrode.
  • Ein Siliziumkarbid-Halbleiterbauelement gemäß der vorliegenden Erfindung enthält ein Siliziumkarbid-Substrat, eine Gate-Kontaktfläche, eine Drain-Elektrode und eine Source-Elektrode. Das Siliziumkarbid-Substrat hat eine erste Hauptfläche und eine zweite Hauptfläche, die der ersten Hauptfläche gegenüberliegt. Die Gate-Kontaktfläche ist der ersten Hauptfläche zugewandt. Die Drain-Elektrode steht in Kontakt mit der zweiten Hauptfläche. Die Source-Elektrode befindet sich auf der ersten Hauptfläche. Das Siliziumkarbidsubstrat umfasst ein erstes Verunreinigungsgebiet, das die zweite Hauptfläche bildet und einen ersten Leitfähigkeitstyp aufweist, ein zweites Verunreinigungsgebiet, das auf dem ersten Verunreinigungsgebiet vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich vom ersten Leitfähigkeitstyp unterscheidet, ein drittes Verunreinigungsgebiet, das auf dem zweiten Verunreinigungsgebiet vorgesehen ist und den ersten Leitfähigkeitstyp aufweist, und ein viertes Verunreinigungsgebiet, das auf dem dritten Verunreinigungsgebiet vorgesehen ist, die erste Hauptfläche bildet und den zweiten Leitfähigkeitstyp aufweist. Das erste Verunreinigungsgebiet, das zweite Verunreinigungsgebiet, das dritte Verunreinigungsgebiet und das vierte Verunreinigungsgebiet befinden sich jeweils zwischen der Gate-Kontaktfläche und der Drain-Elektrode. Das zweite Verunreinigungsgebiet ist elektrisch mit der Source-Elektrode verbunden. Aus einer Richtung senkrecht zur ersten Hauptfläche betrachtet, ist eine Fläche sowohl des zweiten Verunreinigungsgebiets als auch des vierten Verunreinigungsgebiets größer oder gleich einer Fläche der Gate-Kontaktfläche.
  • Figurenliste
    • 1 zeigt eine schematische Querschnittsansicht entlang einer Linie I-I in 3 und in Pfeilrichtung gesehen.
    • 2 zeigt eine schematische Querschnittsansicht entlang einer Linie II-II in 3 und in Pfeilrichtung gesehen.
    • 3 zeigt eine schematische Draufsicht, die eine Konfiguration eines Siliziumkarbid-Halbleiterbauelements gemäß der vorliegenden Ausführungsform darstellt.
    • 4 zeigt eine schematische Draufsicht, die eine Positionsbeziehung zwischen einem zweiten Verunreinigungsgebiet und einer Gate-Kontaktfläche darstellt.
    • 5 zeigt eine schematische Draufsicht, die eine Positionsbeziehung zwischen einem vierten Verunreinigungsgebiet und der Gate-Kontaktfläche darstellt.
    • 6 zeigt eine schematische Querschnittsansicht, die einen ersten Schritt eines Verfahrens zur Herstellung des Siliziumkarbid-Halbleiterbauelements gemäß der vorliegenden Ausführungsform darstellt.
    • 7 zeigt eine schematische Querschnittsansicht, die einen zweiten Schritt des Verfahrens zur Herstellung des Siliziumkarbid-Halbleiterbauelements gemäß der vorliegenden Ausführungsform darstellt.
    • 8 zeigt eine schematische Querschnittsansicht, die einen dritten Schritt des Verfahrens zur Herstellung des Siliziumkarbid-Halbleiterbauelements gemäß der vorliegenden Ausführungsform darstellt.
    • 9 zeigt eine schematische Querschnittsansicht, die einen vierten Schritt des Verfahrens zur Herstellung des Siliziumkarbid-Halbleiterbauelements gemäß der vorliegenden Ausführungsform darstellt.
    • 10 zeigt eine schematische Querschnittsansicht, die einen fünften Schritt des Verfahrens zur Herstellung des Siliziumkarbid-Halbleiterbauelements gemäß der vorliegenden Ausführungsform darstellt.
  • DETAILLIERTE BESCHREIBUNG
  • [Zusammenfassung der Ausführungsform der vorliegenden Erfindung]
  • Zunächst wird eine Zusammenfassung einer Ausführungsform der vorliegenden Erfindung beschrieben.
  • (1) Ein Siliziumkarbid-Halbleiterbauelement 100 gemäß der vorliegenden Erfindung umfasst ein Siliziumkarbid-Substrat 10, eine Gate-Kontaktfläche 5 und eine Drain-Elektrode 40. Das Siliziumkarbid-Substrat 10 hat eine erste Hauptfläche 1 und eine zweite Hauptfläche 2 gegenüber der ersten Hauptfläche 1. Die Gate-Kontaktfläche 5 liegt der ersten Hauptfläche 1 gegenüber. Die Drain-Elektrode 40 ist in Kontakt mit der zweiten Hauptfläche 2. Das Siliziumkarbidsubstrat 10 umfasst ein erstes Verunreinigungsgebiet 11, das die zweite Hauptfläche 2 bildet und einen ersten Leitfähigkeitstyp aufweist, ein zweites Verunreinigungsgebiet 12, das auf dem ersten Verunreinigungsgebiet 11 vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich vom ersten Leitfähigkeitstyp unterscheidet, ein drittes Verunreinigungsgebiet 13, das auf dem zweiten Verunreinigungsgebiet 12 vorgesehen ist und den ersten Leitfähigkeitstyp aufweist, und ein viertes Verunreinigungsgebiet 14, das auf dem dritten Verunreinigungsgebiet 13 vorgesehen ist, die erste Hauptfläche 1 bildet und den zweiten Leitfähigkeitstyp aufweist. Das erste Verunreinigungsgebiet 11, das zweite Verunreinigungsgebiet 12, das dritte Verunreinigungsgebiet 13 und das vierte Verunreinigungsgebiet 14 befinden sich jeweils zwischen der Gate-Kontaktfläche 5 und Drain-Elektrode 40.
  • (2) Das Siliziumkarbid-Halbleiterbauelement 100 gemäß obigem Punkt (1), kann ferner eine Source-Elektrode 36 enthalten, die sich auf der ersten Hauptfläche 1 befindet. Das zweite Verunreinigungsgebiet 12 kann elektrisch mit der Source-Elektrode 36 verbunden sein.
  • (3) In dem Siliziumkarbid-Halbleiterbauelement 100 gemäß obigem Punkt (1) oder (2) kann das zweite Verunreinigungsgebiet 12 eine Verunreinigungskonzentration von mehr als oder gleich 1×1017 cm-3 und weniger als oder gleich 1×1020 cm-3 aufweisen.
  • (4) In dem Siliziumkarbid-Halbleiterbauelement 100 gemäß einem der obigen Punkte (1) bis (3) kann das zweite Verunreinigungsgebiet 12 eine Dicke von mehr als oder gleich 100 nm und weniger als oder gleich 2 µm aufweisen.
  • (5) In dem Siliziumkarbid-Halbleiterbauelement 100 gemäß einem der obigen Punkte (1) bis (4) kann das vierte Verunreinigungsgebiet 14 eine Verunreinigungskonzentration von mehr als oder gleich 1×1016 cm-3 und weniger als oder gleich 1×1020 cm-3 aufweisen.
  • (6) In dem Siliziumkarbid-Halbleiterbauelement 100 gemäß einem der obigen Punkte (1) bis (5) kann das vierte Verunreinigungsgebiet 14 eine Dicke von mehr als oder gleich 100 nm und weniger als oder gleich 2 µm aufweisen.
  • (7) In dem Siliziumkarbid-Halbleiterbauelement 100 gemäß einem der obigen Punkte (1) bis (6) kann bei Betrachtung aus einer Richtung senkrecht zur ersten Hauptfläche 1 eine Fläche des zweiten Verunreinigungsgebiets 12 größer oder gleich einer Fläche der Gate-Kontaktfläche 5 sein.
  • (8) In dem Siliziumkarbid-Halbleiterbauelement 100 gemäß einem der obigen Punkte (1) bis (7) kann bei Betrachtung aus einer Richtung senkrecht zur ersten Hauptfläche 1 eine Fläche des vierten Verunreinigungsgebiets 14 größer oder gleich einer Fläche der Gate-Kontaktfläche 5 sein.
  • (9) Ein Siliziumkarbid-Halbleiterbauelement 100 gemäß der vorliegenden Erfindung umfasst ein Siliziumkarbid-Substrat 10, eine Gate-Kontaktfläche 5, eine Drain-Elektrode 40 und eine Source-Elektrode 36. Das Siliziumkarbid-Substrat 10 hat eine erste Hauptfläche 1 und eine zweite Hauptfläche 2 gegenüber der ersten Hauptfläche 1. Die Gate-Kontaktfläche 5 liegt der ersten Hauptfläche 1 gegenüber. Die Drain-Elektrode 40 ist in Kontakt mit der zweiten Hauptfläche 2. Die Source-Elektrode 36 befindet sich auf der ersten Hauptfläche 1. Das Siliziumkarbid-Substrat 10 umfasst ein erstes Verunreinigungsgebiet 11, das die zweite Hauptfläche 2 bildet und einen ersten Leitfähigkeitstyp aufweist, ein zweites Verunreinigungsgebiet 12, das auf dem ersten Verunreinigungsgebiet 11 vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich vom ersten Leitfähigkeitstyp unterscheidet, ein drittes Verunreinigungsgebiet 13, das auf dem zweiten Verunreinigungsgebiet 12 vorgesehen ist und den ersten Leitfähigkeitstyp aufweist, und ein viertes Verunreinigungsgebiet 14, das auf dem dritten Verunreinigungsgebiet 13 vorgesehen ist, die erste Hauptfläche 1 bildet und den zweiten Leitfähigkeitstyp aufweist. Das erste Verunreinigungsgebiet 11, das zweite Verunreinigungsgebiet 12, das dritte Verunreinigungsgebiet 13 und das vierte Verunreinigungsgebiet 14 befinden sich jeweils zwischen der Gate-Kontaktfläche 5 und der Drain-Elektrode 40. Das zweite Verunreinigungsgebiet 12 ist elektrisch mit der Source-Elektrode 36 verbunden. Aus einer Richtung senkrecht zur ersten Hauptfläche 1 betrachtet, ist die Fläche des zweiten Verunreinigungsgebiets 12 und des vierten Verunreinigungsgebiets 14 größer oder gleich der Fläche der Gate-Kontaktfläche 5.
  • (10) In dem Siliziumkarbid-Halbleiterbauelement 100 gemäß obigem Punkt (9) kann das zweite Verunreinigungsgebiet 12 eine Verunreinigungskonzentration von mehr als oder gleich 1×1017 cm-3 und weniger als oder gleich 1×1020 cm-3 aufweisen.
  • (11) In dem Siliziumkarbid-Halbleiterbauelement 100 gemäß obigem Punkt (9) oder (10) kann das zweite Verunreinigungsgebiet 12 eine Dicke von mehr als oder gleich 100 nm und weniger als oder gleich 2 µm aufweisen.
  • (12) In dem Siliziumkarbid-Halbleiterbauelement 100 gemäß einem der obigen Punkte (9) bis (11) kann das vierte Verunreinigungsgebiet 14 eine Verunreinigungskonzentration von mehr als oder gleich 1×1016 cm-3 und weniger als oder gleich 1×1020 cm-3 aufweisen.
  • (13) In dem Siliziumkarbid-Halbleiterbauelement 100 gemäß einem der obigen Punkte (9) bis (12) kann das vierte Verunreinigungsgebiet 14 eine Dicke von mehr als oder gleich 100 nm und weniger als oder gleich 2 µm aufweisen.
  • [Einzelheiten der Ausführungsform der vorliegenden Erfindung]
  • Im Folgenden wird eine Ausführungsform anhand der Zeichnungen beschrieben. Es wird darauf hingewiesen, dass in den nachfolgenden Zeichnungen identische oder entsprechende Teile mit den gleichen Bezugszeichen gekennzeichnet werden und die Beschreibung dieser Teile nicht wiederholt wird. Hinsichtlich der kristallographischen Angaben in der vorliegenden Beschreibung wird eine einzelne Orientierung durch [], eine Gruppenorientierung durch <>, eine einzelne Ebene durch () und eine Gruppenebene durch {} dargestellt. Im Allgemeinen soll ein negativer Index kristallographisch durch Setzen eines „-“ (Balken) über eine Zahl angezeigt werden, wobei jedoch in der vorliegenden Beschreibung dieser durch Setzen des negativen Vorzeichens vor die Zahl angegeben wird.
  • Zunächst wird eine Konfiguration eines MOSFET 100 als Beispiel eines Siliziumkarbid-Halbleiterbauelements 100 gemäß der vorliegenden Ausführungsform beschrieben.
  • Wie in 1 und 2 gezeigt, weist der MOSFET 100 gemäß der vorliegenden Ausführungsform im Wesentlichen ein Siliziumkarbid-Substrat 10, eine Gate-Kontaktfläche 5, eine Drain-Elektrode 40, einen Gate-Verbindungsabschnitt 6, einen ersten Isolierfilm 3, einen ersten Zwischenschicht-Isolierfilm 4, einen zweiten Zwischenschicht-Isolierfilm 33, eine Gate-Elektrode 32, einen Gate-Isolierfilm 34, eine Source-Elektrode 36 und eine Source-Zwischenverbindung 35 auf. Das Siliziumkarbidsubstrat 10 hat eine erste Hauptfläche 1 und eine zweite Hauptfläche 2 gegenüber der ersten Hauptfläche 1. Das Siliziumkarbid-Substrat 10 ist aus hexagonalem Siliziumkarbid mit einem Polytyp von z.B. 4H gebildet.
  • Die erste Hauptfläche 1 ist eine {0001}-Ebene oder eine Ebene, die in einem Versatzwinkel von weniger als oder gleich 8° in einer Versatzrichtung relativ zur {0001}-Ebene geneigt ist. Zum Beispiel ist die erste Hauptfläche 1 eine (0001)-Ebene oder eine Ebene, die in einem Versatzwinkel von weniger als oder gleich 8° in einer Versatzrichtung relativ zur (0001)-Ebene geneigt ist. Alternativ dazu kann die erste Hauptfläche 1 eine (000-1)-Ebene oder eine Ebene, die in einem Versatzwinkel von weniger als oder gleich 8° in einer Versatzrichtung relativ zur (000-1)-Ebene geneigt ist, sein. Die Versatzrichtung kann z.B. eine <11-20> Richtung oder eine <1-100> Richtung sein. Der Versatzwinkel kann z.B. größer oder gleich 1° sein, oder er kann größer oder gleich 2° sein. Der Versatzwinkel kann kleiner oder gleich 6° sein, oder er kann kleiner oder gleich 4° sein.
  • Wie in 1 gezeigt, enthält das Siliziumkarbid-Substrat 10 das erste Verunreinigungsgebiet 11, das zweite Verunreinigungsgebiet 12, das dritte Verunreinigungsgebiet 13 und das vierte Verunreinigungsgebiet 14. Die erste Verunreinigungsgebiet 11 enthält eine n-Verunreinigung, wie z.B. Stickstoff (N), und hat einen n-Leitfähigkeitstyp (einen ersten Leitfähigkeitstyp). Die erste Verunreinigungsgebiet 11 bildet die zweite Hauptfläche 2. Das erste Verunreinigungsgebiet 11 weist ein Siliziumkarbid-Einkristallsubstrat 15 und eine Siliziumkarbidschicht 16 auf. Die Siliziumkarbidschicht 16 ist auf dem Siliziumkarbid-Einkristallsubstrat 15 vorgesehen. Das Siliziumkarbid-Einkristallsubstrat 15 bildet die zweite Hauptfläche 2. Die n-Verunreinigungskonzentration, die in der Siliziumkarbidschicht 16 enthalten ist, kann niedriger sein als die n-Verunreinigungskonzentration, die im Siliziumkarbid-Einkristallsubstrat 15 enthalten ist. Die Siliziumkarbidschicht 16 steht in Kontakt mit dem zweiten Verunreinigungsgebiet 12.
  • Das zweite Verunreinigungsgebiet 12 ist auf dem ersten Verunreinigungsgebiet 11 vorgesehen. Das zweite Verunreinigungsgebiet 12 enthält eine p-Verunreinigung, wie z.B. Aluminium (AI), und hat einen p-Leitfähigkeitstyp (einen zweiten Leitfähigkeitstyp). Die p-Verunreinigungskonzentration im zweiten Verunreinigungsgebiet 12 beträgt beispielsweise mehr als oder gleich 1×1017 cm-3 und weniger als oder gleich 1×1020 cm-3. Die untere Grenze der p-Verunreinigungskonzentration im zweiten Verunreinigungsgebiet 12 ist auf keine besondere beschränkt und kann z.B. mehr als oder gleich 1×1017 cm-3 betragen, oder sie kann mehr als oder gleich 5×1017 cm-3 betragen. Die obere Grenze der p-Verunreinigungskonzentration im zweiten Verunreinigungsgebiet 12 ist auf keine besondere beschränkt und kann z.B. kleiner als oder gleich 1×1019 cm-3 oder kleiner als oder gleich 5×1018 cm-3 sein.
  • Das zweite Verunreinigungsgebiet 12 hat z.B. eine Dicke von mehr als oder gleich 100 nm und weniger als oder gleich 2 µm. Die untere Grenze der Dicke des zweiten Verunreinigungsgebiets 12 ist auf keine besondere beschränkt und kann z.B. mehr als oder gleich 0,5 µm oder mehr als oder gleich 0,8 µm betragen. Die obere Grenze der Dicke des zweiten Verunreinigungsgebiets 12 ist auf keine besondere beschränkt und kann z.B. weniger als oder gleich 1,5 µm oder weniger als oder gleich 1,2 µm betragen.
  • Das dritte Verunreinigungsgebiet 13 ist auf dem zweiten Verunreinigungsgebiet 12 vorgesehen. Das dritte Verunreinigungsgebiet 13 ist zwischen dem zweiten Verunreinigungsgebiet 12 und dem vierten Verunreinigungsgebiet 14 vorgesehen. Das dritte Verunreinigungsgebiet 13 steht jeweils in Kontakt mit dem zweiten Verunreinigungsgebiet 12 und dem vierten Verunreinigungsgebiet 14. Das dritte Verunreinigungsgebiet 13 enthält eine n-Verunreinigung, wie z.B. Stickstoff, und hat einen n-Leitfähigkeitstyp. Die n-Verunreinigungskonzentration im dritten Verunreinigungsgebiet 13 kann die gleiche oder eine andere sein als die n-Verunreinigungskonzentration in der Siliziumkarbidschicht 16.
  • Das vierte Verunreinigungsgebiet 14 ist auf dem dritten Verunreinigungsgebiet 13 vorgesehen. Das vierte Verunreinigungsgebiet 14 enthält eine p-Verunreinigung, wie z.B. Aluminium, und hat einen p-Leitfähigkeitstyp. Das vierte Verunreinigungsgebiet 14 bildet die erste Hauptfläche 1. Das vierte Verunreinigungsgebiet 14 hat z.B. eine Verunreinigungskonzentration von mehr als oder gleich 1×1016 cm-3 und weniger als oder gleich 1×1020 cm-3. Die untere Grenze der p-Verunreinigungskonzentration im vierten Verunreinigungsgebiet 14 ist auf keine besondere beschränkt und kann z.B. mehr als oder gleich 1×1017 cm-3 oder mehr als oder gleich 5×1017 cm-3 betragen. Die obere Grenze der p-Verunreinigungskonzentration im vierten Verunreinigungsgebiet 14 ist auf keine besondere beschränkt und kann z.B. kleiner als oder gleich 1×1019 cm-3 oder kleiner als oder gleich 5×1018 cm-3 sein.
  • Das vierte Verunreinigungsgebiet 14 hat beispielsweise eine Dicke von mehr als oder gleich 100 nm und weniger als oder gleich 2 µm. Die untere Grenze der Dicke des vierten Verunreinigungsgebiets 14 ist auf keine besondere beschränkt und kann z.B. mehr als oder gleich 0,5 µm oder mehr als oder gleich 0,8 µm betragen. Die obere Grenze der Dicke des vierten Verunreinigungsgebiets 14 ist auf keine besondere beschränkt und kann z.B. weniger als oder gleich 1,5 µm oder weniger als oder gleich 1,2 µm betragen.
  • Der erste Isolierfilm 3 ist auf der ersten Hauptfläche 1 vorgesehen. Der erster Isolierfilm 3 ist auf der ersten Hauptfläche 1 in Kontakt mit dem vierten Verunreinigungsgebiet 14. Der erste Isolierfilm 3 ist aus einem Material hergestellt, das z.B. Siliziumdioxid enthält. Der erste Isolierfilm 3 kann durchgehend bis zum Gate-Isolierfilm 34 ausgebildet sein. Der Gate-Verbindungsabschnitt 6 ist auf dem ersten Isolierfilm 3 vorgesehen. Der Gate-Verbindungsabschnitt 6 ist mit dem ersten Isolierfilm 3 in Kontakt. Der Gate-Verbindungsabschnitt 6 ist z.B. aus Polysilizium, das eine leitende Verunreinigung enthält, gebildet.
  • Der erste Zwischenschicht-Isolierfilm 4 ist auf dem ersten Isolierfilm 3 vorgesehen. Der erste Zwischenschicht-Isolierfilm 4 ist jeweils mit dem ersten Isolierfilm 3 und dem Gate-Verbindungsabschnitt 6 in Kontakt. Ein Teil des ersten Zwischenschicht-Isolierfilms 4 kann sich auf eine obere Fläche des Gate-Verbindungsabschnitts 6 erstrecken. Der erste Zwischenschicht-Isolierfilm 4 ist aus einem Material, das z.B. Siliziumdioxid enthält, gebildet. Der erste Zwischenschicht-Isolierfilm 4 ist mit einem Durchgangsloch 7 versehen. Ein Teil der oberen Fläche des Gate-Verbindungsabschnitts 6 liegt durch das Durchgangsloch 7 im ersten Zwischenschicht-Isolierfilm 4 frei.
  • Die Gate-Kontaktfläche 5 ist auf dem ersten Zwischenschicht-Isolierfilm 4 vorgesehen. Ein Teil der Gate-Kontaktfläche 5 ist innerhalb des Durchgangslochs 7 vorgesehen. Die Gate-Kontaktfläche 5 kann an einer unteren Öffnung des Durchgangslochs 7 mit dem Gate-Verbindungsabschnitt 6 in Kontakt sein. Die Gate-Kontaktfläche 5 ist aus einem Material, das z.B. Aluminium enthält, gebildet. Der elektrische Widerstand des Materials, aus dem die Gate-Kontaktfläche 5 gebildet ist, kann niedriger sein als der elektrische Widerstand des Materials, aus dem der Gate-Verbindungsabschnitt 6 gebildet ist. Die Gate-Kontaktfläche 5 ist der ersten Hauptfläche 1 zugewandt. Der erste Zwischenschicht-Isolierfilm 4, der Gate-Verbindungsabschnitt 6 und der erste Isolierfilm 3 sind zwischen der Gate-Kontaktfläche 5 und der ersten Hauptfläche 1 vorgesehen. Ein Draht (nicht dargestellt) zum Anlegen einer Gate-Spannung ist beispielsweise mit der Gate-Kontaktfläche 5 verbunden.
  • Die Drain-Elektrode 40 ist mit der zweiten Hauptfläche 2 in Kontakt. Die Drain-Elektrode 40 ist an der zweiten Hauptfläche 2 in Kontakt mit dem Siliziumkarbid-Einkristallsubstrat 15. Die Drain-Elektrode 40 ist elektrisch mit dem ersten Verunreinigungsgebiet 11 verbunden. Die Drain-Elektrode 40 ist aus einem Material hergestellt, das z.B. NiSi oder TiAISi enthält.
  • Das erste Verunreinigungsgebiet 11, das zweite Verunreinigungsgebiet 12, das dritte Verunreinigungsgebiet 13 und das vierte Verunreinigungsgebiet 14 befinden sich jeweils zwischen der Gate-Kontaktfläche 5 und der Drain-Elektrode 40. In ähnlicher Weise können sich das erste Verunreinigungsgebiet 11, das zweite Verunreinigungsgebiet 12, das dritte Verunreinigungsgebiet 13 und das vierte Verunreinigungsgebiet 14 jeweils zwischen dem ersten Isolierfilm 4 und der Drain-Elektrode 40 befinden. Das erste Verunreinigungsgebiet 11, das zweite Verunreinigungsgebiet 12, das dritte Verunreinigungsgebiet 13 und das vierte Verunreinigungsgebiet 14 können sich jeweils zwischen dem ersten Isolierfilm 3 und der Drain-Elektrode 40 befinden. Das erste Verunreinigungsgebiet 11, das zweite Verunreinigungsgebiet 12, das dritte Verunreinigungsgebiet 13 und das vierte Verunreinigungsgebiet 14 können sich jeweils mit einer Richtung schneiden, in der sich das Durchgangsloch 7 erstreckt (die Aufwärts-/Abwärtsrichtung in 1).
  • Wie in 2 gezeigt, kann das Siliziumkarbidsubstrat 10 einen Driftbereich 27, ein Körpergebiet 28, ein Source-Gebiet 29, ein Kontaktgebiet 24, ein Verbindungsgebiet 17 und ein eingebettetes Gebiet 21 aufweisen. Der Driftbereich 27 enthält eine n-Verunreinigung, wie z.B. Stickstoff, und hat den n-Leitfähigkeitstyp. Der Driftbereich 27 hat zum Beispiel eine erste Driftschicht 26 und eine zweite Driftschicht 23. Die erste Driftschicht 26 ist durchgehend mit der Siliziumkarbidschicht 16 verbunden. Die n-Verunreinigungskonzentration in der ersten Driftschicht 26 kann die gleiche sein wie die n-Verunreinigungskonzentration in der Siliziumkarbidschicht 16. In ähnlicher Weise ist die zweite Driftschicht 23 durchgehend mit dem dritten Verunreinigungsgebiet 13 verbunden. Die n-Verunreinigungskonzentration in der zweiten Driftschicht 23 kann die gleiche sein wie die n-Verunreinigungskonzentration im dritten Verunreinigungsgebiet 13. Die n-Verunreinigungskonzentration in der ersten Driftschicht 26 kann die gleiche oder eine andere sein als die n-Verunreinigungskonzentration in der zweiten Driftschicht 23. Der Driftbereich 27 kann einen Teil der ersten Hauptfläche 1 bilden.
  • Das Körpergebiet 28 ist auf dem Driftbereich 27 vorgesehen. Das Körpergebiet 28 steht in Kontakt mit dem Driftbereich 27. Das Körpergebiet 28 enthält eine p-Verunreinigung, wie z.B. Aluminium, und hat den p-Leitfähigkeitstyp. Die p-Verunreinigungskonzentration im Körpergebiet 28 kann höher sein als die n-Verunreinigungskonzentration im Driftbereich 27. Das Körpergebiet 28 kann einen Teil der ersten Hauptfläche 1 bilden. Die p-Verunreinigungskonzentration im Körpergebiet 28 kann niedriger sein als die p-Verunreinigungskonzentration im vierten Verunreinigungsgebiet 14.
  • Das Source-Gebiet 29 ist auf dem Körpergebiet 28 vorgesehen. Das Source-Gebiet 29 ist durch das Körpergebiet 28 von dem Drift-Gebiet 27 getrennt. Das Source-Gebiet 29 enthält eine n-Verunreinigung, wie z.B. Stickstoff oder Phosphor (P), und hat den n-Leitfähigkeitstyp. Das Source-Gebiet 29 bildet einen Teil der ersten Hauptfläche 1. Die n-Verunreinigungskonzentration im Source-Gebiet 29 kann höher sein als die p-Verunreinigungskonzentration im Körpergebiet 28. Die n-Verunreinigungskonzentration im Source-Gebiet 29 beträgt beispielsweise etwa 1×1019 cm-3.
  • Das Kontaktgebiet 24 bildet einen Teil der ersten Hauptfläche 1. Das Kontaktgebiet 24 enthält eine p-Verunreinigung, wie z.B. Aluminium, und hat den p-Leitfähigkeitstyp. Das Kontaktgebiet 24 durchdringt jeweils das Source-Gebiet 29 und das Körpergebiet 28 und steht in Kontakt mit dem Driftbereich 27. Das Kontaktgebiet 24 steht jeweils mit dem Source-Gebiet 29 und dem Körpergebiet 28 in Kontakt. Die p-Verunreinigungskonzentration im Kontaktgebiet 24 ist höher als z.B. die p-Verunreinigungskonzentration im Körpergebiet 28. Die p-Verunreinigungskonzentration im Kontaktgebiet 24 ist beispielsweise größer oder gleich 1×1018 cm-3 und kleiner oder gleich 1×1020 cm-3.
  • Die p-Verunreinigungskonzentration im Kontaktgebiet 24 kann die gleiche sein wie die p-Verunreinigungskonzentration im vierten Verunreinigungsgebiet 14. Das vierte Verunreinigungsgebiet 14 kann sowohl mit dem Source-Gebiet 29 als auch mit dem Körpergebiet 28 in Kontakt sein. Das vierte Verunreinigungsgebiet 14 kann mit der Source-Elektrode 36 an der ersten Hauptfläche 1 in Kontakt sein.
  • Das eingebettete Gebiet 21 ist innerhalb eines aktiven Bereichs vorgesehen. Das eingebettete Gebiet 21 enthält eine p-Verunreinigung, wie z.B. Aluminium, und hat den p-Leitfähigkeitstyp. Das eingebettete Gebiet 21 steht in Kontakt mit dem Driftbereich 27. Das eingebettete Gebiet 21 ist z.B. mit dem zweiten Verunreinigungsgebiet 12 elektrisch verbunden. Das eingebettete Gebiet 21 liegt z.B. dem Körpergebiet 28, dem Source-Gebiet 29 und dem Kontaktgebiet 24 gegenüber. Das eingebettete Gebiet 21 kann einem Teil der Gate-Elektrode 32 gegenüberliegen. Vorausgesetzt, dass das eingebettete Gebiet 21 innerhalb des aktiven Bereichs liegt, kann eine Verringerung der Durchbruchspannung aufgrund der Konzentration eines elektrischen Feldes an einem Endabschnitt des zweiten Verunreinigungsgebiets 12 unterdrückt werden.
  • Das Verbindungsgebiet 17 ist zwischen dem zweiten Verunreinigungsgebiet 12 und dem vierten Verunreinigungsgebiet 14 vorgesehen. Das Verbindungsgebiet 17 enthält eine p-Verunreinigung, wie z.B. Aluminium, und hat den p-Leitfähigkeitstyp. Das Verbindungsgebiet 17 verbindet elektrisch das zweite Verunreinigungsgebiet 12 und das vierte Verunreinigungsgebiet 14. Das Verbindungsgebiet 17 steht jeweils mit dem dritten Verunreinigungsgebiet 13 und dem Driftbereich 27 in Kontakt. Das Verbindungsgebiet 17 kann mit dem Körpergebiet 28 in Kontakt sein. Das Verbindungsgebiet 17 kann der Source-Elektrode 36 zugewandt sein.
  • Der Gate-Isolierfilm 34 ist z.B. auf der ersten Hauptfläche 1 vorgesehen. Der Gate-Isolierfilm 34 ist z.B. an der ersten Hauptfläche 1 jeweils mit dem Driftbereich 27, dem Körpergebiet 28 und dem Source-Gebiet 29 in Kontakt. Der Gate-Isolierfilm 34 ist beispielsweise aus einem Material, das Siliziumdioxid enthält, gebildet.
  • Die Gate-Elektrode 32 befindet sich auf dem Gate-Isolierfilm 34. Die Gate-Elektrode 32 ist z.B. aus Polysilizium, das eine leitende Verunreinigung enthält, gebildet. Die Gate-Elektrode 32 ist jeweils dem Source-Gebiet 29, dem Körpergebiet 28 und dem Drift-Gebiet 27 zugewandt. Die Gate-Elektrode 32 ist z.B. durchgehend zum Gate-Verbindungsabschnitt 6 ausgebildet. Das Material, aus dem die Gate-Elektrode 32 gebildet ist, kann das gleiche sein wie das Material, aus dem der Gate-Verbindungsabschnitt 6 gebildet ist.
  • Die Source-Elektrode 36 ist auf der ersten Hauptfläche 1 vorgesehen. Die Source-Elektrode 36 ist elektrisch mit dem Source-Gebiet 29 verbunden. Die Source-Elektrode 36 kann mit dem Source-Gebiet 29 und dem Kontaktgebiet 24 an der ersten Hauptfläche 1 in Kontakt sein. Die Source-Elektrode 36 ist aus einem Material hergestellt, das z.B. Ti, AI und Si enthält. Die Source-Elektrode 36 bildet einen ohmschen Übergang mit dem Source-Gebiet 29. Die Source-Elektrode 36 kann einen ohmschen Übergang mit dem Kontaktgebiet 24 bilden. Die Source-Elektrode 36 kann mit dem Gate-Isolierfilm 34 in Kontakt stehen.
  • Der zweite Zwischenschicht-Isolierfilm 33 bedeckt die Gate-Elektrode 32. Der zweite Zwischenschicht-Isolierfilm 33 steht jeweils mit der Gate-Elektrode 32 und dem Gate-Isolierfilm 34 in Kontakt. Der zweite Zwischenschicht-Isolierfilm 33 ist aus einem Material, das z.B. Siliziumdioxid enthält, gebildet. Der zweite Zwischenschicht-Isolierfilm 33 kann jeweils dem Source-Gebiet 29, dem Körpergebiet 28 und dem Driftbereich 27 gegenüberliegen.
  • Die Source-Zwischenverbindung 35 ist mit der Source-Elektrode 36 verbunden. Die Source-Zwischenverbindung 35 bedeckt sowohl die Source-Elektrode 36 als auch den zweiten Zwischenschicht-Isolierfilm 33. Die Source-Zwischenverbindung 35 ist aus einem Material hergestellt, das z.B. Aluminium enthält. Die Source-Zwischenverbindung 35 ist mit dem zweiten Zwischenschicht-Isolierfilm 33 in Kontakt. Die Source-Zwischenverbindung 35 ist von der Gate-Elektrode 32 durch den zweiten Zwischenschicht-Isolierfilm 33 getrennt.
  • Wie in 3 dargestellt, hat die Gate-Kontaktfläche 5, von einer Richtung senkrecht zur ersten Hauptfläche 1 aus gesehen, beispielsweise eine rechteckige Form. Der MOSFET 100 kann einen Gate Runner 9 umfassen, der bis zur Gate-Kontaktfläche 5 durchgehend ausgebildet ist. Der Gate Runner 9 ist aus dem gleichen Material wie z.B. der Gate Runner für die Gate-Kontaktfläche 5 gebildet. Der Gate Runner 9 erstreckt sich z.B. jeweils entlang einer ersten Richtung 101 und einer zweiten Richtung 102. Die erste Richtung 101 ist z.B. die Richtung <11-20>. Die zweite Richtung 102 ist eine Richtung parallel zur ersten Hauptfläche 1 und senkrecht zur ersten Richtung 101. Die zweite Richtung 102 ist z.B. die <1-100> Richtung. Die Länge des Gate Runners 9 in der ersten Richtung 101 kann kleiner sein als die Länge des Gate Runners 9 in der zweiten Richtung 102.
  • Wie in 3 dargestellt, kann, von der Richtung senkrecht zur ersten Hauptfläche 1 aus gesehen, die Länge des Gate Runners 9 entlang der ersten Richtung 101 kleiner sein als die Länge der Gate-Kontaktfläche 5 entlang der ersten Richtung 101. In ähnlicher Weise kann die Länge des Gate Runners 9 entlang der zweiten Richtung 102 größer sein als die Länge der Gate-Kontaktfläche 5 entlang der zweiten Richtung 102. Die Source-Verbindung 35 kann auf beiden Seiten der Gate-Kontaktfläche 5 in der ersten Richtung 101 vorgesehen werden. Die Gate-Kontaktfläche 5 ist zwischen der Source-Verbindung 35 vorgesehen. In ähnlicher Weise kann die Source-Verbindung 35 auf beiden Seiten des Gate Runners 9 in der ersten Richtung 101 vorgesehen werden. Aus Sicht der Richtung senkrecht zur ersten Hauptfläche 1 kann die Fläche der Gate-Kontaktfläche 5 kleiner sein als die Fläche der Source-Verbindung 35.
  • Aus Sicht der Richtung senkrecht zur ersten Hauptfläche 1 kann die Summe der Fläche der Gate-Kontaktfläche 5 und der Fläche des Gate Runners 9 (eine erste Fläche) kleiner sein als die Fläche der Source-Verbindung 35 (eine zweite Fläche). Der Wert, der durch Division der ersten Fläche durch die Summe der ersten Fläche und der zweiten Fläche erhalten wird, kann kleiner oder gleich 0,4 oder kleiner oder gleich 0,3 sein.
  • Wie in 4 dargestellt, kann die Fläche des zweiten Verunreinigungsgebiets 12 aus Sicht der Richtung senkrecht zur ersten Hauptfläche 1 größer oder gleich der Fläche der Gate-Kontaktfläche 5 sein. Aus Sicht der Richtung senkrecht zur ersten Hauptfläche 1 überlappt die Fläche der Gate-Kontaktfläche 5 mit der Fläche des zweiten Verunreinigungsgebiets 12. Aus Sicht der Richtung senkrecht zur ersten Hauptfläche 1 kann die Außenkante des zweiten Verunreinigungsgebiets 12 die Außenkante der Gate-Kontaktfläche 5 umgeben.
  • In ähnlicher Weise kann aus Sicht der Richtung senkrecht zur ersten Hauptfläche 1 die Fläche des zweiten Verunreinigungsgebiets 12 größer oder gleich der Fläche des Gate Runners 9 sein. Aus Sicht der Richtung senkrecht zur ersten Hauptfläche 1 überlappt der Gate Runner 9 mit der Fläche des zweiten Verunreinigungsgebiets 12. Aus Sicht der Richtung senkrecht zur ersten Hauptfläche 1 kann die Außenkante des zweiten Verunreinigungsgebiets 12 die Außenkante des Gate Runners 9 umgeben. Aus Sicht der Richtung senkrecht zur ersten Hauptfläche 1 kann die Fläche des zweiten Verunreinigungsgebiets 12 größer oder gleich der Summe der Fläche der Gate-Kontaktfläche 5 und der Fläche des Gate Runners 9 sein.
  • Wie in 5 dargestellt, kann die Fläche des vierten Verunreinigungsgebiets 14, aus der Richtung senkrecht zur ersten Hauptfläche 1 betrachtet, größer oder gleich der Fläche der Gate-Kontaktfläche 5 sein. Aus der Richtung senkrecht zur ersten Hauptfläche 1 betrachtet, überlappt die Fläche der Gate-Kontaktfläche 5 mit der Fläche des vierten Verunreinigungsgebiets 14. Aus der Richtung senkrecht zur ersten Hauptfläche 1 betrachtet, kann die Außenkante des vierten Verunreinigungsgebiets 14 die Außenkante von Gate-Kontaktfläche 5 umgeben.
  • In ähnlicher Weise kann aus Sicht der Richtung senkrecht zur ersten Hauptfläche 1 die Fläche des vierten Verunreinigungsgebiets 14 größer oder gleich der Fläche des Gate Runners 9 sein. Aus der Richtung senkrecht zur ersten Hauptfläche 1 betrachtet, überlappt der Gate Runner 9 mit dem vierten Verunreinigungsgebiet 14. Aus der Richtung senkrecht zur ersten Hauptfläche 1 betrachtet, kann die Außenkante des vierten Verunreinigungsgebiets 14 die Außenkante des Gate Runners 9 umgeben. Aus der Richtung senkrecht zur ersten Hauptfläche 1 betrachtet, kann die Fläche des vierten Verunreinigungsgebiets 14 größer oder gleich der Summe der Fläche der Gate-Kontaktfläche 5 und der Fläche des Gate Runners 9 sein.
  • Es ist zu beachten, dass, obwohl zuvor ein Fall beschrieben wurde, in dem die Fläche des zweiten Verunreinigungsgebiets 12 und des vierten Verunreinigungsgebiets 14 jeweils größer oder gleich der Fläche der Gate-Kontaktfläche 5 ist, die Fläche des zweiten Verunreinigungsgebiets 12 aus der Richtung senkrecht zur ersten Hauptfläche 1 betrachtet kleiner als die Fläche der Gate-Kontaktfläche 5 sein kann. In ähnlicher Weise kann die Fläche des vierten Verunreinigungsgebiets 14 aus Sicht der Richtung senkrecht zur ersten Hauptfläche 1 kleiner als die Fläche der Gate-Kontaktfläche 5 sein.
  • Als nächstes wird ein Verfahren zur Herstellung des MOSFET 100 gemäß der vorliegenden Ausführungsform beschrieben.
  • Zunächst wird der Schritt zur Bildung des ersten Verunreinigungsgebiets durchgeführt. Das Siliziumkarbid-Einkristall-Substrat 15 wird durch Schneiden eines Siliziumkarbid-Ingots (nicht dargestellt) hergestellt, der z.B. durch ein Sublimationsverfahren hergestellt wurde. Anschließend wird der Schritt zur Bildung der Siliziumkarbidschicht durchgeführt. Die Siliziumkarbidschicht 16 wird auf dem Siliziumkarbid-Einkristallsubstrat 15 (siehe 6) durch ein chemischen Dampfabscheidungsverfahren (CVD-Verfahren) gebildet, bei dem ein Mischgas aus z.B. Silan (SiH4) und Propan (C3H8) als Ausgangsgas und Wasserstoff (H2) z.B. als Trägergas verwendet wird. Das Siliziumkarbid-Einkristallsubstrat 15 und die Siliziumkarbidschicht 16 bilden das erste Verunreinigungsgebiet 11. Während des epitaktischen Wachstums wird eine n-Verunreinigung, wie z.B. Stickstoff, in die Siliziumkarbidschicht 16 eingebracht. Die Siliziumkarbidschicht 16 hat den n-Leitfähigkeitstyp. Gleichzeitig mit der Bildung der Siliziumkarbidschicht 16 wird die erste Driftschicht 26 (siehe 2) auf dem Siliziumkarbid-Einkristallsubstrat 15 gebildet.
  • Anschließend wird der Schritt zur Bildung des zweiten Verunreinigungsgebiets durchgeführt. Es wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung über einem Bereich, in dem z.B. das zweite Verunreinigungsgebiet 12 gebildet werden soll, gebildet. Anschließend wird eine p-Verunreinigung, wie z.B. Aluminium, in das erste Verunreinigungsgebiet 11 implantiert. Dadurch wird das zweite Verunreinigungsgebiet 12 gebildet (siehe 7). Das zweite Verunreinigungsgebiet 12 wird so geformt, dass es in Kontakt mit dem ersten Verunreinigungsgebiet 11 steht und an einer Oberfläche des ersten Verunreinigungsgebiets 11 freiliegt.
  • Anschließend wird der Schritt zur Bildung des dritten Verunreinigungsgebiets durchgeführt. Das dritte Verunreinigungsgebiet 13 wird auf dem zweiten Verunreinigungsgebiet 12 (siehe 8) durch das CVD-Verfahren gebildet, bei dem ein Mischgas aus z.B. Silan und Propan als Ausgangsgas und Wasserstoff als Trägergas verwendet wird. Während des epitaktischen Wachstums wird eine n-Verunreinigung, wie z.B. Stickstoff, in das dritte Verunreinigungsgebiet 13 eingebracht. Das dritte Verunreinigungsgebiet 13 hat den n-Leitfähigkeitstyp. Gleichzeitig mit der Bildung des dritten Verunreinigungsgebiets 13 wird die zweite Driftschicht 23 auf der ersten Driftschicht 26 gebildet. Anschließend kann das Verbindungsgebiet 17 (siehe 2) in Kontakt mit dem dritten Verunreinigungsgebiet gebildet werden.
  • Anschließend wird der Schritt zur Bildung des Körpergebiets durchgeführt. Es wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung über einem Bereich gebildet, in dem z.B. das Körpergebiet 28 gebildet werden soll (siehe 2). Anschließend wird eine p-Verunreinigung, wie z.B. Aluminium, in die zweite Driftschicht 23 implantiert. Dadurch wird das Körpergebiet 28 (siehe 2) in Kontakt mit der zweiten Driftschicht 23 gebildet.
  • Anschließend wird der Schritt zur Bildung des Source-Gebiets durchgeführt. Es wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung über einem Bereich gebildet, in dem z.B. das Source-Gebiet 29 gebildet werden soll (siehe 2). Anschließend wird eine n-Verunreinigung, wie z.B. Phosphor (P), in das Körpergebiet 28 implantiert. Dadurch wird das Source-Gebiet 29 gebildet. Das Source-Gebiet 29 wird so geformt, dass es in Kontakt mit dem Körpergebiet 28 steht und an der ersten Hauptfläche 1 freiliegt.
  • Anschließend wird der Schritt zur Bildung des vierten Verunreinigungsgebiets durchgeführt. Es wird eine Maskenschicht (nicht dargestellt) mit einer Öffnung über einem Bereich, in dem z.B. das vierte Verunreinigungsgebiet 14 gebildet werden soll, gebildet. Anschließend wird eine p-Verunreinigung, wie z.B. Aluminium, in das vierte Verunreinigungsgebiet 14 implantiert. Dadurch wird das vierte Verunreinigungsgebiet 14 in Kontakt mit dem dritten Verunreinigungsgebiet 13 gebildet (siehe 9). Es ist zu beachten, dass das vierte Verunreinigungsgebiet 14 so gebildet werden kann, dass es mit der Verbindungsgebiet 17 in Kontakt steht. Das vierte Verunreinigungsgebiet 14 bildet die erste Hauptfläche 1. Gleichzeitig mit der Bildung des vierten Verunreinigungsgebiets 14 wird das Kontaktgebiet 24 (siehe 2) in Kontakt mit jeweils dem Source-Gebiet 29 und dem Körpergebiet 28 gebildet.
  • Anschließend wird ein Aktivierungsglühschritt durchgeführt, um die in das Siliziumkarbidsubstrat 10 implantierten Verunreinigungsionen zu aktivieren. Die Temperatur für das Aktivierungsglühen beträgt vorzugsweise mehr als oder gleich 1500°C und weniger als oder gleich 1900°C, und liegt beispielsweise bei etwa 1700°C. Die Zeit für das Aktivierungsglühen beträgt z.B. etwa 30 Minuten. Die Atmosphäre für das Aktivierungsglühen ist vorzugsweise eine Inertgasatmosphäre, wie z.B. eine Ar-Atmosphäre.
  • Danach erfolgt der Schritt zur Bildung des ersten Isolierfilms und des Gate-Isolierfilms. Der erste Isolierfilm 3 und der Gate-Isolierfilm 34 werden z.B. durch thermische Oxidation des Siliziumkarbid-Substrats 10 gebildet. Insbesondere wird das Siliziumkarbidsubstrat 10 auf eine Temperatur von mehr als oder gleich 1300°C und weniger als oder gleich 1400°C erhitzt, beispielsweise in einer sauerstoffhaltigen Atmosphäre. Dadurch wird ein erster Isolierfilm 3 in Kontakt mit dem vierten Verunreinigungsgebiet 14 an der ersten Hauptfläche 1 gebildet. Gleichzeitig mit der Bildung des ersten Isolierfilms 3 wird der Gate-Isolierfilm 34 (siehe 2) in Kontakt mit jeweils dem Source-Gebiet 29, dem Körpergebiet 28 und dem Driftbereich 27 gebildet.
  • Anschließend wird der Schritt zur Bildung des Gate-Verbindungsabschnitts und der Gate-Elektrode durchgeführt. Der Gate-Verbindungsabschnitt 6 wird auf dem ersten Isolierfilm 3 gebildet (siehe 10). Die Gate-Elektrode 32 wird auf dem Gate-Isolierfilm 34 gebildet. Der Gate-Verbindungsabschnitt 6 und die Gate-Elektrode 32 werden z.B. durch eine chemische Niederdruck-Dampfabscheidung (LP-CVD) hergestellt. Der Gate-Verbindungsabschnitt 6 und die Gate-Elektrode 32 sind z.B. aus Polysilizium, das eine leitende Verunreinigung enthält, gebildet. Die Gate-Elektrode 32 wird gleichzeitig mit dem Gate-Verbindungsabschnitt 6 gebildet.
  • Anschließend wird der Schritt zur Bildung des ersten Zwischenschicht-Isolierfilms und des zweiten Zwischenschicht-Isolierfilms durchgeführt. Der erste Zwischenschicht-Isolierfilm 4 und der zweite Zwischenschicht-Isolierfilm 33 werden z.B. durch das CVD-Verfahren gebildet. Der erste Zwischenschicht-Isolierfilm 4 und der zweite Zwischenschicht-Isolierfilm 33 werden z.B. aus einem Material hergestellt, das Siliziumdioxid enthält. Der zweite Zwischenschicht-Isolierfilm 33 wird jeweils in Kontakt mit dem ersten Isolierfilm 3 und dem Gate-Verbindungsabschnitt 6 gebildet. Der zweite Zwischenschicht-Isolierfilm 33 wird gebildet, um die Gate-Elektrode 32 zu bedecken.
  • Anschließend wird der Schritt zur Bildung der Source-Elektrode durchgeführt. Der zweite Zwischenschicht-Isolierfilm 33 und der Gate-Isolierfilm 34 werden teilweise durch Ätzen entfernt, um das Source-Gebiet 29 und das Kontaktgebiet 24 freizulegen. Anschließend wird die Source-Elektrode 36 (siehe 2) in Kontakt mit Source-Gebiet 29 und dem Kontaktgebiet 24 auf der ersten Hauptfläche 1 gebildet. Die Source-Elektrode 36 wird z.B. durch ein Sputterverfahren gebildet. Die Source-Elektrode 36 ist z.B. aus einem Material, das Ti, AI und Si enthält, gebildet.
  • Anschließend wird ein Legierungsglühschritt durchgeführt. Die Source-Elektrode 36, die in Kontakt mit dem Source-Gebiet 29 und dem Kontaktgebiet 24 steht, wird z.B. etwa 5 Minuten lang auf einer Temperatur von mehr als oder gleich 900°C und weniger als oder gleich 1100°C gehalten. Dabei reagiert mindestens ein Teil der Source-Elektrode 36 mit dem im Siliziumkarbid-Substrat 10 enthaltenen Silizium und wird siliziliert. Dadurch wird die Source-Elektrode 36 gebildet, die einen ohmschen Übergang mit dem Source-Gebiet 29 bildet. Die Source-Elektrode 36 kann einen ohmschen Übergang mit dem Kontaktgebiet 24 bilden. Anschließend wird die Source-Verbindung 35 gebildet. Die Source-Verbindung 35 ist aus einem Material, das z.B. Aluminium enthält, gebildet. Die Source-Zwischenverbindung 35 wird so ausgebildet, dass sie mit der Source-Elektrode 36 in Kontakt steht und den zweiten Zwischenschicht-Isolierfilm 33 bedeckt.
  • Anschließend wird der Schritt zur Bildung der Drain-Elektrode durchgeführt. Die Drain-Elektrode 40, die in Kontakt mit der zweiten Hauptfläche 2 steht, wird z.B. durch das SputterVerfahren gebildet. Die Drain-Elektrode 40 wird aus einem Material hergestellt, das z.B. NiSi oder TiAISi enthält. Auf diese Weise wird der MOSFET 100 (siehe 1 und 2) gemäß der vorliegenden Ausführungsform fertiggestellt.
  • Es ist zu beachten, dass, obwohl in der obigen Ausführungsform beschrieben wurde, dass der erste Leitfähigkeitstyp der n-Typ und der zweite Leitfähigkeitstyp der p-Typ ist, der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ sein kann. Obwohl in der obigen Ausführungsform ein planarer MOSFET als Beispiel eines Siliziumkarbid-Halbleiterbauelements 100 beschrieben wurde, kann das Siliziumkarbid-Halbleiterbauelement 100 auch ein Graben-MOSFET sein, der z.B. einen Gate-Graben aufweist. In diesem Fall kann, von der Richtung senkrecht zur ersten Hauptfläche 1 aus gesehen, das zweite Verunreinigungsgebiet 12 zwischen einer Bodenfläche des Gate-Grabens und der zweiten Hauptfläche 2 liegen. Das zweite Verunreinigungsgebiet 12 kann ein Bereich sein, der die Konzentration eines elektrischen Feldes an der Bodenfläche des Gate-Grabens abschwächen kann.
  • Die p-Verunreinigungskonzentration und die n-Verunreinigungskonzentration in jedem zuvor beschriebenen Verunreinigungsgebiet kann z.B. mittels Rasterkapazitätsmikroskopie (SCM) oder mittels Sekundärionen-Massenspektrometrie (SIMS) gemessen werden. Darüber hinaus kann die Position einer Grenzfläche zwischen einem p-Gebiet und einem n-Gebiet (d.h. einer PN-Schnittstelle) z.B. mittels SCM oder SIMS spezifiziert werden.
  • Als nächstes werden die Funktion und die Wirkung des Siliziumkarbid-Halbleiterbauelements 100 gemäß der vorliegenden Ausführungsform beschrieben.
  • Gemäß dem Siliziumkarbid-Halbleiterbauelement 100 gemäß der vorliegenden Ausführungsform befindet sich jeweils das erste Verunreinigungsgebiet 11, das zweite Verunreinigungsgebiet 12, das dritte Verunreinigungsgebiet 13 und das vierte Verunreinigungsgebiet 14 zwischen der Gate-Kontaktfläche 5 und der Drain-Elektrode 40. Sowohl das zweite Verunreinigungsgebiet 12 als auch das vierte Verunreinigungsgebiet 14 können die von der Drain-Elektrode 40 in Richtung Gate-Kontaktfläche 5 erzeugten elektrischen Kraftlinien blockieren. Dadurch kann die elektrostatische Kapazität zwischen der Drain-Elektrode 40 und der Gate-Kontaktfläche 5 reduziert werden. Als Ergebnis können die Schalteigenschaften des Siliziumkarbid-Halbleiterbauelements 100 verbessert werden.
  • Zusätzlich umfasst das Siliziumkarbid-Halbleiterbauelement 100 gemäß der vorliegenden Ausführungsform ferner die Source-Elektrode 36, die sich auf der ersten Hauptfläche 1 befindet. Das zweite Verunreinigungsgebiet 12 ist elektrisch mit der Source-Elektrode 36 verbunden. Dadurch wird die Kapazität zwischen der Gate-Kontaktfläche 5 und der Drain-Elektrode 40 verringert und somit die Ladung auf eine parasitäre Kapazität zum Zeitpunkt des Einschaltens reduziert. Als Ergebnis können die Schalteigenschaften des Siliziumkarbid-Halbleiterbauelements 100 weiter verbessert werden.
  • Ferner kann gemäß der vorliegenden Ausführungsform des Siliziumkarbid-Halbleiterbauelements 100, aus der Richtung senkrecht zur ersten Hauptfläche 1 gesehen, die Fläche des zweiten Verunreinigungsgebiets 12 größer oder gleich der Fläche der Gate-Kontaktfläche 5 sein. Dadurch kann die elektrostatische Kapazität zwischen der Drain-Elektrode 40 und der Gate-Kontaktfläche 5 verringert werden, verglichen mit einem Fall, bei dem die Fläche des zweiten Verunreinigungsgebiets 12 kleiner als die Fläche der Gate-Kontaktfläche 5 ist. Infolgedessen können die Schalteigenschaften des Siliziumkarbid-Halbleiterbauelements 100 verbessert werden.
  • Ferner kann gemäß der vorliegenden Ausführungsform des Siliziumkarbid-Halbleiterbauelements 100, aus der Richtung senkrecht zur ersten Hauptfläche 1 gesehen, die Fläche des vierten Verunreinigungsgebiets 14 größer oder gleich der Fläche der Gate-Kontaktfläche 5 sein. Dadurch kann die elektrostatische Kapazität zwischen der Drain-Elektrode 40 und der Gate-Kontaktfläche 5 verringert werden, verglichen mit einem Fall, in dem die Fläche des vierten Verunreinigungsgebiets 14 kleiner als die Fläche der Gate-Kontaktfläche 5 ist. Infolgedessen können die Schalteigenschaften des Siliziumkarbid-Halbleiterbauelements 100 verbessert werden.
  • Es sollte verstanden werden, dass die hier offenbarte Ausführungsform in jeder Hinsicht der Veranschaulichung dient und nicht als einschränkend zu erachten ist. Der Umfang der vorliegenden Erfindung wird nicht durch die obige Beschreibung, sondern durch den Umfang der Ansprüche definiert und soll alle Änderungen innerhalb des Umfangs und der Bedeutung umfassen, die dem Umfang der Ansprüche entsprechen.
  • Bezugszeichenliste
    • 1
    erste Hauptfläche;
    2
    zweite Hauptfläche;
    3
    erster Isolierfilm;
    4
    erster Zwischenschicht-Isolierfilm;
    5
    Gate-Kontaktfläche;
    6
    Gate-Verbindungsabschnitt;
    7
    Durchgangsloch;
    9
    Gate Runner;
    10
    Siliziumkarbid-Substrat;
    11
    erstes Verunreinigungsgebiet;
    12
    zweites Verunreinigungsgebiet;
    13
    drittes Verunreinigungsgebiet;
    14
    viertes Verunreinigungsgebiet;
    15:
    Siliziumkarbid-Einkristall-Substrat;
    16:
    Siliziumkarbidschicht;
    17
    Verbindungsgebiet;
    21:
    eingebettetes Gebiet;
    23:
    zweite Driftschicht;
    24:
    Kontaktgebiet;
    26:
    erste Driftschicht;
    27:
    Driftbereich;
    28
    Körpergebiet;
    29
    Source-Gebiet;
    32
    Gate-Elektrode;
    33
    zweiter Zwischen- schicht-Isolierfilm;
    34:
    Gate-Isolierfilm;
    35
    Source-Verbindung;
    36:
    Source-Elektrode;
    40:
    Drain-Elektrode;
    100:
    Siliziumkarbid-Halbleiterbauelement (MOSFET);
    101:
    erste Richtung;
    102:
    zweite Richtung.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2017011031 A [0002, 0003]

Claims (13)

  1. Siliziumkarbid-Halbleiterbauelement, umfassend: ein Siliziumkarbid-Substrat mit einer ersten Hauptfläche und einer zweiten Hauptfläche, die der ersten Hauptfläche gegenüberliegt; eine Gate-Kontaktfläche, die der ersten Hauptfläche gegenüberliegt; und eine Drain-Elektrode in Kontakt mit der zweiten Hauptfläche, wobei das Siliziumkarbid-Substrat umfasst: ein erstes Verunreinigungsgebiet, das die zweite Hauptfläche bildet und einen ersten Leitfähigkeitstyp aufweist, ein zweites Verunreinigungsgebiet, das auf dem ersten Verunreinigungsgebiet vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, ein drittes Verunreinigungsgebiet, das auf dem zweiten Verunreinigungsgebiet vorgesehen ist und den ersten Leitfähigkeitstyp aufweist, und ein viertes Verunreinigungsgebiet, das auf dem dritten Verunreinigungsgebiet vorgesehen ist, die erste Hauptfläche bildet und den zweiten Leitfähigkeitstyp aufweist, wobei sich jeweils das erste Verunreinigungsgebiet, das zweite Verunreinigungsgebiet, das dritte Verunreinigungsgebiet und das vierte Verunreinigungsgebiet zwischen der Gate-Kontaktfläche und der Drain-Elektrode befinden.
  2. Siliziumkarbid-Halbleiterbauelement nach Anspruch 1, ferner mit einer Source-Elektrode, die sich auf der ersten Hauptfläche befindet, wobei das zweite Verunreinigungsgebiet elektrisch mit der Source-Elektrode verbunden ist.
  3. Siliziumkarbid-Halbleiterbauelement gemäß Anspruch 1 oder 2, wobei das zweite Verunreinigungsgebiet eine Verunreinigungskonzentration von mehr als oder gleich 1×1017 cm-3 und weniger als oder gleich 1×1020 cm-3 aufweist.
  4. Siliziumkarbid-Halbleiterbauelement gemäß einem der Ansprüche 1 bis 3, wobei das zweite Verunreinigungsgebiet eine Dicke von mehr als oder gleich 100 nm und weniger als oder gleich 2 µm aufweist.
  5. Siliziumkarbid-Halbleiterbauelement gemäß einem der Ansprüche 1 bis 4, wobei das vierte Verunreinigungsgebiet eine Verunreinigungskonzentration von mehr als oder gleich 1×1016 cm-3 und weniger als oder gleich 1×1020 cm-3 aufweist.
  6. Siliziumkarbid-Halbleiterbauelement gemäß einem der Ansprüche 1 bis 5, wobei das vierte Verunreinigungsgebiet eine Dicke von mehr als oder gleich 100 nm und weniger als oder gleich 2 µm aufweist.
  7. Siliziumkarbid-Halbleiterbauelement nach einem der Ansprüche 1 bis 6, wobei bei Betrachtung aus einer Richtung senkrecht zur ersten Hauptfläche eine Fläche des zweiten Verunreinigungsgebiets größer oder gleich einer Fläche der Gate-Kontaktfläche ist.
  8. Siliziumkarbid-Halbleiterbauelement nach einem der Ansprüche 1 bis 7, wobei bei Betrachtung aus einer Richtung senkrecht zur ersten Hauptfläche eine Fläche des vierten Verunreinigungsgebietes größer oder gleich einer Fläche der Gate-Kontaktfläche ist.
  9. Siliziumkarbid-Halbleiterbauelement, umfassend: ein Siliziumkarbid-Substrat mit einer ersten Hauptfläche und einer zweiten Hauptfläche gegenüber der ersten Hauptfläche; eine Gate-Kontaktfläche, die der ersten Hauptfläche gegenüberliegt; eine Drain-Elektrode in Kontakt mit der zweiten Hauptfläche; und eine Source-Elektrode, die sich auf der ersten Hauptfläche befindet, wobei das Siliziumkarbid-Substrat umfasst: ein erstes Verunreinigungsgebiet, das die zweite Hauptfläche bildet und einen ersten Leitfähigkeitstyp aufweist, ein zweites Verunreinigungsgebiet, das auf dem ersten Verunreinigungsgebiet vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, ein drittes Verunreinigungsgebiet, das auf dem zweiten Verunreinigungsgebiet vorgesehen ist und den ersten Leitfähigkeitstyp aufweist, und ein viertes Verunreinigungsgebiet, das auf dem dritten Verunreinigungsgebiet vorgesehen ist, die erste Hauptfläche bildet und den zweiten Leitfähigkeitstyp aufweist, wobei sich jeweils das erste Verunreinigungsgebiet, das zweite Verunreinigungsgebiet, das dritte Verunreinigungsgebiet und das vierte Verunreinigungsgebiet zwischen der Gate-Kontaktfläche und der Drain-Elektrode befinden, wobei das zweite Verunreinigungsgebiet elektrisch mit der Source-Elektrode verbunden ist, wobei aus einer Richtung senkrecht zur ersten Hauptfläche betrachtet, eine Fläche des zweiten und des vierten Verunreinigungsgebiets größer oder gleich einer Fläche der Gate-Kontaktfläche ist.
  10. Siliziumkarbid-Halbleiterbauelement gemäß Anspruch 9, wobei das zweite Verunreinigungsgebiet eine Verunreinigungskonzentration von mehr als oder gleich 1×1017 cm-3 und weniger als oder gleich 1×1020 cm-3 aufweist.
  11. Siliziumkarbid-Halbleiterbauelement nach Anspruch 9 oder 10, wobei das zweite Verunreinigungsgebiet eine Dicke von mehr als oder gleich 100 nm und weniger als oder gleich 2 µm aufweist.
  12. Siliziumkarbid-Halbleiterbauelement gemäß einem der Ansprüche 9 bis 11, wobei das vierte Verunreinigungsgebiet eine Verunreinigungskonzentration von mehr als oder gleich 1×1016 cm-3 und weniger als oder gleich 1×1020 cm-3 aufweist.
  13. Siliziumkarbid-Halbleiterbauelement gemäß einem der Ansprüche 9 bis 12, wobei das vierte Verunreinigungsgebiet eine Dicke von mehr als oder gleich 100 nm und weniger als oder gleich 2 µm aufweist.
DE112018006921.4T 2018-01-22 2018-10-02 Siliziumkarbid-Halbleiterbauelement Pending DE112018006921T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018008374 2018-01-22
JP2018-008374 2018-01-22
PCT/JP2018/036900 WO2019142406A1 (ja) 2018-01-22 2018-10-02 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
DE112018006921T5 true DE112018006921T5 (de) 2020-10-01

Family

ID=67302067

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112018006921.4T Pending DE112018006921T5 (de) 2018-01-22 2018-10-02 Siliziumkarbid-Halbleiterbauelement

Country Status (5)

Country Link
US (1) US11233127B2 (de)
JP (1) JP7156313B2 (de)
CN (1) CN111602252A (de)
DE (1) DE112018006921T5 (de)
WO (1) WO2019142406A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6658406B2 (ja) * 2016-08-31 2020-03-04 株式会社デンソー 炭化珪素半導体装置の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3392665B2 (ja) * 1995-11-06 2003-03-31 株式会社東芝 半導体装置
US6037632A (en) 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
DE19923466B4 (de) * 1999-05-21 2005-09-29 Infineon Technologies Ag Junctionsisolierter Lateral-MOSFET für High-/Low-Side-Schalter
JP4191025B2 (ja) * 2003-12-22 2008-12-03 Ｎｅｃエレクトロニクス株式会社 縦型ｍｉｓｆｅｔ
JP4830732B2 (ja) * 2006-09-06 2011-12-07 トヨタ自動車株式会社 半導体装置
JP6103839B2 (ja) 2012-07-06 2017-03-29 ローム株式会社 半導体装置および半導体装置の製造方法
JP5701913B2 (ja) * 2013-01-09 2015-04-15 トヨタ自動車株式会社 半導体装置
JP6500628B2 (ja) 2015-06-18 2019-04-17 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US10243039B2 (en) * 2016-03-22 2019-03-26 General Electric Company Super-junction semiconductor power devices with fast switching capability
JP6926869B2 (ja) * 2017-09-13 2021-08-25 富士電機株式会社 半導体装置
US11069772B2 (en) * 2018-12-14 2021-07-20 General Electric Company Techniques for fabricating planar charge balanced (CB) metal-oxide-semiconductor field-effect transistor (MOSFET) devices

Also Published As

Publication number Publication date
JP7156313B2 (ja) 2022-10-19
CN111602252A (zh) 2020-08-28
JPWO2019142406A1 (ja) 2021-01-07
WO2019142406A1 (ja) 2019-07-25
US11233127B2 (en) 2022-01-25
US20200373393A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE112015004798B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE112018007026T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102013007685A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE102013010245A1 (de) Halbleitervorrichtung
DE102004041883A1 (de) Halbleitervorrichtung
DE112017005693T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102018216855A1 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliziumcarbid-Halbleitervorrichtung
DE112017002020T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE112019000292T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE112015002342B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102016219094A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102016226237A1 (de) Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
DE112016006723T5 (de) Halbleitereinrichtung
DE112014001221T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112017003660T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung einer siliciumcarbid-halbleitereinheit
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112016000831T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102019109368A1 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren