DE112017005693T5 - Siliziumkarbid-Halbleitervorrichtung - Google Patents

Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112017005693T5
DE112017005693T5 DE112017005693.4T DE112017005693T DE112017005693T5 DE 112017005693 T5 DE112017005693 T5 DE 112017005693T5 DE 112017005693 T DE112017005693 T DE 112017005693T DE 112017005693 T5 DE112017005693 T5 DE 112017005693T5
Authority
DE
Germany
Prior art keywords
region
area
bottom portion
silicon carbide
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112017005693.4T
Other languages
English (en)
Inventor
Kosuke Uchida
Toru Hiyoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112017005693T5 publication Critical patent/DE112017005693T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623Buried supplementary region, e.g. buried guard ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • H01L29/0696Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • H01L29/0847Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873Drain regions
    • H01L29/0878Impurity concentration or distribution
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein aktives Gebiet weist mindestens einen Gate-Graben auf, der durch eine Seitenfläche und eine Bodenfläche definiert ist. Ein Abschlussgebiet umfasst ein zweites Verunreinigungsgebiet, das das aktive Gebiet umgibt. Die Seitenfläche weist eine erste äußere Stirnfläche auf, die einer inneren Stirnfläche des zweiten Verunreinigungsgebiets zugewandt ist. Die Bodenfläche weist einen ersten Bodenabschnitt, der durchgehend zur ersten äußeren Stirnfläche verläuft, und einen zweiten Bodenabschnitt, der durchgehend zum ersten Bodenabschnitt verläuft und auf einer Seite gegenüber der inneren Stirnfläche in Bezug auf den ersten Bodenabschnitt angeordnet ist, auf. Ein Siliziumkarbidsubstrat weist ein erstes Gebiet und ein zweites Gebiet auf, die sich zwischen dem mindestens einen Gate-Graben und einer zweiten Hauptfläche befinden und voneinander beabstandet sind, indem zwischen ihnen ein Driftbereich angeordnet ist. In einer Richtung parallel zur ersten äußeren Stirnfläche ist ein Abstand zwischen dem ersten Gebiet und dem zweiten Gebiet, die sich zwischen dem ersten Bodenabschnitt und der zweiten Hauptfläche befinden, kleiner als ein Abstand zwischen dem ersten Gebiet und dem zweiten Gebiet, die sich zwischen dem zweiten Bodenabschnitt und der zweiten Hauptfläche befinden.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Siliziumkarbid-Halbleitervorrichtung. Die vorliegende Anmeldung beansprucht die Priorität der am 11. November 2016 eingereichten japanischen Patentanmeldung Nr. 2016-220389 , deren gesamter Inhalt hierin durch Bezugnahme aufgenommen ist.
  • STAND DER TECHNIK
  • Das offengelegte japanische Patent Nr. 2015-185751 (PTD 1) beschreibt einen MOSFET (Metalloxidhalbleiter-Feldeffekttransistor), der in der Lage ist, einen Außenumfangsbereich zu verarmen.
  • ZITATIONSLISTE
  • PATENTLITERATUR
  • PTL 1: Offengelegtes japanisches Patent Nr. 2015-185751
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Eine Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Offenbarung umfasst ein Siliziumkarbidsubstrat und einen Gate-Isolierfilm. Das Siliziumkarbidsubstrat weist eine erste Hauptfläche und eine auf der gegenüberliegenden Seite der ersten Hauptfläche angeordnete zweite Hauptfläche auf. Der Gate-Isolierfilm ist auf der ersten Hauptfläche vorgesehen. Das Siliziumkarbidsubstrat umfasst ein aktives Gebiet und ein Abschlussgebiet, das aus Sicht einer Richtung senkrecht zur ersten Hauptfläche das aktive Gebiet umgibt. Das aktive Gebiet ist mit wenigstens einem Gate-Graben ausgebildet, der durch eine Seitenfläche, die durchgehend zur ersten Hauptfläche verläuft, und eine Bodenfläche, die durchgehend zur Seitenfläche verläuft, definiert ist. Das aktive Gebiet umfasst: einen Driftbereich mit einem ersten Leitfähigkeitstyp; ein Körpergebiet, das auf dem Driftbereich vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich vom ersten Leitfähigkeitstyp unterscheidet; ein Source-Gebiet, das auf dem Körpergebiet angeordnet ist, das durch das Körpergebiet von dem Driftbereich getrennt ist und den ersten Leitfähigkeitstyp aufweist; und ein erstes Verunreinigungsgebiet, das zwischen einer Ebene, die die Bodenfläche und die zweite Hauptfläche umfasst, angeordnet ist und den zweiten Leitfähigkeitstyp aufweist. Das Abschlussgebiet umfasst aus der Richtung senkrecht zur ersten Hauptfläche betrachtet, ein zweites Verunreinigungsgebiet, das das aktive Gebiet umgibt, und das den zweiten Leitfähigkeitstyp aufweist. Der Gate-Isolierfilm ist an der Seitenfläche in Kontakt mit dem Driftbereich, dem Körpergebiet und dem Source-Gebiet, und ist an der Bodenfläche in Kontakt mit dem Driftbereich. Die Seitenfläche weist eine erste äußere Stirnfläche auf, die einer inneren Stirnfläche des zweiten Verunreinigungsgebiets zugewandt ist. Die Bodenfläche weist einen ersten Bodenabschnitt, der durchgehend zu der ersten äußeren Stirnfläche verläuft, und einen zweiten Bodenabschnitt, der durchgehend zu dem ersten Bodenabschnitt verläuft und auf einer Seite gegenüber der inneren Stirnfläche in Bezug auf den ersten Bodenabschnitt angeordnet ist, auf. Das erste Verunreinigungsgebiet weist ein erstes Gebiet und ein zweites Gebiet auf, die zwischen dem mindestens einen Gate-Graben und der zweiten Hauptfläche angeordnet und voneinander beabstandet sind, wobei der Driftbereich dazwischen sandwichartig angeordnet ist. In einer Richtung parallel zu der ersten äußeren Stirnfläche ist ein Abstand zwischen dem ersten Gebiet und dem zweiten Gebiet, die sich zwischen dem ersten Bodenabschnitt und der zweiten Hauptfläche befinden, kleiner als ein Abstand zwischen dem ersten Gebiet und dem zweiten Gebiet, die sich zwischen dem zweiten Bodenabschnitt und der zweiten Hauptfläche befinden.
  • Eine Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Erfindung umfasst ein Siliziumkarbidsubstrat und einen Gate-Isolierfilm. Das Siliziumkarbidsubstrat weist eine erste Hauptfläche und eine zweite Hauptfläche, die sich auf einer der ersten Hauptfläche gegenüberliegenden Seite befindet, auf. Der Gate-Isolierfilm ist auf der ersten Hauptfläche vorgesehen. Das Siliziumkarbidsubstrat umfasst ein aktives Gebiet und ein Abschlussgebiet, das aus einer Richtung senkrecht zur ersten Hauptfläche betrachtet das aktive Gebiet umgibt. Das aktive Gebiet weist wenigstens einen Gate-Graben auf, der durch eine zur ersten Hauptfläche durchgehende Seitenfläche und eine zur Seitenfläche durchgehende Bodenfläche definiert ist. Das aktive Gebiet umfasst: einen Driftbereich mit einem ersten Leitfähigkeitstyp; ein Körpergebiet, das auf dem Driftbereich vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich vom ersten Leitfähigkeitstyp unterscheidet; ein Source-Gebiet, das auf dem Körpergebiet angeordnet ist, durch das Körpergebiet von dem Driftbereich getrennt ist und den ersten Leitfähigkeitstyp aufweist; und ein erstes Verunreinigungsgebiet, das zwischen der Bodenfläche und der zweiten Hauptfläche angeordnet ist, um der Bodenfläche zugewandt zu sein, und das den zweiten Leitfähigkeitstyp aufweist. Das Abschlussgebiet umfasst ein zweites Verunreinigungsgebiet, das aus der Richtung senkrecht zur ersten Hauptfläche betrachtet, das aktive Gebiet umgibt, und das den zweiten Leitfähigkeitstyp aufweist. Der Gate-Isolierfilm ist an der Seitenfläche mit dem Driftbereich, dem Körpergebiet und dem Source-Gebiet in Kontakt, und ist an der Bodenfläche mit dem Driftbereich in Kontakt. Die Seitenfläche weist eine erste äußere Stirnfläche auf, die einer inneren Stirnfläche des zweiten Verunreinigungsgebiets zugewandt ist. Die Bodenfläche weist einen ersten Bodenabschnitt, der durchgehend zu der ersten äußeren Stirnfläche verläuft, und einen zweiten Bodenabschnitt, der durchgehend zu dem ersten Bodenabschnitt verläuft und auf einer Seite gegenüber der inneren Stirnfläche in Bezug auf den ersten Bodenabschnitt angeordnet ist, auf. In einer Richtung parallel zur ersten äußeren Stirnfläche, ist eine Breite des ersten Verunreinigungsgebiets, das sich zwischen dem ersten Bodenabschnitt und der zweiten Hauptfläche befindet, größer als eine Breite des ersten Verunreinigungsgebiets, das sich zwischen dem zweiten Bodenabschnitt und der zweiten Hauptfläche befindet.
  • Figurenliste
    • 1 zeigt eine schematische Querschnittsansicht einer Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform entlang einer Linie I-I in 3.
    • 2 zeigt eine schematische Draufsicht der Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform.
    • 3 zeigt eine vergrößerte Ansicht eines Gebiets III in 2.
    • 4 zeigt eine schematische Querschnittsansicht der Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform entlang einer Linie IV-IV in 3.
    • 5 zeigt eine vergrößerte Ansicht eines Gebiets V in 2.
    • 6 zeigt eine schematische Querschnittsansicht entlang einer Linie VI-VI in 5.
    • 7 zeigt eine schematische Querschnittsansicht entlang einer Linie VII-VII in 5.
    • 8 zeigt eine schematische Draufsicht einer Konfiguration einer Modifikation der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform.
    • 9 zeigt eine vergrößerte Ansicht eines Gebiets IX in 8.
    • 10 zeigt eine vergrößerte Ansicht eines Gebiets X in 8.
    • 11 zeigt eine vergrößerte Ansicht eines Gebiets XI in 8.
    • 12 zeigt ein Flussdiagramm, das schematisch ein Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
    • 13 zeigt eine schematische Querschnittsansicht, die einen ersten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
    • 14 zeigt eine schematische Querschnittsansicht, die einen zweiten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
    • 15 zeigt eine schematische Querschnittsansicht, die einen dritten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
    • 16 Ist eine schematische Querschnittsansicht, die einen vierten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
    • 17 zeigt eine schematische Querschnittsansicht, die einen fünften Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
    • 18 zeigt eine schematische Querschnittsansicht, die einen sechsten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt.
    • 19 zeigt eine schematische Querschnittsansicht einer Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform entlang einer Linie XIX-XIX der 20.
    • 20 zeigt eine schematische Draufsicht der Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform.
    • 21 zeigt eine schematische Querschnittsansicht der Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform entlang einer Linie XXI-XXI in 20.
    • 22 zeigt eine schematische Querschnittsansicht einer Konfiguration einer Modifikation der Siliziumkarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform, die einem Gebiet entlang der Linie XIX-XIX in 20 entspricht.
    • 23 zeigt eine schematische Querschnittsansicht der Konfiguration der Modifikation der Siliziumkarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform, die einem Gebiet entlang einer Linie XXI-XXI in 20 entspricht.
    • 24 zeigt eine schematische Draufsicht der Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform in einem Gebiet, das dem Gebiet IX in 8 entspricht.
    • 25 zeigt eine schematische Draufsicht der Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform in einem Gebiet, das dem Gebiet X in 8 entspricht.
    • 26 zeigt eine schematische Draufsicht der Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der zweiten Ausführungsform in einem Gebiet, das dem Gebiet XI in 8 entspricht.
    • 27 zeigt eine schematische Querschnittsansicht einer Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer dritten Ausführungsform, die einem Gebiet entlang der Linie I-I in 3 entspricht.
    • 28 zeigt eine schematische Querschnittsansicht der Konfiguration der Siliziumkarbid-Halbleitervorrichtung gemäß der dritten Ausführungsform, die einem Gebiet entlang der Linie IV-IV in 3 entspricht.
    • 29 zeigt eine schematische Draufsicht einer Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer vierten Ausführungsform.
    • 30 zeigt eine schematische Draufsicht einer Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer fünften Ausführungsform.
  • AUSFÜHRLICHE BESCHREIBUNG
  • [Zusammenfassung der Ausführungsformen der vorliegenden Erfindung]
  • Zunächst wird eine Zusammenfassung der Ausführungsformen der vorliegenden Erfindung beschrieben. Hinsichtlich der kristallographischen Bezeichnungen in der vorliegenden Beschreibung ist eine einzelne Orientierung durch [ ], eine Gruppenorientierung durch < >, eine einzelne Ebene durch ( ) und eine Gruppenebene durch { } dargestellt. Im Allgemeinen wird ein negativer Index kristallographisch durch Setzen eines „-“ (Strich) über einer Zahl dargestellt, wobei jedoch in der vorliegenden Beschreibung dieser durch ein negatives Vorzeichen vor der Zahl angegeben wird.
  • (1) Eine Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem Aspekt der vorliegenden Erfindung umfasst ein Siliziumkarbid-Substrat 10 und einen Gate-Isolierfilm 15. Das Siliziumkarbid-Substrat 10 weist eine erste Hauptfläche 1 und eine zweite Hauptfläche 2, die auf einer Seite gegenüber der ersten Hauptfläche 1 angeordnet ist, auf. Der Gate-Isolierfilm 15 ist auf der ersten Hauptfläche 1 vorgesehen. Das Siliziumkarbidsubstrat 10 umfasst ein aktives Gebiet 101 und ein Abschlussgebiet 102, das aus Sicht einer Richtung senkrecht zur ersten Hauptfläche 1 das aktive Gebiet 101 umgibt. Das aktive Gebiet 101 ist mit wenigstens einem Gate-Graben 6 ausgebildet, der durch eine Seitenfläche 3, die durchgehend zu der ersten Hauptfläche 1 verläuft, und eine Bodenfläche 4, die durchgehend zu der Seitenfläche 3 verläuft, definiert ist. Das aktive Gebiet 101 umfasst: einen Driftbereich 12 mit einem ersten Leitfähigkeitstyp; ein Körpergebiet 13, das auf dem Driftbereich 12 vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet; ein Source-Gebiet 14, das auf dem Körpergebiet 13 angeordnet ist, durch das Körpergebiet 13 von dem Driftbereich 12 getrennt ist und einen ersten Leitfähigkeitstyp aufweist; und ein zweites Verunreinigungsgebiet 50, das zwischen einer Ebene, die die Bodenfläche 4 und die zweite Hauptfläche 2 umfasst, angeordnet ist und den zweiten Leitfähigkeitstyp aufweist. Das Abschlussgebiet 102 umfasst ein zweites Verunreinigungsgebiet 60, das aus Sicht der Richtung senkrecht zur ersten Hauptfläche 1 das aktive Gebiet 101 umgibt und den zweiten Leitfähigkeitstyp aufweist. Der Gate-Isolierfilm 15 ist an der Seitenfläche 3 mit dem Driftbereich 12, dem Körpergebiet 13 und dem Source-Gebiet 14 in Kontakt und ist an der Bodenfläche 4 mit dem Driftbereich 12 in Kontakt. Die Seitenfläche 3 weist eine erste äußere Stirnfläche 31 auf, die einer inneren Stirnfläche 62 des zweiten Verunreinigungsgebiets 60 zugewandt ist. Die Bodenfläche 4 weist einen ersten Bodenabschnitt 41, der durchgehend zur ersten äußeren Stirnfläche 31 verläuft, und einen zweiten Bodenabschnitt 42, der durchgehend zu dem ersten Bodenabschnitt 41 verläuft und auf einer Seite gegenüber der inneren Stirnfläche 62 mit Bezug auf den ersten Bodenabschnitt 41 angeordnet ist, auf. Das erste Verunreinigungsgebiet 50 umfasst ein erstes Gebiet 51 und ein zweites Gebiet 52, die zwischen wenigstens dem einen Gate-Graben 6 und der zweiten Hauptfläche 2 angeordnet sind und voneinander beabstandet sind, indem der Driftbereich 12 dazwischen angeordnet ist. In einer Richtung parallel zu der ersten äußeren Stirnfläche 31 ist ein Abstand zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 angeordnet sind, kleiner als ein Abstand zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 angeordnet sind.
  • Da eine Zelle auf einer Außenumfangsseite als ein Abschlussbebiet dient, an dem eine Zellstruktur endet, ist es sehr wahrscheinlich, dass sich darauf ein elektrisches Feld konzentriert, wodurch es im Vergleich zu einer Zelle auf einer Innenumfangsseite zu einer hohen elektrischen Feldstärke kommt. Gemäß einem Aspekt der vorliegenden Erfindung ist der Abstand zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die sich zwischen dem ersten Bodenabschnitt 41 auf der Außenumfangsseite und der zweiten Hauptfläche 2 befinden, kleiner als der Abstand zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 2 zwischen dem zweiten Bodenabschnitt 42 auf der Innenumfangsseite und der zweiten Hauptfläche 2. Durch Verringern des Abstands zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52 auf der Außenumfangsseite, die eine relativ hohe elektrische Feldintensität aufweist, kann die elektrische Feldkonzentration im Gate-Graben 6 verringert werden. Andererseits wird durch Erhöhen des Abstands zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52 auf der Innenumfangsseite, die eine relativ niedrige elektrische Feldintensität aufweist, ein breiter Strompfad sichergestellt und ein Durchlasswiderstand der Siliziumkarbid-Halbleitervorrichtung 100 verringert.
  • (2) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß dem zuvor beschriebenen Punkt (1) kann eine Breite des ersten Bodenabschnitts 41 in einer Richtung senkrecht zur inneren Stirnfläche 62 größer als oder gleich 50 µm sein.
  • (3) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß obigem Punkt (2) kann die Breite des ersten Bodenabschnitts 41 in der Richtung senkrecht zur inneren Stirnfläche 62 größer als oder gleich 100 µm sein.
  • (4) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß obigem Punkt (3) kann die Breite des ersten Bodenabschnitts 41 in der Richtung senkrecht zur inneren Stirnfläche 62 größer als oder gleich 150 µm sein.
  • (5) Die Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der obigen Punkte (1) bis (4) kann ferner eine Gate-Kontaktfläche 92 umfassen, die auf dem aktiven Gebiet 101 angeordnet ist. Die Seitenfläche 3 kann eine zweite äußere Stirnfläche 35 aufweisen, die einer ersten Seitenstirnfläche 94 der Gate-Kontaktfläche 92 zugewandt ist. Die Bodenfläche 4 kann einen dritten Bodenabschnitt 43, der durchgehend zu der zweiten äußeren Stirnfläche 35 verläuft, und einen vierten Bodenabschnitt 44, der durchgehend zu dem dritten Bodenabschnitt 43 verläuft und auf einer Seite gegenüber der ersten Seitenstirnfläche 94 mit Bezug auf den dritten Bodenabschnitt 43 angeordnet ist, aufweisen. Das erste Verunreinigungsgebiet 50 kann ein drittes Gebiet 53 und ein viertes Gebiet 54, die zwischen dem wenigstens einen Gate-Graben 6 und der zweiten Hauptfläche 2 angeordnet und durch den dazwischen angeordneten Driftbereich 12 voneinander beabstandet sind, umfassen. In einer Richtung parallel zu der zweiten äußeren Stirnfläche 35 kann ein Abstand zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54, die zwischen dem dritten Bodenabschnitt 43 und der zweiten Hauptfläche 2 angeordnet sind, kleiner als ein Abstand zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54, die zwischen dem vierten Bodenabschnitt 44 und der zweiten Hauptfläche 2 angeordnet sind, sein.
  • Da eine Zelle in der Nähe der Gate-Kontaktfläche 92 als ein Abschlussgebiet dient, an dem eine Zellstruktur endet, kann sich sehr wahrscheinlich ein elektrisches Feld konzentrieren, wodurch es zu einer hohen elektrischen Feldintensität kommt, verglichen mit einer Zelle, die entfernt von der Gate-Kontaktfläche 92 angeordnet ist. Gemäß der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem Aspekt der vorliegenden Erfindung kann der Abstand zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54, die zwischen dem dritten Bodenabschnitt 43 in der Nähe der Gate-Kontaktfläche 92 und der zweiten Hauptfläche 2 angeordnet ist, kleiner als der Abstand zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54, die zwischen dem vierten Bodenabschnitt 44 entfernt von der Gate-Kontaktfläche 92 und der zweiten Hauptfläche 2 angeordnet sind, sein. Durch Verringern des Abstands zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54 an einer Position, die nahe an der Gate-Kontaktfläche 92 liegt, die eine relativ hohe elektrische Feldintensität aufweist, kann die elektrische Feldkonzentration im Gate-Graben 6 verringert werden. Andererseits kann durch Erhöhen des Abstands zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54 an einer Position, die sich entfernt von der Gate-Kontaktfläche 92 befindet, die eine relativ niedrige Feldintensität aufweist, ein breiter Strompfad sichergestellt und der Durchlasswiderstand der Siliziumkarbid-Halbleitervorrichtung 100 verringert werden.
  • (6) Die Siliziumkarbid-Halbleitervorrichtung 100 gemäß dem zuvor beschriebenen Punkt (5) kann ferner einen Gate-Runner 93 umfassen, der elektrisch mit der Gate-Kontaktfläche 92 verbunden ist. Die Seitenfläche 3 kann eine dritte äußere Stirnfläche 39 aufweisen, die einer zweiten Seitenstirnfläche 95 des Gate-Runners 93 zugewandt ist. Die Bodenfläche 4 kann einen fünften Bodenabschnitt 45, der mit der dritten äußeren Stirnfläche 39 durchgehend verläuft, und einen sechsten Bodenabschnitt 46, der mit dem Bodenabschnitt 45 durchgehend verläuft und auf einer Seite gegenüber der zweiten Seitenstirnfläche 95 mit Bezug auf den fünften Bodenabschnitt 45 angeordnet ist, aufweisen. Das erste Verunreinigungsgebiet 50 kann ein fünftes Gebiet 55 und ein sechstes Gebiet 56 aufweisen, die zwischen dem wenigstens einen Gate-Graben 6 und der zweiten Hauptfläche 2 angeordnet sind und durch den dazwischen angeordneten Driftbereich 12 voneinander beabstandet sind. In einer Richtung parallel zur dritten äußere Stirnfläche 39 kann ein Abstand zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56, die zwischen dem fünften Bodenabschnitt 45 und der zweiten Hauptfläche 2 angeordnet sind, kleiner als ein Abstand zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56, die zwischen dem sechsten Bodenabschnitt 46 und der zweiten Hauptfläche 2 angeordnet sind, sein.
  • Da eine Zelle in der Nähe des Gate-Runners 93 als ein Abschlussbebiet dient, an dem eine Zellenstruktur endet, kann sich darauf sehr leicht ein elektrisches Feld konzentrieren, wodurch eine hohe elektrische Feldintensität im Vergleich zu einer von dem Gate-Runner 93 entfernten Zelle entsteht. Gemäß der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem Aspekt der vorliegenden Erfindung ist der Abstand zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56, die zwischen dem fünften Bodenabschnitt 45 in der Nähe des Gate-Runners 93 und der zweiten Hauptfläche 2 angeordnet sind, kleiner als der Abstand zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56, die zwischen dem sechsten Bodenabschnitt 46 entfernt vom Gate-Runner 93 und der zweiten Hauptfläche 2 angeordnet sind. Durch Verringern des Abstands zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56 an einer Position in der Nähe des Gate-Runners 93, der eine relativ hohe elektrische Feldintensität aufweist, kann die elektrische Feldkonzentration im Gate-Graben 6 verringert werden. Andererseits kann durch Vergrößern des Abstands zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56 an einer Position entfernt vom Gate-Runner 93 mit einer relativ niedrigen elektrischen Feldintensität ein breiter Strompfad sichergestellt und der Durchlasswiderstand der Siliziumkarbid-Halbleitervorrichtung 100 verringert werden.
  • (7) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der obigen Punkte (1) bis (6) kann der mindestens eine Gate-Graben 6 eine Vielzahl von Gate-Gräben 6 umfassen. Jeder der Vielzahl von Gate-Graben 6 kann die Bodenfläche 4 aufweisen, die eine rechteckige Form hat. Die Bodenfläche 4 kann eine erste kurze Kante 97, eine zweite kurze Kante 96, die auf einer Seite gegenüber der ersten kurzen Kante 97 angeordnet ist, einen siebten Bodenabschnitt 47, der durchgehend zu der ersten kurzen Kante 97 verläuft, einen achten Bodenabschnitt 48, der durchgehend zu dem siebten Bodenabschnitt 47 verläuft, und einen neunten Bodenabschnitt 49, der durchgehend zu sowohl dem achten Bodenabschnitt 48 als auch der zweiten kurzen Kante 96 verläuft, umfassen. In einer Richtung parallel zur ersten kurzen Kante 97 ist ein Abstand zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem siebten Bodenabschnitt 47 und der zweiten Hauptfläche angeordnet sind, und ein Abstand zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem neunten Bodenabschnitt 49 und der zweiten Hauptfläche 2 angeordnet sind, kleiner als ein Abstand zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem achten Bodenabschnitt 48 und der zweiten Hauptfläche 2 angeordnet ist.
  • (8) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der obigen Punkte (1) bis (7) kann das aktive Gebiet 101 ferner ein drittes Verunreinigungsgebiet 70 aufweisen, das zwischen der Bodenfläche 4 und der zweiten Hauptfläche 2 angeordnet ist, um der Bodenfläche 4 zugewandt zu sein, und das den zweiten Leitfähigkeitstyp aufweist. In der Richtung parallel zur ersten äußere Stirnfläche 31 kann eine Breite des dritten Verunreinigungsgebiets 70, das sich zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 befindet, größer als eine Breite des dritten Verunreinigungsgebiets 70 sein, das zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche angeordnet ist. Durch Erhöhen der Breite des dritten Verunreinigungsgebiets 70 auf der Außenumfangsseite mit einer relativ hohen elektrischen Feldintensität kann die elektrische Feldkonzentration im Gate-Graben 6 weiter verringert werden.
  • (9) Die Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem Aspekt der vorliegenden Erfindung umfasst das Siliziumkarbid-Substrat 10 und den Gate-Isolierfilm 15. Das Siliziumkarbid-Substrat 10 weist die erste Hauptfläche 1 und die zweite Hauptfläche 2, die auf einer Seite gegenüber der ersten Hauptfläche 1 angeordnet ist, auf. Der Gate-Isolierfilm 15 ist auf der ersten Hauptfläche 1 vorgesehen. Das Siliziumkarbidsubstrat 10 umfasst das aktive Gebiet 101 und das Abschlussgebiet 102, das aus einer Richtung senkrecht zur ersten Hauptfläche 1 betrachtet, das aktive Gebiet 101 umgibt. Das aktive Gebiet 101 ist mit wenigstens einem Gate-Graben 6 ausgebildet, der durch die Seitenfläche 3, die durchgehend zur ersten Hauptfläche 1 verläuft, und die Bodenfläche 4, die durchgehend zu der Seitenfläche 3 verläuft, definiert ist. Das aktive Gebiet 101 umfasst: den Driftbereich 12 mit einem ersten Leitfähigkeitstyp; das Körpergebiet 13, das auf dem Driftbereich 12 vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet; das Source-Gebiet 14, das auf dem Körpergebiet 13 angeordnet ist, durch das Körpergebiet 13 von dem Driftbereich 12 getrennt ist und den ersten Leitfähigkeitstyp aufweist; und das erste Verunreinigungsgebiet 50, das zwischen der Bodenfläche 4 und der zweiten Hauptfläche 2 angeordnet ist, um der Bodenfläche 4 zugewandt zu sein, und das den zweiten Leitfähigkeitstyp aufweist. Das Abschlussgebiet 102 umfasst das zweite Verunreinigungsgebiet 60, das aus der Richtung senkrecht zur ersten Hauptfläche 1 das aktive Gebiet 101 umgibt und den zweiten Leitfähigkeitstyp aufweist. Der Gate-Isolierfilm 15 ist an der Seitenfläche 3 mit dem Driftbereich 12, dem Körpergebiet 13 und dem Source-Gebiet 14 in Kontakt, und ist an der Bodenfläche 4 mit dem Driftbereich 12 in Kontakt. Die Seitenfläche 3 weist die erste äußere Stirnfläche 31 auf, die der innere Stirnfläche 62 des zweiten Verunreinigungsgebiets 60 zugewandt ist. Die Bodenfläche 4 weist einen ersten Bodenabschnitt 41, der durchgehend zu ersten äußeren Stirnfläche 31 verläuft, und einen zweiten Bodenabschnitt 42, der durchgehend zu dem ersten Bodenabschnitt 41 verläuft und auf einer Seite gegenüber der innere Stirnfläche 62 mit Bezug auf den ersten Bodenabschnitt 41 angeordnet ist, auf. In einer Richtung parallel zur ersten äußere Stirnfläche 31 ist eine Breite des ersten Verunreinigungsgebiets 50, das zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 angeordnet ist, größer als eine Breite des ersten Verunreinigungsgebiets 50, das zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 angeordnet ist.
  • Da eine Zelle auf einer Außenumfangsseite als ein Abschlussgebiet dient, an dem eine Zellstruktur endet, ist es wahrscheinlich, dass sich ein elektrisches Feld darauf konzentriert, wodurch eine hohe elektrische Feldintensität im Vergleich zu einer Zelle auf einer Innenumfangsseite entsteht. Gemäß der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem Aspekt der vorliegenden Erfindung ist die Breite des ersten Verunreinigungsgebiets 50, das zwischen dem ersten Bodenabschnitt 41 auf der Außenumfangsseite und der zweiten Hauptfläche 2 angeordnet ist, größer als die Breite des ersten Verunreinigungsgebiets 50, das zwischen dem zweiten Bodenabschnitt 42 auf der Innenumfangsseite und der zweiten Hauptfläche 2 angeordnet ist. Durch Erhöhen der Breite des ersten Verunreinigungsgebiets 50 auf der Außenumfangsseite mit einer relativ hohen elektrischen Feldintensität kann die elektrische Feldkonzentration im Gate-Graben 6 verringert werden. Andererseits kann durch Verringern der Breite des ersten Verunreinigungsgebiets 50 auf der Innenumfangsseite mit einer relativ niedrigen elektrischen Feldintensität ein breiter Strompfad sichergestellt und der Durchlasswiderstand der Siliziumkarbid-Halbleitervorrichtung 100 verringert werden.
  • (10) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß obigem Punkt (9) kann das erste Verunreinigungsgebiet 50 in Kontakt mit der Bodenfläche 4 sein.
  • (11) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß obigem Punkt (9) oder (10), kann eine Breite des ersten Bodenabschnitts 41 in einer Richtung senkrecht zur inneren Stirnfläche 62 größer als oder gleich 50 µm sein.
  • (12) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß obigem Punkt (11) kann die Breite des ersten Bodenabschnitts 41 in der Richtung senkrecht zu der inneren Stirnfläche 62 größer als oder gleich 100 µm sein.
  • (13) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß obigem Punkt (12) kann die Breite des ersten Bodenabschnitts 41 in der Richtung senkrecht zur inneren Stirnfläche 62 größer als oder gleich 150 µm sein.
  • (14) Die Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der Punkte (9) bis (13) kann ferner eine Gate-Kontaktfläche 92, die auf dem aktiven Gebiet 101 angeordnet ist, umfassen. Die Seitenfläche 3 kann eine zweite äußere Stirnfläche 35 aufweisen, die der ersten Seitenstirnfläche 94 der Gate-Kontaktfläche 92 zugewandt ist. Die Bodenfläche 4 kann einen dritten Bodenabschnitt 43, der durchgehend zur zweiten äußeren Stirnfläche 35 verläuft, und einen vierten Bodenabschnitt 44, der durchgehend zum dritten Bodenabschnitt 43 verläuft und auf einer Seite gegenüber der ersten Seitenstirnfläche 94 mit Bezug auf den dritten Bodenabschnitt 43 angeordnet, ist, umfassen. In einer Richtung parallel zur zweiten äußeren Stirnfläche 35 kann eine Breite des ersten Verunreinigungsgebiets 50, das zwischen dem dritten Bodenabschnitt 43 und der zweiten Hauptfläche 2 angeordnet ist, größer als eine Breite des ersten Verunreinigungsgebiets 50 sein, das zwischen dem vierten Bodenabschnitt 44 und der zweiten Hauptfläche 2 angeordnet ist.
  • Da eine Zelle in der Nähe der Gate-Kontaktfläche 92 als ein Abschlussabschnitt dient, an dem eine Zellstruktur endet, ist es wahrscheinlich, dass sich darauf ein elektrisches Feld konzentriert, wodurch eine hohe elektrische Feldintensität im Vergleich zu einer entfernt zur Gate-Kontaktfläche 92 angeordneten Zelle entsteht. Gemäß der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem Aspekt der vorliegenden Erfindung ist die Breite des ersten Verunreinigungsgebiets 50, das zwischen dem dritten Bodenabschnitt 43 in der Nähe der Gate-Kontaktfläche 92 und der zweiten Hauptfläche 2 angeordnet ist, größer als die Breite des ersten Verunreinigungsgebiets 50, das zwischen dem vierten Bodenabschnitt 44 entfernt von der Gate-Kontaktfläche 92 und der zweiten Hauptfläche 2 angeordnet ist. Durch Erhöhen der Breite des ersten Verunreinigungsgebiets 50 an einer Position in der Nähe der Gate-Kontaktfläche 92 mit einer relativ hohen elektrischen Feldintensität, kann die elektrische Feldkonzentration im Gate-Graben 6 verringert werden. Andererseits kann durch Verringern der Breite des Verunreinigungsgebiets 50 an einer Position entfernt von der Gate-Kontaktfläche 92 mit einer relativ niedrigen elektrischen Feldintensität ein breiter Strompfad sichergestellt und der Durchlasswiderstand der Siliziumkarbid-Halbleitervorrichtung 100 verringert werden .
  • (15) Die Siliziumkarbid-Halbleitervorrichtung 100 gemäß obigem Punkt (14) kann ferner einen Gate-Runner 93 aufweisen, der mit der Gate-Kontaktfläche 92 elektrisch verbunden ist. Die Seitenfläche 3 kann eine dritte äußere Stirnfläche 39 aufweisen, die der zweiten Seitenstirnfläche 95 des Gate-Runners 93 zugewandt ist. Die Bodenfläche 4 kann einen fünften Bodenabschnitt 45, der durchgehend zur dritten äußeren Stirnfläche 39 verläuft, und einen sechsten Bodenabschnitt 46, der durchgehend zu dem fünften Bodenabschnitt 45 verläuft und auf einer Seite gegenüber der zweiten Seitenstirnfläche 95 mit Bezug auf den fünften Bodenabschnitt 45 angeordnet ist, aufweisen. In einer Richtung parallel zu der dritten äußeren Stirnfläche 39 kann eine Breite des ersten Verunreinigungsgebiets 50 zwischen dem fünften Bodenabschnitt 45 und der zweiten Hauptfläche 2 größer als eine Breite des ersten Verunreinigungsgebiets 50 zwischen dem sechsten Bodenabschnitt 46 und der zweiten Hauptfläche 2 sein.
  • Da eine Zelle in der Nähe des Gate-Runners 93 als ein Abschlussbebiet dient, an dem eine Zellenstruktur endet, ist es wahrscheinlich, dass sich darauf ein elektrisches Feld konzentriert, wodurch eine hohe elektrische Feldintensität im Vergleich zu einer vom Gate-Runner 93 entfernt angeordneten Zelle entsteht. Gemäß der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem Aspekt der vorliegenden Erfindung ist die Breite des ersten Verunreinigungsgebiets 50 zwischen dem fünften Bodenabschnitt 45 in der Nähe des Gate-Runners 93 und der zweiten Hauptfläche 2 größer als die Breite des ersten Verunreinigungsgebiets 50 zwischen dem sechsten Bodenabschnitt 46 entfernt von dem Gate-Runner 93 und der zweiten Hauptfläche 2. Durch Erhöhen der Breite des ersten Verunreinigungsgebiets 50 an einer Position in der Nähe des Gate-Runners 93 mit einer relativ hohen elektrischen Feldintensität, kann die elektrische Feldkonzentration im Gate-Graben 6 verringert werden. Andererseits kann durch Verringern der Breite des ersten Verunreinigungsgebiets 50 an einer Position entfernt von dem Gate-Runner 93 mit einer relativ niedrigen Feldintensität ein breiter Strompfad sichergestellt und der Durchlasswiderstand der Siliziumkarbid-Halbleitervorrichtung 100 verringert werden.
  • (16) In der Siliziumkarbid-Halbleitervorrichtung 100 gemäß einem der obigen Punkte (9) bis (15) kann der wenigstens eine Gate-Graben 6 eine Vielzahl von Gate-Gräben 6 umfassen. Jeder der Vielzahl von Gate-Gräben 6 kann eine Bodenfläche 4 mit einer rechteckigen Form aufweisen. Die Bodenfläche 4 kann eine erste Kante 97, eine zweite Kante 96, die auf einer Seite gegenüber der ersten kurzen Kante 97 angeordnet ist, einen siebten Bodenabschnitt 47, der durchgehend zur ersten kurzen Kante 97 verläuft, einen achten Bodenabschnitt 48, der durchgehend zum siebten Bodenabschnitt 47 verläuft, und einen neunten Bodenabschnitt 49, der durchgehend zu sowohl dem achten Bodenabschnitt 48 und der zweiten kurzen Kante 96 verläuft, umfassen. In einer Richtung parallel zur ersten kurzen Kante 97 ist eine Breite des ersten Verunreinigungsgebiets 50 zwischen dem siebten Bodenabschnitt 47 und der zweiten Hauptfläche 2 und eine Breite des ersten Verunreinigungsgebiets 50 zwischen dem neunten Bodenabschnitt 49 und der zweiten Hauptfläche 2 größer als eine Breite des ersten Verunreinigungsgebiets 50 zwischen dem achten Bodenabschnitt 48 und der zweiten Hauptfläche 2.
  • [Einzelheiten der Ausführungsformen der vorliegenden Erfindung]
  • Im Nachfolgenden werden die Einzelheiten der Ausführungsformen der vorliegenden Erfindung mit Bezug auf die Zeichnungen beschrieben. Es sollte beachtet werden, dass in den nachfolgenden Zeichnungen identische oder sich entsprechende Teile mit den gleichen Bezugszeichen versehen sind und auf eine wiederholte Beschreibung verzichtet wird.
  • (Erste Ausführungsform)
  • Zunächst wird eine Konfiguration eines MOSFET als ein Beispiel einer Siliziumkarbid-Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung beschrieben.
  • Wie in 1 gezeigt, umfasst der MOSFET 100 gemäß der ersten Ausführungsform im Wesentlichen das Siliziumkarbidsubstrat 10, den Gate-Isolierfilm 15, eine Gate-Elektrode 27, einen Zwischenschicht-Isolierfilm 25, eine Source-Elektrode 16, einen Source-Draht 19 und eine Drain-Elektrode 20. Das Siliziumkarbidsubstrat 10 umfasst ein Siliziumkarbid-Einkristallsubstrat 11 und eine Siliziumkarbid-Epitaxieschicht 24, die auf dem Siliziumkarbid-Einkristallsubstrat 11 vorgesehen ist. Das Siliziumkarbidsubstrat 10 weist die erste Hauptfläche 1 und die zweite Hauptfläche 2, die auf einer Seite gegenüber der ersten Hauptfläche 1 angeordnet ist, auf. Die Siliziumkarbid-Epitaxieschicht 24 bildet die erste Hauptfläche 1. Das Siliziumkarbid-Einkristallsubstrat 11 bildet die zweite Hauptfläche 2.
  • Die erste Hauptfläche 1 ist beispielsweise eine {000-1}-Ebene oder eine Ebene, die bezogen auf die {000-1}-Ebene um mehr als oder gleich 2° und weniger als oder gleich 8° geneigt ist. Insbesondere ist die erste Hauptfläche 1 eine (000-1)-Ebene oder eine Ebene, die bezogen auf die (000-1)-Ebene um mehr als oder gleich 2° und weniger als oder gleich 8° geneigt ist. Das Siliziumkarbid-Einkristallsubstrat 11 und die Siliziumkarbid-Epitaxieschicht 24 sind aus einem hexagonalen Kristallsiliziumkarbidkristall mit einem Polytyp 4H gebildet. Das Siliziumkarbid-Einkristallsubstrat 11 enthält eine n-Verunreinigung, wie beispielsweise Stickstoff, und weist einen n-Leitfähigkeitstyp (einen ersten Leitfähigkeitstyp) auf.
  • Wie in 2 gezeigt, umfasst das Siliziumkarbidsubstrat 10 das aktive Gebiet 101 und das Abschlussgebiet 102. Das Abschlussgebiet 102 umgibt aus Sicht einer Richtung senkrecht zur ersten Hauptfläche 1 das aktive Gebiet 101. Mit anderen Worten ist das Abschlussgebiet 102 aus Sicht der Richtung senkrecht zur ersten Hauptfläche an der Außenseite des aktiven Gebiets 101 angeordnet. Das Abschlussgebiet 102 umfasst im Wesentlichen das zweite Verunreinigungsgebiet 60 und einen Schutzring 61. Das zweite Verunreinigungsgebiet 60 ist beispielsweise ein JTE-Gebiet (Randabschluss zur Aufweitung der Raumladungszone; Junction Termination Extension). Das zweite Verunreinigungsgebiet 60 kann ein Schutzring sein. Das zweite Verunreinigungsgebiet 60 umgibt aus Sicht von der Richtung senkrecht zur ersten Hauptfläche 1 das aktive Gebiet 101.
  • Wie in 1 gezeigt, umfasst das aktive Gebiet 101 im Wesentlichen den Driftbereich 12, das erste Verunreinigungsgebiet 50, das Körpergebiet 13, das Source-Gebiet 14 und ein Kontaktgebiet 18. Der Driftbereich 12 umfasst eine n-Verunreinigung, wie beispielsweise Stickstoff, und weist den n-Leitfähigkeitstyp (erster Leitfähigkeitstyp) auf. Der Driftbereich 12 umfasst einen ersten Driftbereichsabschnitt 21 und einen zweiten Driftbereichsabschnitt 22. Die n-Verunreinigungskonzentration im ersten Driftbereichsabschnitt 21 beträgt in etwa 7 × 1015 cm-3. Die n-Verunreinigungskonzentration in dem Siliziumkarbid-Einkristallsubstrat 11 kann höher als die n-Verunreinigungskonzentration in dem ersten Driftbereichsabschnitt 21 sein.
  • Der zweite Driftbereichsabschnitt 22 verläuft durchgehend zum ersten Driftbereichsabschnitt 21. Die n-Verunreinigungskonzentration im zweiten Driftbereichsabschnitt 22 kann höher als die n-Verunreinigungskonzentration im ersten Driftbereichsabschnitt 21 sein oder sie kann im Wesentlichen gleich hoch wie die n-Verunreinigungskonzentration im ersten Driftbereichsabschnitt 21 sein. Die n-Verunreinigungskonzentration im zweiten Driftbereichsabschnitt 22 beträgt beispielsweise etwa 3 × 1016 cm-3. Der zweite Driftbereichsabschnitt 22 ist auf dem ersten Driftbereichsabschnitt 21 und dem ersten Verunreinigungsgebiet 50 angeordnet. Eine Bodenfläche des zweiten Driftbereichsabschnitts 22 ist in Kontakt mit den oberen Flächen des ersten Driftbereichsabschnitts 21 und des ersten Verunreinigungsgebiets 50.
  • Das Körpergebiet 13 ist auf dem zweiten Driftbereichsabschnitt 22 angeordnet. Das Körpergebiet 13 ist mit dem zweiten Driftbereichsabschnitt 22 in Kontakt. Das Körpergebiet 13 enthält eine p-Verunreinigung, wie beispielsweise Aluminium, und weist einen p-Leitfähigkeitstyp (einen zweiten Leitfähigkeitstyp) auf. In einem Gebiet des Körpergebiets 13, das dem Gate-Isolierfilm 15 zugewandt ist, kann ein Kanal gebildet werden.
  • Das Source-Gebiet 14 ist auf dem Körpergebiet 13 angeordnet. Das Source-Gebiet 14 ist in Kontakt mit dem Körpergebiet 13. Das Source-Gebiet 14 ist durch das Körpergebiet 13 von dem zweiten Driftbereichsabschnitt 22 getrennt. Das Source-Gebiet 14 enthält eine n-Verunreinigung, wie beispielsweise Stickstoff oder Phosphor, und weist den n-Leitfähigkeitstyp auf. Das Source-Gebiet 14 bildet einen Abschnitt der ersten Hauptfläche 1 des Siliziumkarbidsubstrats 10. Die n-Verunreinigungskonzentration im Source-Gebiet 14 kann höher als die n-Verunreinigungskonzentration im zweiten Driftbereichsabschnitt 22 sein.
  • Das Kontaktgebiet 18 ist mit dem Körpergebiet 13 und dem Source-Gebiet 14 in Kontakt. Das Kontaktgebiet 18 enthält eine p-Verunreinigung, wie beispielsweise Aluminium, und weist den p-Leitfähigkeitstyp auf. Die p-Verunreinigungskonzentration im Kontaktgebiet 18 kann höher als die p-Verunreinigungskonzentration im Körpergebiet 13 sein. Das Kontaktgebiet 18 verbindet das Körpergebiet 13 und die erste Hauptfläche 1 miteinander. Das Kontaktgebiet 18 kann durch das Source-Gebiet 14 und das Körpergebiet 13 durchführen und in Kontakt mit dem zweiten Driftbereichsabschnitt 22 sein. Das Körpergebiet 18 kann sich bis zum ersten Verunreinigungsgebiet 50 erstrecken. Durch Verwenden einer Struktur, in der das erste Verunreinigungsgebiet 50 mit dem Kontaktgebiet 18 geerdet ist, wird das Potential des ersten Verunreinigungsgebiets 50 festgelegt, wodurch elektrostatische Kapazitätsschwankungen unterdrückt werden können.
  • Die erste Hauptfläche 1 des Siliziumkarbidsubstrats 10 ist mit dem Gate-Graben 6 ausgebildet, der durch die Seitenfläche 3 und die Bodenfläche 4 definiert ist. Insbesondere ist das aktive Gebiet 101 mit wenigstens einem Gate-Graben 6 ausgebildet, der durch die Seitenfläche 3, die durchgehend zur ersten Hauptfläche 1 verläuft, und die Bodenfläche 4, die durchgehend zur Seitenfläche 3 verläuft, definiert ist. Die Seitenfläche 3 durchdringt das Körpergebiet 13 und das Source-Gebiet 14 und erreicht den zweiten Driftbereichsabschnitt 22. Die Bodenfläche 4 ist in dem zweiten Driftbereichsabschnitt 22 angeordnet.
  • Die Seitenfläche 3 kann derart geneigt sein, dass die Breite des Gate-Grabens 6 sich nach unten in Richtung der Bodenfläche 4 in einer Querschnittsansicht verjüngt (ein Gesichtsfeld aus einer Richtung parallel zur zweiten Hauptfläche 2). Beispielsweise ist die Seitenfläche 3 bezogen auf die (000-1)-Ebene um mehr als oder gleich 52° und weniger als oder gleich 72° geneigt. Die Seitenfläche 3 kann im Wesentlichen senkrecht zur ersten Hauptfläche 1 verlaufen. Die Bodenfläche 4 kann im Wesentlichen parallel zur ersten Hauptfläche 1 verlaufen. Der Gate-Graben 6 kann in einer Querschnittsansicht eine U- oder V-Form aufweisen. Das Source-Gebiet 14 und das Körpergebiet 13 sind an der Seitenfläche 3 des Gate-Grabens 6 freigelegt. Der zweite Driftbereichsabschnitt 22 ist an sowohl der Seitenfläche 3 als auch der Bodenfläche 4 des Gate-Grabens 6 freigelegt.
  • Der Gate-Isolierfilm 15 ist auf dem Siliziumkarbidsubstrat 10 ausgebildet. Der Gate-Isolierfilm 15 ist beispielsweise ein thermischer Oxidationsfilm. Der Gate-Isolierfilm 15 ist aus einem Material gebildet, das Siliziumdioxid enthält. Die Dicke des Gate-Isolierfilms 15 beträgt beispielsweise etwa 45 nm. Der Gate-Isolierfilm 15 ist an der Seitenfläche 3 mit dem Source-Gebiet 14, dem Körpergebiet 13 und dem zweiten Driftbereichsabschnitt 22 in Kontakt. Der Gate-Isolierfilm 15 ist an der Bodenfläche 4 mit dem zweiten Driftbereichsabschnitt 22 in Kontakt. Der Gate-Isolierfilm 15 kann an der ersten Hauptfläche 1 in Kontakt mit dem Source-Gebiet 14 sein.
  • Die Gate-Elektrode 27 ist innerhalb des Gate-Grabens 6 auf dem Gate-Isolierfilm 15 ausgebildet. Die Gate-Elektrode 27 ist beispielsweise aus Polysilizium, das eine Verunreinigung enthält, gebildet. Die Gate-Elektrode 27 ist derart ausgebildet, dass sie dem Source-Gebiet 14, dem Körpergebiet 13 und dem zweiten Driftbereichsabschnitt 22 zugewandt ist. Der Gate-Isolierfilm 15 ist zwischen dem Körpergebiet 13 und der Gate-Elekrode 27 vorgesehen.
  • Die Source-Elektrode 16 ist an der ersten Hauptfläche 1 in Kontakt mit dem Source-Gebiet 14 und dem Kontaktgebiet 18. Die Source-Elektrode 16 ist beispielsweise aus einem Material, das Ti, Al und Si enthält, gebildet. Vorzugsweise ist die Source-Elektrode 16 in ohmschen Kontakt mit dem Source-Gebiet 14 und dem Kontaktgebiet 18. Der Source-Draht 19 ist in Kontakt mit der Source-Elektrode 16. Der Source-Draht 19 ist beispielsweise aus einem Aluminium-haltigen Material gebildet.
  • Der Zwischenschicht-Isolierfilm 25 ist in Kontakt mit der Gate-Elekrode 27 und dem Gate-Isolierfilm 15 ausgebildet. Der Zwischenschicht-Isolierfilm 25 ist beispielsweise aus einem Siliziumdioxid-haltigen Material gebildet. Der Zwischenschicht-Isolierfilm 25 kann innerhalb des Gate-Grabens 6 auf der Gate-Elektrode 27 ausgebildet sein. Der Zwischenschicht-Isolierfilm 25 isoliert die Source-Elektrode 16 elektrisch von der Gate-Elektrode 27. Die Drain-Elektrode 20 ist an der zweiten Hauptfläche 2 in Kontakt mit dem Siliziumkarbid-Einkristallsubstrat 11. Die Drain-Elektrode 20 ist mit dem Driftbereich 12 elektrisch verbunden. Die Drain-Elektrode 20 ist beispielsweise aus einem NiSi- oder TiAISi-haltigen Material gebildet.
  • Wie in 1 gezeigt, ist das erste Verunreinigungsgebiet 50 zwischen einer Ebene, die die Bodenfläche 4 und die zweite Hauptfläche 2 umfasst, angeordnet. Das erste Verunreinigungsgebiet 50 enthält eine p-Verunreinigung, wie beispielsweise Aluminium, und weist die p-Leitfähigkeitstyp auf. Die p-Verunreinigungskonzentration im ersten Verunreinigungsgebiet 50 ist höher als oder gleich 5 × 1016 cm-3 und niedriger als oder gleich 1 × 1018 cm-3. Der erste Verunreinigungsgebiet 50 weist das erste Gebiet 51 und das zweite Gebiet 52, die zwischen dem wenigstens einen Gate-Graben 6 und der zweiten Hauptfläche 2 angeordnet und durch den dazwischen angeordneten Driftbereich 12voneinander getrennt sind, auf. Ein Abschnitt des ersten Driftbereichsabschnitts 21 ist zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52 angeordnet.
  • Das zweite Verunreinigungsgebiet 60 enthält eine p-Verunreinigung, wie beispielsweise Aluminium, und weist den p-Leitfähigkeitstyp auf. Das zweite Verunreinigungsgebiet 60 ist beispielsweise ein JTE-Gebiet. Die p-Verunreinigungskonzentration im zweiten Verunreinigungsgebiet 60 beträgt beispielsweise mehr als oder gleich 5 × 1016 cm-3 und weniger als oder gleich 1 × 1018 cm-3. Die n-Verunreinigungskonzentration oder die p-Verunreinigungskonzentration in jedem der zuvor beschriebenen Verunreinigungsgebiete kann mittels SIMS (Sekundärionen-Massenspektrometrie) gemessen werden.
  • Wie in 3 gezeigt, weist das zweite Verunreinigungsgebiet 60 eine innere Stirnfläche 62 auf, die dem aktiven Gebiet zugewandt ist. Die Seitenfläche 3 des Gate-Grabens 6 weist die erste äußere Stirnfläche 31 auf, die der inneren Stirnfläche 62 zugewandt ist. Die erste äußere Stirnfläche 31 kann eine Fläche sein, die der inneren Stirnfläche 62 des zweiten Verunreinigungsgebiets 60 in der Seitenfläche 3 des Gate-Grabens 6 am nächsten liegt. Die Bodenfläche 4 weist den ersten Bodenabschnitt 41 und den zweiten Bodenabschnitt 42 auf. Der erste Bodenabschnitt 41 verläuft durchgehend zu der ersten äußeren Stirnfläche 31. Der zweite Bodenabschnitt 42 verläuft durchgehend zum dem ersten Bodenabschnitt 41 und ist auf einer Seite gegenüber der inneren Stirnfläche 62 mit Bezug auf den ersten Bodenabschnitt 41 angeordnet. Wie in 3 gezeigt, ist in einer Richtung 7 parallel zur ersten äußeren Stirnfläche 31 ein Abstand 71 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 angeordnet sind, kleiner als ein Abstand 72 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 angeordnet ist.
  • Wie in 1 und 3 gezeigt, kann der Abstand 71 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52 zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 kleiner als eine Breite 77 des ersten Bodenabschnitts 41 sein. Wie in 3 und 4 gezeigt, kann der Abstand 72 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 größer als die Breite 77 des zweiten Bodenabschnitts 42 und kleiner als eine Breite 78 einer Öffnung im Gate-Graben 6 sein. Eine Breite 90 des ersten Bodenabschnitts 41 in einer Richtung 8 senkrecht zur inneren Stirnfläche 62 (siehe 3) beträgt beispielsweise mehr als oder gleich 50 µm. Eine Breite 90 des ersten Bodenabschnitts 41 in der Richtung senkrecht zur inneren Stirnfläche 62 kann mehr als oder gleich 100 µm oder mehr als oder gleich 150 µm betragen.
  • Wie in 5, 6 und 7 gezeigt, kann in dem äußersten Gate-Graben 6 (mit anderen Worten, der Gate-Graben 6, der eine längste Kante aufweist, die dem zweiten Verunreinigungsgebiet 60 am nächsten liegt), ein Abstand 79 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 (siehe 6) im Wesentlichen gleich groß wie ein Abstand 80 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52 zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 sein (siehe 7). Nicht nur im äußersten Gate-Graben 6, sondern auch im Gate-Graben 6 in einem Bereich innerhalb von 50 µm bis 150 µm von der inneren Stirnfläche 62 kann der Abstand 79 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche angeordnet sind (siehe 6), im Wesentlichen gleich groß wie der Abstand 80 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52 sein, die zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 angeordnet sind (siehe 7). Wenn ein Zellenabstand beispielsweise 10 µm beträgt, sind in etwa 5 bis 15 Gate-Gräben 6 in dem Bereich innerhalb von 50 µm bis 150 µm von der inneren Stirnfläche 62 vorgesehen. Der Abstand 79 (siehe 6) und Abstand 80 (siehe 7) können kleiner als die Breite 77 des zweiten Bodenabschnitts 42 sein.
  • Wie in den 6 und 7 gezeigt, weist das Abschlussgebiet 102 das zweite Verunreinigungsgebiet 60, den Schutzring 61 und den Driftbereich 12 auf. Das zweite Verunreinigungsgebiet 60 weist ein oberes JTE-Gebiet 65 und ein unteres JTE-Gebiet 63 auf. Der Schutzring 61 weist einen oberen Schutzringabschnitt 66 und einen unteren Schutzringabschnitt 64 auf. Das untere JTE-Gebiet 63 ist zwischen dem oberen JTE-Gebiet 65 und der zweiten Hauptfläche 2 angeordnet. Der untere Schutzringabschnitt 64 ist zwischen dem oberen Schutzringabschnitt 66 und der zweiten Hauptfläche 2 angeordnet. Das untere JTE-Gebiet 63 umgibt das erste Verunreinigungsgebiet 50. Das untere JTE-Gebiet 63 kann mit dem ersten Verunreinigungsgebiet 50 in Kontakt sein. Der untere Schutzringabschnitt 64 umgibt das untere JTE-Gebiet 63. Der zweite Driftbereichsabschnitt 22 ist zwischen dem oberen JTE-Gebiet 65 und dem oberen Schutzringabschnitt 66 angeordnet. Der erste Driftbereichsabschnitt 21 ist zwischen dem unteren JTE-Gebiet 63 und dem unteren Schutzringabschnitt 64 angeordnet.
  • Wie in 8 gezeigt, kann die Siliziumkarbid-Halbleitervorrichtung 100 ferner die Gate-Kontaktfläche 92, die auf dem aktiven Gebiet 101 angeordnet ist, und den Gate-Runner 93, der elektrisch mit der Gate-Kontaktfläche 92 verbunden ist, aufweisen. Die Gate-Kontaktfläche 92 weist in einer Draufsicht beispielsweise eine Quadratform auf. Der Gate-Runner 93 erstreckt sich beispielsweise linear von einer Kante der Gate-Kontaktfläche 92. Der Gate-Runner 93 west in einer Draufsicht beispielsweise eine Rechtecksform auf.
  • Wie in 9 gezeigt, kann der wenigstens eine Gate-Graben 6 eine Vielzahl von Gate-Gräben 6 umfassen. Die Vielzahl von Gate-Gräben 6 sind derart angeordnet, dass sie entlang einer kurzen Richtung der Gate-Gräben voneinander beabstandet sind. Jeder der Vielzahl von Gate-Gräben 6 weist eine Bodenfläche 4 mit einer rechteckigen Form auf. Die Bodenfläche 4 umfasst die erste kurze Kante 97, die zweite kurze Kante 96, den siebten Bodenabschnitt 47, den achten Bodenabschnitt 48 und den neunten Bodenabschnitt 49. Die zweite kurze Kante 96 ist auf einer Seite gegenüber der ersten kurzen Kante 97 angeordnet. Die erste kurze Kante 97 ist auf der Seite des zweiten Verunreinigungsgebiets 60 angeordnet. Die zweite kurze Kante 96 ist auf der Seite der Gate-Kontaktfläche 92 angeordnet. Jeder Gate-Graben 6 erstreckt sich von der Seite des zweiten Verunreinigungsgebiets 60 zur Seite der Gate-Kontaktfläche 92. Der siebte Bodenabschnitt 47 verläuft durchgehend zu der ersten kurzen Kante 97. Der achte Bodenabschnitt 48 verläuft durchgehend zu dem siebten Bodenabschnitt 47. Der neunte Bodenabschnitt 49 verläuft durchgehend zu sowohl dem achten Bodenabschnitt 48 als auch der zweiten kurzen Kante 96. In einer Richtung parallel zur ersten kurzen Kante 97 kann der Abstand 71 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem siebten Bodenabschnitt 47 und der zweiten Hauptfläche 2 angeordnet sind, und der Abstand 71 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem neunten Bodenabschnitt 49 und der zweiten Hauptfläche 2 angeordnet sind, kleiner als der Abstand 72 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem achten Bodenabschnitt 48 und der zweiten Hauptfläche 2 angeordnet ist, sein.
  • Wie in 10 gezeigt, kann die erste Seitenfläche 3 des wenigstens einen Gate-Grabens 6 die zweite äußere Stirnfläche 35 aufweisen, die der ersten Seitenstirnfläche 94 der Gate-Kontaktfläche 92 zugewandt ist. Die Bodenfläche 4 des wenigstens einen Gate-Grabens 6 umfasst den dritten Bodenabschnitt 43, den vierten Bodenabschnitt 44 und den neunten Bodenabschnitt 49. Der dritte Bodenabschnitt 43 verläuft durchgehend zu der zweiten äußeren Stirnfläche 35. Der vierte Bodenabschnitt 44 verläuft durchgehend zu dem dritten Bodenabschnitt 43 und ist auf einer Seite gegenüber der ersten Seitenstirnfläche 94 mit Bezug auf den dritten Bodenabschnitt 43 angeordnet. Der neunte Bodenabschnitt 49 verläuft durchgehend zu dem vierten Bodenabschnitt 44 und ist auf einer Seite gegenüber dem dritten Bodenabschnitt 43 mit Bezug auf den vierten Bodenabschnitt 44 angeordnet. Die erste kurze Kante 97 ist auf der Seite der Gate-Kontaktfläche 92 angeordnet. Die zweite kurze Kante 96 ist auf der Seite des zweiten Verunreinigungsgebiets 60 angeordnet. Der Gate-Graben 6 erstreckt sich von der Seite der Gate-Kontaktfläche 92 zu der Seite des zweiten Verunreinigungsgebiets 60.
  • Der erste Verunreinigungsgebiet 50 kann das dritte Gebiet 53 und das vierte Gebiet 54, die zwischen dem wenigstens einen Gate-Graben 6 und der zweiten Hauptfläche 2 angeordnet sind und durch den dazwischen angeordneten Driftbereich 12 voneinander beabstandet sind, umfassen. In einer Richtung parallel zu der zweiten äußeren Stirnfläche 35 kann ein Abstand 73 zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54, die zwischen dem dritten Bodenabschnitt 43 und der zweiten Hauptfläche 2 angeordnet sind (siehe 10), kleiner als ein Abstand 74 zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54 sein, die zwischen dem vierten Bodenabschnitt 44 und der zweiten Hauptfläche 2 angeordnet ist (siehe 10). In ähnlicher Weise kann in der Richtung parallel zu der zweiten äußeren Stirnfläche 35 der Abstand 73 zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54, die zwischen dem neunten Bodenabschnitt 49 und der zweiten Hauptfläche 2 angeordnet sind, kleiner als der Abstand 74 zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54, die zwischen dem vierten Bodenabschnitt 44 und der zweiten Hauptfläche 2 angeordnet sind (siehe 10), sein.
  • Wie in 11 gezeigt, kann die Seitenfläche 3 des wenigstens einen Gate-Grabens 6 die dritte äußere Stirnfläche 39 aufweisen, die der zweiten Seitenstirnfläche 95 des Gate-Runners 93 zugewandt ist. Die Bodenfläche 4 weist den fünften Bodenabschnitt 45, den sechsten Bodenabschnitt 46 und den neunten Bodenabschnitt 49 auf. Der fünfte Bodenabschnitt 45 verläuft durchgehend zu der dritten äußeren Stirnfläche 39. Der sechste Bodenabschnitt 46 verläuft durchgehend zu dem fünften Bodenabschnitt 45 und ist auf einer Seite gegenüber der zweiten Seitenstirnfläche 95 mit Bezug auf den fünften Bodenabschnitt 45 angeordnet. Der neunte Bodenabschnitt 49 verläuft durchgehend zu dem sechsten Bodenabschnitt 46 und ist auf einer Seite gegenüber dem fünften Bodenabschnitt 45 mit Bezug auf den sechsten Bodenabschnitt 46 angeordnet. Die erste kurze Kante 97 ist auf der Seite des Gate-Runners 93 angeordnet. Die zweite kurze Kante 96 ist auf der Seite des zweiten Verunreinigungsgebiets 60 angeordnet. Der Gate-Graben 6 erstreckt sich von der Seite des Gate-Runners 93 zur Seite des zweiten Verunreinigungsgebiets 60.
  • Das erste Verunreinigungsgebiet 50 kann das fünfte Gebiet 55 und das sechste Gebiet 56, die zwischen dem wenigstens einen Gate-Graben 6 und der zweiten Hauptfläche 2 angeordnet und durch den dazwischen angeordneten Driftbereich 12 voneinander beabstandet sind, aufweisen. In einer Richtung parallel zur dritten äußeren Stirnfläche 39 kann ein Abstand 75 zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56, die zwischen dem fünften Bodenabschnitt 45 und der zweiten Hauptfläche 2 angeordnet sind (11), kleiner als ein Abstand 76 zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56, die zwischen dem sechsten Bodenabschnitt 46 und der zweiten Hauptfläche 2 angeordnet sind (11), aufweisen. In ähnlicher Weise kann in der Richtung parallel zur dritten äußeren Stirnfläche 39 der Abstand 75 zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56, die zwischen dem neunten Bodenabschnitt 49 und der zweiten Hauptfläche 2 angeordnet sind, kleiner als der Abstand 76 zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56, die zwischen dem sechsten Bodenabschnitt 46 und der zweiten Hauptfläche 2 angeordnet sind (11), sein.
  • Im Nachfolgenden wird ein Verfahren zur Herstellung des MOSFET 100 gemäß der ersten Ausführungsform beschrieben.
  • Zunächst wird ein Schritt des Herstellens eines Siliziumkarbidsubstrats (S10: 12) durchgeführt. Das Siliziumkarbid-Einkristallsubstrat 11 wird beispielsweise unter Verwendung eines Sublimationsverfahrens hergestellt. Der Höchstdurchmesser des Siliziumkarbid-Einkristallsubstrats beträgt beispielsweise mehr als oder gleich 100 mm und noch bevorzugter mehr als oder gleich 150 mm. Der erste Driftbereichsabschnitt 21 wird auf dem Siliziumkarbid-Einkristallsubstrat 11 durch epitaktisches Aufwachsen (siehe 13) unter Verwendung eines CVD-Verfahrens (Chemische Dampfabscheidung) gebildet, wobei: ein Mischgas aus Silan (SiH4) und Propan (C3H8) beispielsweise als Ausgangsmaterialgas verwendet wird; beispielsweise Wasserstoffgas (H2) als ein Trägergas verwendet wird; und Ammoniak (NH3) als ein Dotierstoffgas verwendet wird. Die Dicke des ersten Driftbereichsabschnitts 21 beträgt beispielsweise 9 µm. Die in dem ersten Driftbereichsabschnitt 21 enthaltene Stickstoffatomkonzentration beträgt beispielsweise etwa 7 × 1015 cm-3.
  • Anschließend wird eine Maskenschicht (nicht dargestellt) auf einer Oberfläche des ersten Driftbereichsabschnitts 21 gebildet. Die Maskenschicht weist eine Öffnung über einem Gebiet auf, in dem das erste Verunreinigungsgebiet 50 gebildet werden soll. Unter Verwendung der Maskenschicht wird eine p-Verunreinigung, wie beispielsweise Aluminium, in die Oberfläche des ersten Driftbereichsabschnitts 21 implantiert. Dadurch wird das erste Verunreinigungsgebiet 50, das an der Oberfläche des ersten Driftbereichsabschnitts 21 freiliegt, gebildet (siehe 14). Das erste Verunreinigungsgebiet 50 weist das erste Gebiet 51 und das zweite Gebiet 52 auf, die durch den dazwischen angeordneten ersten Driftbereichsabschnitt 21 voneinander beabstandet sind. Das erste Verunreinigungsgebiet 50 ist derart ausgebildet, dass der Abstand 71 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 angeordnet sind, kleiner als der Abstand 72 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 angeordnet sind, ist (siehe 3). Anschließend wird die Maskenschicht von der Oberfläche des ersten Driftbereichsabschnitts 21 entfernt.
  • Anschließend wird der zweite Driftbereichsabschnitt 22 auf dem ersten Driftbereichsabschnitt 21 und dem ersten Verunreinigungsgebiet 50 durch epitaktisches Aufwachsen unter Verwendung des CVD-Verfahrens gebildet, wobei: ein Mischgas aus beispielsweise Silan und Propan als Ausgangsmaterialgas verwendet wird, ein Wasserstoffgas beispielsweise als Trägergas verwendet wird; und Ammoniak als Dotierstoffgas verwendet wird. Die Dicke des zweiten Driftbereichsabschnitts 22 beträgt beispielsweise 3 µm. Die in dem zweiten Driftbereichsabschnitt 22 enthaltene Stickstoffatomkonzentration beträgt beispielsweise etwa 3 × 1016 cm-3.
  • Anschließend wird ein Ionenimplantationsschritt durchgeführt. Ionen einer p-Verunreinigung, wie beispielsweise Aluminium, werden in eine Oberfläche des zweiten Driftbereichsabschnitts 22 implantiert. Dadurch wird das Körpergebiet 13 in Kontakt mit dem zweiten Driftbereichsabschnitt 22 gebildet. Die Dicke des Körpergebiets 13 beträgt beispielsweise 0,9 µm. Die Ionen einer n-Verunreinigung, wie beispielsweise Phosphor, werden in das Körpergebiet 13 implantiert. Dadurch wird das Source-Gebiet 14 mit dem n-Leitfähigkeitstyp gebildet. Die Dicke des Source-Gebiets 14 beträgt beispielsweise 0,4 µm. Das Source-Gebiet 14 bildet die erste Hauptfläche 1. Die n-Verunreinigungskonzentration im Source-Gebiet 14 ist höher als die p-Verunreinigungskonzentration im Körpergebiet 13. Anschließend werden Ionen einer p-Verunreinigung, wie beispielsweise Aluminium, in das Source-Gebiet 14 implantiert, um das Kontaktgebiet 18 zu bilden. Das Kontaktgebiet 18 wird derart ausgebildet, dass es das Source-Gebiet 14 und das Körpergebiet 13 durchdringt und in Kontakt mit dem ersten Verunreinigungsgebiet 50 ist (siehe 15). Ist der zweite Driftbereich 22 dick, kann es sein, dass das einmalige Durchführen einer Ionenimplantation nicht ausreicht, dass das Kontaktgebiet 18 das erste Verunreinigungsgebiet 50 erreicht. In diesem Fall kann das Kontaktgebiet 18 in Kontakt mit dem ersten Verunreinigungsgebiet 50 gebracht werden, indem der zweite Driftbereich 22 in zwei oder mehr getrennten Schritten gebildet und in jedem Schritt die Implantation der p-Verunreinigung durchgeführt wird. Die p-Verunreinigungskonzentration im Kontaktgebiet 18 kann höher als die n-Verunreinigungskonzentration im Source-Gebiet 14 sein.
  • Anschließend wird ein Aktivierungsglühschritt durchgeführt, um die Ionen der in das Siliziumkarbidsubstrat 10 implantierten Verunreinigungen zu aktivieren. Die Temperatur für das Aktivierungsglühen beträgt vorzugsweise mehr als oder gleich 1500° C und weniger als oder gleich 1900° C, und beträgt beispielsweise etwa 1700° C. Die Aktivierungsglühzeit beträgt beispielsweise etwa 30 Minuten. Die Atmosphäre für das Aktivierungsglühen ist vorzugsweise eine Inertgasatmosphäre, und ist beispielsweise eine Ar-Atmosphäre.
  • Anschließend wird ein Schritt des Bildens eines Gate-Grabens (S20: 12) durchgeführt. Beispielsweise wird eine Maske 17 mit einer Öffnung über einer Position, an der der Gate-Graben 6 (1) gebildet werden soll, auf der ersten Hauptfläche 1 gebildet, die aus dem Source-Gebiet 14 und dem Kontaktgebiet 18 besteht. Unter Verwendung der Maske 17 wird ein Ätzschritt durchgeführt, um das Source-Gebiet 14, das Körpergebiet 13 und einen Abschnitt des zweiten Driftbereichsabschnitts 22 zu entfernen. Als Ätzverfahren wird beispielsweise reaktives lonenätzen, insbesondere das reaktive lonenätzen mit induktiv gekoppeltem Plasma verwendet. Insbesondere kann ein reaktives Ionenätzen mit induktiv gekoppeltem Plasma unter Verwendung von SF6 oder ein Mischgas aus SF6 und O2 als reaktives Gas verwendet werden. Durch das Ätzen wird in dem Bereich, in dem der Gate-Graben 6 gebildet werden soll, eine Vertiefung gebildet. Die Vertiefung weist einen Seitenabschnitt, der im Wesentlichen senkrecht zur ersten Hauptfläche 1 verläuft, und einen Bodenabschnitt, der durchgehend zu dem Seitenabschnitt vorgesehen ist und im Wesentlichen parallel zur ersten Hauptfläche 1 verläuft, auf.
  • Anschließend wird in der Vertiefung ein thermischer Ätzschritt durchgeführt. Das thermische Ätzen kann durch Erwärmen in einer Atmosphäre durchgeführt werden, die ein reaktives Gas mit mindestens einem oder mehreren Arten von Halogenatomen enthält, beispielsweise in einem Zustand, in dem die Maske 17 auf der ersten Hauptfläche 1 gebildet wird. Die mindestens eine oder mehreren Art/en von Halogenatomen umfassen mindestens entweder Chlor (CI)-Atome oder Fluor (F)-Atome. Die Atmosphäre umfasst beispielsweise Cl2, BCl3, SF6 oder CF4. Das thermische Ätzen wird beispielsweise unter Verwendung eines Mischgases aus Chlorgas und Sauerstoffgas als Reaktionsgas bei einer Wärmebehandlungstemperatur von mehr als oder gleich 700° C und weniger als oder gleich 1000° C durchgeführt. Es ist zu beachten, dass das Reaktionsgas zusätzlich zu dem zuvor erwähnten Chlorgas und Sauerstoffgas auch ein Trägergas enthalten kann. Als Trägergas kann beispielsweise Stickstoffgas, Argongas, Heliumgas oder dergleichen verwendet werden.
  • Durch das zuvor beschriebene thermische Ätzen wird der Gate-Graben 6 in der ersten Hauptfläche 1 des Siliziumkarbidsubstrats 10 (siehe 16) gebildet. Der Gate-Graben 6 ist durch die Seitenfläche 3 und die Bodenfläche 4 definiert. Die Seitenfläche 3 verläuft durchgehend zu dem Source-Gebiet 14, dem Körpergebiet 13 und dem zweiten Driftbereichsabschnitt 22. Die Bodenfläche 4 ist aus dem zweiten Driftbereichsabschnitt 22 gebildet. Ein Winkel zwischen der Seitenfläche 3 und einer Ebene entlang der Bodenfläche 4 beträgt beispielsweise 54,7°. Anschließend wird die Maske 17 von der ersten Hauptfläche 1 entfernt.
  • Anschließend wird ein Schritt des Bildens eines Gate-Isolierfilms (S30: 12) durchgeführt. Beispielsweise wird das Siliziumkarbidsubstrat 10 bei einer Temperatur von mehr als oder gleich 1300° C und weniger als oder gleich 1400° C in einer Sauerstoffatmosphäre erhitzt. Dadurch wird der Gate-Isolierfilm 15 gebildet, der mit dem zweiten Driftbereichsabschnitt 22 an der Bodenfläche 4, mit dem zweiten Driftbereichsabschnitt 22, dem Körpergebiet 13 und dem Source-Gebiet 14 an der Seitenfläche 3 und mit dem Source-Gebiet 14 an der ersten Hauptfläche 1 in Kontakt ist (siehe 17).
  • Nach der Bildung des Gate-Isolierfilms 15 durch thermisches Oxidieren des Siliziumkarbidsubstrats 10 kann eine Wärmebehandlung (NO-Glühen) auf dem Siliziumkarbidsubstrat 10 in einer Stickstoffmonoxid (NO)-Gasatmosphäre durchgeführt werden. Beim NO-Glühen wird das Siliziumkarbidsubstrat 10 für etwa 1 Stunde unter einer Bedingung von mehr als oder gleich 1100° C und weniger als oder gleich 1300° C gehalten. Dadurch werden die Stickstoffatome in den Grenzflächenbereich zwischen dem Gate-Isolierfilm 15 und dem Körpergebiet 13 eingebracht. Folglich wird die Bildung eines Grenzflächenzustands in dem Grenzflächenbereich unterdrückt, wodurch die Kanalbeweglichkeit verbessert werden kann. Es sollte beachtet werden, dass ein anderes Gas als NO-Gas (beispielsweise N2O) als Atmosphärengas verwendet werden kann, solange Stickstoffatome eingebracht werden. Nach dem NO-Glühen kann ferner ein Ar-Glühschritt unter Verwendung von Argon (Ar) als Atmosphärengas durchgeführt werden. Die Heiztemperatur für das Ar-Glühen ist beispielsweise höher als oder gleich hoch wie die Heiztemperatur für das obige NO-Glühen. Die Zeit für das Ar-Glühen beträgt beispielsweise etwa 1 Stunde. Dadurch wird die Bildung eines Grenzflächenzustands in dem Grenzflächenbereich zwischen dem Gate-Isolierfilm 15 und dem Körpergebiet 13 noch weiter unterdrückt.
  • Anschließend wird ein Schritt des Bildens einer Gate-Elektrode (S40: 12) durchgeführt. Beispielsweise wird die Gate-Elektrode 27 in Kontakt mit dem Gate-Isolierfilm 15 innerhalb des Gate-Grabens 6 gebildet. Die Gate-Elektrode 27 ist innerhalb des Gate-Grabens 6 angeordnet und auf dem Gate-Isolierfilm 15 ausgebildet, um sowohl der Seitenfläche 3 und der Bodenfläche 4 des Gate-Grabens 6 zugewandt zu sein. Die Gate-Elektrode 27 wird durch ein LPCVD-Verfahren (chemisches Niederdruckdampfabscheidung) gebildet.
  • Anschließend wird ein Schritt des Bildens eines Zwischenschicht-Isolierfilms (S50: 12) durchgeführt. Beispielsweise wird der Zwischenschicht-Isolierfilm 25 gebildet, um die Gate-Elektrode 27 zu bedecken und um in Kontakt mit dem Gate-Isolierfilm 15 zu sein. Der Zwischenschicht-Isolierfilm 25 wird vorzugsweise durch ein Abscheideverfahren gebildet, und wird noch bevorzugter durch ein chemisches Dampfabscheideverfahren gebildet. Der Zwischenschicht-Isolierfilm 25 ist beispielsweise aus einem Siliziumdioxid-haltigen Material gebildet. Anschließend werden Abschnitte des Zwischenschicht-Isolierfilms 25 und des Gate-Isolierfilms 15 derart geätzt, dass eine Öffnung über dem Source-Gebiet 14 und dem Kontaktgebiet 18 gebildet wird. Dadurch werden das Kontaktgebiet 18 und das Source-Gebiet 14 von dem Gate-Isolierfilm 15 freigelegt (siehe 18).
  • Anschließend wird ein Schritt des Bildens einer Source-Elektrode (S60: 12) durchgeführt. Anschließend wird die Source-Elektrode 16 in Kontakt mit dem Source-Gebiet 14 und dem Kontaktgebiet 18 auf der ersten Hauptfläche 1 gebildet. Die Source-Elektrode 16 wird beispielsweise durch ein Sputterverfahren gebildet. Die Source-Elektrode 16 ist beispielsweise aus einem Ti-, AI- und Si-haltigen Material gebildet. Anschließend wird ein Legierungsglühen durchgeführt. Insbesondere wird die Source-Elektrode 16 in Kontakt mit dem Source-Gebiet 14 und dem Kontaktgebiet 18 bei einer Temperatur von mehr als oder gleich 900° C und weniger als oder gleich 1100° C für etwa 5 Minuten gehalten. Dadurch reagiert zumindest ein Abschnitt der Source-Elektrode 16 mit dem Silizium, das in dem Siliziumkarbidsubstrat 10 enthalten ist und wird silizidiert. Dadurch wird die Source-Elektrode 16 in ohmschen Kontakt mit dem Source-Gebiet 14 gebildet. Vorzugsweise ist die Source-Elektrode 16 in ohmschem Kontakt mit dem Kontaktgebiet 18.
  • Anschließend wird der Source-Draht 19, der elektrisch mit der Source-Elektrode 16 verbunden ist, gebildet. Der Source-Draht 19 wird auf der Source-Elektrode 16 und dem Zwischenschicht-Isolierfilm 25 gebildet. Anschließend wird das Siliziumkarbidsubstrat 10 an der zweiten Hauptfläche 2 einem Rückseitenschleifen ausgesetzt. Dadurch wird das Siliziumkarbidsubstrat 10 gedünnt. Anschließend wird die Drain-Elektrode 20 in Kontakt mit der zweiten Hauptfläche 2 gebildet. Auf diese Weise wird der MOSFET 100 gemäß der ersten Ausführungsform (1) hergestellt.
  • Im Nachfolgenden werden die Funktion und die Wirkung des MOSFET gemäß der ersten Ausführungsform beschrieben.
  • Gemäß dem MOSFET 100 gemäß der ersten Ausführungsform ist der Abstand zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die sich zwischen dem ersten Bodenabschnitt 41 auf der Außenumfangsseite und der zweiten Hauptfläche 2 angeordnet sind, kleiner als der Abstand zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52 zwischen dem zweiten Bodenabschnitt 42 auf der Innenumfangsseite und der zweiten Hauptfläche 2. Durch Verringern des Abstands zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52 auf der Außenumfangsseite mit einer relativ hohen elektrischen Feldintensität, kann die elektrische Feldkonzentration im Gate-Graben 6 verringert werden. Andererseits kann durch Erhöhen des Abstands zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52 auf der Innenumfangsseite mit einer relativ niedrigen elektrischen Feldintensität ein breiter Strompfad sichergestellt und ein Durchlasswiderstand des MOSFET 100 verringert werden.
  • Ferner ist gemäß dem MOSFET 100 gemäß der ersten Ausführungsform der Abstand zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54 zwischen dem dritten Bodenabschnitt 43 in der Nähe der Gate-Kontaktfläche 92 und der zweiten Hauptfläche 2 kleiner, kleiner als der Abstand zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54 zwischen dem vierten Bodenabschnitt 44 entfernt von der Gate-Kontaktfläche 92 und der zweiten Hauptfläche 2. Durch Verringern des Abstands zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54 an einer Position in der Nähe der Gate-Kontaktfläche 92 mit einer relativ hohen elektrischen Feldintensität, kann die elektrische Feldkonzentration im Gate-Graben 6 verringert werden. Andererseits kann durch Erhöhen des Abstands zwischen dem dritten Gebiet 53 und dem vierten Gebiet 54 an einer Position entfernt von der Gate-Kontaktfläche 92 mit einer relativ niedrigen elektrischen Feldintensität ein breiter Strompfad sichergestellt und der Durchlasswiderstand des MOSFET 100 verringert werden.
  • Ferner ist gemäß dem MOSFET 100 gemäß der ersten Ausführungsform der Abstand zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56, die zwischen dem fünften Bodenabschnitt 45 in der Nähe des Gate-Runners 93 und der zweiten Hauptfläche 2 angeordnet sind, kleiner als der Abstand zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56, die zwischen dem sechsten Bodenabschnitt 46 entfernt von dem Gate-Runner 93 und der zweiten Hauptfläche 2 angeordnet sind. Durch Verringern des Abstands zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56 an einer Position in der Nähe des Gate-Runners 93 mit einer relativ hohen elektrischen Feldintensität, kann die elektrische Feldkonzentration im Gate-Graben 6 verringert werden. Andererseits können durch Erhöhen des Abstands zwischen dem fünften Gebiet 55 und dem sechsten Gebiet 56 an einer Position entfernt vom Gate-Runner 93 mit einer relativ niedrigen elektrischen Feldintensität ein breiter Strompfad sichergestellt und der Durchlasswiderstand des MOSFET 100 verringert werden.
  • (Zweite Ausführungsform)
  • Im Nachfolgenden wird eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung beschrieben. Die Konfiguration des MOSFET 100 gemäß der zweiten Ausführungsform unterscheidet sich von der Konfiguration des MOSFET gemäß der ersten Ausführungsform hinsichtlich der nachfolgend beschriebenen Komponente, wobei die anderen Komponenten im Wesentlichen gleich wie jene in der Konfiguration des MOSFET gemäß mit der ersten Ausführungsform sind.
  • Wie in 19 gezeigt, kann das erste Verunreinigungsgebiet 50 zwischen der Bodenfläche 4 des Gate-Grabens 6 und der zweiten Hauptfläche 2 angeordnet sein, um der Bodenfläche 4 zugewandt zu sein. Das erste Verunreinigungsgebiet 50 kann zwischen der Seitenfläche 3 des Gate-Grabens 6 und der zweiten Hauptfläche 2 angeordnet sein, um der Seitenfläche 3 zugewandt zu sein.
  • Wie in 20 gezeigt, weist die Seitenfläche 3 des Gate-Grabens 6 die erste äußere Stirnfläche 31 gegenüber der inneren Stirnfläche 62 des zweiten Verunreinigungsgebiets 60 auf. Die Bodenfläche 4 umfasst den ersten Bodenabschnitt 41, der durchgehend zu der ersten äußeren Stirnfläche 31 verläuft, und den zweiten Bodenabschnitt 42, der durchgehend zu dem ersten Bodenabschnitt 41 verläuft, und auf einer Seite gegenüber der inneren Stirnfläche 62 mit Bezug auf den ersten Bodenabschnitt 41 angeordnet ist, auf. In einer Richtung parallel zur ersten äußeren Stirnfläche 31 ist eine Breite 81 des ersten Verunreinigungsgebiets 50 zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 (siehe 19) größer als eine Breite 82 des ersten Verunreinigungsgebiets 50 zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 (siehe 21).
  • Wie in 19 gezeigt, ist die Breite 81 des ersten Verunreinigungsgebiets 50 zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 größer als die Breite 77 des Bodenabschnitts 4 des Gate-Grabens 6 und kleiner als die Breite 78 der Öffnung im Gate-Graben 6. Wie in 21 gezeigt, ist die Breite 82 des ersten Verunreinigungsgebiets 50 zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 im Wesentlichen gleich groß wie die Breite 77 der Bodenfläche 4 des Gate-Grabens 6 (siehe 19), oder kleiner als die Breite 77 der Bodenfläche 4 des Gate-Grabens 6.
  • Wie in 20 gezeigt, beträgt eine Breite des ersten Bodenabschnitts 41 in einer Richtung senkrecht zur inneren Stirnfläche 62 mehr als oder gleich 50 µm. Die Breite des ersten Bodenabschnitts 41 in der Richtung senkrecht zu der inneren Stirnfläche 62 kann mehr als oder gleich 100 µm, oder mehr als oder gleich 150 µm betragen.
  • Wie in 22 und 23 gezeigt, kann das erste Verunreinigungsgebiet 50 in Kontakt mit der Bodenfläche 4 sein. Die Bodenfläche 4 des Gate-Grabens 6 kann an einer oberen Fläche des ersten Verunreinigungsgebiets 50 angeordnet sein, oder kann innerhalb des ersten Verunreinigungsgebiets 50 angeordnet sein. Auch in diesem Fall ist in der Richtung parallel zu der ersten äußeren Stirnfläche 31 die Breite 81 des ersten Verunreinigungsgebiets 50 zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 (siehe 22) größer als die Breite 82 des ersten Verunreinigungsgebiets 50 zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 (siehe 23).
  • Wie in 24 gezeigt, kann der wenigstens eine Gate-Graben 6 eine Vielzahl von Gate-Gräben 6 umfassen. Die Vielzahl der Gate-Gräben 6 ist derart angeordnet, dass sie entlang der kurzen Richtung der Gate-Gräben voneinander beabstandet sind. Jeder der Vielzahl von Gate-Gräben 6 weist die Bodenfläche 4 mit einer rechteckigen Form auf. Die Bodenfläche 4 umfasst die erste kurze Kante 97, die zweite kurze Kante 96, den siebten Bodenabschnitt 47, den achten Bodenabschnitt 48 und den neunten Bodenabschnitt 49. Die zweite kurze Kante 96 ist auf einer Seite gegenüber der ersten kurzen Kante 97 angeordnet. Die erste kurze Kante 97 ist auf der Seite des zweiten Verunreinigungsgebiets 60 angeordnet. Die zweite kurze Kante 96 ist auf der Seite der Gate-Kontaktfläche 92 angeordnet. Jeder Gate-Graben 6 erstreckt sich von der Seite des zweiten Verunreinigungsgebiets 60 zur Seite der Gate-Kontaktfläche 92. Der siebte Bodenabschnitt 47 verläuft durchgehend zu der ersten kurzen Kante 97. Der achte Bodenabschnitt 48 verläuft durchgehend zu dem siebten Bodenabschnitt 47. Der neunte Bodenabschnitt 49 verläuft durchgehend zu sowohl dem achten Bodenabschnitt 48 als auch der zweiten kurzen Kante 96. In einer Richtung parallel zur ersten kurzen Kante 97 kann eine Breite des ersten Verunreinigungsgebiets 50 zwischen dem siebten Bodenabschnitt 47 und der zweiten Hauptfläche 2 und eine Breite des ersten Verunreinigungsgebiets 50 zwischen dem neunten Bodenabschnitt 49 und der zweiten Hauptfläche 2 größer als eine Breite des ersten Verunreinigungsgebiets 50 zwischen dem achten Bodenabschnitt 48 und der zweiten Hauptfläche 2 sein.
  • Wie in 25 gezeigt, kann die Seitenfläche 3 des wenigstens einen Gate-Grabens 6 die zweite äußere Stirnfläche 35 gegenüber der ersten Seitenstirnfläche 94 der Gate-Kontaktfläche 92 aufweisen. Die Bodenfläche 4 des wenigstens einen Gate-Grabens 6 weist den dritten Bodenabschnitt 43, den vierten Bodenabschnitt 44 und den neunten Bodenabschnitt 49 auf. Der dritte Bodenabschnitt 43 verläuft durchgehend zu der zweiten äußeren Stirnfläche 35. Der vierte Bodenabschnitt 44 verläuft durchgehend zu dem dritten Bodenabschnitt 43 und ist auf einer Seite gegenüber der ersten Seitenstirnfläche 94 mit Bezug auf den dritten Bodenabschnitt 43 angeordnet. Der neunte Bodenabschnitt 49 verläuft durchgehend zu dem vierten Bodenabschnitt 44 und ist auf einer Seite gegenüber dem dritten Bodenabschnitt 43 mit Bezug auf den vierten Bodenabschnitt 44 angeordnet. Die erste kurze Kante 97 ist auf der Seite der Gate-Kontaktfläche 92 angeordnet. Die zweite kurze Kante 96 ist auf der Seite des zweiten Verunreinigungsgebiets 60 angeordnet. Der Gate-Graben 6 erstreckt sich von der Seite der Gate-Kontaktfläche 92 zu der Seite des zweiten Verunreinigungsgebiets 60.
  • Das erste Verunreinigungsgebiet 50 ist derart vorgesehen, dass es dem dritten Bodenabschnitt 43, dem vierten Bodenabschnitt 44 und dem neunten Bodenabschnitt 49 zugewandt ist. In einer Richtung parallel zur zweiten äußeren Stirnfläche 35 kann eine Breite 83 des ersten Verunreinigungsgebiets 50 zwischen dem dritten Bodenabschnitt 43 und der zweiten Hauptfläche 2 (siehe 25) größer als eine Breite 84 des ersten Verunreinigungsgebiets 50 zwischen dem vierten Bodenabschnitt 44 und der zweiten Hauptfläche 2 (siehe 25) sein. In ähnlicher Weise kann in der Richtung parallel zur zweiten äußeren Stirnfläche 35 die Breite 83 des ersten Verunreinigungsgebiets 50 zwischen dem neunten Bodenabschnitt 49 und der zweiten Hauptfläche 2 größer als die Breite 84 des ersten Verunreinigungsgebiets 50 zwischen dem vierten Bodenabschnitt 44 und der zweiten Hauptfläche 2 sein (siehe 25).
  • Wie in 26 gezeigt, kann die Seitenfläche 3 des wenigstens einen Gate-Grabens 6 die dritte äußere Stirnfläche 39 gegenüber der zweiten Seitenstirnfläche 95 des Gate-Runners 93 aufweisen. Die Bodenfläche 4 umfasst den fünften Bodenabschnitt 45, den sechsten Bodenabschnitts 46 und den neunten Bodenabschnitt 49. Der fünfte Bodenabschnitt 45 verläuft durchgehend zu der dritten äußeren Stirnfläche 39. Der sechste Bodenabschnitt 46 verläuft durchgehend zu dem fünften Bodenabschnitt 45 und ist auf einer Seite gegenüber der zweiten Seitenstirnfläche 95 mit Bezug auf den fünften Bodenabschnitt 45 angeordnet. Der neunte Bodenabschnitt 49 verläuft durchgehend zu dem sechsten Bodenabschnitt 46 und ist auf einer Seite gegenüber dem fünften Bodenabschnitt 45 mit Bezug auf den sechsten Bodenabschnitt 46 angeordnet. Die erste kurze Kante 97 ist auf der Seite des Gate-Runners 93 angeordnet. Die zweite kurze Kante 96 ist auf der Seite des zweiten Verunreinigungsgebiets 60 angeordnet. Der Gate-Graben 6 erstreckt sich von der Seite des Gate-Runners 93 zur Seite des zweiten Verunreinigungsgebiets 60.
  • Das erste Verunreinigungsgebiet 50 ist derart vorgesehen, dass es dem fünften Bodenabschnitt 45, dem sechsten Bodenabschnitt 46 und dem neunten Bodenabschnitt 49 zugewandt ist. In einer Richtung parallel zur dritten äußeren Stirnfläche 39 kann eine Breite 85 des ersten Verunreinigungsgebiets 50 zwischen dem fünften Bodenabschnitt 45 und der zweiten Hauptfläche 2 (siehe 26) größer als eine Breite 86 des ersten Verunreinigungsgebiets 50 zwischen dem sechsten Bodenabschnitt 46 und der zweiten Hauptfläche 2 sein (siehe 26). In ähnlicher Weise kann in der Richtung parallel zu der dritten äußeren Stirnfläche 39 die Breite 86 des ersten Verunreinigungsgebiets 50 zwischen dem neunten Bodenabschnitt 49 und der zweiten Hauptfläche 2 kleiner als die Breite 85 des ersten Verunreinigungsgebiets 50 zwischen dem sechsten Bodenabschnitt 46 und der zweiten Hauptfläche 2 sein (siehe 26). Es sollte beachtet werden, dass der MOSFET gemäß der zweiten Ausführungsform durch ein Herstellungsverfahren hergestellt werden kann, das identisch zu dem des MOSFET gemäß der ersten Ausführungsform ist.
  • Im Nachfolgenden werden die Funktion und die Wirkung des MOSFET gemäß der zweiten Ausführungsform beschrieben.
  • Gemäß dem MOSFET 100 gemäß der zweiten Ausführungsform ist die Breite des p-Gebiets 50 zwischen dem ersten Bodenabschnitt 41 auf der Außenumfangsseite und der zweiten Hauptfläche 2 größer als die Breite des p-Gebiets 50 zwischen dem zweiten Bodenabschnitt 42 auf der Innenumfangsseite und der zweiten Hauptfläche 2. Durch Erhöhen der Breite des p-Gebiets 50 auf der Außenumfangsseite mit einer relativ hohen elektrischen Feldintensität kann die elektrische Feldkonzentration im Gate-Graben 6 verringert werden. Andererseits kann durch Verringern der Breite des p-Gebiets 50 auf der Innenumfangsseite mit einer relativ niedrigen elektrischen Feldintensität ein breiter Strompfad sichergestellt und ein Durchlasswiderstand des MOSFET 100 verringert werden.
  • Ferner ist gemäß dem MOSFET 100 gemäß der zweiten Ausführungsform die Breite des p-Gebiets 50 zwischen dem dritten Bodenabschnitt 43 in der Nähe der Gate-Kontaktfläche 92 und der zweiten Hauptfläche 2 größer als die Breite des p-Gebiets 50 zwischen dem vierten Bodenabschnitt 44 entfernt von der Gate-Kontaktfläche 92 und der zweiten Hauptfläche 2. Durch Erhöhen der Breite des p-Gebiets 50 an einer Position in der Nähe der Gate-Kontaktfläche 92 mit einer relativ hohen elektrischen Feldintensität, kann die elektrische Feldkonzentration im Gate-Graben 6 verringert werden. Andererseits kann durch Verringern der Breite des p-Gebiets 50 an einer Position entfernt von der Gate-Kontaktfläche 92 mit einer relativ niedrigen Feldintensität ein breiter Strompfad sichergestellt und der Durchlasswiderstand des MOSFET 100 verringert werden.
  • Ferner ist gemäß dem MOSFET 100 gemäß der zweiten Ausführungsform die Breite des p-Gebiets 50 zwischen dem fünften Bodenabschnitt 45 in der Nähe des Gate-Runners 93 und der zweiten Hauptfläche 2 größer als die Breite des p-Gebiets 50 zwischen dem sechsten Bodenabschnitt 46 entfernt vom Gate-Runner 93 und der zweiten Hauptfläche 2. Durch Erhöhen der Breite des p-Gebiets 50 an einer Position in der Nähe des Gate-Runners 93 mit einer relativ hohen elektrischen Feldintensität kann die elektrische Feldkonzentration des Gate-Grabens 6 verringert werden. Andererseits kann durch Verringern der Breite des p-Gebiets 50 an einer Position entfernt vom Gate-Runner 93 mit einer relativ niedrigen elektrischen Feldintensität ein breiter Strompfad sichergestellt und der Durchlasswiderstand des MOSFET 100 verringert werden.
  • (Dritte Ausführungsform)
  • Im Nachfolgenden wird eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung beschrieben. Die Konfiguration des MOSFET 100 gemäß der dritten Ausführungsform umfasst im Wesentlichen eine Komponente, die durch Kombinieren des ersten Verunreinigungsgebiets des MOSFET 100 gemäß der ersten Ausführungsform und des ersten Verunreinigungsgebiets des MOSFET 100 gemäß der zweiten Ausführungsform erhalten wird. Mit Ausnahme des ersten Verunreinigungsgebiets weisen die Komponenten des MOSFET 100 gemäß der dritten Ausführungsform im Wesentlichen die gleiche Konfiguration wie der MOSFET gemäß der ersten Ausführungsform auf.
  • Wie in 27 und 28 gezeigt, umfasst das aktive Gebiet 101 das erste Verunreinigungsgebiet 50 und das dritte Verunreinigungsgebiet 70. Das erste Verunreinigungsgebiet 50 weist das erste Gebiet 51 und das zweite Gebiet 52 auf, die durch den dazwischen angeordneten Driftbereich 12 voneinander beabstandet sind. Die Konfiguration des dritten Verunreinigungsgebiets 70 gemäß der dritten Ausführungsform entspricht im Wesentlichen der Konfiguration des ersten Verunreinigungsgebiets 50 gemäß der zweiten Ausführungsform.
  • Wie in 27 und 28 gezeigt, ist das dritte Verunreinigungsgebiet 70 zwischen der Bodenfläche 4 und der zweiten Hauptfläche 2 derart angeordnet, dass es der Bodenfläche 4 zugewandt ist. In der Richtung senkrecht zu der ersten Hauptfläche 1 ist das erste Verunreinigungsgebiet 50 zwischen dem dritten Verunreinigungsgebiet 70 und der zweiten Hauptfläche 2 angeordnet. Das dritte Verunreinigungsgebiet 70 weist den zweiten Leitfähigkeitstyp. auf. In der Richtung parallel zur ersten äußeren Stirnfläche 31 ist die Breite 81 des dritten Verunreinigungsgebiets 70 zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 (siehe 27) größer als die Breite 82 des dritten Verunreinigungsgebiets 70 zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 (siehe 28).
  • Wie in 27 gezeigt, können in der Richtung senkrecht zur ersten Hauptfläche 1 der erste Bodenabschnitt 41, das dritte Verunreinigungsgebiet 70 und das erste Gebiet 51 einander teilweise überlappen. In ähnlicher Weise können in der Richtung senkrecht zu ersten Hauptfläche 1 der erste Bodenabschnitt 41, das dritte Verunreinigungsgebiet 70 und das zweite Gebiet 52 einander teilweise überlappen. Die Breite 81 des dritten Verunreinigungsgebiets 70 kann größer als der Abstand 71 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52 sein.
  • Wie in 28 gezeigt, können in der Richtung senkrecht zur ersten Hauptfläche 1 das dritte Verunreinigungsgebiet 70 und das erste Gebiet 51 in einer Richtung parallel zur ersten Hauptfläche 1 voneinander beabstandet sein, so dass sie einander nicht überlappen. In ähnlicher Weise können in der Richtung senkrecht zur ersten Hauptfläche 1 das erste Gebiet 51 und das zweite Gebiet 52 in der Richtung parallel zur ersten Hauptfläche 1 derart voneinander beabstandet sein, dass das dritte Verunreinigungsgebiet 70 und das zweite Gebiet 52 nicht einander überlappen. Die Breite 82 des dritten Verunreinigungsgebiets 70 kann kleiner als der Abstand 72 zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52 sein. Es sollte beachtet werden, dass der MOSFET gemäß der dritten Ausführungsform durch ein Herstellungsverfahren hergestellt werden kann, das identisch zu dem des MOSFET gemäß der ersten Ausführungsform ist.
  • Im Nachfolgenden werden die die Funktion und die Wirkung des MOSFET gemäß der dritten Ausführungsform beschrieben.
  • Gemäß dem MOSFET 100 gemäß der dritten Ausführungsform ist in der Richtung parallel zur ersten äußeren Stirnfläche 31 die Breite des Verunreinigungsgebiets 70 zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 größer als die Breite des dritten Verunreinigungsgebiets 70 zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2. Durch Erhöhen der Breite des dritten Verunreinigungsgebiets 70 auf der Außenumfangsseite mit einer relativ hohen elektrischen Feldintensität kann die elektrische Feldkonzentration im Gate-Graben 6 weiter verringert werden.
  • (Vierte Ausführungsform)
  • Im Nachfolgenden wird eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung beschrieben. Die Konfiguration des MOSFET 100 gemäß der vierten Ausführungsform unterscheidet sich von der Konfiguration des MOSFET gemäß der ersten Ausführungsform hinsichtlich einer nachfolgend beschriebenen Komponente, wobei die anderen Komponenten im Wesentlichen jenen der Konfiguration des MOSFET gemäß der ersten Ausführungsform entsprechen.
  • Wie in 29 gezeigt, umfasst das zweite Verunreinigungsgebiet 60 die innere Stirnfläche 62 gegenüber dem aktiven Gebiet. Die Seitenfläche 3 des Gate-Grabens 6 umfasst die erste äußere Stirnfläche 31 gegenüber der inneren Stirnfläche 62. Die Bodenfläche 4 umfasst den ersten Bodenabschnitt 41 und den zweiten Bodenabschnitt 42. Der erste Bodenabschnitt 41 verläuft durchgehend zu der ersten äußeren Stirnfläche 31. Der zweite Bodenabschnitt 42 verläuft durchgehend zu dem ersten Bodenabschnitt 41 und ist auf einer Seite gegenüber der inneren Stirnfläche 62 mit Bezug auf den ersten Bodenabschnitt 41 angeordnet. In einer Richtung 7 parallel zur ersten äußeren Stirnfläche 31 kann ein Abstand zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52 zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 im Wesentlichen gleich groß wie ein Abstand zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52 zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 sein.
  • Die p-Verunreinigungskonzentration im ersten Gebiet 51 und im zweiten Gebiet 52, die zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 angeordnet sind, ist höher als die p-Verunreinigungskonzentration in dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 angeordnet sind. Wünschenswerterweise ist die p-Verunreinigungskonzentration in dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 angeordnet sind, um das 1,5-fache oder mehr und 50-fache oder weniger höher als die p-Verunreinigungskonzentration in dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 angeordnet sind.
  • Wie in 4 gezeigt, kann der Abstand zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die sich zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 angeordnet sind, größer als die Breite 77 des zweiten Bodenabschnitts 42 und kleiner als die Breite 78 der Öffnung im Gate-Graben 6 sein. In ähnlicher Weise kann der Abstand zwischen dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 angeordnet sind, größer als die Breite 77 des zweiten Bodenabschnitts 42 und kleiner als die Breite 78 der Öffnung im Gate-Graben 6 sein. Die Breite 90 des ersten Bodenabschnitts 41 in einer Richtung 8 senkrecht zu der inneren Stirnfläche 62 (siehe 29) beträgt beispielsweise 50 µm oder mehr. Die Breite 90 des ersten Bodenabschnitts 41 in der Richtung senkrecht zu der inneren Stirnfläche 62 kann 100 µm oder mehr, oder 150 µm oder mehr betragen. Es sollte beachtet werden, dass der MOSFET gemäß der vierten Ausführungsform durch ein Herstellungsverfahren hergestellt werden kann, das identisch zu dem des MOSFET gemäß der ersten Ausführungsform ist.
  • Im Nachfolgenden werden die Funktion und die Wirkung des MOSFET gemäß der vierten Ausführungsform beschrieben.
  • Gemäß dem MOSFET 100 gemäß der vierten Ausführungsform ist die p-Verunreinigungskonzentration im ersten Gebiet 51 und im zweiten Gebiet 52, die zwischen dem ersten Bodenabschnitt 41 auf der Außenumfangsseite und der zweiten Hauptfläche 2 angeordnet sind, höher als die p-Verunreinigungskonzentration in dem ersten Gebiet 51 und dem zweiten Gebiet 52, die zwischen dem zweiten Bodenabschnitt 42 auf der Innenumfangsseite und der zweiten Hauptfläche 2 angeordnet sind. Durch Erhöhen der p-Verunreinigungskonzentration in dem ersten Gebiet 51 und dem zweiten Gebiet 52 auf der Außenumfangsseite mit einer relativ hohen elektrischen Feldintensität, kann die elektrische Feldkonzentration im Gate-Graben 6 verringert werden.
  • (Fünfte Ausführungsform)
  • Im Nachfolgenden wird eine Konfiguration einer Siliziumkarbid-Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung beschrieben. Die Konfiguration des MOSFET 100 gemäß der fünften Ausführungsform unterscheidet sich von der Konfiguration des MOSFET gemäß der ersten Ausführungsform hinsichtlich einer nachfolgend beschriebenen Komponente, wobei die anderen Komponenten im Wesentlichen jenen der Konfiguration des MOSFET gemäß der ersten Ausführungsform entsprechen.
  • Wie in 30 gezeigt ist, weist das zweite Verunreinigungsgebiet 60 die innere Stirnfläche 62 gegenüber dem aktiven Gebiet auf. Die Seitenfläche 3 des Gate-Grabens 6 umfasst die erste äußere Stirnfläche 31 gegenüber der inneren Stirnfläche 62. Die Bodenfläche 4 umfasst den ersten Bodenabschnitt 41 und den zweiten Bodenabschnitt 42. Der erste Bodenabschnitt 41 verläuft durchgehend zu der ersten äußeren Stirnfläche 31. Der zweite Bodenabschnitt 42 verläuft durchgehend zu dem ersten Bodenabschnitt 41 und ist auf einer Seite gegenüber der inneren Stirnfläche 62 mit Bezug auf den ersten Bodenabschnitt 41 angeordnet. In einer Richtung 7 parallel zur ersten äußeren Stirnfläche 31 kann eine Breite des ersten Verunreinigungsgebiets 50 zwischen dem ersten Bodenabschnitt und der zweiten Hauptfläche 2 im Wesentlichen gleich groß wie eine Breite des ersten Verunreinigungsgebiets 50 zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 sein.
  • Die p-Verunreinigungskonzentration in dem ersten Verunreinigungsgebiet 50 zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 ist höher als die p-Verunreinigungskonzentration in dem ersten Verunreinigungsgebiet 50 zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2. Wünschenswerterweise ist die p-Verunreinigungskonzentration in dem ersten Verunreinigungsgebiet 50 zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 um das 1,5-fache oder mehr und um das 50-fache oder weniger höher als die p-Verunreinigungskonzentration in dem Verunreinigungsgebiet 50 zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2.
  • Wie in 21 gezeigt, kann die Breite des ersten Verunreinigungsgebiets 50 zwischen dem zweiten Bodenabschnitt 42 und der zweiten Hauptfläche 2 im Wesentlichen gleich groß wie eine Breite des zweiten Bodenabschnitts 42 oder kleiner als die Breite des zweiten Bodenabschnitts 42 sein. In ähnlicher Weise kann die Breite des ersten Verunreinigungsgebiets 50 zwischen dem ersten Bodenabschnitt 41 und der zweiten Hauptfläche 2 im Wesentlichen gleich groß wie die Breite des zweiten Bodenabschnitts 42 oder kleiner als die Breite des zweiten Bodenabschnitts 42 sein. Die Breite 90 des ersten Bodenabschnitts 41 in einer Richtung 8 senkrecht zur inneren Stirnfläche 62 (siehe 30) beträgt beispielsweise 50 µm oder mehr. Die Breite 90 des ersten Bodenabschnitts 41 in der Richtung senkrecht zu der inneren Stirnfläche 62 kann 100 µm oder mehr, oder 150 µm oder mehr betragen. Es sollte beachtet werden, dass der MOSFET gemäß der fünften Ausführungsform durch ein Herstellungsverfahren hergestellt werden kann, das identisch zu dem des MOSFET gemäß der ersten Ausführungsform ist.
  • Im Nachfolgenden werden die Funktion und die Wirkung des MOSFET gemäß der fünften Ausführungsform beschrieben.
  • Gemäß dem MOSFET 100 gemäß der fünften Ausführungsform ist die p-Verunreinigungskonzentration im p-Gebiet 50 zwischen dem ersten Bodenabschnitt 41 auf der Außenumfangsseite und der zweiten Hauptfläche 2 höher als die p-Verunreinigungskonzentration in dem p-Gebiet 50 zwischen dem zweiten Bodenabschnitt 42 auf der Innenumfangsseite und der zweiten Hauptfläche 2. Durch Erhöhen der p-Verunreinigungskonzentration in dem p-Gebiet 50 auf der Außenumfangsseite mit einer relativ hohen elektrischen Feldintensität, kann die elektrische Feldkonzentration im Gate-Graben 6 verringert werden.
  • Es sollte beachtet werden, dass, obwohl das Vorstehende für den Fall beschrieben wurde, dass der erste Leitfähigkeitstyp ein n-Typ ist und der zweite Leitfähigkeitstyp ein p-Typ ist, der erste Leitfähigkeitstyp ein p-Typ und der zweite Leitfähigkeitstyp ein n-Typ sein kann. Obwohl der Fall beschrieben wurde, dass der Gate-Graben 6 eine rechteckige Form in einer Draufsicht aufweist, ist die Form des Gate-Grabens 6 nicht auf ein Rechteck beschränkt. Die Form des Gate-Grabens 6 kann ein Polygon, wie beispielsweise ein Sechseck oder eine Wabenform sein. Obwohl ferner zuvor der Fall beschrieben wurde, bei dem die Siliziumkarbid-Halbleitervorrichtung ein MOSFET ist, ist die Siliziumkarbid-Halbleitervorrichtung nicht auf einen MOSFET beschränkt. Die Siliziumkarbid-Halbleitervorrichtung kann beispielsweise ein IGBT (Bipolar-Transistor mit isoliertem Gate) oder dergleichen sein.
  • Es sollte verstanden werden, dass die hierin offenbarten Ausführungsformen lediglich der Veranschaulichung dienen und in keinerlei Hinsicht als einschränkend zu erachten sind. Der Umfang der vorliegenden Erfindung wird durch den Umfang der Ansprüche und nicht durch die vorstehende Beschreibung definiert und soll alle Änderungen innerhalb des Umfangs und der Bedeutung einbeziehen, die dem Umfang der Ansprüche entsprechen.
  • Bezugszeichenliste
  • 1: erste Hauptfläche; 2: zweite Hauptfläche; 3: Seitenfläche; 4: Bodenfläche; 6: Gate-Graben; 10: Siliziumkarbidsubstrat; 11: Siliziumkarbid-Einkristallsubstrat; 12: Driftbereich; 13: Körpergebiet; 14: Source-Gebiet; 15: Gate-Isolierfilm; 16: Source-Elektrode; 17: Maske; 18: Kontaktgebiet; 19: Source-Draht; 20: Drain-Elektrode; 21: erster Driftbereichsabschnitt; 22: zweiter Driftbereichsabschnitt; 24: Siliziumkarbid-Epitaxieschicht; 25: Zwischenschicht-Isolierfilm; 27: Gate-Elektrode; 31: erste äußere Stirnfläche; 35: zweite äußere Stirnfläche; 39: dritte äußere Stirnfläche; 41: erster Bodenabschnitt; 42: zweiter Bodenabschnitt; 43: dritter Bodenabschnitt; 44: vierter Bodenabschnitt; 45: fünfter Bodenabschnitt; 46: sechster Bodenabschnitt; 47: siebter Bodenabschnitt; 48: achter Bodenabschnitt; 49: neunter Abschnitt; 50: erstes Verunreinigungsgebiet (p-Gebiet); 51: erstes Gebiet; 52: zweites Gebiet; 53: drittes Gebiet; 54: viertes Gebiet; 55: fünftes Gebiet; 56: sechstes Gebiet; 60: zweites Verunreinigungsgebiet; 61: Schutzring; 62: innere Stirnfläche; 63: unteres JTE-Gebiet; 64: unterer Schutzringabschnitt; 65: oberes JTE-Gebiet; 66: oberer Schutzringabschnitt; 70: drittes Verunreinigungsgebiet; 92: Gate-Kontaktfläche; 93: Gate-Runner; 94: erste Seitenstirnfläche; 95: zweite Seitenstirnfläche; 96: zweite kurze Kante; 97: erste kurze Kante; 100: Siliziumkarbid-Halbleitervorrichtung (MOSFET); 101: aktives Gebiet; 102: Abschlussgebiet.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2016220389 [0001]
    • JP 2015185751 [0002, 0003]

Claims (16)

  1. Siliziumkarbid-Halbleitervorrichtung, umfassend: ein Siliziumkarbidsubstrat mit einer ersten Hauptfläche und einer zweiten Hauptfläche, die auf einer der ersten Hauptfläche gegenüberliegenden Seite angeordnet ist; und einen Gate-Isolierfilm, der auf der ersten Hauptfläche vorgesehen ist, wobei das Siliziumkarbidsubstrat aus einer Richtung senkrecht zur ersten Hauptfläche betrachtet ein aktives Gebiet und ein das aktive Gebiet umgebendes Abschlussgebiet umfasst, wobei das aktive Gebiet mindestens einen Gate-Graben aufweist, der durch eine zur ersten Hauptfläche durchgehende Seitenfläche und eine zur Seitenfläche durchgehende Bodenfläche definiert ist, wobei das aktive Gebiet umfasst: einen Driftbereich mit einem ersten Leitfähigkeitstyp, ein Körpergebiet, das auf dem Driftbereich vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, ein Source-Gebiet, das auf dem Körpergebiet angeordnet ist, durch das Körpergebiet von dem Driftbereich getrennt ist und den ersten Leitfähigkeitstyp aufweist, und ein erstes Verunreinigungsgebiet, das zwischen einer Ebene, die die Bodenfläche und die zweite Hauptfläche umfasst, angeordnet ist und den zweiten Leitfähigkeitstyp aufweist, wobei das Abschlussgebiet aus der Richtung senkrecht zur ersten Hauptfläche betrachtet ein zweites Verunreinigungsgebiet umfasst, das das aktive Gebiet umgibt und das den zweiten Leitfähigkeitstyp aufweist, der Gate-Isolierfilm an der Seitenfläche in Kontakt mit dem Driftbereich, dem Körpergebiet und dem Source-Gebiet steht und an der Bodenfläche mit dem Driftbereich in Kontakt steht, wobei die Seitenfläche eine erste äußere Stirnfläche aufweist, die einer inneren Stirnfläche des zweiten Verunreinigungsgebiets zugewandt ist, wobei die Bodenfläche einen ersten Bodenabschnitt, der durchgehend zu der ersten äußeren Stirnfläche verläuft, und einen zweiten Bodenabschnitt, der durchgehend zu dem ersten Bodenabschnitt verläuft und auf einer Seite gegenüber der inneren Stirnfläche in Bezug auf den ersten Bodenabschnitt angeordnet ist, aufweist, wobei das erste Verunreinigungsgebiet ein erstes Gebiet und ein zweites Gebiet aufweist, die zwischen dem mindestens einen Gate-Graben und der zweiten Hauptfläche angeordnet und voneinander beabstandet sind, wobei der Driftbereich dazwischen sandwichartig angeordnet ist, wobei in einer Richtung parallel zu der ersten äußeren Stirnfläche ein Abstand zwischen dem ersten Gebiet und dem zweiten Gebiet, die sich zwischen dem ersten Bodenabschnitt und der zweiten Hauptfläche befinden, kleiner ist als ein Abstand zwischen dem ersten Gebiet und dem zweiten Gebiet, die sich zwischen dem zweiten Bodenabschnitt und der zweiten Hauptfläche befinden.
  2. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei eine Breite des ersten Bodenabschnitts in einer Richtung senkrecht zur inneren Stirnfläche 50 µm oder mehr beträgt.
  3. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 2, wobei die Breite des ersten Bodenabschnitts in Richtung senkrecht zur inneren Stirnfläche 100 µm oder mehr beträgt.
  4. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 3, wobei die Breite des ersten Bodenabschnitts in Richtung senkrecht zur inneren Stirnfläche 150 µm oder mehr beträgt.
  5. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, ferner umfassend eine Gate-Kontaktfläche, die sich auf dem aktiven Gebiet befindet, wobei die Seitenfläche eine zweite äußere Stirnfläche aufweist, die einer ersten Seitenstirnfläche des Gate-Kontaktfläche zugewandt ist, die Bodenfläche einen dritten Bodenabschnitt, der durchgehend zu der zweiten äußeren Stirnfläche verläuft, und einen vierten Bodenabschnitt, der durchgehend zu dem dritten Bodenabschnitt verläuft und auf einer Seite gegenüber der ersten Seitenstirnfläche in Bezug auf den dritten Bodenabschnitt angeordnet ist, aufweist, das erste Verunreinigungsgebiet ein drittes Gebiet und ein viertes Gebiet aufweist, die zwischen dem mindestens einen Gate-Graben und der zweiten Hauptfläche angeordnet und voneinander beabstandet sind, wobei der Driftbereich dazwischen sandwichartig angeordnet ist, und in einer Richtung parallel zur zweiten äußeren Stirnfläche ein Abstand zwischen dem dritten Gebiet und dem vierten Gebiet, die sich zwischen dem dritten Bodenabschnitt und der zweiten Hauptfläche befinden, kleiner ist als ein Abstand zwischen dem dritten Gebiet und dem vierten Gebiet, die sich zwischen dem vierten Bodenabschnitt und der zweiten Hauptfläche befinden.
  6. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 5, ferner umfassend einen Gate-Runner, der elektrisch mit der Gate-Kontaktfläche verbunden ist, wobei die Seitenfläche eine dritte äußere Stirnfläche aufweist, die einer zweiten Seitenstirnfläche des Gate-Runners zugewandt ist, die Bodenfläche einen fünften Bodenabschnitt, der mit der dritten äußeren Stirnfläche durchgehend ausgebildet ist, und einen sechsten Bodenabschnitt, der mit dem fünften Bodenabschnitt durchgehend ausgebildet ist und auf einer Seite gegenüber der zweiten Seitenstirnfläche in Bezug auf den fünften Bodenabschnitt angeordnet ist, aufweist, das erste Verunreinigungsgebiet ein fünftes und ein sechstes Gebiet aufweist, die sich zwischen dem mindestens einen Gate-Graben und der zweiten Hauptfläche befinden und durch den dazwischen angeordneten Driftbereich voneinander beabstandet sind, und in einer Richtung parallel zur dritten äußeren Stirnfläche ein Abstand zwischen dem fünften Gebiet und dem sechsten Gebiet, die sich zwischen dem fünften Bodenabschnitt und der zweiten Hauptfläche befinden, kleiner ist als ein Abstand zwischen dem fünften Gebiet und dem sechsten Gebiet, die sich zwischen dem sechsten Bodenabschnitt und der zweiten Hauptfläche befinden.
  7. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei der mindestens eine Gate-Graben eine Vielzahl von Gate-Gräben umfasst, jeder der Vielzahl von Gate-Gräben die Bodenfläche aufweist, die eine rechteckige Form hat, die Bodenfläche eine erste kurze Kante, eine zweite kurze Kante, die auf einer Seite gegenüber der ersten kurzen Kante angeordnet ist, einen siebten Bodenabschnitt, der mit der ersten kurzen Kante durchgehend angeordnet ist, einen achten Bodenabschnitt, der mit dem siebten Bodenabschnitt durchgehend angeordnet ist, und einen neunten Bodenabschnitt, der sowohl mit dem achten Bodenabschnitt als auch mit der zweiten kurzen Kante durchgehend angeordnet ist, aufweist, und in einer Richtung parallel zur ersten kurzen Kante, ein Abstand zwischen dem ersten Gebiet und dem zweiten Gebiet, die zwischen dem siebten Bodenabschnitt und der zweiten Hauptfläche angeordnet sind, und ein Abstand zwischen dem ersten Gebiet und dem zweiten Gebiet, die zwischen dem neunten Bodenabschnitt und der zweiten Hauptfläche angeordnet sind, kleiner sind als ein Abstand zwischen dem ersten Gebiet und dem zweiten Gebiet, die zwischen dem achten Bodenabschnitt und der zweiten Hauptfläche angeordnet sind.
  8. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei das aktive Gebiet ferner ein drittes Verunreinigungsgebiet aufweist, das zwischen der Bodenfläche und der zweiten Hauptfläche angeordnet ist, um der Bodenfläche zugewandt zu sein, und das den zweiten Leitfähigkeitstyp aufweist, und in der Richtung parallel zur ersten äußeren Stirnfläche, eine Breite des dritten Verunreinigungsgebiets, das sich zwischen dem ersten Bodenabschnitt und der zweiten Hauptfläche befindet, größer ist als eine Breite des dritten Verunreinigungsgebiets, das sich zwischen dem zweiten Bodenabschnitt und der zweiten Hauptfläche befindet.
  9. Siliziumkarbid-Halbleitervorrichtung, umfassend: ein Siliziumkarbidsubstrat mit einer ersten Hauptfläche und einer zweiten Hauptfläche, die sich auf einer der ersten Hauptfläche gegenüberliegenden Seite befindet; und einen Gate-Isolierfilm, der auf der ersten Hauptfläche vorgesehen ist, wobei das Siliziumkarbidsubstrat aus einer Richtung senkrecht zur ersten Hauptfläche betrachtet ein aktives Gebiet und ein das aktive Gebiet umgebendes Abschlussgebiet umfasst, wobei das aktive Gebiet mindestens einen Gate-Graben aufweist, der durch eine zur ersten Hauptfläche durchgehende Seitenfläche und eine zur Seitenfläche durchgehende Bodenfläche definiert ist, wobei das aktive Gebiet umfasst: einen Driftbereich mit einem ersten Leitfähigkeitstyp, ein Körpergebiet, das auf dem Driftbereich vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, ein Source-Gebiet, das auf dem Körpergebiet angeordnet ist, durch das Körpergebiet von dem Driftbereich getrennt ist und den ersten Leitfähigkeitstyp aufweist, und ein erstes Verunreinigungsgebiet, das zwischen der Bodenfläche und der zweiten Hauptfläche angeordnet ist, um der Bodenfläche zugewandt zu sein, und das den zweiten Leitfähigkeitstyp aufweist, wobei das Abschlussgebiet ein zweites Verunreinigungsgebiet umfasst, das aus der Richtung senkrecht zur ersten Hauptfläche betrachtet das aktive Gebiet umgibt und den zweiten Leitfähigkeitstyp aufweist, wobei der Gate-Isolierfilm in Kontakt an der Seitenfläche mit dem Driftbereich, dem Körpergebiet und dem Source-Gebiet steht und an der Bodenfläche mit dem Driftbereich in Kontakt steht, wobei die Seitenfläche eine erste äußere Stirnfläche aufweist, die einer inneren Stirnfläche des zweiten Verunreinigungsgebiets zugewandt ist, wobei die Bodenfläche einen ersten Bodenabschnitt, der durchgehend zu der ersten äußeren Stirnfläche verläuft, und einen zweiten Bodenabschnitt, der durchgehend zu dem ersten Bodenabschnitt verläuft und auf einer Seite gegenüber der inneren Stirnfläche in Bezug auf den ersten Bodenabschnitt angeordnet ist, aufweist, wobei in einer Richtung parallel zur ersten äußeren Stirnfläche, eine Breite des ersten Verunreinigungsgebiets, das sich zwischen dem ersten Bodenabschnitt und der zweiten Hauptfläche befindet, größer ist als eine Breite des ersten Verunreinigungsgebiets, das sich zwischen dem zweiten Bodenabschnitt und der zweiten Hauptfläche befindet.
  10. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 9, wobei das erste Verunreinigungsgebiet mit der Bodenfläche in Kontakt steht.
  11. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 9 oder 10, wobei eine Breite des ersten Bodenabschnitts in einer Richtung senkrecht zur inneren Stirnfläche 50 µm oder mehr beträgt.
  12. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 11, wobei die Breite des ersten Bodenabschnitts in Richtung senkrecht zur inneren Stirnfläche 100 µm oder mehr beträgt.
  13. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 12, wobei die Breite des ersten Bodenabschnitts in Richtung senkrecht zur inneren Stirnfläche 150 µm oder mehr beträgt.
  14. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 9 bis 13, ferner umfassend eine Gate-Kontaktfläche, die sich auf dem aktiven Gebiet befindet, wobei die Seitenfläche eine zweite äußere Stirnfläche aufweist, die einer ersten Seitenstirnfläche des Gate-Kontaktfläche zugewandt ist, die Bodenfläche einen dritten Bodenabschnitt, der durchgehend zu der zweiten äußeren Stirnfläche verläuft, und einen vierten Bodenabschnitt, der durchgehend zu dem dritten Bodenabschnitt verläuft und auf einer Seite gegenüber der ersten Seitenstirnfläche in Bezug auf den dritten Bodenabschnitt angeordnet ist, aufweist, und in einer Richtung parallel zur zweiten äußeren Stirnfläche, eine Breite des ersten Verunreinigungsgebiets, das sich zwischen dem dritten Bodenabschnitt und der zweiten Hauptfläche befindet, größer ist als eine Breite des ersten Verunreinigungsgebiets, das sich zwischen dem vierten Bodenabschnitt und der zweiten Hauptfläche befindet.
  15. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 14, ferner umfassend einen Gate-Runner, der elektrisch mit dem Gate Kontaktfläche verbunden ist, wobei die Seitenfläche eine dritte äußere Stirnfläche aufweist, die einer zweiten Seitenstirnfläche des Gate-Runners zugewandt ist, die Bodenfläche einen fünften Bodenabschnitt, der durchgehend zur dritten äußeren Stirnfläche verläuft, und einen sechsten Bodenabschnitt, der durchgehend zum fünften Bodenabschnitt verläuft und auf einer Seite gegenüber der zweiten Seitenstirnfläche in Bezug auf den fünften Bodenabschnitt angeordnet ist, aufweist, und in einer Richtung parallel zur dritten äußeren Stirnfläche, eine Breite des ersten Verunreinigungsgebiets, das sich zwischen dem fünften Bodenabschnitt und der zweiten Hauptfläche befindet, größer ist als eine Breite des ersten Verunreinigungsgebiets, das sich zwischen dem sechsten Bodenabschnitt und der zweiten Hauptfläche befindet.
  16. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 9 bis 15, wobei der mindestens eine Gate-Graben eine Vielzahl von Gate-Gräben umfasst, jeder der Vielzahl von Gate-Gräben die Bodenfläche aufweist, die eine rechteckige Form hat, die Bodenfläche eine erste kurze Kante, eine zweite kurze Kante, die auf einer Seite gegenüber der ersten kurzen Kante angeordnet ist, einen siebten Bodenabschnitt, der mit der ersten kurzen Kante durchgehend verläuft, einen achten Bodenabschnitt, der mit dem siebten Bodenabschnitt durchgehend verläuft, und einen neunten Bodenabschnitt, der sowohl mit dem achten Bodenabschnitt als auch mit der zweiten kurzen Kante durchgehend verläuft, aufweist, und in einer Richtung parallel zur ersten kurzen Kante, eine Breite des ersten Verunreinigungsgebiets, das zwischen dem siebten Bodenabschnitt und der zweiten Hauptfläche angeordnet ist, und eine Breite des ersten Verunreinigungsgebiets, das zwischen dem neunten Bodenabschnitt und der zweiten Hauptfläche angeordnet ist, größer sind als eine Breite des ersten Verunreinigungsgebiets, das zwischen dem achten Bodenabschnitt und der zweiten Hauptfläche angeordnet ist.
DE112017005693.4T 2016-11-11 2017-10-03 Siliziumkarbid-Halbleitervorrichtung Pending DE112017005693T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016220389 2016-11-11
JP2016-220389 2016-11-11
PCT/JP2017/035921 WO2018088063A1 (ja) 2016-11-11 2017-10-03 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
DE112017005693T5 true DE112017005693T5 (de) 2019-08-29

Family

ID=62109815

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112017005693.4T Pending DE112017005693T5 (de) 2016-11-11 2017-10-03 Siliziumkarbid-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US10777676B2 (de)
JP (1) JP6806162B2 (de)
CN (1) CN109952656B (de)
DE (1) DE112017005693T5 (de)
WO (1) WO2018088063A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019097813A1 (ja) * 2017-11-16 2019-05-23 パナソニック株式会社 窒化物半導体装置
DE102018112109A1 (de) * 2018-05-18 2019-11-21 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
CN113990919A (zh) * 2021-10-12 2022-01-28 松山湖材料实验室 碳化硅半导体结构、器件及制备方法
WO2023167147A1 (ja) * 2022-03-04 2023-09-07 住友電気工業株式会社 炭化珪素半導体装置
CN117497605A (zh) * 2023-12-29 2024-02-02 深圳天狼芯半导体有限公司 一种高温下低导通电阻的pmos及制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001352057A (ja) * 2000-06-09 2001-12-21 Mitsubishi Electric Corp 半導体装置、およびその製造方法
JP4404709B2 (ja) * 2004-07-12 2010-01-27 トヨタ自動車株式会社 絶縁ゲート型半導体装置およびその製造方法
JP2008177335A (ja) * 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
DE102010063728B4 (de) * 2009-12-28 2016-04-14 Fuji Electric Co., Ltd. Halbleitervorrichtung mit verbesserter Sperrspannungsfestigkeit
JP5858934B2 (ja) * 2011-02-02 2016-02-10 ローム株式会社 半導体パワーデバイスおよびその製造方法
JP5717661B2 (ja) * 2011-03-10 2015-05-13 株式会社東芝 半導体装置とその製造方法
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9142668B2 (en) * 2013-03-13 2015-09-22 Cree, Inc. Field effect transistor devices with buried well protection regions
KR20150007546A (ko) * 2013-07-11 2015-01-21 서울반도체 주식회사 p형 갈륨나이트라이드 전류장벽층을 갖는 수직형 트랜지스터 및 그 제조방법
WO2015015808A1 (ja) * 2013-08-01 2015-02-05 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP6193163B2 (ja) 2014-03-25 2017-09-06 トヨタ自動車株式会社 絶縁ゲート型半導体装置
JP6357869B2 (ja) * 2014-05-20 2018-07-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6579104B2 (ja) * 2014-06-30 2019-09-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
WO2016042738A1 (ja) * 2014-09-16 2016-03-24 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6428489B2 (ja) * 2014-09-16 2018-11-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6708954B2 (ja) * 2016-03-31 2020-06-10 住友電気工業株式会社 炭化珪素半導体装置
JP2017224719A (ja) * 2016-06-15 2017-12-21 サンケン電気株式会社 半導体装置
WO2018042835A1 (ja) * 2016-08-31 2018-03-08 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPWO2018088063A1 (ja) 2019-09-26
US20190288106A1 (en) 2019-09-19
CN109952656B (zh) 2021-11-05
WO2018088063A1 (ja) 2018-05-17
US10777676B2 (en) 2020-09-15
CN109952656A (zh) 2019-06-28
JP6806162B2 (ja) 2021-01-06

Similar Documents

Publication Publication Date Title
DE112017005693T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102015121532B4 (de) Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE102005017814B4 (de) Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE112017002020B4 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112018007026T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112015004798B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102017209017A1 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE102016219094B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008042170A1 (de) Siliziumkarbid-Halbleitervorrichtung
DE112015002939T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10393777T5 (de) Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE112015002342B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112013004019T5 (de) Siliciumcarbid-Halbleitervorrichtung
DE112014001221T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112013006470T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE102013225320A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112016000831T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112017003957T5 (de) Halbleiterelement
DE112017000947T5 (de) Verbindungshalbleitervorrichtung und herstellungsverfahren für dieverbindungshalbleitervorrichtung
DE102012205879A1 (de) Siliciumcarbid-Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed