DE112014001221T5 - Siliziumkarbid-Halbleitervorrichtung - Google Patents

Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112014001221T5
DE112014001221T5 DE112014001221.1T DE112014001221T DE112014001221T5 DE 112014001221 T5 DE112014001221 T5 DE 112014001221T5 DE 112014001221 T DE112014001221 T DE 112014001221T DE 112014001221 T5 DE112014001221 T5 DE 112014001221T5
Authority
DE
Germany
Prior art keywords
drift layer
silicon carbide
area
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112014001221.1T
Other languages
English (en)
Inventor
Keiji Wada
Takeyoshi Masuda
Toru Hiyoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112014001221T5 publication Critical patent/DE112014001221T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine erste Driftschicht (81a) umfasst eine erste Fläche (P1), die einer ersten Elektrode (98) zugewandt und elektrisch mit der ersten Elektrode (98) verbunden ist, und eine zweite Fläche (P2), die gegenüber der ersten Fläche (P1) angeordnet ist. Die erste Driftschicht (81a) weist eine Verunreinigungskonzentration NA auf. Ein Relaxationsgebiet (71) ist in einem Abschnitt der zweiten Fläche (P2) der ersten Driftschicht (81a) vorgesehen. Die erste Driftschicht (81a) und die zweite Driftschicht (81b) bilden einen Drift-Bereich (81), in dem das Relaxationsgebiet (71) vergraben ist. Die zweite Driftschicht (81b) weist eine Verunreinigungskonzentration NB auf, wobei die Beziehung NB > NA erfüllt ist. Auf der zweiten Driftschicht (81b) sind ein Körpergebiet (82), ein Source-Gebiet (83) und eine zweite Elektrode (94) vorgesehen.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Siliziumkarbid-Halbleitervorrichtung, insbesondere eine Siliziumkarbid-Halbleitervorrichtung mit einem Drift-Bereich.
  • STAND DER TECHNIK
  • Für einen Si (Silizium) MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor), der eine weit verbreitete Leistungshalbleitervorrichtung darstellt, bildet die obere Grenze der elektrischen Feldstärke, die von einer Driftschicht, die als ein Durchbruchspannung-Haltebereich dient, standgehalten werden kann, den Hauptbestimmungsfaktor für die Durchbruchsspannung. Solch eine Driftschicht aus Si, kann in einem Abschnitt, dem ein elektrisches Feld von ungefähr 0,3 MV/cm oder mehr zugeführt wurde, brechen. Daher ist es notwendig, die elektrische Feldstärke in der gesamten Driftschicht des MOSFETs auf weniger als einen vorbestimmten Wert zu verringern. Das einfachste Verfahren für eine derartige Verringerung ist die Reduzierung der Verunreinigungskonzentration der Driftschicht. Bei diesem Verfahren wird jedoch nachteiligerweise der Durchlasswiderstand des MOSFETs groß. Mit anderen Worten, gibt es eine Kompromissbeziehung zwischen dem Durchlasswiderstand und der Durchschlagspannung.
  • Das offengelegte japanische Patent Nr. 9-191109 beschreibt eine solche Kompromissbeziehung zwischen dem Durchlasswiderstand und der Durchschlagspannung in einem typischen Si-MOSFET unter Berücksichtigung einer theoretischen Grenze, die sich aus einem Eigenschaftswert von Si ergibt. Zur Bewältigung dieser Kompromissbeziehung wird vorgeschlagen, eine untere vergrabene p-Schicht und eine obere vergrabene p-Schicht in einer n-Basisschicht, die auf einem n-Typ-Substrat auf einer Drain-Elektrode angeordnet ist, hinzuzufügen. Durch die untere vergrabene p-Schicht und die obere vergrabene Schicht wird die n-Basisschicht in einen unteren Abschnitt, einen mittleren Abschnitt und einen oberen Abschnitt unterteilt, von denen jeder die gleiche Dicke aufweist. Gemäß einer in dieser Patentschrift beschriebenen Ausführungsform wird, tritt zuerst im oberen Abschnitt ein Durchschlag auf, wenn eine angelegte Spannung 200 V erreicht. Ferner tritt, wenn die angelegte Spannung 400 V erreicht, der Durchschlag in dem mittleren Abschnitt auf. Ferner tritt, wenn die angelegte Spannung 600 V erreicht, der Durchschlag in dem unteren Abschnitt auf. Die Abschnitte, in denen jeweils der Durchschlag aufgetreten ist, weisen gleiche Spannungen auf, und das maximale elektrische Feld eines jeden Abschnitts wird auf einem gleichen oder kleineren Wert als ein Grenzwert der elektrischen Feldstärke gehalten.
  • ZITATIONSLISTE
  • PATENTDOKUMENT
    • PTD 1: Offengelegtes japanisches Patent Nr. 9-191109
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • TECHNISCHES PROBLEM
  • Zur weiteren Verbesserung des oben beschriebenen Kompromissbeziehung, wurde in den letzten Jahren eindringlich diskutiert, SiC (Siliziumkarbid) anstelle von Si zu verwenden. Im Gegensatz zu Si, ist SiC ein Material, das einer elektrischen Feldstärke von nicht weniger als 0,4 MV/cm ausreichend standhalten kann.
  • Ein Problem, das durch das Anlegen eines solchen hohen elektrischen Feldes entsteht, ist die Entstehung eines Bruchs aufgrund des konzentrierten elektrischen Feldes an einer bestimmten Stelle in der MOSFET-Struktur. Zum Beispiel bildet im Fall eines Graben-MOSFETs das Auftreten eines Bruchs in einem Gate-Isolierfilm den Hauptbestimmungsfaktor für die Durchbruchspannung. Das Bruchphänomen aufgrund konzentrierter elektrischer Felder in dem Gate-Isolierfilm, tritt in einem Bodenabschnitt des Grabens, insbesondere in einem Eckabschnitt davon, auf. Somit unterscheidet sich der Bestimmungsfaktor für die Bruchspannung in der Si-Halbleitervorrichtung von dem Bestimmungsfaktor für die Durchbruchspannung in der SiC-Halbleitervorrichtung. Wird jedoch das Verfahren der oben beschriebenen Patentschrift, die die Verwendung von Si voraussetzt, lediglich zur Verbesserung der Durchbruchspannung der SiC-Halbleitervorrichtung verwendet, reicht es nicht aus, anhand der Vorteile der physikalischen Eigenschaften von SiC die Durchbruchspannung zu verbessern.
  • Die vorliegende Erfindung wurde konzipiert, um das vorstehende Problem zu lösen und es ist die Aufgabe der vorliegenden Erfindung, eine Siliziumkarbid-Halbleitervorrichtung mit einer hohen Durchbruchspannung und einem niedrigen Durchlasswiderstand bereitzustellen.
  • LÖSUNG DES PROBLEMS
  • Eine Siliziumkarbid-Halbleitervorrichtung der vorliegenden Erfindung umfasst eine erste Elektrode, eine erste Driftschicht, ein Relaxationsgebiet, eine zweite Driftschicht, ein Körpergebiet, ein Source-Gebiet, eine zweite Elektrode, einen Gate-Isolierfilm und eine Gate-Elektrode. Die erste Driftschicht umfasst eine erste Fläche, die der ersten Elektrode zugewandt und mit der ersten Elektrode elektrisch verbunden ist, und eine zweite Fläche gegenüber der ersten Fläche. Die erste Driftschicht weist einen ersten Leitfähigkeitstyp und eine Verunreinigungskonzentration NA auf. Das Relaxationsgebiet ist in einem Abschnitt der zweiten Fläche der ersten Driftschicht vorgesehen und weist einen Abstand LA von der ersten Fläche auf. Das Relaxationsgebiet weist einen zweiten Leitfähigkeitstyp auf. Die zweite Driftschicht umfasst eine dritte Fläche in Kontakt mit der zweiten Fläche und eine vierte Fläche gegenüber der dritten Fläche. Die zweite Driftschicht weist den ersten Leitfähigkeitstyp auf. Die erste Driftschicht und die zweite Driftschicht bilden einen Drift-Bereich, in dem das Relaxationsgebiet vergraben ist. Die zweite Driftschicht weist eine Verunreinigungskonzentration NB auf, wobei NB > NA erfüllt ist. Das Körpergebiet ist auf der vierten Fläche der zweiten Driftschicht vorgesehen. Das Körpergebiet weist den zweiten Leitfähigkeitstyp auf. Das Source-Gebiet ist auf dem Körpergebiet vorgesehen und ist durch das Körpergebiet von dem Drift-Bereich getrennt. Das Source-Gebiet weist den ersten Leitfähigkeitstyp auf. Die zweite Elektrode ist elektrisch mit dem Source-Gebiet verbunden. Der Gate-Isolierfilm umfasst einen Abschnitt auf dem Körpergebiet, um das Source-Gebiet und die zweite Driftschicht miteinander zu verbinden. Die Gate-Elektrode ist auf dem Gate-Isolierfilm vorgesehen.
  • VORTEILHAFTE WIRKUNGEN DER ERFINDUNG
  • Gemäß der vorliegenden Erfindung wird eine Siliziumkarbid-Halbleitervorrichtung mit einer hohen Durchbruchspannung und einem niedrigen Durchlasswiderstand erhalten.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Teilquerschnittsansicht, die schematisch einen Aufbau einer Siliziumkarbid-Halbleitervorrichtung einer ersten Ausführungsform der vorliegenden Erfindung darstellt.
  • 2 ist eine perspektivische Teilansicht, die schematisch eine Form einer Siliziumkarbid-Schicht, die in der Siliziumkarbid-Halbleitervorrichtung der 1 ausgebildet ist, darstellt.
  • 3 ist eine Teildraufsicht, die schematisch die Form der Siliziumkarbid-Schicht, die in der Siliziumkarbid-Halbleitervorrichtung der 1 ausgebildet ist, darstellt.
  • 4 ist eine Teilquerschnittsansicht, die schematisch einen ersten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 5 ist eine Teilquerschnittsansicht, die schematisch einen zweiten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 6 ist eine Teilquerschnittsansicht, die schematisch einen dritten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 7 ist eine Teilquerschnittsansicht, die schematisch einen vierten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 8 ist eine Teilquerschnittsansicht, die schematisch einen fünften Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 9 ist eine Teilquerschnittsansicht, die schematisch einen sechsten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 10 ist eine Teilquerschnittsansicht, die schematisch einen siebten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 11 ist eine Teilquerschnittsansicht, die schematisch einen achten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 12 ist eine Teilquerschnittsansicht, die schematisch einen neunten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 13 ist eine Teilquerschnittsansicht, die schematisch einen zehnten Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt.
  • 14 ist eine Teilquerschnittsansicht, die schematisch einen elften Schritt eines Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung der 1 darstellt
  • 15 ist eine Teilquerschnittsansicht, die schematisch eine Feinstruktur der Oberfläche der Siliziumkarbid-Schicht, die in der Siliziumkarbid-Halbleitervorrichtung vorgesehen ist, darstellt.
  • 16 zeigt eine Kristallstruktur einer (000-1)-Ebene in einem hexagonalen 4H-Polytyp-Kristall.
  • 17 zeigt eine Kristallstruktur einer (11-20) Ebene entlang einer Linie XVII-XVII in 16.
  • 18 zeigt eine Kristallstruktur einer kombinierten Ebene der 15 innerhalb der (11-20)-Ebene in der Nähe der Oberfläche.
  • 19 zeigt die kombinierte Ebene der 15 aus Sicht der (01-10)-Ebene.
  • 20 ist ein Diagramm, das aus makroskopischer Sicht eine beispielhafte Beziehung zwischen einer Kanalträgerbeweglichkeit und einem Winkel zwischen einer Kanalfläche und der (000-1)-Ebene in einem Fall, bei dem ein thermischer Ätzschritt durchgeführt wird, und in einem Fall, bei dem kein thermischer Ätzschritt durchgeführt wird, darstellt.
  • 21 ist ein Diagramm, das eine beispielhafte Beziehung zwischen der Kanalträgerbeweglichkeit und einem Winkel zwischen einer Kanalrichtung und einer <0-11-2>-Richtung.
  • 22 zeigt eine Modifikation von 15.
  • 23 ist eine Teilquerschnittsansicht, die schematisch einen Aufbau einer Siliziumkarbid-Halbleitervorrichtung in einer zweiten Ausführungsform der vorliegenden Erfindung darstellt.
  • 24 ist ein Diagramm, das eine Beziehung zwischen einer Verunreinigungskonzentration NA einer unteren Driftschicht und einer Durchbruchspannung in einem Fall, bei dem ein Abstand LA 3 μm beträgt, einem Fall, bei dem ein Abstand LA 5 μm beträgt, einem Fall, bei dem der Abstand LA 10 μm beträgt und einem Fall, bei dem der Abstand LA 15 μm beträgt, darstellt.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden werden Ausführungsformen der vorliegenden Erfindung anhand der Figuren beschrieben. Es sei darauf hingewiesen, dass in den unten erwähnten Figuren gleiche oder entsprechende Elemente mit denselben Bezugszeichen versehen sind und nicht wiederholt beschrieben werden. Ferner wird in der vorliegenden Beschreibung eine einzelne Orientierung kristallographisch durch [] dargestellt, eine Gruppenorientierung durch <> dargestellt, eine einzelne Ebene durch () dargestellt und eine Gruppenebene durch {} dargestellt. Zudem sollte ein negativer Index kristallographisch durch ”–” (Strich) über einer Ziffer angegeben werden, wird jedoch in der vorliegenden Beschreibung durch Setzen des negativen Vorzeichens vor der Ziffer ausgedrückt.
  • Zunächst wird unter den Punkten (i) bis (vii) das Wesentliche der Ausführungsformen beschrieben.
    • (i) Jede der Siliziumkarbid-Halbleitervorrichtungen 201, 202 umfasst eine erste Elektrode 98, eine erste Driftschicht 81a, ein Relaxationsgebiet 71, eine zweite Driftschicht 81b, ein Körpergebiet 82, ein Source-Gebiet 83, eine zweite Elektrode 94, einen Gate-Isolierfilm 91 und eine Gate-Elektrode 92. Die erste Driftschicht 81a umfasst eine erste Fläche P1, die der ersten Elektrode 98 zugewandt und mit der ersten Elektrode 98 elektrisch verbunden ist, und eine zweite Fläche P2 gegenüber der ersten Fläche P1. Die erste Driftschicht 81a weist einen ersten Leitfähigkeitstyp und eine Verunreinigungskonzentration NA auf. Das Relaxationsgebiet 71 ist in einem Abschnitt der zweiten Fläche P2 der ersten Driftschicht 81a vorgesehen und weist einen Abstand LA von der ersten Fläche P1 auf. Das Relaxationsgebiet 71 weist einen zweiten Leitfähigkeitstyp auf. Die zweite Driftschicht 81b umfasst eine dritte Fläche P3 in Kontakt mit der zweiten Fläche P2 und eine vierte Fläche P4 gegenüber der dritten Fläche P3. Die zweite Driftschicht 81b weist den ersten Leitfähigkeitstyp auf. Die erste Driftschicht 81a und die zweite Driftschicht 81b bilden einen Drift-Bereich 81, in dem das Relaxationsgebiet 71 vergraben ist. Die zweite Driftschicht 81b weist eine Verunreinigungskonzentration NB auf, wobei NB > NA erfüllt ist. Das Körpergebiet 82 ist auf der vierten Fläche P4 der zweiten Driftschicht 81b vorgesehen. Das Körpergebiet weist den zweiten Leitfähigkeitstyp auf. Das Source-Gebiet 83 ist auf dem Körpergebiet 82 vorgesehen und ist durch das Körpergebiet 82 von dem Drift-Bereich getrennt. Das Source-Gebiet 83 weist den ersten Leitfähigkeitstyp auf. Die zweite Elektrode 94 ist elektrisch mit dem Source-Gebiet 83 verbunden. Der Gate-Isolierfilm 91 umfasst einen Abschnitt auf dem Körpergebiet 82, um das Source-Gebiet 83 und die zweite Driftschicht 81b miteinander zu verbinden. Die Gate-Elektrode 92 ist auf dem Gate-Isolierfilm 91 vorgesehen.
  • Jede der Siliziumkarbid-Halbleitervorrichtungen 201, 202 erfüllt die Beziehung NB > NA. Wird eine Spannung zwischen der ersten Elektrode 98 und der zweiten Elektrode 94 angelegt, ist es für eine Verarmungsschicht, verglichen mit der Ausbreitung einer Verarmungsschicht von dem Körpergebiet 82 zur zweiten Driftschicht 81b, entsprechend leichter, sich von dem Relaxationsgebiet 71 zur ersten Driftschicht 81a auszubreiten. Somit wird durch die erste Driftschicht 81a eins großes Verhältnis der angelegten Spannung gehalten. Somit kann in der zweiten Driftschicht 81b die elektrische Feldstärke unterdrückt werden. Es ist wahrscheinlich, dass der Durchbruch der Siliziumkarbid-Halbleitervorrichtung in der zweiten Driftschicht oder in einer darauf vorgesehenen Struktur auftritt. Durch Unterdrücken der elektrischen Feldstärke in der zweiten Driftschicht 81b, wie zuvor beschrieben, kann somit die Durchbruchspannung jeder der Siliziumkarbid-Halbleitervorrichtungen 201, 202 erhöht werden.
  • Ferner ist die Verunreinigungskonzentration der zweiten Driftschicht 81b höher als in dem Fall, in dem NB ≤ NA erfüllt ist, so dass der elektrische Widerstand der zweiten Driftschicht 81b auf einen geringen Wert eingestellt werden kann. Dies führt zu einem geringen Durchlasswiderstand in jeder der Siliziumkarbid-Halbleitervorrichtungen 201, 202.
  • Wie zuvor beschrieben, wird jede der Siliziumkarbid-Halbleitervorrichtungen 201, 202 mit einer hohen Durchbruchspannung und mit einem geringen Durchlasswiderstand ausgebildet.
    • (ii) Die dritte Fläche P3 kann einen Abstand LB von der vierten Fläche P4 aufweisen und die Beziehung LA > LB erfüllen.
    • Auf diese Weise kann ein Verhältnis der Spannung, die durch die erste Driftschicht gehalten wird, noch weiter erhöht werden. Dementsprechend kann die Durchbruchspannung weiter erhöht werden.
    • (iii) Unter Punkt (ii), wie zuvor beschrieben, wird die Beziehung LA > 2·LB erfüllt. Auf diese Weise kann das Verhältnis der Spannung, die durch die erste Driftschicht 81a gehalten wird, weiter erhöht werden. Dementsprechend kann die Durchbruchspannung weiter erhöht werden.
    • (iv) Es kann die Beziehung LA > 5 μm erfüllt sein.
    • Dementsprechend kann eine Verarmungsschicht mit einer Länge von höchstens 5 μm zwischen dem Relaxationsgebiet 71 und der ersten Fläche P1 gebildet werden. Mit andern Worten, kann eine Verarmungsschicht mit einer ausreichenden Länge zwischen dem Relaxationsgebiet 71 und der ersten Fläche P1 mit größerer Zuverlässigkeit gebildet werden. Somit kann die Durchbruchspannung jeder der Siliziumkarbid-Halbleitervorrichtungen 201, 202 weiter erhöht werden.
    • (v) Das Relaxationsgebiet 71 kann eine Dosierungsmenge DR aufweisen und die Beziehung LA·NA < DR erfüllen. Hierin bezieht sich der Begriff ”Dosierungsmenge” auf eine Verunreinigungsmenge pro Flächeneinheit. Die Flächeneinheit bezieht sich auf eine Flächeneinheit in einer Ebene senkrecht zu der Dickenrichtung.
    • Wird jede der Siliziumkarbid-Halbleitervorrichtungen 201, 202 abgeschaltet, um eine Spannung zwischen der ersten Elektrode 98 und der zweiten Elektrode 94 zu erhöhen, kann dementsprechend verhindert werden, dass das Relaxationsgebiet 71 vollständig verarmt wird, bevor sich die Verarmungsschicht hinreichend von dem Relaxationsgebiet 71 in Richtung der ersten Fläche P1 ausgebreitet hat. Auf diese Weise kann eine Verarmungsschicht mit einer hinreichenden Länge zwischen dem Relaxationsgebiet 71 und der ersten Fläche P1 in der ersten Driftschicht 81a gebildet werden. Dementsprechend wird ein höheres Verhältnis der Spannung zwischen der ersten Elektroden 98 und der zweiten Elektrode 94 durch die erste Driftschicht 81a gehalten. Mit andern Worten wird die Spannung, die durch die zweite Driftschicht 81b gehalten wird, verringert. Auf diese Weise kann die elektrische Feldstärke in einem Abschnitt, in dem wahrscheinlich aufgrund der konzentrierten elektrischen Felder ein Durchschlag auftritt, weiter unterdrückt werden. Dementsprechend kann die Durchschlagspannung der Siliziumkarbid-Halbleitervorrichtung weiter erhöht werden.
    • (vi) In der Siliziumkarbid-Halbleitervorrichtung 201 kann ein Graben TR mit einer Seitenwandfläche SW ausgebildet werden. Die Seitenwandfläche SW erstreckt sich durch das Source-Gebiet 83 und das Körpergebiet 82 in die zweite Driftschicht 81b. Ferner ist die Seitenwandfläche SW von der ersten Driftschicht 81a getrennt. Die Gate-Elektrode 92 ist an der Seitenwandfläche SW angeordnet, wobei der Gate-Isolierfilm 91 dazwischen angeordnet ist.
    • In einer derartigen Siliziumkarbid-Halbleitervorrichtung mit einem Graben bildet der Durchschlag des Gate-Isolierfilms in der Nähe eines Endabschnitts der Seitenwandfläche SW, die sich in die zweite Driftschicht erstreckt, sehr wahrscheinlich einen Bestimmungsfaktor für die Durchbruchspannung der Siliziumkarbid-Halbleitervorrichtung. Selbst in einem solchen Fall kann mit dem Merkmal des zuvor beschriebenen Punkts (i) eine ausreichende Durchbruchspannung sichergestellt werden, während der Durchlasswiderstand unterdrückt wird.
    • (vii) In der Siliziumkarbid-Halbleitervorrichtung 202 kann eine flache Oberfläche PF mit einem Abschnitt ausgebildet werden, der aus sowohl dem Source-Gebiet 83P, dem Körpergebiet 82P und der zweiten Driftschicht 81b gebildet ist und parallel zur vierten Fläche P4 der zweiten Driftschicht 81b angeordnet ist. Die Gate-Elektrode 92P ist auf der flachen Oberfläche PF angeordnet, wobei der Gate-Isolierfilm 91P dazwischenliegt.
  • In einer solchen planaren Siliziumkarbid-Halbleitervorrichtung 202 bildet der Durchschlag in der Nähe einer Grenzfläche zwischen der zweiten Driftschicht 81b und dem Körpergebiet 82P sehr wahrscheinlich einen Bestimmungsfaktor für die Durchbruchspannung der Siliziumkarbid-Halbleitervorrichtung 202. Selbst in einem solchen Fall, kann anhand des Merkmals unter dem zuvor beschriebenen Punkt (i) eine ausreichende Durchbruchspannung sichergestellt werden, während der Durchlasswiderstand unterdrückt wird.
  • Im Nachfolgenden werden zur detaillierterer Beschreibung der Ausführungsformen der Erfindung der vorliegenden Anmeldung die erste und zweite Ausführungsform sowie zusätzliche Punkte beschrieben.
  • (Erste Ausführungsform)
  • Wie in 1 bis 3 gezeigt, umfasst ein MOSFET 201 (Siliziumkarbid-Halbleitervorrichtung) der vorliegenden Ausführungsform ein Einkristall-Substrat 80, eine Epitaxieschicht 101 (Siliziumkarbidschicht), Gate-Oxidfilme 91 (Gate-Oxidfilm), Gate-Elektroden 92, Zwischenschicht-Isolierfilme 93, Source-Elektroden 94 (zweite Elektrode), eine Source-Zwischenverbindungsschicht 95 und Drain-Elektrode 98 (erste Elektrode). Der MOSFET 201 weist vorzugsweise eine Durchbruchspannung von nicht weniger als 600 V zwischen der Drain-Elektrode 98 und jeder Source-Elektrode 94 auf. Mit anderen Worten bildet der MOSFET 201 vorzugsweise eine Leistungshalbleitervorrichtung mit einer hohen Durchbruchspannung.
  • Ein Einkristall-Substrat 80 ist aus Siliziumkarbid hergestellt und weist den n-Leitfähigkeitstyp (ersten Leitfähigkeitstyp) auf. Das Einkristall-Substrat 80 umfasst die eine Oberfläche (die obere Fläche in der Figur), auf der die Epitaxieschicht 101 vorgesehen ist, und die andere Oberfläche (die untere Fläche in der Figur), auf der die Drain-Elektrode 98, die als ohmsche Elektrode dient, vorgesehen ist. Das Einkristall-Substrat 80 weist vorzugsweise eine hexagonale 4H-Polytyp-Kristallstruktur auf.
  • Die Epitaxieschicht 101 ist eine Siliziumkarbidschicht, die epitaktisch auf dem Einkristall-Substrat 80 gewachsen wird. Die Epitaxieschicht 101 weist vorzugsweise eine hexagonale 4H-Polytyp-Kristallstruktur auf. Die Epitaxieschicht 101 umfasst die Relaxationsgebiete 71, einen Driftbereich 81, die Körpergebiete 82, die Source-Gebiete 83 und die Kontaktgebiete 84.
  • Der Driftbereich 81 weist den n-Leitfähigkeitstyp auf. Der Driftbereich 81 umfasst eine untere Driftschicht 81a (die erste Driftschicht) und eine obere Driftschicht 81b (die zweite Driftschicht). Die untere Driftschicht 81a weist eine erste Fläche P1 und eine zweite Fläche P2 gegenüber der ersten Fläche P1 auf. Die erste Fläche P1 ist der Drain-Elektrode 98 zugewandt und über das Einkristall-Substrat 80 mit der Drain-Elektrode 98 elektrisch verbunden. Die untere Driftschicht 81a weist den n-Leitfähigkeitstyp und eine Verunreinigungskonzentration NA auf.
  • Die Relaxationsgebiete 71 sind in Abschnitten der zweiten Fläche P2 der unteren Driftschicht 81a gebildet und weisen einen Abstand LA von der ersten Fläche P1 auf. Vorzugsweise ist die Beziehung LA > 5 μm erfüllt. Jedes der Relaxationsgebiete 81 weist den p-Leitfähigkeitstyp (den zweiten Leitfähigkeitstyp) auf und enthält eine hinzugefügte Verunreinigung, wie Aluminium. Das Relaxationsgebiet 71 weist eine Dosierungsmenge DR auf. Hierin bezieht sich der Begriff ”Dosierungsmenge” auf eine Verunreinigungsmenge pro Flächeneinheit. Die Flächeneinheit ist eine Flächeneinheit in einer Ebene senkrecht zu der Dickenrichtung (die vertikale Richtung in 1). Mit anderen Worten ist die Dosierungsmenge ein Wert, der durch Integrieren einer Verunreinigungskonzentration pro Volumeneinheit in der Dickenrichtung erhalten wird. Vorzugsweise ist die Relaxation LA·NA < DR erfüllt. Das Relaxationsgebiet 71 weist vorzugsweise eine Dosierungsmenge von nicht weniger als 1 × 1012 cm–2, noch bevorzugter nicht weniger als 1 × 1013 cm–2 auf. Diese Dosierungsmenge beträgt vorzugsweise nicht mehr als 1 × 1015 cm–2. Diese Dosierungsmenge beträgt beispielsweise 3 × 1013 cm–2.
  • Die obere Driftschicht 81b ist auf der zweiten Fläche P2 der unteren Driftschicht 81a vorgesehen. Die obere Driftschicht 81b weist eine dritte Fläche P3 in Kontakt mit der zweiten Fläche P2 und eine vierte Fläche P4 gegenüber der dritten Fläche P3 auf. Die dritte Fläche P3 weist einen Abstand LB von der vierten Fläche P4 auf. Mit anderen Worten weist die obere Driftschicht 81b eine Dicke LB auf. Ein Abstand LA zwischen dem Relaxationsgebiet 71 und der ersten Fläche P1 und ein Abstand LB zwischen der dritten Fläche P3 und der vierten Fläche P4 erfüllt vorzugsweise die Beziehung LA > LB, noch bevorzugter LA > 2·LB. Die untere Driftschicht 81a und die obere Driftschicht 81b bilden den Driftbereich 81, in dem die Relaxationsgebiete 71 vergraben sind. Mit anderen Worten bedeckt die obere Driftschicht 81 die Relaxationsgebiete 71. Die obere Driftschicht 81b weist den n-Leitfähigkeitstyp und eine Verunreinigungskonzentration NB auf.
  • Zwischen der Verunreinigungskonzentration NA der unteren Driftschicht 81a und der Verunreinigungskonzentration NB der oberen Driftschicht 81b ist die folgende Relaxation erfüllt: NB > NA. Die Verunreinigungskonzentration beträgt vorzugsweise nicht weniger als 3 × 1015 cm–3 und nicht mehr als 1 × 1016 cm–3, beispielsweise 4 × 1015 cm–3. Die Verunreinigungskonzentration NB beträgt vorzugsweise nicht weniger als 7 × 1015 cm–3 und nicht mehr als 5 × 1016 cm–3, beispielsweise 7,5 × 1015 cm–3. Das Einkristall-Substrat 80 weist vorzugsweise eine hinreichend größere Verunreinigungskonzentration als die Verunreinigungskonzentration NA auf. Beispielsweise weist das Einkristall-Substrat 80 eine Verunreinigungskonzentration auf, die 50 mal so groß, oder noch höher, als die Verunreinigungskonzentration NA ist. In einem solchen Fall dient das Einkristall-Substrat 80 nicht als ein Driftbereich, d. h. es weist im Wesentlichen keine Durchbruchspannung-Haltefunktion auf.
  • Jeder der Körpergebiete 82 ist auf der vierten Fläche P4 der oberen Driftschicht 81b vorgesehen. Das Körpergebiet weist den p-Leitfähigkeitstyp auf. Das Körpergebiet 82 ist durch die obere Driftschicht 81b von dem Relaxationsgebiet 71 getrennt. Das Körpergebiet 82 weist vorzugsweise eine Verunreinigungskonzentration von nicht weniger als 1 × 1017 cm–3 und nicht mehr als 5 × 1018 cm–3, beispielsweise 1 × 1018 cm–3, auf.
  • Das Source-Gebiet 83 ist auf dem Körpergebiet 82 vorgesehen und durch das Körpergebiet 82 von dem Driftbereich getrennt. Das Source-Gebiet weist den n-Leitfähigkeitstyp auf. Das Source-Gebiet 83 und das Kontaktgebiet 84 bilden die obere Fläche der Epitaxieschicht 101. Das Kontaktgebiet 84 weist den p-Leitfähigkeitstyp auf. Das Kontaktgebiet 84 ist mit der Körpergebiet 82 verbunden.
  • In dem MOSFET ist ein Graben TR in der oberen Fläche der Epitaxieschicht 101 vorgesehen. Der Graben TR weist Seitenwandflächen SW und eine Bodenfläche BT auf. Jede der Seitenwandflächen SW erstreckt sich durch das Source-Gebiet 83 und das Körpergebiet 82 in die Driftschicht 81b. Dementsprechend umfasst die Seitenwandfläche SW eine Kanalfläche des MOSFET 201 auf dem Körpergebiet 82. Die Seitenwandfläche SW ist von der unteren Driftschicht 81a getrennt. Die Bodenfläche BT ist in der oberen Driftschicht 81b angeordnet. In der vorliegenden Ausführungsform weist die Bodenfläche BT eine im Wesentlichen parallel zur Oberfläche verlaufende flache Form auf. Die Bodenfläche BT und die Seitenwandfläche SW sind an einem Abschnitt, der einen Eckabschnitt des Grabens TR bildet, miteinander verbunden. In der vorliegenden Ausführungsform erstreckt sich der Graben TR in einer Draufsicht (3) in Form eines Geflechts mit Honigwabenstruktur. Auf diese Weise weist die obere Fläche der Epitaxieschicht 101 eine hexagonale Form auf, die vom Graben TR umgeben ist. Die Seitenoberfläche SW ist relativ zu der Oberfläche der Epitaxieschicht 101 geneigt und breitet sich somit in einer sich verjüngenden Weise in Richtung der Öffnung des Grabens TR aus. Die Seitenwandfläche SW weist vorzugsweise eine Ebenenausrichtung auf, die relativ zu der (0001)-Ebene um nicht weniger als 50° und nicht mehr als 65° geneigt ist, noch bevorzugter relativ zu der (000-1)-Ebene um nicht weniger als 50° und nicht mehr als 65° geneigt ist. Vorzugsweise weist die Seitenwandfläche SW insbesondere in einem Abschnitt des Körpergebiets 82 eine vorbestimmte Kristallebene auf (auch als ”spezielle Ebene” bezeichnet). Einzelheiten der speziellen Ebene werden im Nachfolgenden beschrieben.
  • Vorzugsweise ist das Relaxationsgebiet 71 in einer Draufsicht lediglich außerhalb der Bodenfläche BT des Grabens TR, wie in 3 gezeigt, angeordnet. In der vorliegenden Ausführungsform weist das Relaxationsgebiet 71 in einer Draufsicht eine Öffnung auf. Insbesondere umfasst das Relaxationsgebiet 71 eine äußere Kante und eine Öffnung, die im Wesentlichen der oberen Fläche mit der hexagonalen Form entsprechen.
  • Der Gate-Oxidfilm 91 bedeckt sowohl die Seitenwandflächen SW als auch die Bodenfläche BT des Grabens TR. Somit umfasst der Gate-Oxidfilm 91 einen Abschnitt auf dem Körpergebiet 82, um das Source-Gebiete 83 und die obere Driftschicht 81b miteinander zu verbinden. Die Gate-Elektrode 92 ist auf dem Gate-Oxidfilm 91 vorgesehen. Auf diese Weise weist die Gate-Elektrode einen Abschnitt auf, der auf der Seitenwandfläche SW mit einem Gate-Oxidfilm 91 dazwischen angeordnet ist.
  • Die Source-Elektrode 94 ist mit sowohl den Source-Gebieten 83 als auch den Kontaktgebieten 84 in Kontakt und somit mit diesen elektrisch verbunden. Die Source-Zwischenverbindungsschicht 95 ist mit der Source-Elektrode 94 in Kontakt. Die Source-Zwischenverbindungsschicht 95 umfasst beispielsweise eine Aluminiumschicht. Der Zwischenschicht-Isolierfilm 93 isoliert die Gate-Elektrode 92 und die Source-Zwischenverbindungsschicht 95 voneinander.
  • Gemäß der vorliegenden Ausführungsform umfasst der MOSFET 201 den Graben TR mit der Seitenwandfläche SW. Die Seitenwandfläche SW erstreckt sich durch das Source-Gebiet 83 und das Körpergebiet 82 in die obere Driftschicht 81b und ist von der unteren Driftschicht 81a getrennt. Die Gate-Elektrode 92 ist auf der Seitenwandfläche SW angeordnet, wobei der Gate-Oxidfilm 91 dazwischenliegt. In einem solchen Graben MOSFET 201 bildet der Durchschlag des Gate-Isolierfilms 91 in der Nähe des Endabschnitts der Seitenwandfläche SW, die sich in die untere Driftschicht 81b erstreckt (der Eckbereich des Trabens TR) sehr wahrscheinlich ein Bestimmungsfaktor für die Durchbruchspannung des MOSFETs 201.
  • Hierin ist zwischen der Verunreinigungskonzentration NA der unteren Driftschicht 81a und der Verunreinigungskonzentration NB der oberen Driftschicht 81b die Relaxation NB > NA füllt. Wird somit eine Spannung zwischen der Drain-Elektrode 98 und der Source-Elektrode 94 angelegt, ist es für eine Verarmungsschicht einfacher, sich von dem Relaxationsgebiet 71 zur unteren Driftschicht 81a auszudehnen, verglichen mit der Ausdehnung einer Verarmungsschicht von dem Körpergewicht 82 zur oberen Driftschicht 81b. Somit wird ein großes Verhältnis der angelegten Spannung durch die untere Driftschicht 81a gehalten. Somit kann die elektrische Feldstärke in der oberen Driftschicht 81b unterdrückt werden. Wie zuvor beschrieben, tritt der Durchschlag des MOSFETs 201 wahrscheinlich in dem Gate-Isolierfilm 91 auf der unteren Driftschicht 81b auf. Somit kann durch Unterdrücken der elektrischen Feldstärke in der oberen Driftschicht 81b die Durchbruchspannung des MOSFETs 201 erhöht werden.
  • Ferner ist die Verunreinigungskonzentration der oberen Driftschicht 81b höher als in dem Fall, in dem NB ≤ NA erfüllt ist, so dass der elektrische Widerstand der oberen Driftschicht 81b auf einen niedrigen Wert gebracht werden kann. Dementsprechend kann der Durchlasswiderstand des MOSFETs 201 verringert werden.
  • Wie zuvor beschrieben, kann auf diese Weise der MOSFET 201 mit einer hohen Durchbruchspannung und einem geringen Durchlasswiderstand erhalten werden.
  • Ist zwischen den Abständen LA und LB (1) die Beziehung LA > LB, insbesondere die Beziehung LA > 2·LB, erfüllt, kann das Spannungsverhältnis, das durch die untere Driftschicht 81a gehalten wird, weiter erhöht werden. Dementsprechend kann die Durchbruchspannung weiter erhöht werden.
  • Ist die Beziehung LA > 5 μm erfüllt, kann eine Verarmungsschicht mit einer Länge von höchstens 5 μm zwischen dem Relaxationsgebiet 71 und der ersten Fläche P1 gebildet werden. Mit anderen Worten kann eine Verarmungsschicht mit einer ausreichenden Länge auf zuverlässigere Weise zwischen dem Relaxationsgebiet 71 und der ersten Fläche P1 gebildet werden. Dementsprechend kann die Durchbruchspannung des MOSFETs 201 weiter erhöht werden.
  • Ist die Beziehung LA·NA < DR erfüllt und ist der MOSFET 201 abgeschaltet, um eine Spannung zwischen der Drain-Elektrode 98 und der Source-Elektrode 94 zu erhöhen, kann verhindert werden, dass das Relaxationsgebiet 71 vollständig verarmt wird, bevor sich die Verarmungsschicht hinreichend von dem Relaxationsgebiet 71 in Richtung der ersten Fläche P1 ausbreiten konnte. Dementsprechend kann eine Verarmungsschicht mit einer hinreichenden Länge zwischen dem Relaxationsgebiet 71 und der ersten Fläche P1 in der unteren Driftschicht 81a gebildet werden. Dementsprechend kann ein größeres Spannungsverhältnis zwischen der Drain-Elektrode 98 und der Source-Elektrode 94 durch die untere Driftschicht 81a gehalten werden. Mit anderen Worten wird die durch die obere Driftschicht 81b gehaltene Spannung verringert. Auf diese Weise kann die elektrische Feldstärke in einem Abschnitt, in dem der Durchschlag aufgrund der konzentrierten elektrischen Felder sehr wahrscheinlich auftritt, weiter unterdrückt werden. Dementsprechend kann die Durchbruchspannung des MOSFETs 201 weiter erhöht werden.
  • Ferner sind die untere Driftschicht 81a und die Drain-Elektrode 98 über das Einkristall-Substrat 80, das eine höhere Verunreinigungskonzentration als die Verunreinigungskonzentration NA aufweist, elektrisch miteinander verbunden. Somit kann der Kontaktwiderstand der Drain-Elektrode 98 verringert werden. Dementsprechend kann der elektrische Widerstand des Driftbereichs 81 durch den verringerten Kontaktwiderstand erhöht werden. Somit kann die Verunreinigungskonzentration des Driftbereichs 81 weiter verringert werden. Somit kann die Durchbruchspannung des MOSFETs 201 weiter erhöht werden.
  • Wird das Relaxationsgebiet 71 in einer Draufsicht (3) außerhalb der Bodenfläche BT des Grabens TR angeordnet und wird der MOSFET 201 abgeschaltet, erstreckt sich die Verarmungsschicht von dem Relaxationsgebiet 71 zu dem Eckabschnitt des Grabens TR am Rand der Bodenfläche BT des Grabens TR. Dies trägt ebenfalls zur Erhöhung der elektrischen Feldrelaxationsstruktur bei.
  • Im Nachfolgenden wird ein Verfahren zur Herstellung des MOSFETs 201 (1) beschrieben.
  • Wie in 4 gezeigt, wird die untere Driftschicht 81a auf dem Einkristall-Substrat 80 gebildet. Insbesondere wird die untere Driftschicht 81a mittels Epitaxiewachstum auf dem Einkristall-Substrat 80 gebildet. Dieses Epitaxiewachstum kann mittels CVD-Verfahren (chemisches Dampfabscheidungsverfahren), das ein Mischgas aus Silan (SiH4) und Propan (C3H8) als ein Materialgas und Wasserstoffgas (H2) als Trägergas verwendet, durchgeführt werden. Dabei wird vorzugsweise Stickstoff (N) oder Phosphor (P) als Verunreinigung eingebracht.
  • Wie in 5 gezeigt, werden die Relaxationsgebiete 71 mit dem p-Leitfähigkeitstyp in Abschnitten der zweiten Fläche P2 der unteren Driftschicht 81a gebildet. Insbesondere werden in die zweite Fläche P2 Akzeptor-Ionen (Verunreinigungsionen zur Bildung des zweiten Leitfähigkeitstyps) unter Verwendung einer Implantationsmaske (nicht gezeigt) implantiert.
  • Wie in 6 gezeigt, wird nach der Bildung der Relaxationsgebiete 71 die obere Driftschicht 81b mit dem n-Leitfähigkeitstyp auf der zweiten Fläche P2 gebildet. Dementsprechend werden die Relaxationsgebiete 71 in dem Driftbereich 81, der die untere Driftschicht 81a und die obere Driftschicht 81b umfasst, vergraben. Die obere Driftschicht 81b kann unter Verwendung desselben Verfahrens, das zur Bildung der unteren Driftschicht 81a verwendet wurde, gebildet werden.
  • Wie in 7 gezeigt, werden das Körpergebiet 82 und das Source-Gebiet 83 auf der vierten Fläche P4 der oberen Driftschicht 81b gebildet. Wie in 8 gezeigt, werden die Kontaktgebiete 84 auf dem Körpergebiet 82 gebildet. Die Bildung der Gebiete kann beispielsweise mittels Ionenimplantation in die vierte Fläche der oberen Driftschicht 81b durchgeführt werden (6). Bei der Ionenimplantation zur Bildung des Körpergebiets 82 und der Kontaktgebiete 84 werden Ionen einer Verunreinigung zur Bildung der p-Leitfähigkeit, wie beispielsweise Aluminium (Al), implantiert. Indes werden bei der Ionenimplantation zur Bildung des Source-Gebiets 83 Ionen einer Verunreinigung zur Bildung des n-Leitfähigkeitstyps, wie beispielsweise Phosphor (P), implantiert. Es sollte beachtet werden, dass anstelle der Ionenimplantation ein epitaktischer Aufwachsschritt unter Hinzufügung von Verunreinigungen verwendet werden kann.
  • Anschließend wird eine Wärmebehandlung zur Aktivierung der Verunreinigungen durchgeführt. Diese Wärmebehandlung wird vorzugsweise bei einer Temperatur von nicht weniger als 1500°C und nicht mehr als 1900°C, beispielsweise bei einer Temperatur von in etwa 1700°C durchgeführt. Die Wärmebehandlung wird beispielsweise für etwa 30 Minuten durchgeführt. Die Atmosphäre für die Wärmebehandlung ist vorzugsweise eine inerte Gasatmosphäre, wie beispielsweise eine Ar-Atmosphäre.
  • Wie in 9 gezeigt, wird eine Maskenschicht 40 mit einer Öffnung auf der Fläche, die durch das Source-Gebiet 83 und das Kontaktgebiet 84 gebildet wird, ausgebildet. Als Maskenschicht 40 wird beispielsweise ein Siliziumoxid 5 oder dergleichen verwendet. Die Öffnung wird entsprechend der Position des Grabens TR (1) gebildet.
  • Wie in 10 gezeigt, werden in der Öffnung der Maskenschicht 40 das Source-Gebiet 83, das Körpergebiet 82 und ein Abschnitt der oberen Driftschicht 81b mittels Ätzen entfernt. Ein Beispiel für ein verwendbares Ätzverfahren ist reaktives Ionenätzen (RIE), insbesondere ein reaktives Ätzverfahren mit induktivem Plasma (ICP) RIE. Insbesondere kann beispielsweise ein ICP-RIE-Verfahren durchgeführt werden, das SF6 oder ein Mischgas aus SF6 und O2 als ein reaktives Gas verwendet. Durch das Ätzverfahren kann in dem Gebiet, in dem der Graben TR (1) gebildet werden soll, eine Vertiefung TQ mit Seitenwänden, die im Wesentlichen senkrecht zu der oberen Fläche verlaufen, gebildet werden.
  • Anschließend wird ein thermischer Ätzschritt in der Vertiefung TQ durchgeführt. Dieser thermische Ätzschritt kann beispielsweise mittels Wärmebehandlung in einer Atmosphäre, die ein reaktives Gas mit wenigstens einer oder mehreren Arten von Halogenatomen enthält, durchgeführt werden. Die wenigstens eine oder mehreren Arten von Halogenatomen umfassen Chlor(Cl)-Atome und/oder Fluor(F)-Atome. Diese Atmosphäre umfasst beispielsweise Cl2, BCl3, SF6 oder CF4. Beispielsweise wird der thermische Ätzschritt unter Verwendung eines Mischgases aus Chlorgas und Sauerstoffgas als ein reaktives Gas bei einer Wärmebehandlungstemperatur von beispielsweise nicht weniger als 700°C und nicht mehr als 1000°C durchgeführt.
  • Es sollte beachtet werden, dass das reaktive Gas zusätzlich zu dem Chlorgas und dem Sauerstoffgas ein Trägergas enthalten kann. Als Trägergas kann beispielsweise Stickstoff(N2)-Gas, Argongas, Heliumgas oder dergleichen verwendet werden. Wird die Wärmebehandlungstemperatur, wie oben beschrieben, auf nicht weniger als 700°C und nicht mehr als 1000°C eingestellt, beträgt eine Ätzrate von SiC in etwa 70 μm/Stunde. Darüber hinaus wird in diesem Fall die Maskenschicht 40, die aus Siliziumoxid gebildet ist und somit ein sehr großes Ätzselektivitätsverhältnis relativ zu SiC aufweist, während des Ätzvorgangs von SiC im Wesentlichen nicht geätzt.
  • Wie in 11 gezeigt, wird durch den zuvor beschriebenen thermischen Ätzschritt der Graben TR in der oberen Fläche der Epitaxieschicht 101 gebildet. Vorzugsweise wird während der Bildung des Grabens TR die spezielle Ebene spontan an der Seitenwandfläche SW, insbesondere auf der Körpergebietsschicht 82 gebildet. Anschließend wird die Maskenschicht 40 durch ein geeignetes Verfahren, wie beispielsweise Ätzen, entfernt.
  • Wie in 12 gezeigt, wird der Gate-Oxidfilm 91 gebildet, um sowohl die Seitenwandfläche SW als auch die Bodenfläche BT des Grabens TR zu bedecken. Der Gate-Oxidfilm 91 kann beispielsweise mittels thermischer Oxidation gebildet werden. Anschließend wird ein NO-Glühschritt unter Verwendung von Stickstoffmonoxid(NO)-Gas als Atmosphärengas durchgeführt. Ein Temperaturprofil weist eine derartige Bedingung auf, dass die Temperatur nicht weniger als 1100°C und nicht mehr als 1300°C und die Haltezeit in etwa 1 Stunde betragen. Dementsprechend werden Stickstoffatome in ein Grenzflächengebiet zwischen dem Gate-Oxidfilm 91 und dem Körpergebiet 82 eingebracht. Folglich wird die Bildung von Grenzflächenzuständen in dem Grenzflächengebiet unterdrückt, wodurch eine verbesserte Kanalträgerbeweglichkeit erzielt. Es sollte beachtet werden, dass auch ein anderes Gas als NO-Gas als das Atmosphärengas verwendet werden kann, solang die Stickstoffatome eingebracht werden können. Nach diesem NO-Glühschritt kann ferner ein Ar-Glühschritt unter Verwendung von Argon (Ar) als Atmosphärengas durchgeführt werden. Der Ar-Glühschritt wird vorzugsweise bei einer Wärmebehandlungstemperatur durchgeführt, die höher als die Wärmebehandlungstemperatur in dem zuvor beschriebenen NO-Glühschritt und niedriger als der Schmelzpunkt des Gate-Oxidfilm 91 ist. Diese Wärmebehandlungstemperatur wird beispielsweise für etwa 1 Stunde gehalten. Dementsprechend kann die Bildung von Grenzflächenzuständen in dem Grenzflächengebiet zwischen dem Gate-Oxidfilm 91 und dem Körpergebiet 82 weiter unterdrückt werden. Es sollte beachtet werden, dass anstelle von Ar-Gas ein anderes inertes Gas, wie beispielsweise Stickstoffgas, als das Atmosphärengas verwendet werden kann.
  • Wie in 13 gezeigt, wird die Gate-Elektrode 92 auf dem Gate-Oxidfilm 91 gebildet. insbesondere wird die Gate-Elektrode 92 auf dem Gate-Oxidfilm 91 gebildet, um das Gebiet innerhalb des Grabens TR zu füllen, wobei der Gate-Oxidfilm 91 dazwischen angeordnet ist. Ein Verfahren zur Bildung der Gate-Elektrode 92 kann beispielsweise durch Bilden eines Films aus einem Leiter oder dotiertem Silizium und Durchführen eins CMP-Verfahrens (chemisch-mechanisches Polieren) durchgeführt werden.
  • Bezugnehmend auf 14, wird der Zwischenschichtisolierfilm 93 auf der Gate-Elektrode 92 und dem Gate-Oxidfilm 91 gebildet, um die freigelegte Fläche der Gate-Elektrode 92 zu bedecken. Ein Ätzschritt wird zur Bildung von Öffnungen in dem Zwischenschichtisolierfilm 93 und dem Gate-Oxidfilm 91 durchgeführt. Durch die Öffnungen wird sowohl das Source-Gebiet 83 als auch das Kontaktgebiet 84 an der oberen Fläche freigelegt. Anschließend wird auf der oberen Fläche die Source-Elektrode 94 in Kontakt mit sowohl dem Source-Gebiet 83 als auch dem Kontaktgebiet 84 ausgebildet. Die Drain-Elektrode 98 wird auf die erste Fläche P1, die durch den Drift-Bereich 81 gebildet wird, ausgebildet, wobei das Einkristall-Substrat 80 dazwischen angeordnet ist.
  • Unter erneutem Bezug auf 1 wird die Source-Zwischenverbindungsschicht 95 gebildet. Auf diese Weise wird der MOSFET 201 erhalten.
  • (Spezielle Ebene)
  • Die zuvor beschriebene Seitenwandfläche SW weist insbesondere an deren Abschnitt des Körpergebiets 82 die spezielle Ebene auf. Die Seitenwandfläche SW der speziellen Ebene umfasst eine Ebene S1 mit einer in 15 gezeigten {0-33-8}-Ebenenausrichtung. Mit anderen Worten wird das Körpergebiet 82 auf der Seitenwandfläche SW des Grabens TR mit einer Fläche, die die Ebene S1 aufweist, ausgebildet. Die Ebene S1 weist vorzugsweise eine (0-33-8)-Ebenenausrichtung auf.
  • Noch bevorzugter umfasst die Seitenwandfläche SW mikroskopisch die Ebene S1 und die Seitenwandfläche SW umfasst ferner mikroskopisch eine Ebene S2 mit einer {0-11-1}-Ebenenausrichtung. Hierin bedeutet der Begriff ”mikroskopisch” ”derart klein, dass wenigstens in etwa die zweimal so große Größe eines Zwischenatomabstands berücksichtigt wird”. Als Verfahren zur Beobachtung einer derartigen mikroskopischen Struktur wird beispielsweise ein Verfahren mittels TEM (Transmissions-Elektronenmikroskop) verwendet. Die Ebene S2 weist vorzugsweise eine (0-11-1)-Ebenenausrichtung auf.
  • Vorzugsweise bilden die Ebene S1 und die Ebene S2 der Seitenwandfläche SW eine kombinierte Ebene SR mit einer in {0-11-2}-Ebenenausrichtung. Insbesondere ist die kombinierte Ebene SR aus den sich periodisch wiederholenden Ebenen S1 und S2 gebildet. Eine solche periodische Struktur kann beispielsweise mittels TM oder AFM (Atomkraftmikroskop) beobachtet werden. In diesem Fall weist die kombinierte Ebene makroskopisch einen Abweichungswinkel von 62° relativ zu der {000-1}-Ebene auf. Hierin bedeutet der Begriff ”makroskopisch” ”Vernachlässigen einer Feinstruktur mit einer Größe etwa eines Zwischenatomabstands”. Für die Messung eines derartigen makroskopischen Abweichungswinkels wird beispielsweise ein Verfahren, das eine allgemeine Röntgen-Strahlenbeugung verwendet, verwendet. Vorzugsweise weist die kombinierte Ebene SR eine (0-11-2)-Ebenenausrichtung auf. In diesem Fall weist die kombinierte Ebene SR makroskopisch einen Versatzwinkel von 62° relativ zu der (000-1)-Ebene auf.
  • Vorzugsweise fließen in der Kanaloberfläche die Ladungsträger eine Kanalrichtung CD (d. h. die Dickenrichtung des MOSFETs (die vertikale Richtung in 1 oder dergleichen), in der die zuvor beschriebene periodische Wiederholung stattfindet.
  • Im Nachfolgenden wird die detaillierte Struktur der kombinierten Ebene SR beschrieben.
  • Im Allgemeinen werden die hinsichtlich der Si-Atome (oder C-Atome), mit einem 4H-Polytyp-Siliziumkarbid-Einkristall aus der (000-1)-Ebene betrachtet, die Atome in einer Schicht A (die durchgezogene Linie in der Figur), die Atome in einer darunter angeordneten Schicht B (die gestrichelte Linie in der Figur) und die Atome in einer darunter angeordneten Schicht C (die Kettenlinie in der Figur), sowie die Atome in einer darunter angeordneten Schicht B (nicht in der Figur gezeigt) wiederholt ausgebildet, wie in 16 gezeigt. Werden mit anderen Worten die vier Schichten ABCB als ein Periodenstapel betrachtet, wird eine periodische Stapelstruktur, wie beispielsweise ABCBABCBABCB... gebildet.
  • Wie in 17 gezeigt, sind in der (11-20)-Ebene (der Querschnitt entlang einer Linie XVII-XVII der 16) die Atome in jeder der vier Schichten ABCB, die den zuvor beschriebenen Periodenstapel bilden, nicht vollständig entlang der (0-11-2)-Ebene ausgerichtet. In 17 ist die (0-11-2)-Ebene derart dargestellt, dass sie die Positionen der Atome in der Schicht B durchläuft. In diesem Fall versteht es sich, dass jedes der Atome in den Schichten A und C von der (0-11-2)-Ebene abweicht. Somit kann, selbst wenn die makroskopische Ebenenausrichtung der Fläche des Siliziumkarbid-Einkristalls, d. h. dessen Ebenenausrichtung, bei der die Atomniveaustruktur vernachlässigt wird, auf die (0-11-2)-Ebene beschränkt ist, diese Fläche makroskopisch unterschiedliche Strukturen annehmen.
  • Wie in 18 gezeigt, wird die kombinierte Ebene SR durch abwechselndes Ausbilden der Ebenen S1 mit einer in (0-33-8)-Ebenenausrichtung und der Ebenen S2, die mit den Ebenen S1 verbunden sind und eine Ebenenausrichtung aufweisen, die sich von jener der jeweiligen Ebenen S1 unterscheidet, gebildet. Jede der Ebenen S1 und S2 weist eine Länge auf, die zweimal so groß wie der Zwischenatomabstand der Si-Atome (oder C-Atome) ist. Es sollte beachtet werden, dass eine Ebene mit einer gemittelten Ebene S1 und Ebene S2 der (0-11-2)-Ebene entspricht (17).
  • Wird, wie in 19 gezeigt, die kombinierte Ebene SR von der (01-10)-Ebene aus betrachtet, weist die Einkristallstruktur einen Abschnitt auf, der periodisch eine Struktur (S1-Ebenenabschnitt) entsprechend einer kubischen Struktur umfasst. Insbesondere wird die kombinierte Ebene SR durch abwechselndes Ausbilden der Ebenen S1 mit einer (001)-Ebenenausrichtung in der zuvor beschriebenen Struktur, die der kubischen Struktur entspricht, und der Ebenen S2, die mit den Ebenen S1 verbunden sind und eine Ebenenausrichtung aufweisen, die sich von denen der Ebenen S1 unterscheidet, gebildet. Auch in einem anderen Polytyp als 4H kann die Oberfläche aus den Ebenen (Ebenen S1 in 24) mit einer (001)-Ebenenausrichtung in der Struktur, die der kubischen Struktur entspricht, und den Ebenen (Ebenen S2 in 16), die mit den vorstehenden Ebenen verbunden sind und eine sich von den vorstehenden Ebenen unterscheidende Ebenenorientierung aufweist, gebildet werden. Der Polytyp kann beispielsweise einen 6H- oder 15R-Typ umfassen.
  • Als nächstes wird mit Bezug auf 20 eine Beziehung zwischen der Kristallebene des Seitenwandfläche SW und der Ladungsträgerbeweglichkeit MB der Kanaloberfläche beschrieben. In dem Diagramm der 20 zeigt die Horizontalachse einen Winkel D1, der durch die (001-1)-Ebene und die makroskopische Ebenenausrichtung der Seitenwandfläche SW, die die Kanaloberfläche aufweist, gebildet wird, während die Vertikalachse die Ladungsträgerbeweglichkeit MB darstellt. Eine Gruppe von Meßpunkten CM entspricht dem Fall, bei dem die Seitenwandfläche SW mittels thermischen Ätzen so bearbeitet wurde, dass sie einer speziellen Ebene entspricht, während eine Gruppe von Meßpunkten MC dem Fall entspricht, für den die Seitenwandfläche SW nicht thermisch geätzt wurde.
  • In der Gruppe der Meßpunkte MC nimmt die Ladungsträgerbeweglichkeit MB einen Höchstwert an, wenn die Kanaloberfläche eine makroskopische (0-33-8)-Ebenenausrichtung aufweist. Der Grund dafür ist vermutlich wie folgt. In dem Fall, in dem kein thermischer Ätzschritt durchgeführt wird, d. h. in dem Fall, in dem die mikroskopische Struktur der Kanaloberfläche in keiner besonderen Weise gesteuert wird, entspricht der makroskopischen Ebenenausrichtung (0-33-8), mit dem Ergebnis, dass ein Verhältnis der mikroskopischen (0-33-8)-Ebenenausrichtung, d. h. der (0-33-8)-Ebenenausrichtung auf Atomniveau statistisch gesehen, hoch wird.
  • Andererseits nimmt die Ladungsträgerbeweglichkeit in der Gruppe der Meßpunkte CM einen Höchstwert an, wenn die mikroskopische Ebenenausrichtung der Kanaloberfläche (0-11-2) ist (Pfeil EX). Der Grund dafür ist vermutlich wie folgt. Wie in 18 und 19 gezeigt, sind die Vielzahl der Ebenen S1, die jeweils eine (0-33-8)-Ebenenausrichtung aufweisen, dicht und gleichmäßig mit den dazwischen angeordneten Ebenen S2 ausgerichtet, wodurch sich ein Verhältnis der mikroskopischen (0-33-8)-Ebenenausrichtung in der Kanaloberfläche erhöht.
  • Es sollte beachtet werden, dass die Ladungsträgerbeweglichkeit eine Orientierungsabhängigkeit von der kombinierten Ebene SR aufweist. In dem in 21 gezeigten Diagramm zeigt die Horizontalachse einen Winkel D2 zwischen der Kanalrichtung und der <0-11-2>-Richtung, während die Vertikalachse die Ladungsträgerbeweglichkeit MB (in einer beliebigen Einheit) in der Kanaloberfläche darstellt. Eine gestrichelte Linie wird ergänzend zur Darstellung der Kurve darin gezeigt. Aus dem Diagramm ist ersichtlich, dass zur Erhöhung der Kanalbeweglichkeit MB, die Kanalrichtung CD (15) vorzugsweise einen Winkel D2 von weniger als 0° und nicht mehr als 60°, noch bevorzugter im Wesentlichen 0°, aufweist.
  • Wie in 22 gezeigt, kann Seitenwandfläche SW zusätzlich zur kombinierten Ebene SR ferner eine Ebene S3 aufweisen. Genauer gesagt, kann die Seitenwandfläche SW eine kombinierte Ebene SQ aufweisen, die durch periodisches Anordnen der Ebene S3 und der kombinierten Ebene SR gebildet wird. In diesem Fall weicht der Abweichungswinkel der Seitenwandfläche SW bezogen auf die {000-1}-Ebene vom idealen Abweichungswinkel der kombinierten Ebene SR, d. h. 62°, ab. Vorzugsweise ist die Abweichung gering und liegt im Bereich von ±10°. Beispiele für eine Oberfläche, die in einem derartigen Winkelbereich liegt, umfassen eine Oberfläche mit einer makroskopischen Ebenenausrichtung der {0-33-8}-Ebene. Noch bevorzugter weicht der Abweichungswinkel der Seitenwandfläche SW bezogen auf die (000-1)-Ebene von dem idealen Abweichungswinkel der kombinierten Ebene SR, d. h. 62°, ab. Vorzugsweise ist diese Abweichung gering und liegt im Bereich von ±10°. Beispiele einer Oberfläche, die in einem derartigen Winkelbereich liegen, umfassen eine Oberfläche mit einer makroskopischen Ebenenausrichtung der (0-33-8)-Ebene.
  • Eine derartige periodische Struktur kann beispielsweise mittels TEM oder AFM beobachtet werden.
  • (Zweite Ausführungsform)
  • Wie in 23 gezeigt, umfasst ein MOSFET 202 der vorliegenden Ausführungsform einen sogenannten planaren Typ. Eine Epitaxieschicht 102 umfasst Körpergebiete 82B, Source-Gebiete 83B und Kontaktgebiete 84B. Der MOSFET 202 wird mit einer flachen Ebene PF ausgebildet. Die flache Ebene PF weist einen Abschnitt auf, der aus jeweils den Source-Gebieten 83B, den Körpergebieten 82B und der oberen Driftschicht 81B gebildet ist und parallel mit der vierten Fläche P4 der oberen Driftschicht 81B verläuft. Die Gate-Elektroden 92P sind auf der flachen Ebene PF mit den dazwischen liegenden Gate-Oxidfilmen 91P angeordnet. Es sollte beachtet werden, dass andere Ausgestaltungen als die zuvor beschriebene im Wesentlichen gleich wie die der ersten Ausführungsform sind. Somit werden gleiche oder sich entsprechende Elemente mit den gleichen Bezugszeichen beschrieben und werden nicht wiederholt beschrieben.
  • In der vorliegenden Ausführungsform bildet der Durchschlag in der Nähe einer Grenzfläche zwischen der unteren Driftschicht 81b und jedem Körpergebiet 82P (insbesondere die Eckabschnitte CR) sehr wahrscheinlich einen Bestimmungsfaktor für die Durchbruchspannung des MOSFETs 202. Selbst in einem solchen Fall kann im Wesentlichen aus demselben Grund wie in der ersten Ausführungsform eine hinreichende Durchbruchspannung gewährleistet werden, während der Durchlasswiderstand unterdrückt wird.
  • (Beziehung zwischen der Durchbruchspannung und der Verunreinigungskonzentration NA sowie dem Abstand Ld)
  • Ist, wie in einem Simulationsergebnis der 24 gezeigt, die Verunreinigungsdosierungsmenge in dem Relaxationsgebiet ausreichend hoch, sodass das Relaxationsgebiet 71 nicht vollständig verarmt ist, wird die Durchbruchspannung der Grenzfläche zwischen dem Relaxationsgebiet 71 und der Driftschicht 81a im Wesentlichen durch die Verunreinigungskonzentration NA der unteren Driftschicht 81a und dem Abstand LA zwischen dem Relaxationsgebiet 71 und der ersten Fläche P1 bestimmt. In einer Halbleitervorrichtung beträgt der obere Grenzwert einer derartigen Durchbruchspannung in etwa 600 V (siehe die gestrichelte Linie der Figur). Ist LA ≥ 5 μm, wird in der Silizium-Halbleitervorrichtung eine Durchbruchspannung von nicht weniger als 600 V erzielt.
  • (Beispiel 1)
  • Für den MOSFET 201 (1) wurden durch Ändern der Verunreinigungskonzentrationen NA, NB und der Abstände LA, LB, die Simulationen 1 bis 5 hinsichtlich der elektrischen Feldstärke und des Durchschlagwiderstands RON durchgeführt. Es soll beachtet werden, dass die Simulation 1 einem Vergleichsbeispiel 1 entspricht, bei dem die Verunreinigungskonzentrationen NA und NB gleich hoch waren. Im Nachfolgenden sind die Ergebnisse davon gezeigt. [Tabelle 1]
    # NA [cm–3] LA [μm] NB [cm–3] LB [μm] Efp/n [cm–3] EGraben [MV/cm] Eox [MV/cm] Epn [MV/cm] Ron [mohm·cm2]
    1 4,5 × 1015 9 4,5 × 1015 9 2,5 1,07 3,53 0,16 9,27
    2 4,5 × 1015 9 5,5 × 1015 3 2,5 1,12 3,73 0,16 3,25
    3 4,5 × 1015 9 7,0 × 1015 3 2,55 1,16 3,9 0,17 2,95
    4 4,5 × 1015 9 1,0 × 1015 3 2,6 1,22 4,04 0,17 2,75
    5 4,5 × 1015 9 2,0 × 1015 3 2,7 1,5 4,4 0,18 2,50
  • Hierin stell ”Efp/n” die maximale elektrische Feldstärke in der Nähe der Grenzfläche zwischen dem Relaxationsgebiet 71 und der unteren Driftschicht 81a dar. ”EGraben” stellt die maximale elektrische Feldstärke im Graben TR dar. ”EOX” stellt die maximale elektrische Feldstärke in dem Gate-Oxidfilm 91 dar. ”Epn” stellt die maximale elektrische Feldstärke in der Nähe der Grenzfläche zwischen dem Körpergebiet 82 und der oberen Driftschicht 81b dar.
  • Das in dem MOSFET 201 vorgesehene Relaxationsgebiet 71 ermöglicht eine wirksame Unterdrückung der EOX, wobei jedoch darauf geachtet werden muss, dass Efp/n nicht zu hoch wird. In der Simulation 1 (Vergleichsbeispiel) und der Simulation 2 (Beispiel) wurde Efp/n in etwa in gleichem Ausmaß unterdrückt. Andererseits wurde der Durchlasswiderstand RON in letzterem Fall (Beispiel) stärker unterdrückt. Wie durch die Simulationen 3 bis 5 gezeigt, wird durch Erhöhen der Verunreinigungskonzentration NB der Durchlasswiderstand RON weiter unterdrückt.
  • (Beispiel 2)
  • Für den MOSFET 202 (23) wurden ähnliche Simulationen wie die zuvor beschriebenen durchgeführt. Im Nachfolgenden sind die Ergebnisse davon gezeigt. [Tabelle 2]
    # NA [cm–3] LA [μm] NB [cm–3] LB [μm] Efp/n [cm–3] Epn [MV/cm] Ron [mohm·cm2]
    1 4,5 × 1015 9 4,5 × 1015 9 1,67 1,28 7,66
    2 4,5 × 1015 9 7,0 × 1015 3 1,98 1,32 4,06
  • Der Durchlasswiderstand RON in der Simulation 2 (Beispiel) wird im Vergleich zum Durchlasswiderstand RON in der Simulation 1 (Vergleichsbeispiel) unterdrückt.
  • Die hierin offenbarten Ausführungsformen und Beispiele dienen lediglich als Beispiel und sind in keinerlei Hinsicht als einschränkend zu erachten. Der Umfang der vorliegenden Erfindung wird vielmehr durch die Begriffe der Ansprüche als durch die zuvor beschriebenen Ausführungsformen definiert und sollten beliebige Modifikationen innerhalb des Umfangs und der Bedeutung der Begriffe der Ansprüche umfassen. Beispielsweise ist der Graben nicht auf einen Graben mit einer flachen Bodenfläche beschränkt, und kann eine U-förmige oder V-förmige Querschnittsform aufweisen. Ferner ist die Silikonkarbid-Halbleitervorrichtung nicht auf den MOSFET beschränkt und kann beispielsweise einen IGBT (einen bipolaren Transistor mit isoliertem Gate) umfassen. In diesem Fall dienen die zuvor beschriebene Source-Elektrode, das Source-Gebiet und die Drain-Elektrode jeweils als eine Emitter-Elektrode, ein Emittergebiet und eine Kollektor-Elektrode. Darüber hinaus umfasst in der zuvor beschriebenen Ausführungsformen der erste Leitfähigkeitstyp den n-Typ und der zweite Leitfähigkeitstyp den p-Typ, wobei jedoch diese Leitfähigkeitstypen vertauscht werden können. In diesem Fall werden die Donatoren und die Akzeptoren in der obigen Beschreibung ebenfalls vertauscht. Es sollte beachtet werden, dass zur Erzielung einer hohen Kanalbeweglichkeit, der erste Leitfähigkeitstyp vorzugsweise den n-Typ umfasst. Ferner muss die Siliziumkarbid-Halbleitervorrichtung kein Einkristall-Substrat aufweisen, und kann somit ohne Einkristall-Substrat ausgebildet sein.
  • Bezugszeichenliste
    • 71
    Relaxationsgebiet
    80
    Einkristall-Substrat
    81
    Drift-Bereich
    81a
    Untere Driftschicht (erste Driftschicht)
    81b
    Obere Driftschicht (zweite Driftschicht)
    82, 82P
    Körpergebiet
    83, 83P
    Source-Gebiet
    84, 84P
    Kontaktgebiet
    91, 91P
    Gate-Oxidfilm (Gate-Isolierfilm)
    92, 92P
    Gate-Elektrode
    93
    Zwischenschicht-Isolierfilm
    94
    Source-Elektrode
    95
    Source-Verbindungsschicht
    98
    Drain-Elektrode (erste Elektrode)
    94
    Source-Elektrode (zweite Elektrode)
    101, 102
    Epitaxieschicht
    201, 202
    MOSFET (Siliziumkarbid-Halbleitervorrichtung)
    BT
    Bodenfläche
    CD
    Kanalrichtung
    CR
    Eckabschnitt
    P1 bis P4
    erste bis vierte Oberfläche
    SW
    Seitenwandfläche
    TR
    Graben

Claims (7)

  1. Siliziumkarbid-Halbleitervorrichtung, umfassend: eine erste Elektrode; eine erste Driftschicht, die eine erste Fläche, die der ersten Elektrode zugewandt und mit der ersten Elektrode elektrisch verbunden ist, und eine zweite Fläche gegenüber der ersten Fläche umfasst, die einen ersten Leitfähigkeitstyp und eine Verunreinigungskonzentration NA aufweist; ein Relaxationsgebiet, das in einem Abschnitt der zweiten Fläche der ersten Driftschicht vorgesehen ist, das einen Abstand LA von der ersten Fläche und einen zweiten Leitfähigkeitstyp aufweist; eine zweite Driftschicht, die eine dritte Fläche in Kontakt hat mit der zweiten Fläche und eine vierte Fläche gegenüber der dritten Fläche umfasst, und die den ersten Leitfähigkeitstyp aufweist, wobei die erste Driftschicht und die zweite Driftschicht einen Drift-Bereich bilden, in dem das Relaxationsgebiet vergraben ist, wobei die zweite Driftschicht eine Verunreinigungskonzentration NB aufweist und die Beziehung NB > NA erfüllt ist; ein Körpergebiet, das auf der vierten Fläche der zweiten Driftschicht vorgesehen ist und den zweiten Leitfähigkeitstyp aufweist; ein Source-Gebiet, das auf dem Körpergebiet vorgesehen ist, das durch das Körpergebiet von dem Drift-Bereich getrennt ist, und das den ersten Leitfähigkeitstyp aufweist; eine zweite Elektrode, die mit dem Source-Gebiet elektrisch verbunden ist; einen Gate-Isolierfilm, der einen Abschnitt auf dem Körpergebiet umfasst, um das Source-Gebiet und die zweite Driftschicht miteinander zu verbinden; und eine Gate-Elektrode, die auf dem Gate-Isolierfilm vorgesehen ist.
  2. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 1, wobei die dritte Fläche einen Abstand LB von der vierten Fläche aufweist und die Beziehung LA > LB erfüllt ist.
  3. Siliziumkarbid-Halbleitervorrichtung nach Anspruch 2, wobei die Beziehung LA > 2LB erfüllt ist.
  4. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die Beziehung LA > 5 μm erfüllt ist.
  5. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei das Relaxationsgebiet eine Dosierungsmenge DR aufweist und die Beziehung LA·NA < DR erfüllt ist.
  6. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei ein Graben vorgesehen ist, der eine Seitenwandfläche aufweist, die sich durch das Source-Gebiet und das Körpergebiet in die zweite Driftschicht erstreckt und von der ersten Driftschicht getrennt ist, und wobei die Gate-Elektrode auf der Seitenwandfläche mit dem Gate-Isolationsfilm dazwischen angeordnet ist.
  7. Siliziumkarbid-Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei eine ebene Fläche vorgesehen ist, die einen Abschnitt aufweist, der aus sowohl dem Source-Gebiet, dem Körpergebiet als auch der zweiten Driftschicht gebildet ist, und der parallel mit der vierten Fläche der zweiten Driftschicht angeordnet ist, und wobei der Gate-Elektrode auf der ebenen Fläche mit dem Gate-Isolationsfilm dazwischen angeordnet ist.
DE112014001221.1T 2013-03-11 2014-01-24 Siliziumkarbid-Halbleitervorrichtung Pending DE112014001221T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-047790 2013-03-11
JP2013047790A JP2014175518A (ja) 2013-03-11 2013-03-11 炭化珪素半導体装置
PCT/JP2014/051468 WO2014141754A1 (ja) 2013-03-11 2014-01-24 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
DE112014001221T5 true DE112014001221T5 (de) 2016-01-07

Family

ID=51486739

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014001221.1T Pending DE112014001221T5 (de) 2013-03-11 2014-01-24 Siliziumkarbid-Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US8952393B2 (de)
JP (1) JP2014175518A (de)
CN (1) CN105190899A (de)
DE (1) DE112014001221T5 (de)
WO (1) WO2014141754A1 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015060859A (ja) * 2013-09-17 2015-03-30 住友電気工業株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2016023100A1 (en) 2014-08-11 2016-02-18 Corel Corporation Methods and systems for generating graphical content through physical system modelling
JP6658257B2 (ja) * 2016-04-22 2020-03-04 住友電気工業株式会社 炭化珪素半導体装置
US10861931B2 (en) * 2016-12-08 2020-12-08 Cree, Inc. Power semiconductor devices having gate trenches and buried edge terminations and related methods
JP7092129B2 (ja) * 2017-07-04 2022-06-28 住友電気工業株式会社 炭化珪素半導体装置
CN107731894B (zh) * 2017-09-02 2020-02-07 西安交通大学 一种带浮空区的低导通电阻碳化硅igbt器件与制备方法
CN107742646A (zh) * 2017-09-21 2018-02-27 北京世纪金光半导体有限公司 一种具有掩埋悬浮结的碳化硅平面栅mosfet器件元胞结构
JP6397553B1 (ja) * 2017-10-25 2018-09-26 東芝機械株式会社 転写装置
CN108172609A (zh) * 2017-12-22 2018-06-15 北京世纪金光半导体有限公司 具有周边深沟槽保护环和接地环的碳化硅悬浮结mosfet器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158973B2 (ja) * 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
JP3392665B2 (ja) 1995-11-06 2003-03-31 株式会社東芝 半導体装置
SE9704149D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate
JP2001274395A (ja) * 2000-03-28 2001-10-05 Toshiba Corp 半導体デバイス及びその製造方法
JP4189415B2 (ja) 2006-06-30 2008-12-03 株式会社東芝 半導体装置
JP4793390B2 (ja) * 2008-02-13 2011-10-12 株式会社デンソー 炭化珪素半導体装置およびその製造方法
EP2091083A3 (de) * 2008-02-13 2009-10-14 Denso Corporation Siliziumkarbid-Halbleitervorrichtung mit tiefer Schicht
JP5668576B2 (ja) * 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置

Also Published As

Publication number Publication date
JP2014175518A (ja) 2014-09-22
CN105190899A (zh) 2015-12-23
US20140252374A1 (en) 2014-09-11
WO2014141754A1 (ja) 2014-09-18
US8952393B2 (en) 2015-02-10

Similar Documents

Publication Publication Date Title
DE112014001221T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE102015103070B4 (de) Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112013006470T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE102010030179B4 (de) Halbleiterbauelement mit einer amorphen Kanalsteuerschicht
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102012021534B4 (de) Schottky-sperrschicht-halbleiterelement vom grabentyp und herstellungsverfahren dafür
DE112013002213T5 (de) Halbleitereinrichtung
DE112014003637B4 (de) Hochspannungs-Halbleitervorrichtung und Herstellungsverfahren derselben
DE102015216091A1 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
DE112015002342B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112013002178T5 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren davon
DE112017002020T5 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE112013005788T5 (de) Halbleitervorrichtung und Verfahren zu deren Fertigung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112017003957T5 (de) Halbleiterelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed