DE112015002342B4 - Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung Download PDF

Info

Publication number
DE112015002342B4
DE112015002342B4 DE112015002342.9T DE112015002342T DE112015002342B4 DE 112015002342 B4 DE112015002342 B4 DE 112015002342B4 DE 112015002342 T DE112015002342 T DE 112015002342T DE 112015002342 B4 DE112015002342 B4 DE 112015002342B4
Authority
DE
Germany
Prior art keywords
impurity region
silicon carbide
oxide film
gate oxide
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112015002342.9T
Other languages
English (en)
Other versions
DE112015002342T5 (de
Inventor
Yu Saitoh
Tomoaki Hatayama
Takeyoshi Masuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE112015002342T5 publication Critical patent/DE112015002342T5/de
Application granted granted Critical
Publication of DE112015002342B4 publication Critical patent/DE112015002342B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung (1), wobei das Verfahren die folgenden Schritte umfasst:Herstellen (S10) eines Siliziumkarbid-Substrats (10) mit einer Hauptfläche (10a), wobei das Siliziumkarbid-Substrat (10) ein erstes Verunreinigungsgebiet (12), ein zweites Verunreinigungsgebiet (13) und ein drittes Verunreinigungsgebiet (14) enthält, wobei das erste Verunreinigungsgebiet (12) einen ersten Leitfähigkeitstyp aufweist und das zweite Verunreinigungsgebiet (13) auf dem ersten Verunreinigungsgebiet (12) vorgesehen ist, wobei das zweite Verunreinigungsgebiet (13) einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, wobei das dritte Verunreinigungsgebiet (14) auf dem zweiten Verunreinigungsgebiet (13) vorgesehen ist, wobei das dritte Verunreinigungsgebiet (14) den ersten Leitfähigkeitstyp aufweist und das dritte Verunreinigungsgebiet (14) mindestens einen Abschnitt der Hauptfläche (10a) bildet;Bilden (S20) eines Grabens (TR) in der Hauptfläche (10a) des Siliziumkarbid - Substrats (10), sodass dieser eine Seitenfläche (SW) und einen Bodenabschnitt (BT) aufweist, wobei sich die Seitenfläche (SW) durch das dritte Verunreinigungsgebiet (14) und das zweite Verunreinigungsgebiet (13) zu dem ersten Verunreinigungsgebiet (12) erstreckt, wobei sich der Bodenabschnitt (BT) in dem ersten Verunreinigungsgebiet (12) befindet, wobei die Seitenfläche (SW) einen ersten Seitenflächenabschnitt (SW1) und einen zweiten Seitenflächenabschnitt (SW2) aufweist, wobei der erste Seitenflächenabschnitt (SW1) mit der Hauptfläche (10a) durchgehend ausgebildet ist, wobei der zweite Seitenflächenabschnitt (SW2) den ersten Seitenflächenabschnitt (SW1) mit dem Bodenabschnitt (BT) verbindet, wobei ein Kontaktpunkt (C2) zwischen dem ersten Seitenflächenabschnitt (SW1) und dem zweiten Seitenflächenabschnitt (SW2) in dem dritten Verunreinigungsgebiet (14) angeordnet ist, wobei ein Winkel (θ1), der durch den ersten Seitenflächenabschnitt (SW1) und einer geraden Linie, die sich durch den Kontaktpunkt (C2) zwischen dem ersten Seitenflächenabschnitt (SW1) und dem zweiten Seitenflächenabschnitt (SW2) und parallel zur Hauptfläche (10a) erstreckt, gebildet ist, kleiner als ein Winkel (θ2) ist, der durch den zweiten Seitenflächenabschnitt (SW2) und einer Grenzfläche (13a) zwischen dem ersten Verunreinigungsgebiet (12) und dem zweiten Verunreinigungsgebiet (13) gebildet ist;Bilden (S30) eines Gate-Oxidfilms (15) in Kontakt mit dem dritten Verunreinigungsgebiet (14) am ersten Seitenflächenabschnitt (SW1) des Grabens (TR), in Kontakt mit dem dritten Verunreinigungsgebiet (14) und dem zweiten Verunreinigungsgebiet (13) am zweiten Seitenflächenabschnitt (SW2) des Grabens (TR) und in Kontakt mit dem ersten Verunreinigungsgebiet (12) am Bodenabschnitt (BT) des Grabens (TR); undBilden einer Gate-Elektrode (27) auf dem Gate-Oxidfilm (15), wobei eine Dicke eines Abschnitts des Gate-Oxidfilms (15) an einem Kontaktpunkt (C1) zwischen der Hauptfläche (10a) und dem ersten Seitenflächenabschnitt (SW1) größer als eine Dicke eines Abschnitts des Gate-Oxidfilms (15) auf dem zweiten Verunreinigungsgebiet (13) ist,wobei der Schritt des Bildens (S20) des Grabens (TR) einen Schritt zum Ätzen des Siliziumkarbid-Substrats (10) unter Verwendung eines ersten Gases, das Chlor enthält, umfasst,wobei der Siliziumkarbid-Substrat-Ätzschritt umfasst:einen ersten Siliziumkarbid-Substrat-Ätzschritt unter Verwendung des ersten Gases und eines zweiten Gases, das mindestens eines von Sauerstoff, Fluor und Wasserstoff enthält; undeinen zweiten Siliziumkarbid-Substrat-Ätzschritt unter Verwendung des ersten Gases und des zweiten Gases, nachdem die Fließgeschwindigkeit des zweiten Gases im Vergleich zu einer Fließgeschwindigkeit des zweiten Gases im ersten Schritt verringert wurde.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung mit einem Gate-Oxidfilm.
  • Stand der Technik
  • In den letzten Jahren wurde zur Erzielung einer hohen Durchbruchspannung, eines geringen Verlusts und der Verwendung der Halbleitervorrichtungen in einer Hochtemperaturumgebung, Siliziumkarbid als Material für eine Halbleitervorrichtung verwendet. Siliziumkarbid ist ein Halbleiter mit großer Bandlücke, dessen Bandlücke größer als jene von Silizium ist, das herkömmlicherweise weitgehend als Material für Halbleitervorrichtungen verwendet wurde. Durch Verwenden von Siliziumkarbid als ein Material für eine Halbleitervorrichtung kann die Halbleitervorrichtung somit eine hohe Durchbruchspannung, einen verringerten Durchlasswiderstand und dergleichen aufweisen. Ferner weist die Halbleitervorrichtung, die Siliziumkarbid als Material verwendet, vorteilhafterweise Eigenschaften auf, die sich nicht so sehr verschlechtern wie jene einer Halbleitervorrichtung, die Silizium als deren Material verwendet.
  • Das offengelegte japanische Patent JP 2010 - 258 294 A offenbart ein Verfahren zur Herstellung eines MOSFETs (Metalloxidhalbleiter-Feldeffekttransistor) mit einer Grabenstruktur. Gemäß dem Verfahren zur Herstellung des MOSFETs wird ein Eckabschnitt, der eine Öffnung des Grabens bildet, durch Durchführen einer Wärmebehandlung nach der Bildung des Grabens abgerundet. Dementsprechend wird das Auftreten einer Gate-Leckage in einem auf dem abgerundeten Eckabschnitt ausgebildeten Gate-Isolierfilm unterdrückt.
  • Zitationsliste
  • Patentdokument
  • PTD 1 :Offengelegtes japanisches Patent JP 2010 - 258 294 A . Das Dokument US 2013 / 0 001 679 A1 betrifft eine Halbleitervorrichtung mit einer Halbleiterschicht, einem in der Halbleiterschicht ausgebildeten Gate-Graben, einem Source-Bereich, der an einer vorderen Oberfläche der Halbleiterschicht freiliegt und einen gekrümmten Abschnitt des Gate-Grabens bildet, einem Kanalbereich, der einen ebenen Teil des Gate-Grabens bildet, einem Drain-Bereich, der eine Bodenfläche des Gate-Grabens bildet, einen Gate-Oxidfilm, der auf einer inneren Oberfläche des Gate-Grabens ausgebildet ist, eine Gate-Elektrode, die in den Gate-Graben in dem ebenen Abschnitt eingebettet ist, einen einbettenden Isolatorfilm, der in den Gate-Graben in dem gekrümmten Abschnitt eingebettet ist, einen Kontaktgraben, der in der Halbleiterschicht in Selbstausrichtung mit dem gekrümmten Abschnitt des Gate-Grabens ausgebildet ist, und einen Kanalkontaktbereich, der auf einer unteren Oberfläche des Kontaktgrabens ausgebildet ist.
  • Das Dokument US 2013 / 0 126 904 A1 betrifft eine Siliziumkarbidschicht, die einen ersten Bereich mit einem ersten Leitfähigkeitstyp, einen zweiten Bereich, der auf dem ersten Bereich vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, und einen dritten Bereich, der auf dem zweiten Bereich vorgesehen ist und den ersten Leitfähigkeitstyp aufweist, umfasst. In der Siliziumkarbidschicht ist ein Graben mit einer Innenfläche ausgebildet. Der Graben durchdringt den zweiten und dritten Bereich. Die Innenfläche des Grabens hat eine erste Seitenwand und eine zweite Seitenwand, die tiefer als die erste Seitenwand liegt und einen Teil aus dem zweiten Bereich aufweist. Die Neigung der ersten Seitenwand ist kleiner als die Neigung der zweiten Seitenwand.
  • Das Dokument US 5 915 180 A betrifft ein Halbleiterbauelement, das eine Oxidschicht aufweist, deren Dicke von Abschnitt zu Abschnitt der inneren Oberfläche eines Grabens variiert und leicht hergestellt werden kann, sowie ein Verfahren zur Herstellung desselben. Ein einkristallines SiC-Substrat vom n+-Typ wird aus SiC des hexagonalen Systems gebildet, das eine Kohlenstofffläche mit einer (0001)-Flächenorientierung als Oberfläche aufweist, und eine Epitaxieschicht vom n-Typ und eine Epitaxieschicht vom p-Typ werden nacheinander auf das Substrat laminiert. In der p-Epitaxieschicht ist ein n+-Quellenbereich vorgesehen, und der Graben erstreckt sich durch den Quellenbereich und die Epitaxieschicht in das Halbleitersubstrat. Die Seitenfläche des Grabens verläuft fast senkrecht zur Oberfläche der Epitaxieschicht, wobei die Bodenfläche des Grabens eine Ebene parallel zur Oberfläche der Epitaxieschicht aufweist. Die Dicke einer Gate-Oxidschicht, die durch thermische Oxidation gebildet wird, ist auf der Bodenfläche des Grabens größer als die Dicke der Gate-Oxidschicht auf der Seitenfläche des Grabens. Eine Gate-Elektrodenschicht ist auf der Oberfläche der durch thermische Oxidation gebildeten Oxidschicht innerhalb des Grabens vorgesehen, eine Source-Elektrodenschicht ist auf der Epitaxieschicht und dem Source-Bereich vorgesehen, und eine Drain-Elektrodenschicht ist auf der Rückfläche des Halbleitersubstrats vorgesehen.
  • Das Dokument JP 2014 - 056 882 A betrifft eine Siliziumkarbid-Halbleitervorrichtung, die ein Siliziumkarbid-Substrat umfasst, das einen ersten Bereich mit einem ersten Leitfähigkeitstyp, einen zweiten Bereich, der auf dem ersten Bereich vorgesehen ist und einen zweiten Leitfähigkeitstyp aufweist, und einen dritten Bereich, der auf dem zweiten Bereich vorgesehen ist und den ersten Leitfähigkeitstyp aufweist und mindestens einen Teil einer Hauptoberfläche bildet, enthält. Die Siliziumkarbid-Halbleitervorrichtung umfasst ferner einen Graben, der den dritten Bereich und den zweiten Bereich durchdringt, um den ersten Bereich zu erreichen, und der Seitenwandflächen aufweist. Die Seitenwandfläche umfasst einen ersten Teil und einen zweiten Teil, der tiefer als der erste Teil liegt. Der erste Teil der Seitenwandfläche ist um mindestens 65° und höchstens 70° gegenüber der Hauptfläche geneigt. Der zweite Teil der Seitenwandfläche ist um mindestens 50° und weniger als 65° gegenüber der Hauptoberfläche geneigt.
  • Zusammenfassung der Erfindung
  • Technisches Problem
  • Gemäß dem zuvor beschriebenen Verfahren zur Herstellung des MOSFETs bewirkt die Wärmebehandlung jedoch eine Wanderung der Siliziumatome und die Seitenfläche des Grabens wird dementsprechend rau, wodurch sich die Ladungsträgerbeweglichkeit in einer MOS-Grenzfläche aufgrund eines Kanalwiderstands verringert. Darüber hinaus wird ein Gate-Isolierfilm, der auf eine Hauptfläche des Substrats mit darin ausgebildetem Step-Bunching (Stufenbündelung) gebildet ist, lokal dünn, wodurch vermutlich eine Gate-Leckage hervorgerufen wird. Folglich kann die Zuverlässigkeit des MOSFETs und der Kanalwiderstand hoch werden.
  • Es ist eine Aufgabe einer Ausführungsform der vorliegenden Erfindung, eine Siliziumkarbid-Halbleitervorrichtung herzustellen, die eine hohe Zuverlässigkeit aufweist und in der Lage ist, einen geringen Kanalwiderstand aufrechtzuerhalten.
  • Lösung des Problems
  • Ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung umfasst die folgenden Schritte. Es wird ein Siliziumkarbidsubstrat mit einer Hauptfläche bereitgestellt. Das Siliziumkarbidsubstrat umfasst ein erstes Verunreinigungsgebiet, ein zweites Verunreinigungsgebiet und ein drittes Verunreinigungsgebiet, wobei das Verunreinigungsgebiet einen ersten Leitfähigkeitstyp aufweist, das zweite Verunreinigungsgebiet auf dem ersten Verunreinigungsgebiet vorgesehen ist, das zweite Verunreinigungsgebiet einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, das dritte Verunreinigungsgebiet auf dem zweiten Verunreinigungsgebiet vorgesehen ist, das dritte Verunreinigungsgebiet den ersten Leitfähigkeitstyp aufweist und das dritte Verunreinigungsgebiet wenigstens einen Abschnitt der Hauptfläche bildet. Es wird ein Graben in der Hauptfläche des Siliziumkarbidsubstrats ausgebildet, sodass dieser eine Seitenfläche und einen Bodenabschnitt aufweist, wobei sich die Seitenfläche durch dritte Verunreinigungsgebiet oder das zweite Verunreinigungsgebiet zu dem ersten Verunreinigungsgebiet erstreckt, und der Bodenabschnitt in dem ersten Verunreinigungsgebiet angeordnet ist. Die Seitenfläche umfasst einen ersten Seitenflächenabschnitt und einen zweiten Seitenflächenabschnitt, wobei der erste Seitenflächenabschnitt zur Hauptfläche durchgehend ausgebildet ist, und wobei der zweite Seitenflächenabschnitt den ersten Seitenflächenabschnitt mit dem Bodenabschnitt verbindet. Ein Kontaktpunkt zwischen dem ersten Seitenflächenabschnitt und dem zweiten Seitenflächenabschnitt ist in dem dritten Verunreinigungsgebiet angeordnet. Ein Winkel, der durch den ersten Seitenflächenabschnitt und einer geraden Linie, die sich durch den Kontaktpunkt zwischen dem ersten Seitenflächenabschnitt und dem zweiten Seitenflächenabschnitt und parallel zu der Hauptfläche erstreckt, gebildet wird, ist geringer als ein Winkel, der durch den zweiten Seitenflächenabschnitt und einer Grenzfläche zwischen dem ersten Verunreinigungsgebiet und dem zweiten Verunreinigungsgebiet gebildet wird. Ein Gate-Oxidfilm wird in Kontakt mit dem dritten Verunreinigungsgebiet am ersten Seitenflächenabschnitt des Grabens, in Kontakt mit dem dritten Verunreinigungsgebiet und dem zweiten Verunreinigungsgebiet am zweiten Seitenflächenabschnitt des Grabens und in Kontakt mit dem ersten Verunreinigungsgebiet am Bodenabschnitt des Grabens ausgebildet. Eine Gate-Elektrode wird auf dem Gate-Oxidfilm ausgebildet. Eine Dicke eines Abschnitts des Gate-Elektrodenfilms an einem Kontaktpunkt zwischen der Hauptfläche und dem ersten Seitenflächenabschnitt ist größer als eine Dicke eines Abschnitts des Gate-Oxidfilms auf dem zweiten Verunreinigungsgebiet. In dem Grabenbildungsschritt wird das Siliziumkarbidsubstrat unter Verwendung eines ersten Gases, das Chlor enthält, geätzt. Der Siliziumkarbid-Substrat-Ätzschritt umfasst einen ersten Siliziumkarbid-Substrat-Ätzschritt unter Verwendung des ersten Gases und eines zweiten Gases, das mindestens eines von Sauerstoff, Fluor und Wasserstoff enthält; und einen zweiten Siliziumkarbid-Substrat-Ätzschritt unter Verwendung des ersten Gases und des zweiten Gases, nachdem die Fließgeschwindigkeit des zweiten Gases im Vergleich zu einer Fließgeschwindigkeit des zweiten Gases im ersten Schritt verringert wurde.
  • Vorteilhafte Wirkungen der Erfindung
  • Gemäß einer Ausführungsform der vorliegenden Erfindung werden eine Siliziumkarbid-Halbleitervorrichtung, die eine hohe Zuverlässigkeit aufweist und in der Lage ist, einen geringen Kanalwiderstand aufrechtzuerhalten, sowie ein Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung bereitgestellt.
  • Figurenliste
    • 1 zeigt eine teilweise Querschnittsansicht, die schematisch einen Aufbau einer Siliziumkarbid-Halbleitervorrichtung darstellt.
    • 2 zeigt eine teilweise perspektivische Ansicht, die schematisch einen Aufbau einer Hauptfläche des Siliziumkarbidsubstrats, das in der in 1 gezeigten Siliziumkarbid-Halbleitervorrichtung enthalten ist, darstellt.
    • 3 zeigt eine teilweise Querschnittsansicht, die schematisch einen Aufbau eines Grabens und eines Gate-Oxidfilms, die in und auf dem in der Siliziumkarbid-Halbleitervorrichtung der 1 enthaltenen Siliziumkarbidsubstrat vorgesehen sind, darstellt.
    • 4 zeigt eine Beziehung zwischen einer Wachstumsgeschwindigkeit des Gate-Oxidfilms und einem Winkel der Seitenfläche des Grabens.
    • 5 zeigt ein Flussdiagramm, das schematisch ein Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 6 zeigt eine teilweise Querschnittsansicht, die schematisch einen ersten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 7 zeigt eine teilweise Querschnittsansicht, die schematisch einen zweiten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 8 zeigt eine teilweise Querschnittsansicht, die schematisch einen dritten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 9 zeigt eine teilweise Querschnittsansicht, die schematisch einen vierten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 10 zeigt eine teilweise Querschnittsansicht, die schematisch einen fünften Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 11 zeigt eine teilweise Querschnittsansicht, die schematisch einen sechsten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 12 zeigt eine teilweise Querschnittsansicht, die schematisch einen siebten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 13 zeigt eine teilweise Querschnittsansicht, die schematisch einen achten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 14 zeigt eine teilweise Querschnittsansicht, die schematisch einen neunten Schritt des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung darstellt.
    • 15 zeigt eine teilweise Querschnittsansicht, die schematisch eine Feinstruktur der Seitenfläche des Grabens, der in der Siliziumkarbid-Halbleitervorrichtung der 1 ausgebildet ist, darstellt.
    • 16 zeigt eine Kristallstruktur einer (000-1)-Ebene in einem hexagonalen 4H-Polytyp-Kristall.
    • 17 zeigt eine Kristallstruktur einer (11-20)-Ebene entlang einer Linie XVII-XVII der 16.
    • 18 zeigt eine Kristallstruktur in der Umgebung einer Fläche mit einer kombinierten Ebene der 15 innerhalb einer (11-20)-Ebene.
    • 19 zeigt eine kombinierte Ebene der 15, wenn diese von einer (01-10)-Ebene betrachtet wird.
    • 20 zeigt ein Diagramm, das eine beispielhafte Beziehung zwischen der Kanalbeweglichkeit und einem Winkel zwischen einer Kanalfläche und der (000-1)-Ebene aus makroskopischer Sicht für jeweils einen Fall, bei dem ein thermischer Ätzvorgang durchgeführt wird und einen Fall, bei dem kein thermischer Ätzvorgang durchgeführt wird, darstellt.
    • 21 zeigt ein Diagramm, das eine beispielhafte Beziehung zwischen der Kanalbeweglichkeit und einem Winkel zwischen einer Kanalrichtung und einer <0-11-2>-Richtung darstellt.
    • 22 zeigt eine Modifikation der 15.
  • Beschreibung der Ausführungsformen
  • [Beschreibung der Ausführungsformen der vorliegenden Erfindung]
  • Zunächst werden die Ausführungsformen der vorliegenden Erfindung aufgelistet und beschrieben.
    1. (1) Ein Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung gemäß einer Ausführungsform der vorliegenden Erfindung umfasst die folgenden Schritte. Es wird ein Siliziumkarbidsubstrat 10 mit einer Hauptfläche 10a bereitgestellt. Das Siliziumkarbidsubstrat 10 umfasst ein erstes Verunreinigungsgebiet 12, ein zweites Verunreinigungsgebiet 13 und ein drittes Verunreinigungsgebiet 14, wobei das erste Verunreinigungsgebiet 12 einen ersten Leitfähigkeitstyp aufweist, das zweite Verunreinigungsgebiet 13 auf dem ersten Verunreinigungsgebiet 12 vorgesehen ist, das zweite Verunreinigungsgebiet 13 einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, das dritte Verunreinigungsgebiet 14 auf dem zweiten Verunreinigungsgebiet 13 vorgesehen ist, das dritte Verunreinigungsgebiet 14 den ersten Leitfähigkeitstyp aufweist und das dritte Verunreinigungsgebiet 14 wenigstens einen Abschnitt der Hauptfläche 10a bildet. Ein Graben TR wird in der Hauptfläche 10a des Siliziumkarbidsubstrats 10 ausgebildet, sodass dieser eine Seitenfläche SW und einen Bodenabschnitt BT aufweist, wobei sich die Seitenfläche SW durch das dritte Verunreinigungsgebiet 14 und das das zweite Verunreinigungsgebiet 13 zum ersten Verunreinigungsgebiet 12 erstreckt, und der Bodenabschnitt BT in dem ersten Verunreinigungsgebiet angeordnet ist. Die Seitenfläche SW umfasst einen ersten Seitenflächenabschnitt SW1 und einen zweiten Seitenflächenabschnitt SW2, wobei der erste Seitenflächenabschnitt SW1 durchgehend zur Hauptfläche 10a ausgebildet ist, und der zweite Seitenflächenabschnitt SW2 den ersten Seitenflächenabschnitt SW1 mit dem Bodenabschnitt BT verbindet. Ein Kontaktpunkt C1 zwischen dem ersten Seitenflächenabschnitt SW1 und dem zweiten Seitenflächenabschnitt SW2 ist in dem dritten Verunreinigungsgebiet 14 angeordnet. Ein Winkel θ1, der durch den ersten Seitenflächenabschnitt SW1 und einer geraden Linie, die sich durch den Kontaktpunkt C1 zwischen dem ersten Seitenflächenabschnitt SW1 und dem zweiten Seitenflächenabschnitt SW2 und parallel zur Hauptfläche 10a erstreckt, gebildet wird, ist geringer als ein Winkel θ2, der durch den zweiten Seitenflächenabschnitt SW2 und einer Grenzfläche 13a zwischen dem ersten Verunreinigungsgebiet 12 und dem zweiten Verunreinigungsgebiet 13 gebildet wird. Ein Gate-Oxidfilm 15 wird am ersten Seitenflächenabschnitt SW1 des Grabens TR in Kontakt mit dem dritten Verunreinigungsgebiet 14 ausgebildet, am zweiten Seitenflächenabschnitt SW2 des Grabens TR in Kontakt mit dem dritten Verunreinigungsgebiet 14 und dem zweiten Verunreinigungsgebiet 13 ausgebildet, und am Bodenabschnitt BT des Grabens TR in Kontakt mit dem ersten Verunreinigungsgebiet 12 ausgebildet. Eine Gate-Elektrode 27 wird auf dem Gate-Oxidfilm 15 gebildet. Eine Dicke eines Abschnitts des Gate-Oxidfilms 15 an einem Kontaktpunkt C1 zwischen der Hauptfläche 10a und dem ersten Seitenflächenabschnitt SW1 ist größer als eine Dicke eines Abschnitts des Gate-Oxidfilms 15 auf dem zweiten Verunreinigungsgebiet 13. Im Grabenbildungsschritt wird das Siliziumkarbidsubstrat 10 unter Verwendung eines ersten Gases, das Chlor enthält, geätzt.
  • Gemäß dem Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung 1 gemäß Punkt (1) ist die Dicke des Abschnitts des Gate-Oxidfilms 15 am Kontaktpunkt C1 zwischen der Hauptfläche 10a und dem ersten Seitenflächenabschnitt SW1 größer als die Dicke des Abschnitts des Gate-Oxidfilms 15 auf dem zweiten Verunreinigungsgebiet 13. Somit kann ein Leckstrom im Abschnitt des Gate-Oxidfilms 15 am Kontaktpunkt C1 zwischen der Hauptfläche 10a und der Seitenfläche SW unterdrückt werden, während ein geringer Widerstand des Kanalabschnitts des zweiten Verunreinigungsgebiets 13 aufrechterhalten wird. Folglich kann eine Siliziumkarbid-Halbleitervorrichtung erhalten werden, die eine hohe Zuverlässigkeit aufweist und in der Lage ist, einen geringen Kanalwiderstand aufrechtzuerhalten.
  • Der Schritt zum Ätzen des Siliziumkarbidsubstrats 10 umfasst: einen ersten Schritt zum Ätzen des Siliziumkarbidsubstrats 10 unter Verwendung des ersten Gases und eines zweiten Gases, das mindestens eines von Sauerstoff, Fluor und Wasserstoff enthält; und einen zweiten Schritt zum Ätzen des Siliziumkarbidsubstrats 10 unter Verwendung des ersten Gases und des zweiten Gases, nachdem die Fließgeschwindigkeit des zweiten Gases im Vergleich zu einer Fließgeschwindigkeit des zweiten Gases im ersten Schritt verringert wurde. Dementsprechend kann die Form des Grabens TR mit hoher Genauigkeit gesteuert werden.
  • (2) Vorzugsweise wird in dem Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß Punkt (1) in dem zweiten Schritt das Siliziumkarbidsubstrat 10 unter Verwendung des ersten Gases geätzt, nachdem das Einbringen des zweiten Gases angehalten wurde. Dementsprechend kann die Form des Grabens TR mit hoher Genauigkeit gesteuert werden.
  • (3) Vorzugsweise umfasst in dem Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß Punkt (1) oder (2) das zweite Gas wenigstens ein Gas, das aus einer Gruppe bestehend aus Sauerstoff, Fluor, Wasserstoff, Schwefelhexafluorid, Kohlenstofftetrafluorid, Chlorwasserstoff, Chlormonoxid, Chlordioxid, Dichlormonoxid und Dichlorheptoxid ausgewählt wird. Dementsprechend kann das Siliziumkarbid noch wirksamer geätzt werden.
  • (4) Vorzugsweise umfasst in dem Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einem der Punkte (1) bis (3) der Schritt des Bildens des Grabens TR einen Schritt zum Ätzen des Siliziumkarbidsubstrats 10 bei nicht weniger als 700 °C und nicht mehr als 1000 °C. Durch Ätzen des Siliziumkarbidsubstrats 10 bei nicht weniger als 700 °C kann das Siliziumkarbid wirksam geätzt werden. Durch Ätzen des Siliziumkarbidsubstrats 10 bei nicht mehr als 1000 °C wird verhindert, dass die Ätzgeschwindigkeit des Siliziumkarbids zu hoch wird, wodurch die Form des Grabens TR mit hoher Genauigkeit steuerbar ist.
  • (5) Vorzugsweise umfasst in dem Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einem der Punkte (1) bis (4) nach dem Schritt des Bildens des Gate-Oxidfilms 15 der Winkel θ2, der durch den zweiten Seitenflächenabschnitt SW2 und der Grenzfläche 13a zwischen dem ersten Verunreinigungsgebiet 12 und dem zweiten Verunreinigungsgebiet 13 gebildet wird, nicht weniger 50° und nicht mehr als 65°. Dementsprechend kann der Kanalwiderstand in dem zweiten Verunreinigungsgebiet 13 wirksam verringert werden.
  • (6) Vorzugsweise umfasst in dem Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einem der Punkte (1) bis (5) nach dem Schritt des Bildens des Gate-Oxidfilms 15 der Winkel θ1, der durch den ersten Seitenflächenabschnitt SW1 und der geraden Linie, die sich durch den Kontaktpunkt C2 zwischen dem ersten Seitenflächenabschnitt SW1 und dem zweiten Seitenflächenabschnitt SW2 und parallel zur Hauptfläche 10a erstreckt, gebildet wird, nicht weniger als 20° und weniger als 50°. Durch Einstellen des Winkels θ1 auf nicht weniger als 20° wird die Breite des Grabens TR vergrößert, wodurch verhindert wird, dass die Zelldichte abnimmt. Durch Einstellen des Winkels θ1 auf weniger als 50° kann die Dicke des Gate-Oxidfilms 15 am Kontaktpunkt C1 zwischen der Hauptfläche 10a und dem ersten Seitenflächenabschnitt SW1 wirksam erhöht werden.
  • (7) Vorzugsweise ist in dem Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß einem der Punkte (1) bis (6) nach dem Schritt des Bildens des Gate-Oxidfilms 15 eine Dicke eines Abschnitts des Gate-Oxidfilms 15 im Bodenabschnitt BT des Grabens TR größer als eine Dicke eines Abschnitts des Gate-Oxidfilms 15 auf dem zweiten Verunreinigungsgebiet 13. Dementsprechend kann das Auftreten eines Leckstroms in dem Gate-Oxidfilm 15 im Bodenabschnitt BT des Grabens TR unterdrückt werden.
  • [Einzelheiten der Ausführungsformen der vorliegenden Erfindung]
  • Im Nachfolgenden wird eine Ausführungsform der vorliegenden Erfindung auf der Grundlage der Figuren beschrieben. Es sollte beachtet werden, dass in den nachfolgenden Figuren gleiche oder sich entsprechende Abschnitte mit den gleichen Bezugszeichen versehen sind und deren Beschreibung nicht wiederholt wird. Hinsichtlich der kristallografischen Bezeichnungen in der vorliegenden Beschreibung ist eine einzelne Orientierung durch [ ] dargestellt, eine Gruppenorientierung durch < > dargestellt, eine einzelne Ebene durch ( ) dargestellt und eine Gruppenebene durch {} dargestellt. Obwohl üblicherweise ein negativer Index kristallografisch durch Setzen eines „-“ (Strich) über einer Zahl dargestellt wird, wird dieser in der vorliegenden Beschreibung durch eine Zahl mit einem negativen Vorzeichen ausgedrückt.
  • Zunächst wird im Nachfolgenden ein Aufbau eines MOSFET beschrieben, der als eine Siliziumkarbid-Halbleitervorrichtung dient.
  • Mit Bezug auf 1 umfasst der MOSFET 1 im Wesentlichen ein Siliziumkarbidsubstrat 10, Gate-Oxidfilme 15, Gate-Elektroden 27, einen Zwischenschicht-Isolierfilm 21, Source-Elektroden 16, eine Source-Zwischenverbindungsschicht 19 und eine Drain-Elektrode 20. Das Siliziumkarbidsubstrat 10 weist eine erste Hauptfläche 10a und eine zweite Hauptfläche 10b gegenüber der ersten Hauptfläche 10a auf. Das Siliziumkarbidsubstrat 10 umfasst im Wesentlichen: ein Siliziumkarbid-Einkristallsubstrat 11, das die zweite Hauptfläche 10b bildet; und eine Siliziumkarbid-Epitaxieschicht 2, die auf dem Siliziumkarbid-Einkristallsubstrat 11 vorgesehen ist und die erste Hauptfläche 10a bildet. Der Siliziumkarbid-Einkristall ist beispielsweise aus einem hexagonalen Siliziumkarbid-Einkristall gebildet und ist vorzugsweise ein 4H-Polytyp. Das Siliziumkarbid-Einkristallsubstrat 11 weist eine Verunreinigung, wie beispielsweise Stickstoff, und eine n-Leitfähigkeit (erster Leitfähigkeitstyp) auf. Die erste Hauptfläche 10a des Siliziumkarbidsubstrats 10 ist beispielsweise eine {000-1}-Ebene oder eine Ebene, die um nicht mehr als 8°, bezogen auf die {000-1}-Ebene versetzt ist, und ist vorzugsweise eine (000-1)-Ebene oder eine Ebene, die um nicht mehr als 8°, bezogen auf die (000-1)-Ebene versetzt ist.
  • Das Siliziumkarbidsubstrat 10 weist im Wesentlichen einen Driftbereich 12 (erstes Verunreinigungsgebiet), Basisgebiete 13 (zweites Verunreinigungsgebiet), Source-Gebiete 14 (drittes Verunreinigungsgebiet) und Kontaktgebiete 18 auf. Der Driftbereich 12 ist auf dem Siliziumkarbid-Einkristallsubstrat 11 vorgesehen. Der Driftbereich 12 umfasst eine Verunreinigung, wie beispielsweise Stickstoff, und weist beispielsweise eine n-Leitfähigkeit auf. Der Driftbereich 12 weist vorzugsweise eine Verunreinigungskonzentration auf, die niedriger als jene des Siliziumkarbid-Einkristallsubstrats 11 ist. Die Konzentration der Verunreinigung, wie beispielsweise Stickstoff, in dem Driftbereich 12 beträgt beispielsweise nicht weniger als 1 × 1015 cm-3 und nicht mehr als 5 × 1016 cm-3.
  • Jedes der Basisgebiete 13 umfasst eine Verunreinigung, wie beispielsweise Aluminium, und weist beispielsweise eine p-Leitfähigkeit auf (einen zweiten Leitfähigkeitstyp, der sich von dem ersten Leitfähigkeitstyp unterscheidet). Das Basisgebiet 13 ist auf dem Driftbereich 12 vorgesehen. Die Konzentration der Verunreinigung, wie beispielsweise Aluminium, in dem Basisgebiet 13, ist höher als die Verunreinigungskonzentration, wie beispielsweise Stickstoff, in dem Driftbereich 12.
  • Jedes Source-Gebiet 14 umfasst eine Verunreinigung, wie beispielsweise Stickstoff oder Phosphor, und weist beispielsweise eine n-Leitfähigkeit auf. Die Source-Gebiete 14 sind auf den Basisgebieten 13 vorgesehen, sodass sie von dem Driftbereich 12 durch die Basisgebiete 13 getrennt sind. Die Verunreinigungskonzentration, wie beispielsweise Phosphor, in jedem der Source-Gebiete 14 beträgt beispielsweise nicht weniger als 5 × 1018 cm-3 und nicht mehr als 3 × 1020 cm-3. Jedes der Kontaktgebiete 18 umfasst eine Verunreinigung, wie beispielsweise Aluminium, und weist beispielsweise eine p-Leitfähigkeit auf. Das Kontaktgebiet 18 erstreckt sich durch das Source-Gebiet 14 zum Basisgebiet 13. Die Verunreinigungskonzentration des Kontaktgebiets 18 ist höher als die Verunreinigungskonzentration des Basisgebiets 13. Jedes der Source-Gebiete 14 und das Kontaktgebiet bilden einen Abschnitt der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10.
  • Die erste Hauptfläche 10a des Siliziumkarbidsubstrats 10 ist mit einem Graben TR ausgebildet, der (i) Seitenflächen SW, die sich durch das Sourcegebiet 14 und das Basisgebiet 13 zu dem Driftbereich 12 erstrecken, und (ii) einen Bodenabschnitt BT, der in dem Driftbereich 12 angeordnet ist, aufweist. Auf dem Basisgebiet 13 umfasst jede der Seitenflächen SW eine Kanalfläche des MOSFETs 1. Die Seitenfläche SW ist, bezogen auf die erste Hauptfläche 10a des Siliziumkarbidsubstrats 10 geneigt. In einer Querschnittsansicht (Gesichtsfeld aus Sicht einer Richtung parallel zur ersten Hauptfläche 10a) nimmt die Breite des Grabens TR in Richtung der Öffnung in sich verjüngender Weise zu. Vorzugsweise umfasst jede Seitenfläche SW eine vorbestimmte Kristallebene (auch als „Spezialebene“ bezeichnet) insbesondere an deren Abschnitt auf dem Basisgebiet 13. Die Einzelheiten der Spezialebene werden später beschrieben.
  • Mit Bezug auf 2 und 3 werden die Einzelheiten der Form des Grabens TR beschrieben. 2 zeigt lediglich das Siliziumkarbidsubstrat 10. Die 3 zeigt das Siliziumkarbidsubstrat 10 und den Gate-Oxidfilm 15, wobei keine der Gate-Elektroden 27 und auch nicht der Zwischenschicht-Isolierfilm 21 dargestellt sind.
  • Die Seitenfläche SW des Grabens TR umfasst: einen ersten Seitenflächenabschnitt SW1, der durchgehend zur ersten Hauptfläche 10a ausgebildet ist und aus dem Source-Gebiet 14 gebildet ist; und einen zweiten Seitenflächenabschnitt SW2, der den ersten Seitenflächenabschnitt SW1 mit dem Bodenabschnitt BT verbindet. Der Bodenabschnitt BT des Grabens TR ist eine Fläche, die im Wesentlichen parallel zur ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 verläuft. Der zweite Seitenflächenabschnitt SW2 ist aus dem Source-Gebiet 14, dem Basisgebiet 13 und dem Driftbereich 12 gebildet. In einer Draufsicht (Gesichtsfeld aus Sicht einer Richtung senkrecht zur ersten Hauptfläche 10a) erstreckt sich der Bodenabschnitt BT des Grabens TR in der Form einer Honigwabe. In einer Draufsicht ist das Kontaktgebiet 18 derart ausgebildet, dass es von jedem Source-Gebiet 14 und dem Basisgebiet 13 umgeben ist. In der Draufsicht weist beispielsweise der äußere Rand des Basisgebiet 13, des Source-Gebiets 14 und des Kontaktgebiets 18 eine hexagonale Form auf.
  • Mit Bezug auf 3 ist ein Kontaktpunkt C2 zwischen dem ersten Seitenflächenabschnitt SW1 und dem zweiten Seitenflächenabschnitt SW2 in dem Source-Gebiet 14 angeordnet. Mit anderen Worten ist der Kontaktpunkt C2 zwischen dem ersten Seitenflächenabschnitt SW1 und dem zweiten Seitenflächenabschnitt SW2 zwischen dem Basisgebiet 13 und der ersten Hauptfläche 10a angeordnet. Ein erster Winkel θ1, der durch den ersten Seitenflächenabschnitt SW1 und einer geraden Linie, die sich durch den Kontaktpunkt C2 zwischen dem ersten Seitenflächenabschnitt SW1 und dem zweiten Seitenflächenabschnitt SW2 und parallel zur ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 erstreckt, gebildet ist, ist geringer als ein zweiter Winkel θ2, der durch den zweiten Seitenflächenabschnitt SW2 und einer Grenzfläche 13a zwischen dem Driftbereich 12 und dem Basisgebiet 13 gebildet ist. Vorzugsweise beträgt der zweite Winkel θ2, der durch den zweiten Seitenflächenabschnitt SW2 und der Grenzfläche 13a zwischen dem Driftbereich 12 und dem Basisgebiet 13 gebildet ist, nicht weniger als 50° und nicht mehr als 65°. Vorzugsweise beträgt der erste Winkel θ1, der durch den ersten Seitenflächenabschnitt SW1 und der geraden Linie, die sich durch den Kontaktpunkt C2 zwischen dem ersten Seitenflächenabschnitt SW1 und dem zweiten Seitenflächenabschnitt SW2 und parallel zur ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 erstreckt, gebildet ist, nicht weniger als 20° und weniger als 50°.
  • Der Gate-Oxidfilm 15 ist an der Seitenfläche SW des Grabens in Kontakt mit dem Driftbereich 12, dem Basisgebiet 13, und dem Source-Gebiet 14, und ist am Bodenabschnitt BT des Grabens TR in Kontakt mit dem Driftbereich 12. Der Gate-Oxidfilm 15 kann sich von der Seitenfläche SW des Grabens TR über der Hauptfläche 10a des Siliziumkarbidsubstrats 10 erstrecken. Mit anderen Worten kann der Gate-Oxidfilm 15 in Kontakt mit einem Abschnitt der ersten Hauptfläche 10a und in Kontakt mit der Source-Elektrode 16 auf der ersten Hauptfläche 10a sein. Der Gate-Oxidfilm 15 umfasst beispielsweise Siliziumdioxid.
  • Eine Dicke t1 eines Abschnitts des Gate-Oxidfilms 15 an einem Kontaktpunkt C1 zwischen der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 und der Seitenfläche SW des Grabens TR ist größer als eine Dicke t3 eines Abschnitts des Gate-Oxidfilms 15 auf dem Basisgebiet 13. Die Dicke t1 des Abschnitts des Gate-Oxidfilms 15 am Kontaktpunkt C1 zwischen der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 und der Seitenfläche SW des Grabens TR bezieht sich auf eine Dicke des Gate-Oxidfilms 15 in einer Richtung senkrecht zur ersten Hauptfläche 10a. Darüber hinaus bezieht sich eine Dicke t3 eines Abschnitts des Gate-Oxidfilms 15 auf dem Basisgebiet 13 auf eine Dicke eines Abschnitts des Gate-Oxidfilms 15 in einer Richtung senkrecht zu dem Abschnitt des zweiten Seitenflächenabschnitts SW2, der aus dem Basisgebiet 13 gebildet ist. Vorzugsweise ist eine Dicke t4 eines Abschnitts des Gate-Oxidfilms 15 am Bodenabschnitt BT des Grabens TR größer als eine Dicke t3 des Abschnitts des Gate-Oxidfilms 15 auf dem Basisgebiet 13. Die Dicke t4 des Abschnitts des Gate-Oxidfilms 15 am Bodenabschnitt BT des Grabens TR betrifft eine Dicke t4 eines Abschnitts des Gate-Oxidfilms 15 in einer Richtung senkrecht zum Bodenabschnitt BT des Grabens TR. Vorzugsweise ist eine Dicke t2 eines Abschnitts des Gate-Oxidfilms 15 auf dem Source-Gebiet 14 kleiner als die Dicke des Abschnitts des Gate-Oxidfilms 15 am Kontaktpunkt C1 zwischen der ersten Hauptfläche 10a und dem ersten Seitenflächenabschnitt SW1, und größer als die Dicke t3 des Abschnitts des Gate-Oxidfilms 15 auf dem Basisgebiet 13. Die Dicke des Abschnitts des Gate-Oxidfilms 15 auf dem Source-Gebiet 14 bezieht sich auf eine Dicke t2 eines Abschnitts des Gate-Oxidfilms 15 in einer Richtung senkrecht zum ersten Seitenflächenabschnitt SW1. Ein Abstand zwischen dem Kontaktpunkt C1 und dem Kontaktpunkt C2 entlang einer Richtung parallel zur ersten Hauptfläche 10a beträgt nicht weniger als 0,01 µm und nicht mehr als 0,1 µm. Die Dicke t1 des Abschnitts des Gate-Oxidfilms 15 am Kontaktpunkt C1 zwischen der ersten Hauptfläche 10a und der Seitenfläche SW des Grabens TR beträgt beispielsweise nicht weniger als 70 nm und nicht mehr als 100 nm. Die Dicke t3 des Abschnitts des Gate-Oxidfilms 15 auf dem Basisgebiet 13 beträgt beispielsweise nicht weniger als 40 nm und nicht mehr als 60 nm.
  • Mit Bezug auf 4 wird im Nachfolgenden beschrieben: ein Winkel θ, der durch die erste Hauptfläche 10a des Siliziumkarbidsubstrats 10 und der Fläche (d. h., der Seitenfläche SW des Grabens TR), auf der der Gate-Oxidfilm 15 gebildet ist, gebildet ist; und eine Geschwindigkeit der thermischen Oxidation der Oberfläche, auf der der Gate-Oxidfilm 15 gebildet ist (d. h., die Wachstumsgeschwindigkeit des Gate-Oxidfilms). Es sollte beachtet werden, dass in 4 im Falle eines Winkels von 0° die Oberfläche, auf der der Gate-Oxidfilm gebildet ist, der (000-1)-Ebene entspricht.
  • Wie in 4 gezeigt, ist die Wachstumsgeschwindigkeit des Gate-Oxidfilms 15, der auf der Seitenfläche SW gebildet werden soll, wenn der Winkel θ der Seitenfläche SW des Grabens TR nicht weniger als 50° und nicht mehr als 65° beträgt, geringer als die Wachstumsgeschwindigkeit des Gate-Oxidfilms 15, der auf der Seitenfläche SW gebildet werden soll, wenn der Winkel θ der Seitenfläche SW des Grabens TR nicht weniger als 20° und weniger als 50° beträgt. Die erste Hauptfläche 10a oder der Bodenabschnitt BT des Grabens TR entspricht einem Fall, bei dem der Winkel θ des Grabens TR 0° beträgt. Somit wird die Wachstumsgeschwindigkeit des Gate-Oxidfilms 15, der auf der ersten Hauptfläche 10a oder dem Bodenabschnitt BT des Grabens TR gebildet werden soll, größer als die Wachstumsgeschwindigkeit des Gate-Oxidfilms 15, der auf der Seitenfläche SW gebildet werden soll, wenn der Winkel θ der Seitenfläche SW des Grabens TR nicht weniger als 20° und weniger als 50° beträgt. Demzufolge ist die Dicke des Gate-Oxidfilms 15, der sich an der Seitenfläche SW bildet, wenn der Winkel θ der Seitenfläche SW des Grabens TR nicht weniger als 20° und weniger als 50° beträgt, größer als die Dicke des Gate-Oxidfilms 15, der sich an der Seitenfläche SW bildet, und kleiner als die Dicke des Gate-Oxidfilms 15, der sich auf der ersten Hauptfläche 10a oder dem Bodenabschnitt BT des Grabens TR bildet, wenn der Winkel θ der Seitenfläche SW des Grabens TR nicht weniger als 50° und nicht mehr als 65° beträgt.
  • Mit erneutem Bezug auf 1 ist die Gate-Elektrode 27 auf dem Gate-Oxidfilm 15 in dem Graben TR vorgesehen. Die Gate-Elektrode 27 ist mit jeweils dem Source-Gebiet 14, dem Basisgebiet 13 und dem Driftbereich 12 in Kontakt, wobei der Gate-Oxidfilm 15 dazwischen ausgebildet ist. Die Gate-Elektrode 27 ist aus einem leitenden Material, wie beispielsweise Polysilizium, das eine Verunreinigung enthält, gebildet.
  • Die Source-Elektrode 16 ist beispielsweise an der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 mit dem Source-Gebiet 14 und dem Kontaktgebiet 18 in Kontakt. Die Source-Elektrode 16 umfasst beispielsweise TiAISi. Die Source-Zwischenverbindungsschicht 19 ist mit der Source-Elektrode 16 in Kontakt. Die Source-Zwischenverbindungsschicht 19 umfasst beispielsweise Aluminium. Der Zwischenschicht-Isolierfilm 21 ist mit der Gate-Elektrode 27 im Graben TR in Kontakt. Der Zwischenschicht-Isolierfilm 21 dient als Isolierung zwischen der Gate-Elektrode 27 und der Source-Zwischenverbindungsschicht 19. In der zweiten Hauptfläche 10b ist die Drain-Elektrode 20 in ohmscher Verbindung mit dem Siliziumkarbid-Einkristallsubstrat 11. Die Drain-Elektrode 20 ist beispielsweise aus einem Material, das NiSi enthält, gebildet.
  • Im Nachfolgenden wird ein Verfahren zur Herstellung des MOSFETs 1, der als die Siliziumkarbid-Halbleitervorrichtung dient, gemäß einer Ausführungsform der vorliegenden Erfindung beschrieben.
  • Zunächst wird ein Siliziumkarbidsubstrat-Herstellungsschritt (S10: 5) durchgeführt. Mit Bezug auf 6 wird ein Siliziumkarbid-Einkristallsubstrat 11 mit einer oberen Fläche und einer unteren Fläche bereitgestellt. Die obere Fläche weist vorzugsweise einen Abweichungswinkel von nicht mehr als 8°, bezogen auf die {000-1}-Ebene, noch bevorzugter einen Abweichungswinkel von nicht mehr als 4°, bezogen auf die {000-1}-Ebene auf. In diesem Fall ist die {000-1}-Ebene noch bevorzugter die (000-1)-Ebene. Das Siliziumkarbid-Einkristallsubstrat 11 ist beispielsweise aus einem hexagonalen 4H-Polytyp-Siliziumkarbid-Einkristall gebildet.
  • Anschließend wird der Driftbereich 12 durch epitaktisches Aufwachsen auf der oberen Schicht des Siliziumkarbid-Einkristallsubstrats 11 gebildet. Das epitaktische Aufwachsen kann durch ein CVD-Verfahren (chemisches Dampfabscheidungsverfahren) durchgeführt werden. Als Ausgangsmaterialgas kann beispielsweise ein Mischgas aus Silan (SiH4) und Propan (C3H8) verwendet werden. Beim epitaktischen Aufwachsen wird vorzugsweise Stickstoff (N) oder Phosphor (P) als Verunreinigung eingeführt.
  • Anschließend werden das Basisgebiet 13 und das Source-Gebiet 14 auf dem Driftbereich 12 gebildet. Mit Bezug auf 7 wird beispielsweise das Basisgebiet 13 durch Ionenimplantation einer Verunreinigung, wie beispielsweise Aluminium, in die gesamte Fläche des Driftbereichs 12 im Kontakt mit dem Driftbereich 12 ausgebildet. Anschließend wird beispielsweise das Source-Gebiet 14 durch Ionenimplantation einer Verunreinigung, wie beispielsweise Stickstoff oder Phosphor, in die gesamte Fläche des Basisgebiets 13 in Kontakt mit dem Basisgebiet 13 ausgebildet. Das Source-Gebiet 14 bildet die erste Hauptfläche 10a des Siliziumkarbidsubstrats 10. Es sollte beachtet werden, dass anstelle der Ionenimplantation auch ein epitaktischer Aufwachsschritt unter Hinzufügen einer Verunreinigung zur Bildung des Basisgebiets 13 und des Source-Gebiets 14 verwendet werden kann.
  • Anschließend werden die Kontaktgebiete 18 gebildet. Mit Bezug auf 8 werden beispielsweise mittels Ionenimplantation einer p-Verunreinigung, wie beispielsweise Aluminium, in Abschnitte der Oberfläche des Source-Gebiets 14, die Kontaktgebiete 18 derart in Kontakt mit dem Basisgebiet 13 gebildet, dass sie sich durch das Source-Gebiet 14 erstrecken.
  • Anschließend wird ein Aktivierungs-Glühschritt zur Aktivierung der Verunreinigungen, die in dem Siliziumkarbidsubstrat 10 durch die Ionenimplantation eingebracht wurden, durchgeführt. Dieser Aktivierungs-Glühschritt wird vorzugsweise bei einer Temperatur von nicht weniger als 1500 °C und nicht mehr als 1900 °C, beispielsweise bei einer Temperatur von etwa 1700 °C durchgeführt. Der Aktivierungs-Glühschritt wird beispielsweise für etwa 30 Minuten durchgeführt. Die Atmosphäre beim Aktivierungsglühen ist vorzugsweise eine Inertgasatmosphäre, wie beispielsweise eine Ar-Atmosphäre. Auf diese Weise wird das Siliziumkarbidsubstrat 10 gebildet, das umfasst: den Driftbereich 12 mit der n-Leitfähigkeit; das Basisgebiet 13, das auf dem Driftbereich 12 vorgesehen ist und eine p-Leitfähigkeit aufweist; das Source-Gebiet 14, das auf dem Basisgebiet 13 vorgesehen ist und eine n-Leitfähigkeit aufweist; und die Kontaktgebiete, die sich durch das Source-Gebiet 14 erstrecken, sodass sie in Kontakt mit dem Basisgebiet 13 sind, und eine p-Leitfähigkeit aufweisen.
  • Anschließend wird ein Grabenbildungsschritt (S20: 5) durchgeführt. Beispielsweise wird eine Ätzmaske 40 mit einer Öffnung auf der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 gebildet. Die Öffnung wird in Übereinstimmung mit der Position des Grabens TR (1) gebildet. Mit Bezug auf 9 wird die Ätzmaske 40 auf der ersten Hauptfläche 10a in Kontakt mit den Kontaktgebieten 18 und dem Source-Gebiet 14 gebildet. Die Ätzmaske 40 kann durch Strukturieren eines Siliziumoxidfilms nach der Bildung des Siliziumoxidfilms durch thermisches Oxidieren der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 gebildet werden.
  • Anschließend wird ein Ätzschritt, der einen physikalischen Effekt aufweist, auf der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10, auf dem die Ätzmaske 40 vorgesehen ist, durchgeführt. Demzufolge werden das Source-Gebiet 14, das Basisgebiet 13 und ein Abschnitt des Driftbereichs 12 durch den Ätzvorgang in der Öffnung der Ätzmaske 40 entfernt, um dadurch eine Vertiefung TQ in der ersten Hauptfläche 10a (siehe 10) zu bilden. Die Vertiefung TQ weist Seitenwandflächen auf, die im Wesentlichen senkrecht zur ersten Hauptfläche 10a verlaufen. Für den Ätzvorgang, der einen physikalischen Effekt aufweist, wird vorzugsweise reaktives lonenätzen (RIE) und noch bevorzugter induktiv gekoppeltes Plasma (ICP) RIE verwendet. Als reaktives Gas in dem RIE-Prozess kann SF6 oder ein Mischgas aus SF6 und O2 verwendet werden.
  • Anschließend wird ein thermischer Ätzvorgang auf der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10, auf dem die Ätzmaske 40 vorgesehen und in dem die Vertiefung TQ ausgebildet ist, durchgeführt. Beispielsweise wird die erste Hauptfläche 10a des Siliziumkarbidsubstrats 10 unter Verwendung eines ersten Gases, das Chlor enthält, geätzt. Das chlorhaltige erste Gas ist beispielsweise Chlor, eine Zwischenhalogenverbindung oder dergleichen. Beispiele für die Zwischenhalogenverbindung umfassen CIFx, BrFx, IFx und dergleichen, wobei x eine ungerade Zahl, wie 1 oder 3, ist. Das erste Gas kann zusätzlich zu Chlor ein Trägergas umfassen. Beispielsweise umfasst das verwendbare Trägergas ein Stickstoffgas, ein Argongas, Heliumgas oder dergleichen. Beispielsweise wird zunächst die erste Hauptfläche 10a des Siliziumkarbidsubstrats 10 geätzt (erster Ätzschritt), in dem das erste Gas und ein zweites Gas, das wenigstens eines von Sauerstoff, Fluor und Wasserstoff enthält, verwendet wird. Beispiele für das zweite Gas, das wenigstens eines von Sauerstoff, Fluor und Wasserstoff enthält, umfasst Sauerstoff, Fluor, Wasserstoff, SF6 (Schwefelhexafluorid), CF4 (Kohlenstofftetrafluorid) und HCl (Chlorwasserstoff, ClO- (Chlormonoxid), ClO2 (Chlordioxid), Cl2O (Dichlormonoxid), Cl2O7 (Dichlorheptoxid) und dergleichen. Insbesondere wird ein Mischgas aus Chlorgas und Sauerstoffgas zum thermischen Ätzen der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 bei 800 °C verwendet. Sauerstoff weist eine Volumenkonzentration von beispielsweise etwa nicht weniger als 10 % und nicht mehr als 20 % auf. In dem Mischgas ist es wahrscheinlicher, dass Siliziumkarbid geätzt wird, da die Konzentration von Chlor höher ist. Insbesondere reagiert Siliziumkarbid mit Chlor, um sich in Siliziumtetrachlorid und Kohlenstoff umzuwandeln. Das heißt, Silizium wird zu Siliziumtetrachlorid umgeformt und als ein Gas entfernt, sodass folglich Kohlenstoff an den Seitenflächen SW und dem Bodenabschnitt BT des Grabens TR verbleibt. Der Kohlenstoff reagiert mit Sauerstoff zur Bildung von Kohlenstoffdioxid und wird als Gas entfernt. Durch Entfernen von Silizium und Kohlenstoff aus der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 auf diese Weise, wird der Graben TR in der ersten Hauptfläche 10a gebildet.
  • Anschließend wird die Fließgeschwindigkeit des zweiten Gases verringert. Insbesondere wird die Fließgeschwindigkeit des Sauerstoffgases verringert, um die Konzentration des Chlorgases zu erhöhen. Nach der Verringerung der Fließgeschwindigkeit des zweiten Gases werden das erste Gas und das zweite Gas verwendet, um die erste Hauptfläche 10a des Siliziumkarbidsubstrats 10 (zweiter Ätzschritt) zu ätzen. Vorzugsweise wird in dem zweiten Ätzschritt das Zuführen des zweiten Gases angehalten. Nachdem die Zufuhr des zweiten Gases angehalten wurde, wird das erste Gas verwendet, um die erste Hauptfläche 10a des Siliziumkarbidsubstrats 10 zu ätzen. Insbesondere wird nach dem Ätzen der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 unter Verwendung des Chlorgases und des Sauerstoffgases (erster Ätzschritt) das Zuführen des Sauerstoffgases angehalten. Nach dem Anhalten der Sauerstoffgaszufuhr wird die erste Hauptfläche 10a des Siliziumkarbidsubstrats 10 unter Verwendung des Chlorgases geätzt (zweiter Ätzschritt). Nach dem thermischen Ätzschritt wird die Ätzmaske 40 entfernt.
  • In sowohl dem ersten Ätzschritt als auch dem zweiten Ätzschritt wird die erste Hauptfläche 10a des Siliziumkarbidsubstrats 10 beispielsweise bei nicht weniger als 700 °C und nicht mehr als 1000 °C geätzt, vorzugsweise wird die erste Hauptfläche 10a des Siliziumkarbidsubstrats 10 bei nicht weniger als 800 °C und nicht mehr als 900 °C thermisch geätzt. Die Temperatur des Siliziumkarbidsubstrats 10 in dem zweiten Ätzschritt kann niedriger als die Temperatur des Siliziumkarbidsubstrats 10 im ersten Ätzschritt sein. Durch Verringern der Temperatur des Siliziumkarbidsubstrats 10 wird die Ätzgeschwindigkeit von Siliziumkarbid derart niedrig, dass die Form des Grabens TR, der in der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 gebildet wird, mit hoher Genauigkeit gesteuert werden kann.
  • Auf diese Weise wird in der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 der Graben TR ausgebildet, sodass dieser (i) Seitenflächen SW, die sich durch das Source-Gebiet 14 und das Basisgebiet 13 zum Driftbereich 12 erstrecken, und (ii) den Bodenabschnitt BT, der in dem Driftbereich 12 angeordnet ist, aufweist. Mit Bezug auf 11 weist jede der Seitenflächen SW des Grabens TR (i) den ersten Seitenflächenabschnitt SW1, der durgehend zur ersten Hauptfläche 10a ausgebildet ist und der in dem Source-Gebiet 14 vorgesehen ist, und (ii) den zweiten Seitenflächenabschnitt SW2, der durchgehend zum ersten Seitenflächenabschnitt SW1 ausgebildet ist und aus dem Source-Gebiet 14, dem Basisgebiet 13 und dem Driftbereich 12 gebildet ist, auf. Vorzugsweise bildet sich während der Bildung des Grabens TR die Spezialebene spontan an der Seitenfläche SW, und insbesondere auf dem Basisgebiet 13. Die Einzelheiten der Spezialebene werden später beschrieben.
  • Anschließend wird ein Gate-Oxidfilmbildungsschritt (S30: 5) durchgeführt. Mit Bezug auf 12 wird der Gate-Oxidfilm 15 derart ausgebildet, dass dieser die erste Hauptfläche 10a des Siliziumkarbidsubstrats 10, die Seitenfläche SW des Grabens TR und den Bodenabschnitt BT des Grabens TR bedeckt. Genauer gesagt wird der Gate-Oxidfilm 15 in Kontakt mit dem Driftbereich 12, dem Basisgebiet 13 und dem Source-Gebiet 14 an der Seitenfläche SW des Grabens TR, und in Kontakt mit dem Driftbereich 12 am Bodenabschnitt BT des Grabens TR ausgebildet. Der Gate-Oxidfilm 15 wird beispielsweise durch thermische Oxidation gebildet.
  • Vorzugsweise wird durch Oxidieren des Siliziumkarbidsubstrats 10 bei nicht mehr als 1300 °C der Gate-Oxidfilm 15 in Kontakt mit sowohl den Seitenflächen SW als auch dem Bodenabschnitt BT des Grabens TR gebildet. Noch bevorzugter wird der Gate-Oxidfilm 15 durch Oxideieren des Siliziumkarbidsubstrats 10 bei nicht mehr als 1250 °C gebildet, und noch bevorzugter wird der Gate-Oxidfilm 15 durch Oxidieren des Siliziumkarbidsubstrats 10 bei nicht mehr als 1100 °C gebildet. Durch Bilden des Gate-Oxidfilms 15 durch thermisches Oxidieren des Siliziumkarbidsubstrats 10, das mit einem Graben TR ausgebildet ist, bei einer Temperatur von nicht mehr als 1300 °C, kann die Ebenenorientierungsabhängigkeit der Oxidationsgeschwindigkeit von Siliziumkarbid erhöht werden. Wie in 4 gezeigt, unterscheidet sich die Siliziumkarbid-Oxidationsgeschwindigkeit in Abhängigkeit von der Ebenenorientierung von Siliziumkarbid. Insbesondere ist die Wachstumsgeschwindigkeit des Gate-Oxidfilms 15, der auf der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 gebildet ist, größer als die Wachstumsgeschwindigkeit des Gate-Oxidfilms 15 an der Seitenfläche SW des Grabens TR (insbesondere dem Kanalgebiet). Die Ebenenorientierungsabhängigkeit der Oxidationsgeschwindigkeit von Siliziumkarbid nimmt bei nicht mehr als 1300 °C erheblich zu und wird bei mehr als 1300 °C geringer. Mit anderen Worten wird durch Bilden des Gate-Oxidfilms 15 durch thermisches Oxidieren des Siliziumkarbidsubstrats 10, das mit dem Graben TR ausgebildet ist, bei einer Temperatur von nicht mehr als 1300 °C, die Dicke des Abschnitts des Gate-Oxidfilms 15 auf der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 erheblich höher als die Dicke des Abschnitts des Gate-Oxidfilms 15 an der Seitenfläche SW des Grabens TR sein (insbesondere dem Kanalgebiet). Es sollte beachtet werden, dass nach der Bildung des Gate-Oxidfilms 15 in Kontakt mit jeder Seitenfläche SW und dem Bodenabschnitt BT des Grabens TR bei nicht mehr als 1300 °C die Filmqualität des Gate-Oxidfilms 15 durch Erhitzen des Gate-Oxidfilms 15 auf eine Temperatur von mehr als 1300 °C (beispielsweise etwa 1350 °C) verbessert werden.
  • Mit Bezug auf 3 ist nach der Bildung des Gate-Oxidfilms die Dicke t1 des Abschnitts des Gate-Oxidfilms 15 am Kontaktpunkt C1 zwischen der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 und der Seitenfläche SW des Grabens TR größer als die Dicke t3 des Abschnitts des Gate-Oxidfilms 15 auf dem Basisgebiet 13. Die Dicke t1 des Abschnitts des Gate-Oxidfilms 15 am Kontaktpunkt C1 zwischen der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 und der Seitenfläche SW des Grabens TR bezieht sich auf eine Dicke des Gate-Oxidfilms 15 in der Richtung senkrecht zur ersten Hauptfläche 10a. Darüber hinaus bezieht sich die Dicke t3 des Abschnitts des Gate-Oxidfilms 15 auf dem Basisgebiet 13 auf die Dicke des Abschnitts des Gate-Oxidfilms 15 in der Richtung senkrecht zu dem Abschnitt des zweiten Seitenflächenabschnitts SW2, der aus dem Basisgebiet 13 gebildet ist. Vorzugsweise ist die Dicke t4 des Abschnitts des Gate-Oxidfilms 15 am Bodenabschnitt BT des Grabens TR größer als die Dicke t3 des Abschnitts des Gate-Oxidfilms 15 auf dem Basisgebiet 13. Die Dicke t4 des Abschnitts des Gate-Oxidfilms 15 am Bodenabschnitt BT des Grabens TR bezieht sich auf eine Dicke t4 des Abschnitts des Gate-Oxidfilms 15 in der Richtung senkrecht zum Bodenabschnitt BT des Grabens TR. Vorzugsweise ist die Dicke t2 des Abschnitts des Gate-Oxidfilms 15 auf dem Source-Gebiet 14 geringer als die Dicke des Abschnitts des Gate-Oxidfilms 15 am Kontaktpunkt C1 zwischen der ersten Hauptfläche 10a und dem ersten Seitenflächenabschnitt SW1, und größer als die Dicke t3 des Abschnitts des Gate-Oxidfilms 15 auf dem Basisgebiet 13. Die Dicke des Abschnitts des Gate-Oxidfilms 15 auf dem Source-Gebiet 14 bezieht sich auf die Dicke t2 des Abschnitts des Gate-Oxidfilms 15 in der Richtung senkrecht zum ersten Seitenflächenabschnitt SW1.
  • Nach der Bildung des Gate-Oxidfilms kann ein NO-Glühschritt unter Verwendung von Stickstoffmonoxid (NO)-Gas als Atmosphärengas durchgeführt werden. Ein Temperaturprofil weist eine derartige Bedingung auf, dass die Temperatur nicht weniger als 1100 °C und nicht mehr als 1300 °C und die Haltezeit beispielsweise etwa 1 Stunde betragen. Dementsprechend werden Stickstoffatome in einen Grenzflächenbereich zwischen dem Gate-Oxidfilm 15 und dem Basisgebiet 13 eingebracht. Folglich wird die Bildung von Grenzflächenzuständen in dem Grenzflächenbereich unterdrückt, wodurch eine verbesserte Kanalbeweglichkeit erzielt werden. Es sollte beachtet werden, dass ein anderes Gas als das NO-Gas als Atmosphärengas verwendet werden kann, solange die Stickstoffatome zugeführt werden können. Nach dem NO-Glühschritt, kann ferner ein Ar-Glühschritt unter Verwendung von Argon (Ar) als Atmosphärengas durchgeführt werden. Der Ar-Glühschritt wird vorzugsweise bei einer Heiztemperatur durchgeführt, die höher als die Heiztemperatur in dem zuvor beschriebenen NO-Glühschritt und niedriger als die Schmelztemperatur des Gate-Oxidfilms 15 ist. Diese Heiztemperatur wird beispielsweise für etwa 1 Stunde gehalten. Auf diese Weise kann die Bildung von Grenzflächenzuständen in dem Grenzflächenbereich zwischen dem Gate-Oxidfilm 15 und dem Basisgebiet 13 weiter unterdrückt werden. Es sollte beachtet werden, dass anstelle des Ar-Gases ein inertes Gas, wie beispielsweise Stickstoffgas, als Atmosphärengas verwendet werden kann.
  • Vorzugsweise ist nach dem Schritt des Bildens des Gate-Oxidfilms 15 der Kontaktpunkt C2 zwischen dem ersten Seitenflächenabschnitt SW1 und dem zweiten Seitenflächenabschnitt SW2 in dem Source-Gebiet 14 angeordnet. Mit anderen Worten ist der Kontaktpunkt C2 zwischen dem ersten Seitenflächenabschnitt SW1 und dem zweiten Seitenflächenabschnitt SW2 zwischen dem Basisgebiet 13 und der ersten Hauptfläche 10a angeordnet. Der erste Winkel θ1, der durch den ersten Seitenflächenabschnitt SW1 und der geraden Linie, die sich durch den Kontaktpunkt C2 zwischen dem ersten Seitenflächenabschnitt SW1 und dem zweiten Seitenflächenabschnitt SW2 und parallel zur ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 erstreckt, gebildet wird, ist geringer als der zweite Winkel θ2, der durch den zweiten Seitenflächenabschnitt SW2 und der Grenzfläche 13a zwischen dem Driftbereich 12 und dem Basisgebiet 13 gebildet wird. Vorzugsweise beträgt der zweite Winkel θ2, der durch den zweiten Seitenflächenabschnitt SW2 und der Grenzfläche 13a zwischen dem Driftbereich 12 und dem Basisgebiet 13 gebildet wird, nicht weniger als 50° und nicht mehr als 65°. Vorzugsweise beträgt der erste Winkel θ1, der durch den ersten Seitenflächenabschnitt SW1 und der geraden Linie, die sich durch den Kontaktpunkt C2 zwischen dem ersten Seitenflächenabschnitt SW1 und dem zweiten Seitenflächenabschnitt SW2 und parallel zur ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 erstreckt, gebildet wird, nicht weniger als 20° und weniger als 50°.
  • Anschließend wird ein Gate-Elektrodenbildungsschritt (S40: 5) durchgeführt. Mit Bezug auf 13 wird die Gate-Elektrode 27 auf dem Gate-Oxidfilm 15 gebildet. Beispielsweise wird die Gate-Elektrode 27 durch Bilden eines Films aus einem Leiter oder Polysilizium, das mit einer Verunreinigung dotiert ist, auf dem Gate-Oxidfilm 15 gebildet. Anschließend wird der Zwischenschicht-Isolierfilm 21 auf der Gate-Elektrode 27 und dem Gate-Oxidfilm 15 gebildet, um die freigelegte Fläche der Gate-Elektrode 27 zu bedecken. Der Zwischenschicht-Isolierfilm 21 wird zur Füllung des Grabens TR gebildet. Anschließend wird ein Ätzschritt durchgeführt, um eine Öffnung in dem Zwischenschicht-Isolierfilm 21 und dem Gate-Oxidfilm 15 zu bilden. Durch die Öffnung werden das Source-Gebiet 14 und das Kontaktgebiet 18 durch den Gate-Oxidfilm 15 und den Zwischenschicht-Isolierfilm 21 auf der ersten Hauptfläche 10a des Siliziumkarbidsubstrats 10 freigelegt.
  • Anschließend wird ein Source-Elektrodenbildungsschritt (S50: 5) durchgeführt. Mit Bezug auf 14 wird die Source-Elektrode 16 in Kontakt mit dem Source-Gebiet 14 und dem Kontaktgebiet 18 gebildet. Die Source-Elektrode 16 ist aus einem Material, das beispielsweise TiAISi enthält, gebildet. Anschließend wird das Siliziumkarbidsubstrat 10, das die darauf ausgebildete Source-Elektrode 16 aufweist, beispielsweise auf etwa 1000 °C erhitzt, wodurch die Source-Elektrode 16 in ohmschem Kontakt mit dem Source-Gebiet 14 des Siliziumkarbidsubstrats 10 gebracht wird. Anschließend wird die Source-Zwischenverbindungsschicht 19 in Kontakt mit der Source-Elektrode 16 gebildet. Die Source-Zwischenverbindungsschicht 19 ist aus einem Material, das beispielsweise Aluminium enthält, gebildet. Anschließend wird die Drain-Elektrode 20, die beispielsweise aus einem Material, das NiSi enthält, gebildet ist, auf der zweiten Hauptfläche 10b des Siliziumkarbid-Einkristallsubstrats 11 gebildet. Auf diese Weise wird der MOSFET 1 der 1 fertiggestellt.
  • (Spezialebene)
  • Im Nachfolgenden wird die zuvor beschriebene „Spezialebene“ vollständig beschrieben. Wie zuvor beschrieben, weist die Seitenfläche SW (siehe 3) vorzugsweise die Spezialebene insbesondere auf dem Basisgebiet 13 auf. Im Nachfolgenden wird der Fall beschrieben, bei dem die Seitenfläche SW die Spezialebene aufweist.
  • Wie in 15 gezeigt, weist die Seitenfläche SW mit der Spezialebene eine Ebene S1 (erste Ebene) auf. Die Ebene S1 weist eine {0-33-8}-Ebenenorientierung, und vorzugsweise eine (0-33-8)-Ebenenorientierung auf. Vorzugsweise umfasst die Seitenfläche SW mikroskopisch die Ebene S1. Vorzugsweise umfasst die Seitenfläche SW ferner mikroskopisch eine Ebene S2 (zweite Ebene). Die Ebene S2 weist eine Ebenenorientierung von {0-11-1}, und vorzugsweise eine Ebenenorientierung von (0-11-1) auf. Hierin bedeutet der Begriff „mikroskopisch“ „derart klein, dass wenigstens in etwa eine Größe, die doppelt so groß wie der Zwischenatomabstand ist, berücksichtigt wird“. Als Verfahren zur Beobachtung einer derartigen mikroskopischen Struktur wird beispielsweise ein TEM (Transmissionselektronenmikroskop)-Verfahren verwendet.
  • Vorzugsweise weist die Seitenfläche SW eine kombinierte Ebene SR auf. Die kombinierte Ebene SR ist aus den sich periodisch wiederholenden Ebenen S1 und S2 gebildet. Eine derartige periodische Struktur kann beispielsweise mittels TEM oder AFM (Atomkraftmikroskop) beobachtet werden. Die kombinierte Ebene SR weist eine {0-11-2}-Ebenenorientierung, und vorzugsweise eine (0-11-2)-Ebenenorientierung auf. In diesem Fall weist die kombinierte Ebene SR makroskopisch einen Abweichungswinkel von 62° bezogen auf die {000-1}-Ebene auf. Hierin bedeutet der Begriff „makroskopisch“ „außer Acht lassen einer Feinstruktur, die in etwa die Größe eines Zwischenatomabstands aufweist“. Für die Messung eines derartigen makroskopischen Abweichungswinkels wird beispielsweise ein Verfahren, das eine allgemeine Röntgenstrahlenbeugung verwendet, verwendet. Vorzugsweise fließen in der Kanalladungsoberfläche die Ladungsträger in eine Kanalrichtung CD, in der die zuvor beschriebene periodische Wiederholung stattfindet.
  • Im Nachfolgenden wird die detaillierte Struktur der kombinierten Ebene SR beschrieben.
  • Im Allgemeinen werden hinsichtlich der Si-Atome (oder C-Atome), wenn ein 4H-Polytyp Siliziumkarbid-Einkristall von der (000-1)-Ebene betrachtet wird, die Atome in einer Schicht A (die durchgezogene Linie in der Figur), die Atome in einer darunter angeordneten Schicht B, die gestrichelte Linie in der Figur) und die Atome in einer darunter angeordneten Schicht C (die Kettenlinie in der Figur), sowie die Atome in einer darunter angeordneten Schicht B (nicht in der Figur dargestellt) wiederholt gebildet, wie in 16 gezeigt. Mit den vier Schichten ABCB als ein Periodenstapel wird mit anderen Worten eine periodische Stapelstruktur, wie beispielsweise ABCBABCBABCB .., gebildet.
  • In der (11-20)-Ebene (der Querschnitt entlang der Linie XVII-XVII der 16) sind, wie in 17 gezeigt, die Atome in jeder der vier Schichten ABCB, die den zuvor beschriebenen Periodenstapel bilden, nicht vollständig entlang der (0-11-2)-Ebene ausgerichtet. In 17 ist die (0-11-2)-Ebene derart dargestellt, dass sie die Positionen der Atome in der Schicht B durchläuft. In diesem Fall versteht es sich, dass jedes der Atome in den Schichten A und C von der (0-11-2)-Ebene abweicht. Somit kann, selbst wenn die makroskopische Ebenenorientierung der Fläche des Siliziumkarbid-Einkristalls, d. h. dessen Ebenenorientierung, bei der die Atomniveaustruktur vernachlässigt wird, auf die (0-11-2)-Ebene beschränkt ist, diese Fläche makroskopisch unterschiedliche Strukturen annehmen.
  • Wie in 18 gezeigt, wird die kombinierte Ebene SR durch abwechselndes Ausbilden der Ebenen S1 mit einer (0-33-8)-Ebenenorientierung und der Ebenen S2, die mit den S1 verbunden sind und eine Ebenenorientierung aufweisen, die sich von jener der jeweiligen Ebenen S1 unterscheidet, gebildet. Jede der Ebenen S1 und S2 weist eine Länge auf, die zweimal so groß wie der Zwischenatomabstand der Si-Atome (oder C-Atome) ist. Es sollte beachtet werden, dass eine Ebene mit einer gemittelten Ebene S1 und Ebene S2 der (0-11-2)-Ebene entspricht (17).
  • Wird, wie in 19 gezeigt, die kombinierte Ebene SR von der (01-10)-Ebene aus betrachtet, weist die Einkristallstruktur einen Abschnitt auf, der periodisch eine Struktur (S1-Ebenenabschnitt), die einer kubischen Struktur entspricht, umfasst. Insbesondere wird die kombinierte Ebene SR durch abwechselndes Ausbilden der Ebenen S1 mit einer (001)-Ebenenorientierung in der zuvor beschriebenen Struktur, die der kubischen Struktur entspricht, und der Ebenen S2, die mit den Ebenen S1 verbunden sind und eine Ebenenorientierung aufweisen, die sich von der der Ebene S1 unterscheidet, gebildet. Auch bei einem anderen Polytyp als 4H kann die Oberfläche somit aus den Ebenen (Ebenen S1 in 19) mit einer (001)-Ebenenorientierung in der Struktur, die der kubischen Struktur entspricht, und den Ebenen (Ebenen S2 in 19), die mit den vorstehenden Ebenen verbunden sind und eine sich von den vorstehenden Ebenen unterscheidenden Ebenenorientierung aufweist, gebildet werden. Der Polytyp kann beispielsweise einen 6H- oder 15R-Typ umfassen.
  • Als Nächstes wird mit Bezug auf die 20 eine Beziehung zwischen der Kristallebene der Seitenfläche SW und der Beweglichkeit MB der Kanaloberfläche beschrieben. In dem Diagramm der 20 zeigt die Horizontalachse einen Winkel D1, der durch die (000-1)-Ebene und die makroskopische Ebenenausrichtung der Seitenfläche SW mit der Kanaloberfläche gebildet ist, während die Vertikalachse die Ladungsträgerbeweglichkeit MB darstellt. Eine Gruppe von Messpunkten CM entspricht dem Fall, bei dem die Seitenfläche SW mittels thermischem Ätzen so bearbeitet wurde, dass sie einer Spezialebene entspricht, während eine Gruppe von Messpunkten MC dem Fall entspricht, bei dem die Seitenfläche SW nicht thermisch geätzt wurde.
  • In der Gruppe der Messpunkte MC nimmt die Ladungsträgerbeweglichkeit MB einen Höchstwert an, wenn die Kanaloberfläche eine makroskopische (0-33-8)-Ebenenorientierung aufweist. Der Grund dafür ist vermutlich wie folgt. In dem Fall, in dem kein thermischer Ätzschritt durchgeführt wird, d. h., in dem Fall, in dem die mikroskopische Struktur der Kanaloberfläche in keiner besonderen Weise gesteuert wird, entspricht die makroskopische Ebenenorientierung davon (0-33-8), mit dem Ergebnis, dass ein Verhältnis der mikroskopischen (0-33-8)-Ebenenausrichtung, d. h., der (0-33-8)-Ebenenausrichtung unter Berücksichtigung auf Atomniveau, statistisch gesehen hoch wird.
  • Andererseits nimmt die Ladungsträgerbeweglichkeit MB in der Gruppe der Messpunkte CM einen Höchstwert an, wenn die makroskopische Ebenenorientierung der Kanaloberfläche (0-11-2) ist (Pfeil EX). Der Grund dafür ist vermutlich wie folgt. Wie in 18 und 19 gezeigt, ist die Vielzahl von Ebenen S1, die jeweils eine (0-33-8)-Ebenenorientierung aufweisen, dicht und gleichmäßig angeordnet, wobei die Ebenen S2 dazwischen vorgesehen sind, wodurch sich ein Verhältnis der mikroskopischen (0-33-8)-Ebenenorientierung in der Kanaloberfläche erhöht.
  • Es sollte beachtet werden, dass die Ladungsträgerbeweglichkeit MB eine Orientierungsabhängigkeit von der kombinierten Ebene SR aufweist. In einem in 21 gezeigten Diagramm stellt die Horizontalachse einen Winkel D2 zwischen der Kanalrichtung und der <0-11-2>-Richtung dar, während die Vertikalachse die Ladungsträgerbeweglichkeit MB (in einer beliebigen Einheit) in der Kanaloberfläche darstellt. Eine gestrichelte Linie wird ergänzend zur Darstellung der Kurve darin gezeigt. Aus dem Diagramm ist ersichtlich, dass zur Erhöhung der Kanalbeweglichkeit MB die Kanalrichtung CD (15) vorzugsweise einen Winkel D2 von nicht weniger als 0° und nicht mehr als 60°, noch bevorzugten im Wesentlichen 0°, aufweist.
  • Wie in 22 gezeigt, kann die Seitenfläche SW zusätzlich zur kombinierten Ebene SR eine Ebene S3 (dritte Ebene) aufweisen (in vereinfachter Weise durch eine gerade Linie in 22 dargestellt). In diesem Fall weicht der Abweichungswinkel der Seitenfläche SW, bezogen auf die {000-1}-Ebene vom idealen Abweichungswinkel der kombinierten Ebene SR, d. h. 62°, ab. Vorzugsweise ist die Abweichung gering und liegt im Bereich von ±10°. Beispiele für eine Oberfläche, die in einem derartigen Winkelbereich liegt, umfassen eine Oberfläche mit einer makroskopischen Ebenenorientierung der {0-33-8}-Ebene. Noch bevorzugter weicht der Abweichungswinkel der Seitenfläche SW, bezogen auf die (000-1)-Ebene von dem idealen Abweichungswinkel der kombinierten Ebene SR, d. h. 62°, ab. Vorzugsweise ist diese Abweichung gering und liegt im Bereich von ±10°. Beispiele einer Oberfläche, die in einem derartigen Winkelbereich liegt, umfassen eine Oberfläche mit einer makroskopischen Ebenenorientierung der (0-33-8)-Ebene.
  • Genauer gesagt, kann die Seitenfläche SW eine kombinierte Ebene SQ umfassen, die aus der sich wiederholenden Ebene S3 und der kombinierten Ebene SR gebildet ist. Eine derartige periodische Struktur kann beispielsweise mittels TEM oder AFM untersucht werden.
  • Wie zuvor beschrieben, kann die Seitenfläche SW des Grabens TR, die aus dem Basisgebiet 13 gebildet ist (mit anderen Worten, der zweite Seitenflächenabschnitt SW2), eine erste Ebene S1 mit einer {0-33-8}-Ebenenorientierung umfassen. Vorzugsweise umfasst der zweite Seitenflächenabschnitt SW2 mikroskopisch die erste Ebene S1, und der zweiten Seitenflächenabschnitt SW2 umfasst ferner mikroskopisch die zweite Ebene S2 mit einer {0-11-1}-Ebenenorientierung. Vorzugsweise umfassen die erste Ebene S1 und die zweite Ebene S2 des zweiten Seitenflächenabschnitts SW2 eine kombinierte Ebene mit einer {0-11-2}-Ebenenorientierung. Vorzugsweise weist der zweite Seitenflächenabschnitt SW2 makroskopisch einen Abweichungswinkel von 62°± 10°, bezogen auf die {000-1}-Ebene auf.
  • Im Nachfolgenden werden die Funktion und die Wirkung des Verfahrens zur Herstellung der Siliziumkarbid-Halbleitervorrichtung gemäß der vorliegenden Ausführungsform beschrieben.
  • Gemäß dem Verfahren zur Herstellung des MOSFETs 1 gemäß der vorliegenden Ausführungsform ist die Dicke des Abschnitts des Gate-Oxidfilms 15 am Kontaktpunkt C1 zwischen der Hauptfläche 10a und dem ersten Seitenflächenabschnitt SW1 größer als die Dicke des Abschnitts des Gate-Oxidfilms 15 auf dem Basisgebiet 13. Somit kann ein Leckstrom in dem Abschnitt des Gate-Oxidfilms 15 am Kontaktpunkt C1 zwischen der Hauptfläche 10a und der Seitenfläche SW unterdrückt werden, während ein geringer Widerstand des Kanalabschnitts des Basisgebiet13 aufrechterhalten wird. Auf diese Weise wird der MOSFET 1 erhalten, der eine hohe Zuverlässigkeit aufweist und in der Lage ich, einen geringen Kanalwiderstand aufrechtzuerhalten.
  • Darüber hinaus umfasst gemäß dem Verfahren zur Herstellung des MOSFETs 1 gemäß der vorliegenden Ausführungsform der Schritt zum Bilden des Gate-Oxidfilms 15 einen Schritt des Oxidierens des Siliziumkarbidsubstrats 10 bei nicht weniger als 1300 °C. Dementsprechend kann die Ebenenorientierungsabhängigkeit der Oxidationsgeschwindigkeit von Siliziumkarbid erhöht werden. Somit kann die Dicke des Abschnitts des Gate-Oxidfilms 15 am Kontaktpunkt C1 zwischen der Hauptfläche 10a und dem ersten Seitenflächenabschnitt SW1 erheblich größer als die Dicke des Abschnitts des Gate-Oxidfilms 15 an der Seitenfläche SW des Grabens TR sein (insbesondere dem Basisgebiet 13). Auf diese Weise wird der MOSFET 1 erhalten, der eine höhere Zuverlässigkeit aufweist und in der Lage ist, einen geringen Kanalwiderstand aufrechtzuerhalten.
  • Ferner umfasst gemäß dem Verfahren zur Herstellung des MOSFETs 1 gemäß der vorliegenden Ausführungsform das erste Gas wenigstens ein Gas, ausgewählt aus einer Gruppe bestehend aus Chlor und einer Zwischenhalogenverbindung. Dementsprechend kann das Siliziumkarbid wirksam geätzt werden.
  • Ferner umfasst gemäß dem Verfahren zur Herstellung des MOSFETs 1 gemäß der vorliegenden Ausführungsform der Schritt des Ätzens des Siliziumkarbidsubstrats 10: einen ersten Schritt zum Ätzen des Siliziumkarbidsubstrats 10 unter Verwendung des ersten Gases und eines zweiten Gases, das wenigstens Sauerstoff, Fluor und Wasserstoff enthält; und einen zweiten Schritt zum Ätzen des Siliziumkarbidsubstrats 10 unter Verwendung des ersten Gases und des zweiten Gases, nachdem eine Fließgeschwindigkeit des zweiten Gases im Vergleich zu einer Fließgeschwindigkeit des zweiten Gases im ersten Schritt verringert wurde. Dementsprechend kann die Form des Grabens TR mit hoher Genauigkeit gesteuert werden.
  • Ferner wird gemäß dem Verfahren zur Herstellung des MOSFETs 1 gemäß der vorliegenden Ausführungsform in dem zweiten Schritt das Siliziumkarbidsubstrat 10 unter Verwendung des ersten Gases geätzt, nachdem das Einbringen des zweiten Gases angehalten wurde. Dementsprechend kann die Form des Grabens TR mit hoher Genauigkeit gesteuert werden.
  • Ferner umfasst gemäß dem Verfahren zur Herstellung des MOSFETs 1 gemäß der vorliegenden Ausführungsform das zweite Gas wenigstens ein Gas, ausgewählt aus einer Gruppe bestehend aus Sauerstoff, Fluor, Wasserstoff, Schwefelhexafluorid, Kohlenstofftetrafluorid, Chlorwasserstoff, Chlormonoxid, Chlordioxid, Dichlormonoxid und Dichlorheptoxid. Somit kann das Siliziumkarbid wirksamer geätzt werden.
  • Ferner umfasst gemäß dem Verfahren zur Herstellung des MOSFETs 1 gemäß der vorliegenden Ausführungsform der Schritt zum Bilden des Grabens TR einen Schritt des Ätzens des Siliziumkarbidsubstrats 10 bei nicht weniger als 700 °C und nicht mehr als 1000 °C. Durch Ätzen des Siliziumkarbidsubstrats 10 bei nicht weniger als 700 °C wird Siliziumkarbid wirksam geätzt. Durch Ätzen des Siliziumkarbidsubstrats 10 bei nicht mehr als 1000 °C kann verhindert werden, dass die Ätzgeschwindigkeit von Siliziumkarbid zu hoch wird, wodurch die Form des Grabens TR mit hoher Genauigkeit gesteuert werden kann.
  • Ferner beträgt gemäß dem Verfahren zur Herstellung des MOSFETs 1 gemäß der vorliegenden Ausführungsform, nach dem Schritt des Bildens des Gate-Oxidfilms 15, der Winkel θ2, der durch den zweiten Seitenflächenabschnitt SW2 und der Grenzfläche 13a zwischen dem Driftbereich 12 und dem Basisgebiet 13 gebildet wird, nicht weniger als 50° und nicht mehr als 65°. Dementsprechend kann der Kanalwiderstand in dem Basisgebiet 13 wirksam verringert werden.
  • Ferner beträgt gemäß dem Verfahren zur Herstellung des MOSFETs 1 gemäß der vorliegenden Ausführungsform nach dem Schritt des Bildens des Gate-Oxidfilms 15 der Winkel θ1, der durch den ersten Seitenflächenabschnitt SW1 und der geraden Linie, die sich durch den Kontaktpunkt C2 zwischen dem ersten Seitenflächenabschnitt SW1 und dem zweiten Seitenflächenabschnitt SW2 und parallel zur Hauptfläche 10a erstreckt, gebildet wird, nicht weniger als 20° und weniger als 50°. Durch Einstellen des Winkels θ1 auf nicht weniger als 20° wird die Breite des Grabens TR vergrößert, wodurch verhindert wird, dass die Zelldichte abnimmt. Durch Einstellen des Winkels θ1 auf weniger als 50° wird die Dicke des Gate-Oxidfilms 15 am Kontaktpunkt C1 zwischen der Hauptfläche 10a und dem ersten Seitenflächenabschnitt SW1 wirksam erhöht.
  • Ferner ist gemäß dem Verfahren zur Herstellung des MOSFETs 1 gemäß der vorliegenden Ausführungsform nach dem Schritt des Bildens des Gate-Oxidfilms 15 eine Dicke eines Abschnitts des Gate-Oxidfilms 15 am Bodenabschnitt BT des Grabens TR größer als eine Dicke eines Abschnitts des Gate-Oxidfilms 15 auf dem zweiten Verunreinigungsgebiet 13. Dementsprechend wird verhindert, dass sich ein Leckstrom in dem Gate-Oxidfilm 15 am Bodenabschnitt BT des Grabens TR bildet.
  • In der zuvor beschriebenen Ausführungsform wurde beschrieben, dass der erste Leitfähigkeitstyp einer n-Leitfähigkeit und der zweite Leitfähigkeitstyp einer p-Leitfähigkeit entspricht; jedoch kann der erste Leitfähigkeitstyp einer p-Leitfähigkeit und der zweite Leitfähigkeitstyp einer n-Leitfähigkeit entsprechen. Obwohl der MOSFET als Beispiel für die Siliziumkarbid-Halbleitervorrichtung beschrieben wurde, kann die Siliziumkarbid-Halbleitervorrichtung einen IGBT (Bipolartransistor mit isoliertem Gate) oder dergleichen umfassen.
  • Die hierin offenbarten Ausführungsformen sind dienen lediglich als Beispiel und sind in keinerlei Hinsicht als einschränkend zu verstehen. Der Umfang der vorliegenden Erfindung wird vielmehr durch die Begriffe der Ansprüche als durch die oben beschriebenen Ausführungsformen definiert und soll alle Modifikationen innerhalb des Umfangs und der Bedeutung entsprechend den Begriffen der Ansprüche umfassen.
  • Bezugszeichenliste
    • 1
    Siliziumkarbid-Halbleitervorrichtung (MOSFET)
    2
    Siliziumkarbid-Epitaxieschicht
    10
    Siliziumkarbid-Substrat
    10a
    erste Hauptfläche
    10b
    zweite Hauptfläche
    11
    Einkristallsubstrat
    12
    Driftbereich (erstes Verunreinigungsgebiet)
    13
    Basisgebiet (zweiter Verunreinigungsgebiet)
    13a
    Grenzfläche
    14
    Source-Gebiet (dritte Verunreinigungsgebiet)
    15
    Gate-Oxidfilm
    16
    Source-Elektrode
    18
    Kontaktgebiet
    19
    Source-Verbindungsschicht
    20
    Drain-Elektrode
    21
    Zwischenschicht-Isolierfilm
    27
    Gate-Elektrode
    40
    Ätzmaske
    BT
    Bodenabschnitt
    C1, C2
    Kontaktpunkt
    CD
    Kanalrichtung
    D1, D2
    Winkel
    EX
    Pfeil
    MC
    Gruppe von Messpunkten
    S1
    Erste Ebene
    S2
    Zweite Ebene
    SQ, SR
    Kombinierte Ebene
    SW
    Seitenfläche
    SW1
    Erster Seitenflächenabschnitt
    SW2
    Zweiter Seitenflächenabschnitt
    TQ
    Vertiefung
    TR
    Graben

Claims (7)

  1. Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung (1), wobei das Verfahren die folgenden Schritte umfasst: Herstellen (S10) eines Siliziumkarbid-Substrats (10) mit einer Hauptfläche (10a), wobei das Siliziumkarbid-Substrat (10) ein erstes Verunreinigungsgebiet (12), ein zweites Verunreinigungsgebiet (13) und ein drittes Verunreinigungsgebiet (14) enthält, wobei das erste Verunreinigungsgebiet (12) einen ersten Leitfähigkeitstyp aufweist und das zweite Verunreinigungsgebiet (13) auf dem ersten Verunreinigungsgebiet (12) vorgesehen ist, wobei das zweite Verunreinigungsgebiet (13) einen zweiten Leitfähigkeitstyp aufweist, der sich von dem ersten Leitfähigkeitstyp unterscheidet, wobei das dritte Verunreinigungsgebiet (14) auf dem zweiten Verunreinigungsgebiet (13) vorgesehen ist, wobei das dritte Verunreinigungsgebiet (14) den ersten Leitfähigkeitstyp aufweist und das dritte Verunreinigungsgebiet (14) mindestens einen Abschnitt der Hauptfläche (10a) bildet; Bilden (S20) eines Grabens (TR) in der Hauptfläche (10a) des Siliziumkarbid - Substrats (10), sodass dieser eine Seitenfläche (SW) und einen Bodenabschnitt (BT) aufweist, wobei sich die Seitenfläche (SW) durch das dritte Verunreinigungsgebiet (14) und das zweite Verunreinigungsgebiet (13) zu dem ersten Verunreinigungsgebiet (12) erstreckt, wobei sich der Bodenabschnitt (BT) in dem ersten Verunreinigungsgebiet (12) befindet, wobei die Seitenfläche (SW) einen ersten Seitenflächenabschnitt (SW1) und einen zweiten Seitenflächenabschnitt (SW2) aufweist, wobei der erste Seitenflächenabschnitt (SW1) mit der Hauptfläche (10a) durchgehend ausgebildet ist, wobei der zweite Seitenflächenabschnitt (SW2) den ersten Seitenflächenabschnitt (SW1) mit dem Bodenabschnitt (BT) verbindet, wobei ein Kontaktpunkt (C2) zwischen dem ersten Seitenflächenabschnitt (SW1) und dem zweiten Seitenflächenabschnitt (SW2) in dem dritten Verunreinigungsgebiet (14) angeordnet ist, wobei ein Winkel (θ1), der durch den ersten Seitenflächenabschnitt (SW1) und einer geraden Linie, die sich durch den Kontaktpunkt (C2) zwischen dem ersten Seitenflächenabschnitt (SW1) und dem zweiten Seitenflächenabschnitt (SW2) und parallel zur Hauptfläche (10a) erstreckt, gebildet ist, kleiner als ein Winkel (θ2) ist, der durch den zweiten Seitenflächenabschnitt (SW2) und einer Grenzfläche (13a) zwischen dem ersten Verunreinigungsgebiet (12) und dem zweiten Verunreinigungsgebiet (13) gebildet ist; Bilden (S30) eines Gate-Oxidfilms (15) in Kontakt mit dem dritten Verunreinigungsgebiet (14) am ersten Seitenflächenabschnitt (SW1) des Grabens (TR), in Kontakt mit dem dritten Verunreinigungsgebiet (14) und dem zweiten Verunreinigungsgebiet (13) am zweiten Seitenflächenabschnitt (SW2) des Grabens (TR) und in Kontakt mit dem ersten Verunreinigungsgebiet (12) am Bodenabschnitt (BT) des Grabens (TR); und Bilden einer Gate-Elektrode (27) auf dem Gate-Oxidfilm (15), wobei eine Dicke eines Abschnitts des Gate-Oxidfilms (15) an einem Kontaktpunkt (C1) zwischen der Hauptfläche (10a) und dem ersten Seitenflächenabschnitt (SW1) größer als eine Dicke eines Abschnitts des Gate-Oxidfilms (15) auf dem zweiten Verunreinigungsgebiet (13) ist, wobei der Schritt des Bildens (S20) des Grabens (TR) einen Schritt zum Ätzen des Siliziumkarbid-Substrats (10) unter Verwendung eines ersten Gases, das Chlor enthält, umfasst, wobei der Siliziumkarbid-Substrat-Ätzschritt umfasst: einen ersten Siliziumkarbid-Substrat-Ätzschritt unter Verwendung des ersten Gases und eines zweiten Gases, das mindestens eines von Sauerstoff, Fluor und Wasserstoff enthält; und einen zweiten Siliziumkarbid-Substrat-Ätzschritt unter Verwendung des ersten Gases und des zweiten Gases, nachdem die Fließgeschwindigkeit des zweiten Gases im Vergleich zu einer Fließgeschwindigkeit des zweiten Gases im ersten Schritt verringert wurde.
  2. Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung (1) nach Anspruch 1, wobei im zweiten Schritt das Siliziumkarbid-Substrat (10) unter Verwendung des ersten Gases geätzt wird, nachdem das Einbringen des zweiten Gases angehalten wurde.
  3. Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung (1) nach Anspruch 1 oder 2, wobei das zweite Gas mindestens ein Gas umfasst, das aus einer Gruppe bestehend aus Sauerstoff, Fluor, Wasserstoff, Schwefelhexafluorid, Kohlenstofftetrafluorid, Chlorwasserstoff, Chlormonoxid, Chlordioxid, Dichlormonoxid und Dichlorheptoxid ausgewählt wird.
  4. Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 3, wobei der Schritt des Bildens (S20) des Grabens (TR) einen Siliziumkarbid-Substrat-Ätzschritt bei nicht weniger als 700 °C und nicht mehr als 1000 °C umfasst.
  5. Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 4, wobei nach dem Schritt des Bildens des Gate-Oxidfilms (15) der Winkel (θ2), der durch den zweiten Seitenflächenabschnitt (SW2) und der Grenzfläche (13a) zwischen dem ersten Verunreinigungsgebiet (12) und dem zweiten Verunreinigungsgebiet (13) gebildet wird, nicht weniger als 50° und nicht mehr als 65° beträgt.
  6. Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 5, wobei nach dem Schritt des Bildens des Gate-Oxidfilms (15) der Winkel (θ1), der durch den ersten Seitenflächenabschnitt (SW1) und einer geraden Linie, die sich durch den Kontaktpunkt (C2) zwischen dem ersten Seitenflächenabschnitt (SW1) und dem zweiten Seitenflächenabschnitt (SW2) und parallel zur Hauptfläche (10a) erstreckt, gebildet ist, nicht weniger als 20° und weniger als 50° beträgt.
  7. Verfahren zur Herstellung der Siliziumkarbid-Halbleitervorrichtung (1) nach einem der Ansprüche 1 bis 6, wobei nach dem Schritt des Bildens des Gate-Oxidfilms (15) eine Dicke eines Abschnitts des Gate-Oxidfilms (15) am Bodenabschnitt (BT) des Grabens (TR) größer als eine Dicke eines Abschnitts des Gate-Oxidfilms (15) auf dem zweiten Verunreinigungsgebiet (13) ist.
DE112015002342.9T 2014-05-20 2015-04-09 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung Active DE112015002342B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014-104538 2014-05-20
JP2014104538A JP6357869B2 (ja) 2014-05-20 2014-05-20 炭化珪素半導体装置の製造方法
PCT/JP2015/061070 WO2015178120A1 (ja) 2014-05-20 2015-04-09 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
DE112015002342T5 DE112015002342T5 (de) 2017-02-16
DE112015002342B4 true DE112015002342B4 (de) 2022-11-10

Family

ID=54553796

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112015002342.9T Active DE112015002342B4 (de) 2014-05-20 2015-04-09 Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US10192967B2 (de)
JP (1) JP6357869B2 (de)
DE (1) DE112015002342B4 (de)
WO (1) WO2015178120A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6848317B2 (ja) * 2016-10-05 2021-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
US10777676B2 (en) * 2016-11-11 2020-09-15 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device
CN110574153B (zh) * 2017-11-13 2024-02-23 富士电机株式会社 半导体装置及半导体装置的制造方法
CN111785618A (zh) * 2020-06-28 2020-10-16 上海华虹宏力半导体制造有限公司 沟槽栅结构的制作方法
CN112530795A (zh) * 2020-08-21 2021-03-19 中国工程物理研究院电子工程研究所 基于小角度深刻蚀工艺的碳化硅功率器件终端及制作方法
JP2024069740A (ja) * 2021-03-29 2024-05-22 住友電気工業株式会社 炭化珪素半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915180A (en) 1994-04-06 1999-06-22 Denso Corporation Process for producing a semiconductor device having a single thermal oxidizing step
JP2010258294A (ja) 2009-04-27 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体素子の製造方法
US20130001679A1 (en) 2011-06-30 2013-01-03 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US20130126904A1 (en) 2011-11-21 2013-05-23 National University Corporation NARA Institute of Science and Technology Silicon carbide semiconductor device and method for manufacturing the same
JP2014056882A (ja) 2012-09-11 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3471473B2 (ja) * 1994-04-06 2003-12-02 株式会社デンソー 半導体装置及びその製造方法
JP4192281B2 (ja) * 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
JP2008311406A (ja) * 2007-06-14 2008-12-25 Toyota Motor Corp 溝ゲート型ＳｉＣ半導体装置の製造方法
JP5075280B2 (ja) * 2009-10-23 2012-11-21 パナソニック株式会社 半導体装置およびその製造方法
JP5510309B2 (ja) * 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5668576B2 (ja) * 2011-04-01 2015-02-12 住友電気工業株式会社 炭化珪素半導体装置
JP5879770B2 (ja) * 2011-06-27 2016-03-08 住友電気工業株式会社 半導体装置およびその製造方法
JP5834801B2 (ja) * 2011-11-16 2015-12-24 住友電気工業株式会社 半導体装置の製造方法および半導体装置
US8791002B2 (en) * 2011-11-21 2014-07-29 Panasonic Corporation Semiconductor device and fabrication method for the same
JP2013175593A (ja) * 2012-02-24 2013-09-05 Rohm Co Ltd 半導体装置およびその製造方法
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2014007310A (ja) * 2012-06-26 2014-01-16 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5915180A (en) 1994-04-06 1999-06-22 Denso Corporation Process for producing a semiconductor device having a single thermal oxidizing step
JP2010258294A (ja) 2009-04-27 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体素子の製造方法
US20130001679A1 (en) 2011-06-30 2013-01-03 Rohm Co., Ltd. Semiconductor device and manufacturing method thereof
US20130126904A1 (en) 2011-11-21 2013-05-23 National University Corporation NARA Institute of Science and Technology Silicon carbide semiconductor device and method for manufacturing the same
JP2014056882A (ja) 2012-09-11 2014-03-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US10192967B2 (en) 2019-01-29
JP2015220407A (ja) 2015-12-07
WO2015178120A1 (ja) 2015-11-26
US20170047415A1 (en) 2017-02-16
JP6357869B2 (ja) 2018-07-18
DE112015002342T5 (de) 2017-02-16

Similar Documents

Publication Publication Date Title
DE112015002342B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102005017288B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einem Graben in einem Siliziumcarbid-Halbleitersubstrat
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE102006016327A1 (de) Verfahren zur Herstellung von Siliciumcarbid-Halbleitervorrichtungen
DE112017002020B4 (de) Siliziumkarbid-halbleitervorrichtung und verfahren zur herstellung derselben
DE112014002647B4 (de) Siliziumkarbid-Substrat und Verfahren zur Herstellung desselben, Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Verwendung des Siliziumkarbid-Substrats für die Siliziumkarbid-Halbleitervorrichtung
DE102016124968B4 (de) Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
DE112013006262T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112013006438T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102018124740A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE112013006470T5 (de) Siliziumkarbid-Halbleitervorrichtung und Verfahren zur Herstellung selbiger
DE102011088867A1 (de) Siliziumkarbidhalbleitervorrichtung und herstellungsverfahren hierfür
DE10000754A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112018007026T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102015216091A1 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
DE112014001221T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE102013200046A1 (de) Verfahren zum Herstellen eines Siliciumcarbid-Halbleiterbauelements und Siliciumcarbid-Halbleiterbauelement
DE102018124737A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE112019000292T5 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE112014001560T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112017005693T5 (de) Siliziumkarbid-Halbleitervorrichtung
DE112019000863T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0029780000

Ipc: H01L0021336000

R018 Grant decision by examination section/examining division
R020 Patent grant now final