JP2024069740A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2024069740A
JP2024069740A JP2021055490A JP2021055490A JP2024069740A JP 2024069740 A JP2024069740 A JP 2024069740A JP 2021055490 A JP2021055490 A JP 2021055490A JP 2021055490 A JP2021055490 A JP 2021055490A JP 2024069740 A JP2024069740 A JP 2024069740A
Authority
JP
Japan
Prior art keywords
main surface
silicon carbide
insulating film
gate trench
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021055490A
Other languages
English (en)
Inventor
光亮 内田
Mitsuaki Uchida
健良 増田
Takeyoshi Masuda
雄 斎藤
Takeshi Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2021055490A priority Critical patent/JP2024069740A/ja
Priority to PCT/JP2021/048488 priority patent/WO2022209089A1/ja
Publication of JP2024069740A publication Critical patent/JP2024069740A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ボイドの形成を抑制しながら電界集中を緩和できる炭化珪素半導体装置を提供する。【解決手段】炭化珪素半導体装置は、第1主面を有する炭化珪素基板を備える。第1主面には、第1方向に延びるゲートトレンチが設けられている。炭化珪素半導体装置は、ゲートトレンチの一対の側壁面及び底面に接するゲート絶縁膜を有する。前記ゲート絶縁膜は、前記側壁面に接する一対の第1面と、反対側の一対の第2面と、を有し、前記ゲート絶縁膜の、前記第1主面に平行かつ前記第1方向に垂直な第2方向における前記第1面と前記第2面との間の距離は、前記側壁面と前記第1主面との第1境界の前記ゲートトレンチの内側において、前記側壁面上のボディ領域とソース領域との第2境界の前記ゲートトレンチの内側よりも大きく、前記一対の第2面は、前記第1主面に平行な面に対して、前記底面から前記第1主面に近づくに連れて互いから離れるように傾斜する。【選択図】図2

Description

本開示は、炭化珪素半導体装置に関する。
トレンチゲート構造を有する炭化珪素半導体装置に関し、電界集中の緩和のためにゲート絶縁膜にゲートトレンチの内方に張り出したオーバーハング部を設けた構造が提案されている。
特開2014-38966号公報
ゲート絶縁膜にオーバーハング部が設けられた炭化珪素半導体装置では、ゲート電極の形成の際にオーバーハング部によって成膜が阻害されて、ゲートトレンチ内にボイドが形成されるおそれがある。
本開示は、ボイドの形成を抑制しながら電界集中を緩和できる炭化珪素半導体装置を提供することを目的とする。
本開示の炭化珪素半導体装置は、第1主面を有する炭化珪素基板を備え、前記炭化珪素基板は、第1導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第1導電型と異なる第2導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第1導電型を有するソース領域と、を有する。前記第1主面には、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至る一対の側壁面と、前記側壁面に連なる底面とにより規定され、前記第1主面に平行な第1方向に延びるゲートトレンチが設けられている。炭化珪素半導体装置は、前記一対の側壁面及び前記底面に接するゲート絶縁膜を更に有する。前記一対の側壁面は、前記底面に対して、前記底面から前記第1主面に近づくに連れて互いから離れるように傾斜する。前記ゲート絶縁膜は、前記側壁面に接する一対の第1面と、前記第1面とは反対側の一対の第2面と、を有し、前記ゲート絶縁膜の、前記第1主面に平行かつ前記第1方向に垂直な第2方向における前記第1面と前記第2面との間の距離は、前記側壁面と前記第1主面との第1境界の前記ゲートトレンチの内側において、前記側壁面上の前記ボディ領域と前記ソース領域との第2境界の前記ゲートトレンチの内側よりも大きく、前記一対の第2面は、前記第1主面に平行な面に対して、前記底面から前記第1主面に近づくに連れて互いから離れるように傾斜し、前記第2面と前記第1主面に平行な面とのなす角度は、前記第1境界の前記ゲートトレンチの内側において、前記第2境界の前記ゲートトレンチの内側よりも大きい。
本開示によれば、ボイドの形成を抑制しながら電界集中を緩和できる。
図1は、実施形態に係る炭化珪素半導体装置を示す断面図である。 図2は、ゲートトレンチ及びゲート絶縁膜を示す断面図である。 図3は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その1)である。 図4は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その2)である。 図5は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その3)である。 図6は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その4)である。 図7は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その5)である。 図8は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その6)である。 図9は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その7)である。 図10は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その8)である。 図11は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その9)である。 図12は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図(その10)である。 図13は、ゲート絶縁膜の形成方法を示す断面図(その1)である。 図14は、ゲート絶縁膜の形成方法を示す断面図(その2)である。 図15は、ゲート絶縁膜の形成方法を示す断面図(その3)である。 図16は、ゲート絶縁膜の形成方法を示す断面図(その4)である。 図17は、実施形態の変形例に係る半導体装置におけるゲートトレンチ及びゲート絶縁膜を示す断面図である。
実施するための形態について、以下に説明する。
[本開示の実施形態の説明]
最初に本開示の実施態様を列記して説明する。以下の説明では、同一または対応する要素には同一の符号を付し、それらについて同じ説明は繰り返さない。本明細書中の結晶学的記載においては、個別方位を[]、集合方位を<>、個別面を()、集合面を{}でそれぞれ示している。また結晶学上の指数が負であることは、通常、"-"(バー)を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
〔1〕 本開示の一態様に係る炭化珪素半導体装置は、第1主面を有する炭化珪素基板を備え、前記炭化珪素基板は、第1導電型を有するドリフト領域と、前記ドリフト領域上に設けられ、前記第1導電型と異なる第2導電型を有するボディ領域と、前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第1導電型を有するソース領域と、を有し、前記第1主面には、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至る一対の側壁面と、前記側壁面に連なる底面とにより規定され、前記第1主面に平行な第1方向に延びるゲートトレンチが設けられており、前記一対の側壁面及び前記底面に接するゲート絶縁膜を更に有し、前記一対の側壁面は、前記底面に対して、前記底面から前記第1主面に近づくに連れて互いから離れるように傾斜し、前記ゲート絶縁膜は、前記側壁面に接する一対の第1面と、前記第1面とは反対側の一対の第2面と、を有し、前記ゲート絶縁膜の、前記第1主面に平行かつ前記第1方向に垂直な第2方向における前記第1面と前記第2面との間の距離は、前記側壁面と前記第1主面との第1境界の前記ゲートトレンチの内側において、前記側壁面上の前記ボディ領域と前記ソース領域との第2境界の前記ゲートトレンチの内側よりも大きく、前記一対の第2面は、前記第1主面に平行な面に対して、前記底面から前記第1主面に近づくに連れて互いから離れるように傾斜し、前記第2面と前記第1主面に平行な面とのなす角度は、前記第1境界の前記ゲートトレンチの内側において、前記第2境界の前記ゲートトレンチの内側よりも大きい。
ゲート絶縁膜の、第2方向における第1面と第2面との間の距離が、第1境界のゲートトレンチの内側において、第2境界のゲートトレンチの内側よりも大きく、一対の第2面が、第1主面に平行な面に対して、底面から第1主面に近づくに連れて互いから離れるように傾斜する。従って、ゲートトレンチ内にゲート電極を形成する際に、ゲート絶縁膜によるゲートトレンチ内での成膜の阻害が抑制される。このため、ゲートトレンチ内でのボイドの形成を抑制できる。また、第2面と第1主面に平行な面とのなす角度が、第1境界のゲートトレンチの内側において、第2境界のゲートトレンチ5の内側よりも大きい。従って、ソース領域での電界集中を抑制できる。
〔2〕 〔1〕において、前記第1境界の前記ゲートトレンチの内側において、前記第2面と、前記第1主面に平行な面とのなす第1角度は、55度以上90度以下であり、前記第2境界の前記ゲートトレンチの内側において、前記第2面と、前記第1主面に平行な面とのなす第2角度は、40度以上65度以下であってもよい。第1角度が55度以上であると、ゲートトレンチを狭くしやすい。第1角度が90度以下であると、ゲート電極を形成する際の成膜を行いやすい。第2角度が40度以上65度以下であると、ボディ領域におけるチャネル抵抗を低減しやすい。
〔3〕 〔1〕又は〔2〕において、前記側壁面は、前記底面に連なり、前記第1主面に平行な面に対して第3角度で傾斜する第3面と、前記第3面と前記第1主面とを繋ぎ、前記第1主面に平行な面に対して前記第3角度よりも小さい第4角度で傾斜する第4面と、を有し、前記第3面と前記第4面との第3境界は前記ソース領域に位置してもよい。この場合、ボディ領域におけるチャネル抵抗を低減しながら、ゲート電極を形成する際の成膜を行いやすい。
〔4〕 〔3〕において、前記第3角度は、40度以上65度以下であり、前記第4角度は、15度以上55度以下であってもよい。第3角度が40度以上65度以下であると、チャネル抵抗を低減しやすい。第4角度が15度以上であると、ゲートトレンチを狭くしやすい。第4角度が55度以下であると、ゲート電極を形成する際の成膜を行いやすい。
〔5〕 〔1〕~〔4〕において、前記第1主面に垂直な第3方向からの平面視で、前記第2面同士の重なりがなくてもよい。この場合、ゲート電極を形成する際の成膜を特に行いやすい。
〔6〕 〔1〕~〔5〕において、前記第2面に接するゲート電極を有してもよい。この場合、ゲート電極を形成する際の成膜を行いやすい。
〔7〕 〔1〕~〔6〕において、前記ゲートトレンチの前記側壁面は、{0-33-8}面又は{11-20}面を含んでもよい。この場合、ゲートトレンチの側面において良好な移動度が得られ、チャネル抵抗を低減しやすい。
[本開示の実施形態の詳細]
以下、本開示の実施形態について詳細に説明するが、本開示はこれらに限定されるものではない。本開示の実施形態は、いわゆる縦型のMOSFET(炭化珪素半導体装置)に関する。図1は、実施形態に係る炭化珪素半導体装置を示す断面図である。
図1に示されるように、実施形態に係る炭化珪素半導体装置100は、炭化珪素基板10と、ゲート絶縁膜81と、ゲート電極82と、層間絶縁膜83と、ソース電極60と、ドレイン電極70とを主に有している。
炭化珪素基板10は、炭化珪素単結晶基板50と、炭化珪素単結晶基板50上にある炭化珪素エピタキシャル層40とを含む。炭化珪素基板10は、第1主面1と、第1主面1と反対側の第2主面2とを有する。炭化珪素エピタキシャル層40は第1主面1を構成し、炭化珪素単結晶基板50は第2主面2を構成する。炭化珪素単結晶基板50及び炭化珪素エピタキシャル層40は、例えばポリタイプ4Hの六方晶炭化珪素から構成されている。炭化珪素単結晶基板50は、例えば窒素(N)等のn型不純物を含みn型を有する。炭化珪素基板10に半導体素子が形成されている。
第1主面1は、{0001}面または{0001}面がオフ方向に8°以下のオフ角だけ傾斜した面である。好ましくは、第1主面1は、(000-1)面又は(000-1)面がオフ方向に8°以下のオフ角だけ傾斜した面である。オフ方向は、例えば<11-20>方向であってもよいし、<1-100>方向であってもよい。オフ角は、例えば1°以上であってもよいし、2°以上であってもよい。オフ角は、6°以下であってもよいし、4°以下であってもよい。
本実施形態では、炭化珪素基板10に半導体素子の一例として電界効果トランジスタが形成されている。炭化珪素エピタキシャル層40は、ドリフト領域11と、ボディ領域12と、ソース領域13と、コンタクト領域18とを主に有する。
ドリフト領域11は、例えば窒素又はリン(P)等のn型不純物が添加されていることでn型を有する。ドリフト領域11へのn型不純物の添加は、イオン注入によってではなく、ドリフト領域11のエピタキシャル成長時の不純物添加によって行われていることが好ましい。ドリフト領域11のドナー濃度は、炭化珪素単結晶基板50のドナー濃度よりも低いことが好ましい。ドリフト領域11のドナー濃度は、好ましくは1×1015cm-3以上5×1016cm-3以下であり、例えば8×1015cm-3程度である。
ボディ領域12はドリフト領域11上に設けられている。ボディ領域12は、例えばアルミニウム(Al)等のp型不純物が添加されていることでp型を有する。ボディ領域12のアクセプタ濃度は、例えば1×1018cm-3程度である。
ソース領域13は、ボディ領域12によってドリフト領域11から隔てられるようにボディ領域12上に設けられている。ソース領域13は、例えば窒素又はリン等のn型不純物が添加されていることでn型を有する。ソース領域13は、第1主面1を構成している。ソース領域13のドナー濃度は、例えば1×1019cm-3程度である。
コンタクト領域18は、例えばアルミニウム等のp型不純物が添加されていることでp型を有する。コンタクト領域18は、第1主面1を構成する。コンタクト領域18は、ソース領域13を貫通し、ボディ領域12に接する。コンタクト領域18のアクセプタ濃度は、例えば1×1018cm-3以上1×1020cm-3以下である。
第1主面1には、複数のゲートトレンチ5が設けられている。ゲートトレンチ5は、例えば第1主面1に平行な第1方向に延びており、複数のゲートトレンチ5が第2方向に並んでいる。ゲートトレンチ5は、ドリフト領域11からなる底面4を有する。ゲートトレンチ5は、ソース領域13及びボディ領域12を貫通して底面4に連なる側壁面3を有する。底面4は、例えば第2主面2と平行な平面である。ゲートトレンチ5の詳細については後述する。
側壁面3及び底面4に接するゲート絶縁膜81が設けられている。ゲート絶縁膜81は、例えば酸化膜である。ゲート絶縁膜81は、例えば二酸化珪素を含む材料により構成されている。ゲート絶縁膜81は、底面4においてドリフト領域11と接する。ゲート絶縁膜81は、側壁面3においてソース領域13、ボディ領域12及びドリフト領域11の各々と接している。ゲート絶縁膜81は、第1主面1においてソース領域13と接していてもよい。ゲート絶縁膜81の詳細については後述する。
ゲート絶縁膜81上にゲート電極82が設けられている。ゲート電極82は、例えば導電性不純物を含むポリシリコン(ポリSi)から構成されている。ゲート電極82は、ゲートトレンチ5の内部に配置されている。
ゲート電極82及びゲート絶縁膜81に接する層間絶縁膜83が設けられている。層間絶縁膜83は、例えば二酸化珪素を含む材料から構成されている。層間絶縁膜83は、ゲート電極82とソース電極60とを電気的に絶縁している。
層間絶縁膜83及びゲート絶縁膜81には、第2方向に一定の間隔でコンタクトホール90が形成されている。コンタクトホール90は、第2方向で隣り合うコンタクトホール90の間にゲートトレンチ5が位置するように設けられている。コンタクトホール90は、第1方向に延びる。コンタクトホール90を通じて、ソース領域13及びコンタクト領域18が層間絶縁膜83及びゲート絶縁膜81から露出している。
ソース電極60は、第1主面1に接する。ソース電極60は、コンタクトホール90内に設けられたコンタクト電極61と、ソース配線62とを有する。コンタクト電極61は、第1主面1において、ソース領域13及びコンタクト領域18に接している。コンタクト電極61は、例えばニッケルシリサイド(NiSi)を含む材料から構成されている。コンタクト電極61が、チタン(Ti)と、アルミニウムと、シリコンとを含む材料から構成されていてもよい。コンタクト電極61は、ソース領域13及びコンタクト領域18とオーミック接合している。ソース配線62は、層間絶縁膜83の上面及び側面と、コンタクト電極61の上面とを覆う。ソース配線62は、コンタクト電極61と接している。ソース配線62は、例えばアルミニウムを含む材料から構成されている。
ドレイン電極70は、第2主面2に接する。ドレイン電極70は、第2主面2において炭化珪素単結晶基板50と接している。ドレイン電極70は、ドリフト領域11と電気的に接続されている。ドレイン電極70は、例えばニッケルシリサイドを含む材料から構成されている。ドレイン電極70がチタンと、アルミニウムと、シリコンとを含む材料から構成されていてもよい。ドレイン電極70は、炭化珪素単結晶基板50とオーミック接合している。
なお、上記各不純物領域におけるアクセプタの濃度及びドナーの濃度は、例えば走査型静電容量顕微鏡(scanning capacitance microscope:SCM)を用いた測定又は二次イオン質量分析(secondary ion mass spectrometry:SIMS)等により測定できる。
ここで、ゲートトレンチ5及びゲート絶縁膜81について詳細に説明する。図2は、ゲートトレンチ及びゲート絶縁膜を示す断面図である。図2では、ゲート電極82及び層間絶縁膜83が省略されている。
底面4は、炭化珪素基板10の第1主面1にほぼ平行な面である。ゲートトレンチ5の側壁面3は、底面4に連なり、第1主面1に平行な面に対して第3角度θ3で傾斜する第3面33と、第3面33と第1主面1とを繋ぎ、第1主面1に平行な面に対して第3角度θ3よりも小さい第4角度θ4で傾斜する第4面34とを有する。第3面33は、ソース領域13と、ボディ領域12と、ドリフト領域11とにより形成される。第4面34は、ソース領域13により形成される。
第3面33と第4面34との第3境界73は、ソース領域13に位置する。言い換えれば、第3境界73は、ボディ領域12と第1主面1との間に位置する。第3角度θ3は、例えば、ドリフト領域11とボディ領域12との境界15と、第3面33とのなす角度でもある。第4角度θ4は、第3境界73を通り、かつ炭化珪素基板10の第1主面1に平行な面と、第4面34とのなす角度でもある。
例えば、第3面33は、好ましくは、{0-33-8}面又は{11-20}面を有する。{0-33-8}面及び{11-20}面は、優れた移動度が得られる結晶面である。
ゲート絶縁膜81は、側壁面3に接する一対の第1面21と、第1面21とは反対側の一対の第2面22とを有する。ゲート絶縁膜81は、側壁面3と第1主面1との一対の第1境界71のゲートトレンチ5の内側において、第2方向における第1面21と第2面22との間の距離L1を有する。第2方向は、第1主面1に平行かつ第1方向に垂直な方向である。ゲート絶縁膜81は、更に、側壁面3上のボディ領域12とソース領域13との一対の第2境界72のゲートトレンチ5の内側において、第2方向における第1面21と第2面22との間の距離L2を有する。距離L1は距離L2よりも大きい。つまり、ゲート絶縁膜81の第2方向における第1面21と第2面22との間の距離は、第1境界71のゲートトレンチ5の内側において、第2境界72のゲートトレンチ5の内側よりも大きい。例えば、距離L1は、45nm以上90nm以下であり、好ましくは55nm以上80nm以下である。例えば、距離L2は、95nm以上400nm以下であり、好ましくは150nm以上300nm以下である。
例えば、ゲート絶縁膜81のボディ領域12上の部分の厚さをt0とすると、距離L1は1.3t以上であり、距離L2は1.2t程度である。ここで、厚さt0は、第3面33のボディ領域12により形成される部分に対して垂直な方向における、ゲート絶縁膜81のボディ領域12上の部分の厚さである。例えば、厚さt0は、40nm以上80nm以下であり、好ましくは45nm以上65nm以下である。
また、一対の第2面22は、第1主面1に平行な面に対して、底面4から第1主面1に近づくにつれて互いから離れるように傾斜する。すなわち、第1主面1に垂直な第3方向からの平面視で、第2面22同士の重なりがない。第2面22は、第1境界71のゲートトレンチ5の内側において、第1主面1に平行な面に対して第1角度θ1で傾斜し、第2境界72のゲートトレンチ5の内側において、第1主面1に平行な面に対して第2角度θ2で傾斜する。つまり、第1境界71のゲートトレンチ5の内側において、第2面22と第1主面1に平行な面とのなす角度は第1角度θ1であり、第2境界72のゲートトレンチ5の内側において、第2面22と第1主面1に平行な面とのなす角度は第2角度θ2である。
本実施形態では、第1角度θ1は第2角度θ2よりも大きい。つまり、第2面22と第1主面1に平行な面とのなす角度は、第1境界71のゲートトレンチ5の内側において、第2境界72のゲートトレンチ5の内側よりも大きい。
次に、実施形態に係る炭化珪素半導体装置100の製造方法について説明する。図3~図12は、実施形態に係る炭化珪素半導体装置の製造方法を示す断面図である。
まず、図3に示されるように、炭化珪素単結晶基板50を準備する。次に、炭化珪素単結晶基板50の上に炭化珪素エピタキシャル層40を形成する。例えば、炭化珪素単結晶基板50は、窒素等のn型不純物を含み、n型を有する。例えば、炭化珪素エピタキシャル層40は窒素等のn型不純物を添加したエピタキシャル成長により形成できる。このようにして、第1主面1と、第2主面2とを有する炭化珪素基板10が得られる。
次に、図4に示されるように、炭化珪素エピタキシャル層40へのイオン注入を行う。例えば、イオン注入により、ボディ領域12、ソース領域13及びコンタクト領域18が形成される。炭化珪素エピタキシャル層40の残部がドリフト領域11として機能する。ボディ領域12又はコンタクト領域18を形成するためのイオン注入においては、例えばアルミニウム等のp型不純物をイオン注入する。ソース領域13を形成するためのイオン注入においては、例えばリン等のn型不純物をイオン注入する。
次に、図5に示されるように、第1主面1の上に、開口部101Xを有するエッチングマスク101を形成する。開口部101Xはゲートトレンチ5(図1参照)の位置に対応して形成される。エッチングマスク101は、第1主面1においてコンタクト領域18と、ソース領域13とに接して形成される。エッチングマスク101は、例えば第1主面1を熱酸化することによりシリコン酸化膜を形成した後、当該シリコン酸化膜をパターニングすることにより形成され得る。
次に、エッチングマスク101が設けられた第1主面1に対して、物理的作用を有するエッチングを行う。このエッチングにより、エッチングマスク101の開口部において、ソース領域13と、ボディ領域12と、ドリフト領域11の一部とが除去され、図6に示されるように、第1主面1に凹部102が形成される。凹部102は第1主面1に対してほぼ垂直な側壁面を有する。物理的作用を有するエッチングとしては、反応性イオンエッチング(reactive ion etching:RIE)が好ましく、誘導結合プラズマ(inductively coupled plasma:ICP)RIEがより好ましい。RIEの反応ガスとしては、六フッ化硫黄(SF)又は六フッ化硫黄と酸素(O)との混合ガスを用いることができる。
次に、エッチングマスク101が設けられ、かつ凹部102が形成された第1主面1に対して、熱エッチングを行う。例えば、少なくとも塩素(Cl)を含む第1ガスを用いて第1主面1をエッチングする。塩素を含む第1ガスは、例えば塩素及びインターハロゲン化合物などである。インターハロゲン化合物は、例えばClF、BrF及びIF(ここで、Xは、1、3等の奇数)等である。第1ガスは、塩素に加えて、キャリアガスを含んでいてもよい。キャリアガスとしては、例えば窒素(N)ガス、アルゴン(Ar)ガス、ヘリウム(He)ガス等を用いることができる。例えば、まず、第1ガスと、酸素(O)、フッ素(F)及び水素(H)の少なくともいずれかを含む第2ガスとを用いて第1主面1がエッチングされる(第1エッチング工程)。酸素、フッ素及び水素の少なくともいずれかを含む第2ガスとは、例えば酸素、フッ素、水素、六フッ化硫黄、四フッ化炭素(CF)及び塩化水素(HCl)、一酸化塩素(ClO)、二酸化塩素(ClO)、一酸化二塩素(ClO)、七酸化二塩素(Cl)等である。具体的には、塩素ガスと酸素ガスとの混合ガスを用いて第1主面1が、例えば800℃で熱エッチングされる。酸素の体積濃度は、例えば10%以上20%以下程度である。混合ガスにおいて、塩素ガスの濃度が高いと炭化珪素がエッチングされやすくなる。具体的には、炭化珪素は塩素と反応することで四塩化珪素と炭素とになる。つまり、珪素は四塩化珪素になりガスとして除去されることにより、ゲートトレンチ5の側壁面3及び底面4において炭素が残存する。炭素は、酸素と反応することで二酸化炭素になりガスとして除去される。以上のように、珪素及び炭素が第1主面1から除去され、第1主面1にゲートトレンチ5が形成される。
次に、第2ガスの流量を低減させる。具体的には、酸素ガスの流量を低減させることで塩素ガスの濃度を高める。第2ガスの流量を減少させた後、第1ガスと、第2ガスとを用いて第1主面1がエッチングされる(第2エッチング工程)。好ましくは、第2エッチング工程において、第2ガスの導入が停止されてもよい。第2ガスの導入が停止された後、第1ガスを用いて第1主面1がエッチングされる。具体的には、塩素ガスと酸素ガスとを用いて第1主面1がエッチングされた(第1エッチング工程)後、酸素ガスの導入が停止される。酸素ガスの導入が停止された後、塩素ガスを用いて第1主面1がエッチングされる(第2エッチング工程)。その後、エッチングマスク101が除去される。
第1エッチング工程及び第2エッチング工程の各々において、例えば700℃以上1000℃以下で第1主面1が熱エッチングされ、好ましくは800℃以上900℃以下で第1主面1が熱エッチングされる。第2エッチング工程における炭化珪素基板10の温度は、第1エッチング工程における炭化珪素基板10の温度よりも低くてもよい。炭化珪素基板10の温度を低減させることにより、炭化珪素のエッチングレートが低くなるので、第1主面1に形成されるゲートトレンチ5の形状を精度よく制御しやすくできる。
このようにして、ソース領域13と、ボディ領域12とを貫通してドリフト領域11に至る側壁面3と、ドリフト領域11に位置する底面4とを有するゲートトレンチ5が第1主面1に形成される。図7に示されるように、ゲートトレンチ5の側壁面3は、第3面33と、第4面34とを有する。熱エッチングの際、第3面33に{0-33-8}面又は{11-20}面が自己形成される。
次に、図8に示されるように、ソース領域13と、ボディ領域12と、ドリフト領域11と、コンタクト領域18とに接するゲート絶縁膜81を形成する。ゲート絶縁膜81の形成方法の詳細については後述する。ゲート絶縁膜81が熱酸化により形成された場合、厳密には、炭化珪素基板10の一部がゲート絶縁膜81に取り込まれる。このため、以降の処理では、熱酸化後のゲート絶縁膜81と炭化珪素基板10との間の界面に第1主面1、側壁面3及び底面4が若干移動したものとする。
次に、一酸化窒素(NO)ガス雰囲気中において炭化珪素基板10に対して熱処理(NOアニール)を行ってもよい。NOアニールにおいて、炭化珪素基板10が、例えば1100℃以上1400℃以下の条件下で1時間程度保持される。これにより、ゲート絶縁膜81とボディ領域12との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。
次に、図9に示されるように、ゲート電極82を形成する。ゲート電極82は、ゲート絶縁膜81上に形成される。ゲート電極82は、例えば減圧CVD(low pressure - chemical vapor deposition:LP-CVD)法により形成される。ゲート電極82は、ソース領域13と、ボディ領域12と、ドリフト領域11との各々に対面するように形成される。
次に、図10に示されるように、層間絶縁膜83を形成する。具体的には、ゲート電極82を覆い、かつゲート絶縁膜81と接するように層間絶縁膜83が形成される。層間絶縁膜83は、例えば、CVD法により形成される。層間絶縁膜83は、例えば二酸化珪素を含む材料から構成される。層間絶縁膜83の一部がゲートトレンチ5の内部に形成されてもよい。
次に、図11に示されるように、層間絶縁膜83及びゲート絶縁膜81のエッチングを行うことで、層間絶縁膜83及びゲート絶縁膜81にコンタクトホール90を形成する。この結果、ソース領域13及びコンタクト領域18が層間絶縁膜83及びゲート絶縁膜81から露出する。次に、第1主面1においてソース領域13及びコンタクト領域18に接するコンタクト電極61用の金属膜(図示せず)を形成する。コンタクト電極61用の金属膜は、例えばスパッタリング法により形成される。コンタクト電極61用の金属膜は、例えばニッケルを含む材料から構成される。次に、合金化アニールを行う。コンタクト電極61用の金属膜が、例えば900℃以上1100℃以下の温度で5分間程度保持される。これにより、コンタクト電極61用の金属膜の少なくとも一部が、炭化珪素基板10が含む珪素と反応してシリサイド化する。これにより、ソース領域13及びコンタクト領域18とオーミック接合するコンタクト電極61が形成される。コンタクト電極61が、チタンと、アルミニウムと、シリコンとを含む材料から構成されてもよい。
次に、図12に示されるように、ソース配線62を形成する。具体的には、コンタクト電極61及び層間絶縁膜83を覆うソース配線62が形成される。ソース配線62の上面には、コンタクトホール90を反映した凹凸が形成される。ソース配線62は、例えばスパッタリング法により形成される。ソース配線62は、例えばアルミニウム又は銅を含む材料から構成される。ソース配線62がアルミニウム及び銅を含む材料から構成されてもよい。このようにして、コンタクト電極61とソース配線62とを有するソース電極60が形成される。また、第2主面2において炭化珪素単結晶基板50に接するドレイン電極70を形成する。
ここで、ゲート絶縁膜81の形成方法について詳細に説明する。図13~図16は、ゲート絶縁膜の形成方法を示す断面図である。
まず、図13に示されるように、CVD法等の堆積法によりシリコン酸化膜91を、第1主面1の上と、側壁面3の上と、底面4の上とに形成する。
次に、図14に示されるように、第1主面1の上に、開口部92Xを有するエッチングマスク92を形成する。開口部92Xは、例えば、開口部92Xの縁が平面視で第1境界71と第2境界72との間の領域と重なるように形成される。エッチングマスク92は、例えばフォトレジストマスクである。
次に、エッチングマスク92が設けられた第1主面1に対してウェットエッチングを行い、図15に示すように、シリコン酸化膜91のエッチングマスク92から露出している部分を除去する。その後、エッチングマスク92が除去される。
次に、図16に示すように、シリコン酸化膜91を取り込むようにしてゲート絶縁膜81を形成する。具体的には、炭化珪素基板10を、酸素を含む雰囲気中において、例えば1300℃以上1400℃以下の温度で加熱する。このようにして、ゲート絶縁膜81が形成される。底面4と側壁面3との境界が湾曲してもよい。ゲート絶縁膜81のシリコン酸化膜91以外の部分を、CVD法等の堆積法により形成してもよい。
このようにして、電界効果トランジスタを含む炭化珪素半導体装置100を製造できる。
本実施形態に係る炭化珪素半導体装置100では、ゲート絶縁膜81の、第2方向における第1面21と第2面22との間の距離が、第1境界71のゲートトレンチ5の内側において、第2境界72のゲートトレンチ5の内側よりも大きい。一対の第2面22は、第1主面1に平行な面に対して、底面4から第1主面1に近づくに連れて互いから離れるように傾斜する。すなわち、第3方向からの平面視で、第2面22同士の重なりがない。従って、ゲート電極82を形成する際に、ゲート絶縁膜81によるゲートトレンチ5内での成膜の阻害が抑制される。このため、ゲートトレンチ5内でのボイドの形成を抑制できる。
また、第2面22と第1主面1に平行な面とのなす角度は、第1境界71のゲートトレンチ5の内側において、第2境界72のゲートトレンチ5の内側よりも大きい。従って、ソース領域13での電界集中を抑制できる。更に、ソース領域13とゲート電極82との間の距離が大きくなるため、ゲートリーク及び寄生容量を低減できる。
側壁面3が第3面33と、第3角度θ3よりも小さい第4角度θ4で傾斜する第4面と、を有し、第3面33と第4面34との第3境界73がソース領域13に位置するため、ボディ領域12におけるチャネル抵抗を低減しながら、ゲート電極82を形成する際の成膜を行いやすい。
第1角度θ1は、好ましくは55度以上90度以下であり、より好ましくは60度以上85度以下である。第1角度θ1が55度以上であると、ゲートトレンチ5を狭くしやすく、省面積化に好適である。第1角度θ1が90度以下であると、ゲート電極82を形成する際の成膜を行いやすい。第2角度θ2は、好ましくは40度以上65度以下であり、より好ましくは45度以上60度以下である。第2角度θ2が40度以上65度以下であると、チャネル抵抗を低減しやすい。
第3角度θ3は、好ましくは40度以上65度以下であり、より好ましくは45度以上60度以下である。第4角度θ4は、好ましくは15度以上55度以下であり、より好ましくは20度以上50度以下である。第3角度θ3が40度以上65度以下であると、ボディ領域12におけるチャネル抵抗を低減しやすい。第4角度θ4が15度以上であると、ゲートトレンチ5を狭くしやすく、省面積化に好適である。第4角度θ4が55度以下であると、ゲート電極82を形成する際の成膜を行いやすい。
なお、側壁面3は第4面34を含まなくてもよい。図17は、実施形態の変形例に係る半導体装置におけるゲートトレンチ及びゲート絶縁膜を示す断面図である。図17では、ゲート電極82及び層間絶縁膜83が省略されている。
図17に示すように、ゲートトレンチ5の側壁面3が第3面33を含み、第4面34を含まなくてもよい。この場合、第3面が底面4と第1主面1とを繋ぐ。他の構成は実施形態と同様である。
以上、実施形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
1 第1主面
2 第2主面
3 側壁面
4 底面
5 ゲートトレンチ
10 炭化珪素基板
11 ドリフト領域
12 ボディ領域
13 ソース領域
15 境界
18 コンタクト領域
21 第1面
22 第2面
33 第3面
34 第4面
40 炭化珪素エピタキシャル層
50 炭化珪素単結晶基板
60 ソース電極
61 コンタクト電極
62 ソース配線
70 ドレイン電極
71 第1境界
72 第2境界
73 第3境界
81 ゲート絶縁膜
82 ゲート電極
83 層間絶縁膜
90 コンタクトホール
91 シリコン酸化膜
92 エッチングマスク
92X 開口部
100 炭化珪素半導体装置
101 エッチングマスク
101X 開口部
102 凹部

Claims (7)

  1. 第1主面を有する炭化珪素基板を備え、
    前記炭化珪素基板は、
    第1導電型を有するドリフト領域と、
    前記ドリフト領域上に設けられ、前記第1導電型と異なる第2導電型を有するボディ領域と、
    前記ドリフト領域から隔てられるように前記ボディ領域上に設けられ、かつ前記第1導電型を有するソース領域と、
    を有し、
    前記第1主面には、前記ソース領域および前記ボディ領域を貫通して前記ドリフト領域に至る一対の側壁面と、前記側壁面に連なる底面とにより規定され、前記第1主面に平行な第1方向に延びるゲートトレンチが設けられており、
    前記一対の側壁面及び前記底面に接するゲート絶縁膜を更に有し、
    前記一対の側壁面は、前記底面に対して、前記底面から前記第1主面に近づくに連れて互いから離れるように傾斜し、
    前記ゲート絶縁膜は、
    前記側壁面に接する一対の第1面と、
    前記第1面とは反対側の一対の第2面と、
    を有し、
    前記ゲート絶縁膜の、前記第1主面に平行かつ前記第1方向に垂直な第2方向における前記第1面と前記第2面との間の距離は、前記側壁面と前記第1主面との第1境界の前記ゲートトレンチの内側において、前記側壁面上の前記ボディ領域と前記ソース領域との第2境界の前記ゲートトレンチの内側よりも大きく、
    前記一対の第2面は、前記第1主面に平行な面に対して、前記底面から前記第1主面に近づくに連れて互いから離れるように傾斜し、
    前記第2面と前記第1主面に平行な面とのなす角度は、前記第1境界の前記ゲートトレンチの内側において、前記第2境界の前記ゲートトレンチの内側よりも大きい炭化珪素半導体装置。
  2. 前記第1境界の前記ゲートトレンチの内側において、前記第2面と、前記第1主面に平行な面とのなす第1角度は、55度以上90度以下であり、
    前記第2境界の前記ゲートトレンチの内側において、前記第2面と、前記第1主面に平行な面とのなす第2角度は、40度以上65度以下である請求項1に記載の炭化珪素半導体装置。
  3. 前記側壁面は、
    前記底面に連なり、前記第1主面に平行な面に対して第3角度で傾斜する第3面と、
    前記第3面と前記第1主面とを繋ぎ、前記第1主面に平行な面に対して前記第3角度よりも小さい第4角度で傾斜する第4面と、
    を有し、
    前記第3面と前記第4面との第3境界は前記ソース領域に位置する請求項1または請求項2に記載の炭化珪素半導体装置。
  4. 前記第3角度は、40度以上65度以下であり、
    前記第4角度は、15度以上55度以下である請求項3に記載の炭化珪素半導体装置。
  5. 前記第1主面に垂直な第3方向からの平面視で、前記第2面同士の重なりがない請求項1から請求項4のいずれか1項に記載の炭化珪素半導体装置。
  6. 前記第2面に接するゲート電極を有する請求項1から請求項5のいずれか1項に記載の炭化珪素半導体装置。
  7. 前記ゲートトレンチの前記側壁面は、{0-33-8}面又は{11-20}面を含む請求項1から請求項6のいずれか1項に記載の炭化珪素半導体装置。
JP2021055490A 2021-03-29 2021-03-29 炭化珪素半導体装置 Pending JP2024069740A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021055490A JP2024069740A (ja) 2021-03-29 2021-03-29 炭化珪素半導体装置
PCT/JP2021/048488 WO2022209089A1 (ja) 2021-03-29 2021-12-27 炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021055490A JP2024069740A (ja) 2021-03-29 2021-03-29 炭化珪素半導体装置

Publications (1)

Publication Number Publication Date
JP2024069740A true JP2024069740A (ja) 2024-05-22

Family

ID=83455930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021055490A Pending JP2024069740A (ja) 2021-03-29 2021-03-29 炭化珪素半導体装置

Country Status (2)

Country Link
JP (1) JP2024069740A (ja)
WO (1) WO2022209089A1 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232533A (ja) * 2012-04-27 2013-11-14 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP6357869B2 (ja) * 2014-05-20 2018-07-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6318914B2 (ja) * 2014-06-30 2018-05-09 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置

Also Published As

Publication number Publication date
WO2022209089A1 (ja) 2022-10-06

Similar Documents

Publication Publication Date Title
JP7156314B2 (ja) 炭化珪素半導体装置
JP6357869B2 (ja) 炭化珪素半導体装置の製造方法
US20130119407A1 (en) Method for manufacturing semiconductor device, and semiconductor device
US8809945B2 (en) Semiconductor device having angled trench walls
WO2018042835A1 (ja) 炭化珪素半導体装置およびその製造方法
JP6950398B2 (ja) 炭化珪素半導体装置
WO2022209089A1 (ja) 炭化珪素半導体装置
JP7395972B2 (ja) 炭化珪素半導体装置
US20220384566A1 (en) Silicon carbide semiconductor device
JP7156313B2 (ja) 炭化珪素半導体装置
WO2022102262A1 (ja) 炭化珪素半導体装置
WO2023100500A1 (ja) 炭化珪素半導体装置
JP2024030124A (ja) 炭化珪素半導体装置
WO2023026803A1 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
WO2022137649A1 (ja) 炭化珪素半導体装置
US20230395664A1 (en) Silicon carbide semiconductor device
JP2024124052A (ja) 炭化珪素半導体装置
WO2022131084A1 (ja) 炭化珪素半導体装置
JP2023159727A (ja) 半導体装置及び半導体装置の製造方法
JP2024047312A (ja) 炭化珪素半導体装置
JP2024031011A (ja) 炭化珪素半導体装置
US20220359666A1 (en) Silicon carbide semiconductor device
JP2023057352A (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP2023023614A (ja) 炭化珪素半導体装置
JP2023104657A (ja) 炭化珪素半導体装置