DE102011088867A1 - Siliziumkarbidhalbleitervorrichtung und herstellungsverfahren hierfür - Google Patents

Siliziumkarbidhalbleitervorrichtung und herstellungsverfahren hierfür Download PDF

Info

Publication number
DE102011088867A1
DE102011088867A1 DE102011088867A DE102011088867A DE102011088867A1 DE 102011088867 A1 DE102011088867 A1 DE 102011088867A1 DE 102011088867 A DE102011088867 A DE 102011088867A DE 102011088867 A DE102011088867 A DE 102011088867A DE 102011088867 A1 DE102011088867 A1 DE 102011088867A1
Authority
DE
Germany
Prior art keywords
trench
substrate
drift layer
conductivity type
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102011088867A
Other languages
English (en)
Other versions
DE102011088867B4 (de
Inventor
Tomohiro MIMURA
Shinichiro Miyahara
Hidefumi Takaya
Masahiro Sugimoto
Narumasa Soejima
Tsuyoshi Ishikawa
Yukihiko Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Publication of DE102011088867A1 publication Critical patent/DE102011088867A1/de
Application granted granted Critical
Publication of DE102011088867B4 publication Critical patent/DE102011088867B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine SiC-Halbleitervorrichtung enthält ein Substrat (1), eine Drift-Schicht (2), einen Basisbereich (3), einen Source-Bereich (4), einen Graben (6), einen Gate-Oxidfilm (7), eine Gate-Elektrode (8), eine Source-Elektrode (9) und eine Drain-Elektrode (11). Das Substrat (1) hat als Hauptoberfläche eine Si-Fläche. Der Source-Bereich (4) hat die Si-Fläche. Der Graben (6) ist ausgehend von einer Oberfläche des Source-Bereichs (4) zu einem Abschnitt tiefer als der Basisbereich (3) ausgebildet, erstreckt sich längs in einer Richtung und hat einen Si-Flächen-Boden. Der Graben (6) hat eine umgekehrte sich verjüngende Form oder im Querschnitt eine Keilform mit einer kleineren Breite am Eintrittsabschnitt als am Boden zumindest in demjenigen Abschnitt, der in Kontakt mit dem Basisbereich (3) ist.

Description

  • Die vorliegende Erfindung betrifft eine Siliziumkarbid-Halbleitervorrichtung (nachfolgend auch als SiC-Halbleitervorrichtung bezeichnet), in welcher ein Halbleiterelement mit einer Graben-Gate-Struktur gebildet ist. Die vorliegende Erfindung betrifft auch ein Herstellungsverfahren für die SiC-Halbleitervorrichtung.
  • Als ein bekanntes vertikales Halbleiterelement aus einem SiC-Substrat mit einer Graben-Gate-Struktur beschreiben die JP-A-2009-188221 und die JP-A-2009-289987 vertikale Metalloxid-Halbleiterfeldeffekttransistoren (MOSFETs). In den vertikalen MOSFETs gemäß der JP-A-2009-188221 und der JP-A-2009-289987 muss, um einen Einschalt- oder Durchlasswiderstand in den vertikalen MOSFETs zu verringern, die Kanalmobilität erhöht werden. Die Kanalmobilität von SiC ist abhängig von einer Ebenenrichtung. Daher werden in einem vertikalen MOSFET mit einer Graben-Gate-Struktur eine Ebenenrichtung einer Hauptoberfläche des SiC-Substrats und eine Ebenenrichtung einer Seitenwand des Grabens derart festgelegt, dass die Seitenwand des Grabens entlang einer Kristallebene gelegt ist, in der die Kanalmobilität hoch ist. Insbesondere wird eine Si-Fläche, welche eine (0001)-Si-Ebene ist oder eine C-Fläche, welche eine (000-1)-C-Ebene ist, als die Hauptoberfläche des SiC-Substrats verwendet und ein anisotropes Ätzen wird an der Si-Fläche oder der C-Fläche durchgeführt, um die Seitenwand des Grabens parallel zu einer (11-20)-Ebene zu bilden. Selbst wenn die Si-Fläche oder die C-Fläche als die Hauptoberfläche des SiC-Substrates verwendet wird und anisotropes Ätzen durchgeführt wird, um die Seitenwand des Grabens parallel zur (11-20)-Ebene auszubilden, wird die Seitenwand des Grabens mit einer schrägen Form oder einem schrägen Verlauf gebildet, der am Eintrittsabschnitt eine größere Breite als am Boden hat. Es ist daher schwierig, die Seitenwand des Grabens exakt parallel zur (11-20)-Ebene auszubilden. Wenn die Seitenwand des Grabens nicht parallel zur (11-20)-Ebene ist, nimmt jedoch die Kanalmobilität ab.
  • Angesichts hiervon ist es Aufgabe der vorliegenden Erfindung, eine SiC-Halbleitervorrichtung zu schaffen, in welcher hohe Kanalmobilität, ein breites Prozessfenster und eine Zuverlässigkeit eines Oxidfilms erhalten werden, wenn eine Graben-Gate-Struktur in der SiC-Halbleitervorrichtung gebildet wird. Weiterhin ist es Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren für eine derartige SiC-Halbleitervorrichtung zu schaffen.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung weist eine SiC-Halbleitervorrichtung ein Substrat, eine Drift-Schicht, einen Basisbereich, einen Source-Bereich, einen Graben, einen Gate-Oxidfilm, eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode auf. Das Substrat ist aus Siliziumkarbid und hat als eine Hauptoberfläche eine Si-Fläche. Das Substrat hat einen ersten Leitfähigkeitstyp oder einen zweiten Leitfähigkeitstyp. Die Drift-Schicht ist aus Siliziumkarbid und auf dem Substrat ausgebildet. Die Drift-Schicht hat den ersten Leitfähigkeitstyp und eine Verunreinigungskonzentration, die niedriger als eine Verunreinigungskonzentration des Substrats ist. Der Basisbereich ist aus Siliziumkarbid und auf der Drift-Schicht ausgebildet. Der Basisbereich hat einen zweiten Leitfähigkeitstyp. Der Source-Bereich ist aus Siliziumkarbid und ist in einem Oberflächenabschnitt des Basisbereichs ausgebildet. Der Source-Bereich hat die Si-Fläche, den ersten Leitfähigkeitstyp und eine Verunreinigungskonzentration, die höher als die Verunreinigungskonzentration der Drift-Schicht ist. Der Graben verläuft von einer Oberfläche des Source-Bereichs zu einem Abschnitt, der tiefer als der Basisbereich ist. Der Graben erstreckt sich in Längsrichtung in einer Richtung und hat einen Si-Flächen-Boden. Der Graben hat eine umgekehrt geneigte Form, welche am Eintrittsabschnitt oder der Mündung eine geringere Breite als am Boden hat, und zwar zumindest in einem Abschnitt, der in Kontakt mit dem Basisbereich ist. Der Gate-Oxidfilm ist an einer Innenwand des Grabens ausgebildet. Die Gate-Elektrode ist auf dem Gate-Oxidfilm im Graben ausgebildet. Die Source-Elektrode ist elektrisch mit dem Source-Bereich und dem Basisbereich verbunden. Die Drain-Elektrode ist an einer rückwärtigen Oberfläche des Substrats ausgebildet. Ein Kanalbereich ist in einem Oberflächenabschnitt des Basisbereichs ausgebildet, der in Kontakt mit dem Graben ist, in dem eine an die Gate-Elektrode angelegte Spannung gesteuert wird und ein Strom fließt zwischen der Source-Elektrode und der Drain-Elektrode durch den Source-Bereich und die Drift-Schicht.
  • Wenn bei der obigen SiC-Halbleitervorrichtung eine Graben-Gate-Struktur in der SiC-Halbleitervorrichtung gebildet wird, kann die SiC-Halbleitervorrichtung eine hohe Kanalmobilität, ein breites Prozessfenster und einen zuverlässigen Gate-Oxidfilm haben.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung umfasst ein Herstellungsverfahren für die SiC-Halbleitervorrichtung die Bereitstellung eines Substrats aus Siliziumkarbid, das epitaxiale Aufwachsen einer Drift-Schicht aus Siliziumkarbid auf dem Substrat, das Ausbilden eines Basisbereichs aus Siliziumkarbid auf der Drift-Schicht durch epitaxiales Wachstum oder Ionenimplantation in einem Oberflächenabschnitt der Drift-Schicht, das Implantieren von Ionen eines ersten Leitfähigkeitstyps in einen Oberflächenabschnitt des Basisbereichs zur Ausbildung eines Source-Bereichs aus Siliziumkarbid, das Bereitstellen eines Grabens von einem Oberflächenabschnitt des Source-Bereichs aus zu der Drift-Schicht durch den Basisbereich hindurch mittels Ätzen, das Oxidieren einer Innenwand des Grabens zur Ausbildung eines Gate-Oxidfilms, das Ausbilden einer Gate-Elektrode auf dem Gate-Oxidfilm in dem Graben, das Ausbilden einer Source-Elektrode, welche elektrisch mit dem Source-Bereich und dem Basisbereich verbunden ist und das Ausbilden einer Drain-Elektrode an einer rückwärtigen Oberfläche des Substrats. Das Substrat hat eine Si-Fläche als Hauptoberfläche und hat einen ersten Leitfähigkeitstyp oder einen zweiten Leitfähigkeitstyp. Die Drift-Schicht hat den ersten Leitfähigkeitstyp und eine Verunreinigungskonzentration, die niedriger als eine Verunreinigungskonzentration des Substrats ist. Der Basisbereich hat den zweiten Leitfähigkeitstyp. Der Source-Bereich hat den ersten Leitfähigkeitstyp und hat eine Verunreinigungskonzentration, die höher als eine Verunreinigungskonzentration der Drift-Schicht ist. Der Graben erstreckt sich longitudinal in einer Richtung. Die Bereitstellung des Grabens umfasst die Bereitstellung oder Ausbildung des Grabens mit einer umgekehrten, sich verjüngenden Form, welche an einem Eintrittsabschnitt oder einer Mündung eine geringere Breite an einem Boden hat, zumindest in einem Abschnitt, der in Kontakt mit dem Basisbereich ist.
  • Wenn bei dem obigen Herstellungsverfahren der SiC-Halbleitervorrichtung eine Graben-Gate-Struktur in der SiC-Halbleitervorrichtung ausgebildet wird, kann die SiC-Halbleitervorrichtung eine hohe Kanalmobilität, ein breites Prozessfenster und einen zuverlässigen Gate-Oxidfilm haben.
  • Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.
  • Weitere Einzelheiten, Aspekte und Vorteile der vorliegenden Erfindung ergeben sich besser aus der nachfolgenden Beschreibung anhand der Zeichnung.
  • Es zeigt:
  • 1 in einer Schnittansicht eine SiC-Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 2A bis 2C jeweils Schnittdarstellungen aus dem Herstellungsprozess für die SiC-Halbleitervorrichtung von 1;
  • 3A und 3B jeweils Schnittdarstellungen aus dem Herstellungsprozess der SiC-Halbleitervorrichtung von 1 nach dem Prozessschritt gemäß 2C;
  • 4 eine Schnittansicht einer SiC-Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 5 eine Schnittansicht einer SiC-Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
  • 6 eine Schnittansicht von Abschnitten nahe eines Grabens in einem vertikalen MOSFET mit einer Graben-Gate-Struktur; und
  • 7 in einer Grafik eine Beziehung zwischen einem Seitenwandwinkel θ und einer Kanalmobilität in einer Si-Fläche und eine Beziehung zwischen einem Seitenwandwinkel θ und einer Kanalmobilität in einer C-Fläche.
  • Vor einer Beschreibung der Ausführungsformen der vorliegenden Erfindung seien anhand der 6 und 7 eine von den vorliegenden Erfindern durchgeführte Untersuchung bzw. die Ergebnisse der Untersuchung betrachtet.
  • Gemäß 6 sind auf einem n+-Substrat J1 eine n–-Drift-Schicht J2, ein p-Basisbereich J3, ein n+-Source-Bereich J4 und eine p+-Kontaktschicht J5, die in Verbindung mit dem p-Basisbereich J3 ist, ausgebildet. Ein Graben J6 durchdringt das Substrat von einer Oberfläche des Substrats her. Zusätzlich sind ein Gate-Oxidfilm J7 und eine Gate-Elektrode J8 im Graben J6 ausgebildet. In dem obigen Aufbau ist ein Seitenwandwinkel θ des Grabens J6 als ein Winkel zwischen einer Horizontalrichtung des Substrats und einer Seitenwand des Grabens J6 definiert. Wie in 7 gezeigt, nimmt eine Kanalmobilität mit einer Abnahme des Seitenwandwinkels θ ebenfalls ab. Insbesondere nimmt die Kanalmobilität in einer Si-Fläche wesentlich ab.
  • Betrachtet man ein Prozessfenster während einer Ausbildung des Grabens J6, so kann das n+-Substrat J1 mit einer C-Fläche als Hauptoberfläche eine Verringerung in der Kanalmobilität wirksamer beschränken als das n+-Substrat J1 mit einer Si-Fläche als Hauptoberfläche. Das Prozessfenster ist eine Prozessabweichung oder Prozessvariation des Seitenwandwinkels.
  • Während einer Gate-Oxidation hat jedoch ein auf der C-Fläche ausgebildeter Oxidfilm eine wesentliche Verschlechterung im Vergleich zu einem Oxidfilm auf der Si-Fläche. Wenn die C-Fläche als die Hauptoberfläche des n+-Substrats J1 verwendet wird, wird, wenn der Gate-Oxidfilm J7 durch die Gate-Oxidation gebildet wird, der Gate-Oxidfilm J7 an einer Bodenfläche und einer Außenoberfläche des Grabens J6 gebildet. Daher kann die Zuverlässigkeit des Gate-Oxidfilms J7 nicht ausreichend erhalten werden.
  • <Erste Ausführungsform>
  • Eine SiC-Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung wird nachfolgend unter Bezugnahme auf 1 beschrieben. Die SiC-Halbleitervorrichtung enthält einen vertikalen MOSFET mit einer Graben-Gate-Struktur.
  • Bei der ersten Ausführungsform sei der erste Leitfähigkeitstyp der n-Typ und der zweite Leitfähigkeitstyp der p-Typ.
  • Gemäß 1 wird der vertikale MOSFET hergestellt unter Verwendung eines n+-Substrats 1 aus SiC. Das n+-Substrat 1 hat eine Si-Fläche als Hauptoberfläche, welche eine (0001)-Si-Ebene ist. Das n+-Substrat 1 wird mit einer n-Verunreinigung, beispielsweise Phosphor, in einer Konzentration von beispielsweise 1.0 × 1019/cm3 dotiert und hat eine Dicke von annähernd 300 μm. Eine n–-Driftschicht 2 aus SiC ist auf einer Oberfläche des n+-Substrats 1 gebildet. Die n–-Driftschicht 2 ist mit einer n-Verunreinigung, beispielsweise Phosphor, in einer Konzentration von beispielsweise 5.0 × 1015/cm3 bis 2.0 × 1016/cm3 dotiert und hat eine Dicke von annähernd 8 μm bis 15 μm. Ein p-Basisbereich 3 ist in einem Oberflächenabschnitt der n–-Driftschicht 2 gebildet. Ein n+-Source-Bereich 4 und eine p+-Kontaktschicht 5 sind in einem Oberflächenabschnitt des p-Basisbereichs 3 gebildet.
  • Der p-Basisbereich 3 ist mit einer p-Verunreinigung, beispielsweise Bor oder Aluminium in einer Konzentration von beispielsweise 5.0 × 1016/cm3 bis 2.0 × 1019/cm3 dotiert und hat eine Dicke von annähernd 2.0 μm. Ein Oberflächenabschnitt des n+-Source-Bereichs 4 ist mit einer n-Verunreinigung, beispielsweise Phosphor, in einer Konzentration (Oberflächenkonzentration) von beispielsweise 1.0 × 1021/cm3 dotiert und der n+-Source-Bereich 4 hat eine Dicke von annähernd 0.3 μm. Ein Oberflächenabschnitt der p+-Kontaktschicht 5 ist mit einer p-Verunreinigung, beispielsweise Bor oder Aluminium, in einer Konzentration (Oberflächenkonzentration) von beispielsweise 1.0 × 1021/cm3 dotiert und die p+-Kontaktschicht 5 hat eine Dicke von annähernd 0.3 μm. Der n+-Source-Bereich 4 ist an jeder Seite der Graben-Gate-Struktur angeordnet, welche noch beschrieben wird. Die p+-Kontaktschicht 5 liegt an einer von der Graben-Gate-Struktur abgewandten Seite des n+-Source-Bereichs 4.
  • Der p-Basisbereich 3 und der n+-Source-Bereich 4 können durch epitaxiales Wachstum auf der n–-Driftschicht 2 oder durch Implantieren von Ionen in den Oberflächenabschnitt der n–-Driftschicht 2 gebildet werden. In jedem Fall besitzen der p-Basisbereich 3 und der n+-Source-Bereich 4 die Si-Fläche, was die Ebenenrichtung der Hauptoberfläche des n+-Substrats 1 ist, auf ähnliche Weise wie die n–-Driftschicht 2 und die Oberflächen vom p-Basisbereich 3 und vom n+-Source-Bereich 4 sind Si-Flächen.
  • Ein Graben 6 durchtritt den p-Basisbereich 3 und den n+-Source-Bereich 4 und reicht bis zur n–-Driftschicht 2. Der Graben 6 hat eine Breite von beispielsweise 1.4 μm bis 2.0 μm und eine Tiefe von 2.0 μm oder mehr (beispielsweise 2.4 μm). Der p-Basisbereich 3 und der n+-Source-Bereich 4 sind in Kontakt mit einem Seitenabschnitt des Grabens 6 angeordnet.
  • Der Graben 6 hat eine umgekehrt sich verjüngende Form oder sich nach unten verbreiternde Form mit einer geringeren Breite am Eintrittsabschnitt oder der Mündung als am Boden. In der vorliegenden Ausführungsform liegt ein Seitenwandwinkel θ des Grabens 6 in einem Bereich größer als 90 Grad und kleiner oder gleich als 102 Grad (90° < θ ≤ 102°). Im Graben 6 sind sowohl eine Bodenfläche als auch eine Außenfläche Si-Flächen und eine Seitenwand des Grabens 6 hat einen gewissen Offset-Winkel gegenüber einer (11-20)-Ebene. Der Graben 6 ist ähnlich in einem Fall, wo der Graben 6 die umgekehrte sich verjüngende Form hat und auf der Si-Fläche ausgebildet ist und in einem Fall, wo der Graben eine sich verjüngende Form hat und auf einer C-Fläche ausgebildet ist. Daher kann gemäß 7 auch dann, wenn der Seitenwandwinkel θ des Grabens 6 sich ändert, eine Verringerung einer Kanalmobilität begrenzt werden. Insbesondere wenn der Seitenwandwinkel θ des Grabens 6 innerhalb eines Bereichs größer als 90 Grad und kleiner oder gleich als 102 Grad gesetzt wird, ist eine Ebenenrichtung der Seitenwand des Grabens 6 gleich einer Ebenenrichtung der Seitenwand in einem Fall, wo die Hauptoberfläche die C-Fläche ist und der Seitenwandwinkel θ des Grabens 6 innerhalb eines Bereichs gleich oder größer als 78 Grad und kleiner als 90 Grad liegt (78° < θ ≤ 90°) und die Kanalmobilität ist ähnlich zu einer Kanalmobilität in einem Fall, wo die Hauptoberfläche die Si-Fläche ist und der Seitenwandwinkel θ des Grabens 6 gleich oder größer als 85 Grad ist (85° ≤ θ). Folglich kann eine hohe Kanalmobilität erhalten werden.
  • Weiterhin ist eine Innenwand des Grabens 6 mit einem Gate-Oxidfilm 7 bedeckt. Eine Gate-Elektrode 8 ist an einer Oberfläche des Gate-Oxidfilms 7 ausgebildet und der Graben 6 ist mit der Gate-Elektrode 8 gefüllt. Die Gate-Elektrode 8 ist aus dotiertem polykristallinen Silizium (Poly-Si). Der Gate-Oxidfilm 7 wird gebildet durch thermische Oxidation der Innenwand des Grabens 6, was auch als Gate-Oxidation bekannt ist. Der Gate-Oxidfilm 7 hat eine Dicke von annähernd 100 nm sowohl an der Innenwand als auch am Boden des Grabens 6. Da wie oben beschrieben die Bodenfläche und die Außenfläche (Oberflächen des n+-Source-Bereichs 4 und der p+-Kontaktschicht 5) des Grabens 6 Si-Flächen sind, hat der Gate-Oxidfilm 7 eine hohe Zuverlässigkeit bei der Beschränkung der Verschlechterung.
  • Die Graben-Gate-Struktur ist wie oben beschrieben aufgebaut. Die Graben-Gate-Struktur erstreckt sich in Längsrichtung in einer ersten Richtung, welche parallel zur Oberfläche des Substrats 1 ist. Durch Anordnen einer Mehrzahl von Gate-Strukturen in einer zweiten Richtung, welche parallel zur Oberfläche des Substrats 1 und senkrecht zur ersten Richtung ist, wird eine Mehrzahl von Zellen gebildet.
  • Weiterhin sind eine Source-Elektrode 9 und eine nicht gezeigte Gate-Verdrahtung auf den Oberflächen des n+-Source-Bereichs 4, der p+-Kontaktschicht 5 und der Gate-Elektrode 8 ausgebildet. Die Source-Elektrode 9 und die Gate-Verdrahtung sind aus einer Mehrzahl von Metallen bildbar, beispielsweise Ni/Al. In der Source-Elektrode 9 und der Gate-Verdrahtung ist zumindest ein Abschnitt, der in Kontakt mit SiC vom n-Typ ist (insbesondere dem n+-Source-Bereich 4 und der Gate-Elektrode 8, welche mit einer n-Verunreinigung dotiert ist) aus Metallen, welche ohmschen Kontakt mit SiC vom n-Typ ermöglichen und wenigstens ein Abschnitt, der in Kontakt mit SiC vom p-Typ ist (insbesondere die p+-Kontaktschicht 5 und die Gate-Elektrode 8, wenn diese mit einer p-Verunreinigung dotiert ist) ist aus Metallen, welche ohmschen Kontakt mit SiC vom p-Typ ermöglichen. Die Source-Elektrode 9 und die Gate-Verdrahtung sind elektrisch durch einen Isolationszwischenfilm 10 isoliert, auf welchem die Source-Elektrode 9 und die Gate-Verdrahtung gebildet sind. Die Source-Elektrode 9 ist elektrisch über eine Kontaktöffnung, welche von dem Isolationszwischenfilm 10 definiert ist, mit dem n+-Source-Bereich 4 und der p+-Kontaktschicht 5 in Verbindung und die Gate-Verdrahtung ist mit der Gate-Elektrode 8 über eine andere Kontaktöffnung elektrisch in Verbindung, welche im Isolationszwischenfilm 10 definiert ist.
  • Weiterhin ist eine Drain-Elektrode 11, welche elektrisch mit dem n+-Substrat 1 verbunden ist, an einer rückwärtigen Oberfläche des n+-Substrats 1 gebildet. Der vertikale MOSFET, der eine Graben-Gate-Struktur mit einem Inversionskanal vom n-Typ hat, hat den oben beschriebenen Aufbau.
  • Ein Herstellungsverfahren der SiC-Halbleitervorrichtung mit dem vertikalen MOSFET mit Graben-Gate-Struktur gemäß 1 wird nun beschrieben. Der Herstellungsprozess wird unter Bezugnahme auf die 2A bis 3B beschrieben.
  • Während eines Prozesses gemäß 2A wird ein n+-Substrat 1 vorbereitet. Eine Hauptoberfläche des n+-Substrats 1 ist die Si-Fläche oder hat einen bestimmten Offset-Winkel gegenüber der Si-Fläche. Dann wird das n+-Substrat mit einer n-Verunreinigung, beispielsweise Phosphor, mit einer Konzentration von beispielsweise 1.0 × 1019/cm3 dotiert und hat eine Dicke von annähernd 300 μm. Eine n–-Driftschicht 2 aus SiC wird epitaxial auf einer Oberfläche des n+-Substrats 1 aufgewachsen. Die n–-Driftschicht 2 wird mit einer n-Verunreinigung, beispielsweise Phosphor, in einer Konzentration von beispielsweise 3.0 × 1015/cm3 bis 7.0 × 1015/cm3 dotiert und hat eine Dicke von annähernd 15 μm.
  • Während eines Prozesses gemäß 2B wird ein p-Basisbereich 3 auf einer Oberfläche der n–-Driftschicht 2 durch epitaxiales Aufwachsen einer p-Verunreinigungsschicht gebildet, wobei die Schicht mit einer p-Verunreinigung, wie beispielsweise Bor oder Aluminium, mit einer Konzentration von beispielsweise 5.0 × 1015/cm3 bis 5.0 × 1016/cm3 dotiert ist und eine Dicke von annähernd 2 μm hat.
  • Während eines Prozesses von 2C wird eine Maske (nicht gezeigt), beispielsweise ein Niedrigtemperaturoxid (LTO) auf dem p-Basisbereich 3 ausgebildet. Dann wird eine Photolithografie durchgeführt, um einen Abschnitt der Maske zu entfernen, der sich an einem bestimmten Ausbildungsabschnitt eines n+-Source-Bereichs 4 befindet. Dann wird eine Ionenimplantation einer n-Verunreinigung, beispielsweise Nitrit, durchgeführt. Dann wird die verbleibende Maske entfernt und eine neue Maske (nicht gezeigt) wird auf dem p-Basisbereich 3 ausgebildet. Es wird erneut eine Photolithografie durchgeführt, um einen Abschnitt der neuen Maske an einem bestimmten Ausbildungsabschnitt einer p+-Kontaktschicht 5 zu entfernen. Dann wird eine Ionenimplantation einer p-Verunreinigung, beispielsweise Bor und Aluminium, durchgeführt.
  • Nachfolgend werden implantierte n-Verunreinigungsionen aktiviert, um den n+-Source-Bereich 4 zu bilden, der mit einer n-Verunreinigung, beispielsweise Phosphor, mit einer Konzentration (Oberflächenkonzentration) von beispielsweise 1.0 × 1021/cm3 dotiert ist und eine Dicke von annähernd 0.3 μm hat. Gleichzeitig werden implantierte p-Verunreinigungsionen aktiviert, um die p+-Kontaktschicht 5 zu bilden, welche mit einer p-Verunreinigung, beispielsweise Bor oder Aluminium, mit einer Konzentration (Oberflächenkonzentration) von beispielsweise 1.0 × 1021/cm3 dotiert ist und eine Dicke von annähernd 0.3 μm hat. Dann wird die verbleibende Maske entfernt.
  • Während eines Prozesses gemäß 3A wird eine Ätzmaske 20 auf dem p-Basisbereich 3, dem n+-Source-Bereich 4 und der p+-Kontaktschicht 5 gebildet. Dann wird ein Abschnitt der Ätzmaske 20, der an einem bestimmten Ausbildungsabschnitt für einen Graben 6 liegt, entfernt. Es erfolgt dann anisotropes Ätzen, wobei die Ätzmaske 20 den p-Basisbereich 3, den n+-Source-Bereich 4 und die p+-Kontaktschicht 5 abdeckt. Beispielsweise kann induktiv gekoppeltes Plasmaätzen (ICP-Ätzen) anisotrop bei einer Ätzbedingung durchgeführt werden, bei der eine chemische Reaktion verstärkt ist. Beispielsweise kann das Ätzen unter Bedingungen durchgeführt werden, bei denen eine Flussrate von SF6-Gas in einem Bereich von 10 sccm bis 20 sccm liegt, eine Flussrate von O2-Gas innerhalb eines Bereichs von 0 sccm bis 20 sccm liegt, eine Flussrate von Argongas (Ar) 20 sccm beträgt, eine ICP-Leistung in einem Bereich von 800 Watt bis 1000 Watt liegt, eine Vorspannungsleistung in einem Bereich von 10 Watt bis 30 Watt liegt und ein Atmosphärendruck in einem Bereich von 0.7 Pa bis 1.0 Pa liegt. Das SF6-Gas ist fluorchemisches Ätzgas und das Argongas ist Inertgas.
  • Der Graben 6 wird durch anisotropes Ätzen unter den oben beschriebenen Ätzbedingungen gebildet. Die Ätzzeit wird so gesteuert, dass der Grabe 6 mit der dargestellten umgekehrt sich verjüngenden Form gebildet wird, also am Eintrittsabschnitt eine geringere Breite als am Boden hat, mit einem Seitenwandwinkel θ innerhalb eines Bereichs größer als 90 Grad und gleich oder kleiner als 102 Grad. Folglich wird die Seitenwand des Grabens 6 so gebildet, dass sie einen bestimmten Offset-Winkel gegenüber der (11-20)-Ebene hat. Jedoch kann die Seitenwand des Grabens 6 eine hohe Kanalmobilität haben, wie in 7 gezeigt. Da die Ätzbedingung so gewählt ist, dass die chemische Reaktion verstärkt ist, erfolgt horizontales Ätzen einfacher als in irgendeiner anderen Richtung. Damit kann die Ausbildung der in der Zeichnung dargestellten umgekehrten sich verjüngenden Form beschleunigt werden. Nach dem Ätzen erfolgt bei Bedarf eine Opferoxidation und dann wird die Ätzmaske 20 entfernt.
  • Während eines Prozesses gemäß 3B wird ein Gate-Oxidfilm 7 auf einer Oberfläche des n+-Substrats einschließlich einer Innenwandfläche des Grabens 6 durch Oxidation (Gate-Oxidation) eines Oberflächenabschnitts des n+-Substrats 1 einschließlich der Innenwand des Grabens 6 gebildet. Genauer gesagt, eine Gate-Oxidation (thermische Oxidation) erfolgt mittels eines pyrogenen Oxidationsverfahrens unter Nassatmosphäre, um den Gate-Oxidationsfilm 7 zu bilden. Da, wie oben beschrieben, die Bodenfläche und die Außenfläche (Oberflächen des n+-Source-Bereichs 4 und der p+-Kontaktschicht 5) des Grabens 6 Si-Flächen sind, hat der Gate-Oxidfilm 7 eine hohe Zuverlässigkeit bei der Einschränkung von Verschlechterungen.
  • Nachfolgend wird bei einer Temperatur von 600 C eine Polysiliziumschicht, die mit einer n-Verunreinigung dotiert ist, auf einer Oberfläche des Gate-Oxidfilms 7 mit einer Dicke von annähernd 440 nm ausgebildet. Dann erfolgt Rückätzen oder dergleichen. Folglich werden der Gate-Oxidfilm 7 und eine Gate-Elektrode 8 im Inneren des Grabens 6 ausgebildet.
  • Es folgen Prozesse, welche ähnlich zu Prozessen nach dem Stand der Technik sind, sodass diese nicht näher zeichnerisch dargestellt sind. Ein Isolationszwischenfilm 10 wird gebildet. Im Isolationszwischenfilm 10 werden eine Kontaktöffnung in Verbindung mit dem n+-Source-Bereich 4 und der p+-Kontaktschicht 5 und eine weitere Kontaktöffnung in Verbindung mit der Gate-Elektrode 8 mit zwei unterschiedlichen Querschnitten gebildet. Dann werden eine Source-Elektrode 9 und eine Gate-Verdrahtung ausgebildet, um die beiden Kontaktöffnungen mit einem Elektrodenmaterial zu füllen, wonach ein Mustern des Elektrodenmaterials erfolgt, das in die beiden Kontaktöffnungen gefüllt worden ist. Zusätzlich wird eine Drain-Elektrode 11 an einer rückwärtigen Oberfläche des n+-Substrates 1 gebildet. Mit dem oben beschriebenen Verfahren kann der MOSFET gemäß 1 hergestellt werden.
  • Wie oben beschrieben, hat bei der vorliegenden Ausführungsform das n+-Substrat 1 die Si-Fläche als Hauptoberfläche und der Graben 6, der die Graben-Gate-Struktur bildet, hat die umgekehrt sich verjüngende Form oder das Keilprofil etwa gemäß der 3A. Folglich ist der MOSFET, der bei der vorliegenden Ausführungsform beschrieben wurde, in einem ähnlichen Zustand wie ein MOSFET, bei dem die C-Fläche als Hauptoberfläche verwendet wird und der Graben 6 die sich nach unten hin verjüngende Form hat. Wenn sich somit der Seitenwandwinkel θ des Grabens 6 ändert, kann eine Verringerung der Kanalmobilität eingeschränkt werden. Somit kann eine hohe Kanalmobilität erhalten werden. Da weiterhin die Bodenfläche und die Außenfläche (die Oberflächen des n+-Source-Bereichs 4 und der p+-Kontaktschicht 5) des Grabens 6 Si-Flächen sind, hat der Gate-Oxidfilm 7 eine hohe Zuverlässigkeit bei der Beschränkung einer Verschlechterung.
  • Wenn somit eine Graben-Gate-Struktur in der SiC-Halbleitervorrichtung gebildet wird, kann die SiC-Halbleitervorrichtung eine hohe Kanalmobilität, ein breites Prozessfenster und eine Zuverlässigkeit des Gate-Oxidfilms haben.
  • Bei der vorliegenden Ausführungsform ist der Seitenwandwinkel θ des Grabens 6 in einem Bereich von mehr als 90 Grad und gleich oder weniger als 102 Grad gelegt. Somit ist eine Ebenenrichtung der Seitenwand des Grabens 6 gleich mit einer Ebenenrichtung einer Seitenwand in einem Fall, wo die Hauptoberfläche die C-Fläche ist und der Seitenwandwinkel θ des Grabens 6 in einem Bereich gleich oder größer als 78 Grad und weniger als 90 Grad liegt. Unter der Bedingung, dass die Hauptoberfläche die Si-Fläche ist, ist daher, wenn der Seitenwandwinkel θ des Grabens 6 innerhalb eines Bereichs von mehr als 90 Grad und gleich oder weniger als 102 Grad gesetzt wird, die Kanalmobilität gleich einer Kanalmobilität, wenn der Seitenwandwinkel θ des Grabens 6 gleich oder größer als 85 Grad ist. Folglich kann eine hohe Kanalmobilität erhalten werden.
  • <Zweite Ausführungsform>
  • Eine SiC-Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung wird nun beschrieben. Da bei dieser Ausführungsform eine Form des Grabens 6 gegenüber der ersten Ausführungsform geändert ist und verbleibende Teile oder Abschnitte gleich oder ähnlich wie bei der ersten Ausführungsform sind, werden nachfolgend nur die Unterschiede beschrieben.
  • Gemäß 4 sind bei der zweiten Ausführungsform die Bodeneckabschnitte des Grabens 6 abgerundet. Die SiC-Halbleitervorrichtung dieser Ausführungsform kann im Wesentlichen durch das gleiche Herstellungsverfahren wie bei der ersten Ausführungsform hergestellt werden. Eine Abrundung der Bodeneckabschnitte des Grabens 6 kann in einem Herstellungsprozess gemäß 3A durch Steuerung der Ätzbedingungen während der Ausbildung des Grabens 6 durchgeführt werden oder durch eine Opferoxidation und thermische Behandlung nach der Ausbildung des Grabens 6.
  • Bei der SiC-Halbleitervorrichtung gemäß der zweiten Ausführungsform hat, wenn eine Seitenwand des p-Basisbereichs 3, der einen Kanal bildet, die umgekehrt sich verjüngende Form hat, die SiC-Halbleitervorrichtung dieser Ausführungsform ähnliche Vorteile wie die SiC-Halbleitervorrichtung gemäß der ersten Ausführungsform. Wenn weiterhin die Seitenwand des p-Basisbereichs 3 einen Seitenwandwinkel θ innerhalb eines Bereichs von mehr als 90 Grad und gleich oder kleiner als 102 Grad hat, kann eine hohe Kanalmobilität erhalten werden.
  • <Dritte Ausführungsform>
  • Eine SiC-Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung wird nun beschrieben. Da auch bei der dritten Ausführungsform die Form des Grabens 6 sich gegenüber derjenigen der zweiten Ausführungsform unterscheidet und verbleibende Abschnitte oder Teile gleich oder ähnlich zur zweiten Ausführungsform sind, werden wiederum nur Unterschiede beschrieben.
  • Gemäß 5 sind bei der dritten Ausführungsform die Bodeneckabschnitte des Grabens 6 ebenfalls abgerundet. Zusätzlich ist in einem Eintrittsabschnitt oder einer Mündung des Grabens 6 ein Teilabschnitt der Seitenwand des Grabens 6 senkrecht zu einer Oberfläche des Substrats. Der Graben 6 hat eine größere Grabenbreite am Eintrittsabschnitt oder der Mündung im Vergleich zu der Grabenbreite der SiC-Halbleitervorrichtung bei der zweiten Ausführungsform. Die SiC-Halbleitervorrichtung gemäß der dritten Ausführungsform kann im Wesentlichen durch das gleiche Herstellungsverfahren wie bei der zweiten Ausführungsform gebildet werden. Im Herstellungsverfahren gemäß 3A wird ähnlich wie beim Bosch-Prozess ein Ätzen an der Seitenwand des Eintrittsabschnitts des Grabens 6 durchgeführt, wo eine Schutzschicht eine Abdeckung bildet. Der Bosch-Prozess ist als ein tiefes reaktives Ionenätzen (DRIE) bekannt. Folglich kann der Eintrittsabschnitt oder die Mündung des Grabens mit einer großen Öffnungsbreite gebildet werden.
  • Bei der SiC-Halbleitervorrichtung gemäß der dritten Ausführungsform hat, wenn eine Seitenwand des p-Basisbereichs 3, welche den Kanal definiert, eine umgekehrt sich verjüngende Form hat, die SiC-Halbleitervorrichtung dieser Ausführungsform ähnliche Vorteile wie die SiC-Halbleitervorrichtung gemäß der zweiten Ausführungsform. Wenn weiterhin die Seitenwand des p-Basisbereichs 3 einen Seitenwandwinkel θ innerhalb eines Bereichs größer als 90 Grad und gleich oder kleiner als 102 Grad hat, kann eine hohe Kanalmobilität erhalten werden. Da der Eintrittsabschnitt des Grabens 6 eine große Öffnungsbreite hat, kann der Graben 6 problemlos mit dem dotierten Polysilizium während der Ausbildung der Gate-Elektrode 8 gefüllt werden und Defekte, welche sich während der Grabenfüllung ergeben könnten, lassen sich unterbinden.
  • <Andere Ausführungsformen>
  • In jeder der voranstehenden Ausführungsformen wird bei der Ausbildung des Grabens 6 das Ätzen anisotrop in einer Richtung senkrecht zur Oberfläche des Substrats durchgeführt. Gleichzeitig erfolgt ein Ätzen in einer Horizontalrichtung, um den Graben mit der umgekehrt sich füllenden Form oder Keilform zu bilden. Alternativ kann das Ätzen anisotrop in einer Richtung entlang der Seitenwand des Grabens 6 durchgeführt werden, um dem Graben 6 die angestrebte Keilform mit gegenüber der Öffnung breiterem Boden zu verleihen.
  • In jeder der voranstehenden Ausführungsformen wurde als Beispiel ein n-Kanal-MOSFET beschrieben, bei dem der erste Leitfähigkeitstyp der n-Typ und der zweite Leitfähigkeitstyp der p-Typ ist. Alternativ kann der Gegenstand der vorliegenden Erfindung auch bei einem p-Kanal-MOSFET angewendet werden, bei dem der erste Leitfähigkeitstyp der p-Typ und der zweite Leitfähigkeitstyp der n-Typ ist. Zusätzlich wurde in jeder der voranstehenden Ausführungsformen ein MOSFET mit Graben-Gate-Struktur als ein Beispiel beschrieben. Der Gegenstand der vorliegenden Erfindung ist gleichermaßen bei einem bipolaren Transistor mit isoliertem Gate (IGBT) anwendbar, der eine Graben-Gate-Struktur hat. Der IGBT mit Graben-Gate-Struktur und das Herstellungsverfahren für einen derartigen IGBT sind ähnlich zu dem MOSFET und dem Herstellungsverfahren für den MOSFET gemäß den voranstehenden Ausführungsformen mit der Ausnahme, dass der Leitfähigkeitstyp des Substrats 1 vom n-Typ zum p-Typ geändert wird.
  • Beschrieben wurde insoweit zusammenfassend eine SiC-Halbleitervorrichtung, enthaltend ein Substrat, eine Drift-Schicht, einen Basisbereich, einen Source-Bereich, einen Graben, einen Gate-Oxidfilm, eine Gate-Elektrode, eine Source-Elektrode und eine Drain-Elektrode. Das Substrat hat als Hauptoberfläche eine Si-Fläche. Der Source-Bereich hat die Si-Fläche. Der Graben ist ausgehend von einer Oberfläche des Source-Bereichs zu einem Abschnitt tiefer als der Basisbereich ausgebildet, erstreckt sich längs in einer Richtung und hat einen Si-Flächen-Boden. Der Graben hat eine umgekehrte sich verjüngende Form oder im Querschnitt eine Keilform mit einer kleineren Breite am Eintrittsabschnitt als am Boden zumindest in demjenigen Abschnitt, der in Kontakt mit dem Basisbereich ist.
  • Die Erfindung wurde unter Bezugnahme auf bevorzugte Ausführungsformen hiervon beschrieben, wobei sich jedoch versteht, dass die Erfindung nicht auf diese Ausführungsformen und deren Aufbauten beschränkt ist. Der Gegenstand der vorliegenden Erfindung ergibt sich vielmehr aus den nachfolgenden Ansprüchen und deren Äquivalenten.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2009-188221 A [0002, 0002]
    • JP 2009-289987 A [0002, 0002]

Claims (5)

  1. Eine Siliziumkarbidhalbleitervorrichtung, aufweisend: ein Substrat (1) aus Siliziumkarbid mit einer Si-Fläche als Hauptoberfläche, wobei das Substrat (1) einen ersten Leitfähigkeitstyp oder einen zweiten Leitfähigkeitstyp hat; eine Drift-Schicht (2) aus Siliziumkarbid und auf dem Substrat (1) ausgebildet, wobei die Drift-Schicht (2) den ersten Leitfähigkeitstyp hat und eine Verunreinigungskonzentration hat, welche niedriger ist als eine Verunreinigungskonzentration des Substrats (1); einen Basisbereich (3) aus Siliziumkarbid und auf der Drift-Schicht (2) ausgebildet, wobei der Basisbereich (3) den zweiten Leitfähigkeitstyp hat; einen Source-Bereich (4) aus Siliziumkarbid und in einem Oberflächenabschnitt des Basisbereichs (3) ausgebildet, wobei der Source-Bereich (4) die Si-Fläche hat, der Source-Bereich (4) den ersten Leitfähigkeitstyp hat und eine Verunreinigungskonzentration hat, welche höher als die Verunreinigungskonzentration der Drift-Schicht (2) ist; einen Graben (6), ausgebildet von einer Oberfläche des Source-Bereichs (4) aus zu einem Abschnitt tiefer als der Basisbereich (3), wobei sich der Graben (6) längs in einer Richtung erstreckt und einen Si-Flächen-Boden hat; einen Gate-Oxidfilm (7), der an einer Innenwand des Grabens (6) ausgebildet ist; eine Gate-Elektrode (8), die auf dem Gate-Oxidfilm (7) in dem Graben (6) ausgebildet ist; eine Source-Elektrode (9), welche elektrisch mit dem Source-Bereich (4) und dem Basisbereich (3) verbunden ist; und eine Drain-Elektrode (11), die an einer rückwärtigen Oberfläche des Substrats (1) ausgebildet ist, wobei ein Kanalbereich in einem Oberflächenabschnitt des Basisbereichs (3) in Kontakt mit dem Graben (6) ausgebildet ist, in dem eine an die Gate-Elektrode (8) anzulegende Spannung gesteuert wird und ein Strom zwischen der Source-Elektrode (9) und der Drain-Elektrode (11) durch den Source-Bereich (4) und die Drift-Schicht (2) fließt, und der Graben (6) zumindest in einem Abschnitt, der in Kontakt mit dem Basisbereich (3) ist, eine umgekehrte sich verjüngende Form hat, welche an einem Eintrittsabschnitt eine geringere Breite als am Boden hat.
  2. Die SiC-Halbleitervorrichtung nach Anspruch 1, wobei ein Seitenwandwinkel als ein Winkel zwischen einer Seitenwand des Grabens (6) und der Si-Fläche definiert ist, und wobei der Seitenwandwinkel innerhalb eines Bereichs größer als 90 Grad und gleich oder kleiner als 102 Grad zumindest in dem Abschnitt festgesetzt ist, der in Kontakt mit dem Basisbereich (3) ist.
  3. Die SiC-Halbleitervorrichtung nach Anspruch 1 oder 2, wobei ein Abschnitt der Seitenwand des Grabens (6) senkrecht zu einer Oberfläche des Substrats (1) im Eintrittsabschnitt des Grabens (6) ist.
  4. Ein Herstellungsverfahren für eine SiC-Halbleitervorrichtung, insbesondere eine SiC-Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, aufweisend: Bereitstellen eines Substrats (1) aus Siliziumkarbid mit einer Si-Fläche als Hauptoberfläche, wobei das Substrat (1) einen ersten Leitfähigkeitstyp oder einen zweiten Leitfähigkeitstyp hat; epitaxiales Aufwachsen einer Drift-Schicht (2) aus Siliziumkarbid auf dem Substrat (1), wobei die Drift-Schicht (2) den ersten Leitfähigkeitstyp hat und eine Verunreinigungskonzentration hat, welche niedriger als eine Verunreinigungskonzentration des Substrats (1) ist; Ausbilden eines Basisbereichs (3) aus Siliziumkarbid auf der Drift-Schicht (2) durch epitaxiales Wachstum oder Ionenimplantation in einen Oberflächenabschnitt der Drift-Schicht (2), wobei der Basisbereich (3) den zweiten Leitfähigkeitstyp hat; Implantieren von Ionen eines ersten Leitfähigkeitstyps in einen Oberflächenabschnitt des Basisbereichs (3) zur Ausbildung eines Source-Bereichs (4) aus Siliziumkarbid, wobei der Source-Bereich (4) den ersten Leitfähigkeitstyp hat und eine Verunreinigungskonzentration hat, welche höher als eine Verunreinigungskonzentration der Drift-Schicht (2) ist; Bereitstellen eines Grabens (6) von einem Oberflächenabschnitt des Source-Bereichs (4) aus zu der Drift-Schicht (2) durch den Basisbereich (3) mittels Ätzen, wobei sich der Graben (6) längs in einer Richtung erstreckt; Oxidieren einer Innenwand des Grabens (6) zur Ausbildung eines Gate-Oxidfilms (7); Ausbilden einer Gate-Elektrode (8) auf dem Gate-Oxidfilm (7) in dem Graben (6); Ausbilden einer Source-Elektrode (9), welche elektrisch mit dem Source-Bereich (4) und dem Basisbereich (3) verbunden ist; und Ausbilden einer Drain-Elektrode (11) an einer rückwärtigen Oberfläche des Substrats (1), wobei das Bereitstellen des Grabens (6) das Ausbilden des Grabens (6) mit einer umgekehrten sich verjüngenden Form zumindest in einem Abschnitt, der in Kontakt mit dem Basisbereich (3) ist, enthält, wobei die umgekehrte sich verjüngende Form an einem Eintrittsabschnitt eine geringere Breite als am Boden hat.
  5. Das Herstellungsverfahren nach Anspruch 4, wobei das Bereitstellen des Grabens (6) das Abdecken des Eintrittsabschnitts des Grabens (6) mit einem Schutzfilm während des Ätzens derart aufweist, dass ein Abschnitt einer Seitenwand des Grabens (6) senkrecht zu einer Oberfläche des Substrats (1) am Eintrittsabschnitt des Grabens (6) wird.
DE102011088867.5A 2010-12-22 2011-12-16 Siliziumkarbidhalbleitervorrichtung und herstellungsverfahren hierfür Active DE102011088867B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010286101A JP5510309B2 (ja) 2010-12-22 2010-12-22 炭化珪素半導体装置およびその製造方法
JP2010-286101 2010-12-22

Publications (2)

Publication Number Publication Date
DE102011088867A1 true DE102011088867A1 (de) 2012-06-28
DE102011088867B4 DE102011088867B4 (de) 2015-10-29

Family

ID=46315562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102011088867.5A Active DE102011088867B4 (de) 2010-12-22 2011-12-16 Siliziumkarbidhalbleitervorrichtung und herstellungsverfahren hierfür

Country Status (4)

Country Link
US (1) US8575689B2 (de)
JP (1) JP5510309B2 (de)
CN (1) CN102569367B (de)
DE (1) DE102011088867B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923444B2 (en) 2016-08-12 2024-03-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102971853B (zh) * 2010-08-03 2016-06-29 住友电气工业株式会社 半导体器件及其制造方法
JP5817204B2 (ja) * 2011-04-28 2015-11-18 トヨタ自動車株式会社 炭化珪素半導体装置
US8912595B2 (en) * 2011-05-12 2014-12-16 Nanya Technology Corp. Trench MOS structure and method for forming the same
JP5699878B2 (ja) 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2013069964A (ja) 2011-09-26 2013-04-18 Sumitomo Electric Ind Ltd 炭化珪素半導体装置
JP5764046B2 (ja) 2011-11-21 2015-08-12 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP6299102B2 (ja) 2012-08-07 2018-03-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
KR20140022517A (ko) * 2012-08-13 2014-02-25 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR101427954B1 (ko) 2012-12-27 2014-08-08 현대자동차 주식회사 반도체 소자 및 그 제조 방법
KR101360070B1 (ko) 2012-12-27 2014-02-12 현대자동차 주식회사 반도체 소자 및 그 제조 방법
KR101371495B1 (ko) * 2012-12-28 2014-03-10 현대자동차주식회사 반도체 소자 및 그 제조 방법
JP5840308B2 (ja) * 2012-12-28 2016-01-06 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
US20160027881A1 (en) * 2013-03-15 2016-01-28 Toyota Jidosha Kabushiki Kaisha Semiconductor device and method for manufacturing the same
JP5807653B2 (ja) * 2013-03-26 2015-11-10 トヨタ自動車株式会社 半導体装置の製造方法
JP6131689B2 (ja) * 2013-04-16 2017-05-24 住友電気工業株式会社 炭化珪素半導体装置の製造方法
WO2014178094A1 (ja) * 2013-04-30 2014-11-06 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP6036603B2 (ja) * 2013-08-21 2016-11-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
US10903330B2 (en) 2013-11-27 2021-01-26 General Electric Company Tapered gate electrode for semiconductor devices
US10211304B2 (en) 2013-12-04 2019-02-19 General Electric Company Semiconductor device having gate trench in JFET region
KR102125749B1 (ko) * 2013-12-27 2020-07-09 삼성전자 주식회사 반도체 장치 및 이의 제조 방법
JP6279927B2 (ja) * 2014-02-17 2018-02-14 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子を製造する方法及び絶縁ゲート型スイッチング素子
JP6357869B2 (ja) * 2014-05-20 2018-07-18 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2016012637A (ja) * 2014-06-27 2016-01-21 株式会社東芝 半導体装置
US9893176B2 (en) 2014-12-26 2018-02-13 Fairchild Semiconductor Corporation Silicon-carbide trench gate MOSFETs
US9466709B2 (en) * 2014-12-26 2016-10-11 Fairchild Semiconductor Corporation Silicon-carbide trench gate MOSFETs
CN106257627A (zh) * 2015-06-18 2016-12-28 中芯国际集成电路制造(上海)有限公司 沟槽栅igbt制作方法、沟槽栅igbt及电子装置
DK3318001T3 (da) * 2015-06-30 2019-11-04 Ericsson Telefon Ab L M Fremgangsmåder og indretninger til håndtering af hash-tree-baserede datasignaturer
JP6475142B2 (ja) * 2015-10-19 2019-02-27 トヨタ自動車株式会社 半導体装置とその製造方法
JP6658406B2 (ja) * 2016-08-31 2020-03-04 株式会社デンソー 炭化珪素半導体装置の製造方法
CN108037439B (zh) * 2017-12-18 2020-06-02 中国电子科技集团公司第四十六研究所 一种碳化硅晶体导电类型的无损判定方法
US10522620B2 (en) * 2018-02-02 2019-12-31 Kabushiki Kaisha Toshiba Semiconductor device having a varying length conductive portion between semiconductor regions
CN111048417B (zh) * 2018-10-12 2023-09-12 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP7092057B2 (ja) * 2019-01-28 2022-06-28 株式会社デンソー 半導体装置
JP7319072B2 (ja) * 2019-03-28 2023-08-01 ローム株式会社 半導体装置
US11031281B2 (en) * 2019-06-04 2021-06-08 Globalfoundries Singapore Pte. Ltd. Semiconductor devices and methods of fabricating a deep trench isolation structure
US11810940B2 (en) * 2020-10-26 2023-11-07 Omnivision Technologies, Inc. Pointed-trench pixel-array substrate and associated fabrication method
JP7438918B2 (ja) 2020-11-12 2024-02-27 株式会社東芝 半導体装置
CN114068683B (zh) * 2022-01-17 2022-04-22 深圳市威兆半导体有限公司 屏蔽栅极金氧半场效晶体管元胞结构、晶体管及制造方法
CN117410322B (zh) * 2023-12-15 2024-05-28 深圳天狼芯半导体有限公司 一种沟槽型超结硅mosfet及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188221A (ja) 2008-02-07 2009-08-20 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板のトレンチエッチング方法
JP2009289987A (ja) 2008-05-29 2009-12-10 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板のトレンチ形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3158973B2 (ja) 1995-07-20 2001-04-23 富士電機株式会社 炭化けい素縦型ｆｅｔ
JPH0992828A (ja) * 1995-09-27 1997-04-04 Hitachi Ltd 絶縁ゲート型バイポーラトランジスタ及びその製造方法
JPH11195784A (ja) * 1997-12-26 1999-07-21 Toyota Central Res & Dev Lab Inc 絶縁ゲート形半導体素子
GB9916868D0 (en) * 1999-07-20 1999-09-22 Koninkl Philips Electronics Nv Trench-gate field-effect transistors and their manufacture
JP2001127290A (ja) * 1999-10-29 2001-05-11 Nec Corp 縦型電界効果トランジスタ及びその作製方法
SE527205C2 (sv) * 2004-04-14 2006-01-17 Denso Corp Förfarande för tillverkning av halvledaranordning med kanal i halvledarsubstrat av kiselkarbid
JP2006324488A (ja) * 2005-05-19 2006-11-30 Nec Electronics Corp 半導体装置及びその製造方法
CN1877856A (zh) * 2005-06-08 2006-12-13 上海华虹Nec电子有限公司 一种深沟槽大功率mos器件及其制造方法
DE102007003812B4 (de) * 2007-01-25 2011-11-17 Infineon Technologies Ag Halbleiterbauelement mit Trench-Gate und Verfahren zur Herstellung
JP4450241B2 (ja) * 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4450245B2 (ja) * 2007-06-07 2010-04-14 株式会社デンソー 半導体装置の製造方法
US8188484B2 (en) * 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188221A (ja) 2008-02-07 2009-08-20 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板のトレンチエッチング方法
JP2009289987A (ja) 2008-05-29 2009-12-10 Fuji Electric Device Technology Co Ltd 炭化珪素半導体基板のトレンチ形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11923444B2 (en) 2016-08-12 2024-03-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
CN102569367A (zh) 2012-07-11
CN102569367B (zh) 2015-01-28
US20120161154A1 (en) 2012-06-28
DE102011088867B4 (de) 2015-10-29
JP2012134376A (ja) 2012-07-12
US8575689B2 (en) 2013-11-05
JP5510309B2 (ja) 2014-06-04

Similar Documents

Publication Publication Date Title
DE102011088867B4 (de) Siliziumkarbidhalbleitervorrichtung und herstellungsverfahren hierfür
DE102011082289B4 (de) Verfahren zur Herstellung einer SiC-Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE112013002125B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE112017000949B4 (de) Verfahren zum herstellen einer verbindungshalbleitervorrichtung undverbindungshalbleitervorrichtung
DE102008055689B4 (de) Siliziumkarbid-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE102009024919A1 (de) Verfahren zur Herstellung einer Siliciumcarbidhalbleitervorrichtung mit einer Grabengatestruktur
DE112013006303B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112013006558B4 (de) Siliziumcarbidhalbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102014107325A1 (de) Halbleiterbauelement
DE102016111998A1 (de) Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
DE102012211221A1 (de) Siliciumcarbid-Halbleitervorrichtung
DE112011101442T5 (de) Halbleitervorrichtung
DE112013006262T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112018003459T5 (de) Halbleitervorrichtung und verfahren zum herstellen derselben
DE102009014583A1 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE102009002813B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit einer Feldplatte
DE112015004492T5 (de) Halbleitervorrichtung
DE112015002342B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE112017002379T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE112006002876T5 (de) MOSFETs und Verfahren zum Herstellen eines MOSFETs

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final