JP6036603B2 - 炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JP6036603B2
JP6036603B2 JP2013171374A JP2013171374A JP6036603B2 JP 6036603 B2 JP6036603 B2 JP 6036603B2 JP 2013171374 A JP2013171374 A JP 2013171374A JP 2013171374 A JP2013171374 A JP 2013171374A JP 6036603 B2 JP6036603 B2 JP 6036603B2
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide substrate
semiconductor device
main surface
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013171374A
Other languages
English (en)
Other versions
JP2015041678A (ja
Inventor
和田　圭司
圭司 和田
増田　健良
健良 増田
光彦 酒井
光彦 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013171374A priority Critical patent/JP6036603B2/ja
Priority to US14/913,217 priority patent/US9647081B2/en
Priority to PCT/JP2014/068286 priority patent/WO2015025632A1/ja
Publication of JP2015041678A publication Critical patent/JP2015041678A/ja
Application granted granted Critical
Publication of JP6036603B2 publication Critical patent/JP6036603B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Dicing (AREA)

Description

本発明は、炭化珪素半導体装置の製造方法に関するものであり、特に、炭化珪素基板を切断する工程を備えた炭化珪素半導体装置の製造方法に関するものである。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
たとえば、特開２０１１−８２５４６号公報（特許文献１）には、窒化ガリウム系化合物半導体などからなるウェハを分割する方法が記載されている。当該化合物半導体ウェハを分割する方法によれば、まず、分離帯域の化合物半導体層に溝部を形成し、その後レーザー法によって割溝を形成する。次に、当該化合物半導体ウェハをリン酸、硝酸または塩酸などの酸系の薬液に浸漬することで、割溝周辺部の汚れがウェットエッチングによって除去される。
特開２０１１−８２５４６号公報
しかしながら、炭化珪素は、他の半導体材料と比較して酸系の薬液に対して安定であり、かつ材料硬度が高い。そのため、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチングで炭化珪素基板の表面に溝部を形成する際に、溝部を形成する壁面に損傷が発生したり、壁面に形状ばらつきが発生したりする場合がある。そのため、溝部に沿って炭化珪素基板を切断する場合、上記損傷や形状ばらつきなどが起点となり、半導体素子が形成されているチップの領域に対してクラックなどの損傷が伸長する場合がある。また当該チップにチッピングなどの損傷が発生する場合がある。
本発明は上記のような課題を解決するためになされたものであって、その目的は、チップに対する損傷を抑制可能な炭化珪素半導体装置の製造方法を提供することである。
本発明に係る炭化珪素半導体装置の製造方法は以下の工程を備えている。第１の主面と、第１の主面と反対の第２の主面とを有する炭化珪素基板が準備される。炭化珪素基板の第１の主面に溝部が形成される。溝部において炭化珪素基板が切断される。溝部を形成する工程は、塩素を用いて炭化珪素基板を熱エッチングする工程を含む。
本発明によれば、チップに対する損傷を抑制可能な炭化珪素半導体装置の製造方法を提供することができる。
本発明の実施の形態１における炭化珪素半導体装置の構造を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置が有する炭化珪素基板の形状を概略的に示す斜視模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第２の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第３の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第４の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第４の工程を概略的に示す平面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第５の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第６の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第７の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第８の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第９の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１０の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１１の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１２の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１３の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１４の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１５の工程を概略的に示す断面模式図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第１６の工程を概略的に示す断面模式図である。 本発明の実施の形態２における炭化珪素半導体装置の製造方法を概略的に示すフロー図である。 本発明の実施の形態１における炭化珪素半導体装置の製造方法の第３の工程の変形例を概略的に示す断面模式図である。
［本願発明の実施形態の説明］
以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を［］、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示している。また結晶学上の指数が負であることは、通常、”−”（バー）を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。
（１）実施の形態に係る炭化珪素半導体装置１の製造方法は以下の工程を備えている。第１の主面１０ａと、第１の主面１０ａと反対の第２の主面１０ｂとを有する炭化珪素基板１０が準備される。炭化珪素基板１０の第１の主面１０ａに溝部ＴＲ１が形成される。溝部ＴＲ１において炭化珪素基板１０が切断される。溝部ＴＲ１を形成する工程は、塩素を用いて炭化珪素基板を熱エッチングする工程を含む。
実施の形態に係る炭化珪素半導体装置１の製造方法によれば、溝部ＴＲ１を形成する工程は、塩素を用いて炭化珪素基板１０を熱エッチングする工程を含む。これにより、壁面の損傷が抑制された溝部ＴＲ１を形成することができる。それゆえ、炭化珪素基板１０を切断する際に、チップに対してチッピングやクラックなどの損傷が発生することを抑制することができる。
（２）上記（１）に係る炭化珪素半導体装置１の製造方法において好ましくは、溝部ＴＲ１を形成する工程は、炭化珪素基板１０を熱エッチングする工程の前に、異方性エッチングにより炭化珪素基板１０の第１の主面１０ａに凹部ＴＱ１を形成する工程を含む。これにより、異方性エッチングによって凹部ＴＱ１を形成する壁面に発生した損傷を、熱エッチングによって効果的に除去することができる。
（３）上記（２）に係る炭化珪素半導体装置１の製造方法において好ましくは、溝部ＴＲ１を形成する工程は、炭化珪素基板１０の第１の主面１０ａに凹部ＴＱ１を形成する後であって、炭化珪素基板１０を熱エッチングする工程の前に、炭化珪素基板１０を活性化アニールする工程を含む。これにより、活性化アニールによって炭化珪素基板１０に表面荒れが発生した場合であっても、熱エッチングによって当該表面荒れを改善することができる。
（４）上記（１）〜（３）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０の第１の主面１０ａに溝部ＴＲ１を形成する工程の後であって、溝部ＴＲ１において炭化珪素基板１０を切断する工程の前に、溝部ＴＲ１を形成する側壁面ＳＷ１および底部ＢＴ１に接する二酸化珪素層３０を形成する工程をさらに備える。これにより、炭化珪素半導体装置１の絶縁性を確保することができる。
（５）上記（１）〜（４）のいずれかに係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素半導体装置１は、ゲートトレンチＴＲ２を有するＭＯＳＦＥＴである。これにより、ゲートトレンチＴＲ２を有するＭＯＳＦＥＴ１を含むチップに対してチッピングやクラックなどの損傷が発生することを抑制することができる。
（６）上記（５）に係る炭化珪素半導体装置１の製造方法において好ましくは、炭化珪素基板１０を熱エッチングする工程は、ゲートトレンチＴＲ２を形成する工程と同時に行われる。これにより、ゲートトレンチＴＲ２および溝部ＴＲ１を同時に形成することができるので、炭化珪素半導体装置１の製造工程が簡素化される。
［本願発明の実施形態の詳細］
（実施の形態１）
図１および図２を参照して、実施の形態１に係る炭化珪素半導体装置の一例としてのＭＯＳＦＥＴ１の構造について説明する。
実施の形態１に係るＭＯＳＦＥＴ１は、炭化珪素基板１０と、ゲート絶縁膜９１と、ゲート電極９２と、層間絶縁膜９３と、ソース電極９４と、ソース配線層９５と、ドレイン電極９８とを主に有する。炭化珪素基板１０は、第１の主面１０ａと、第１の主面１０ａと反対側の第２の主面１０ｂとを有し、炭化珪素単結晶基板８０と、炭化珪素エピタキシャル層８５とを主に含む。炭化珪素エピタキシャル層８５は、ｎ型ドリフト領域８１と、ｐ型ボディ領域８２と、ｎ型ソース領域８３と、ｐ型コンタクト領域８４とを主に有する。
炭化珪素単結晶基板８０は、たとえば六方晶炭化珪素からなり、ポリタイプ４Ｈを有する。炭化珪素単結晶基板８０は、たとえばｎ型（第１の導電型）を有する。炭化珪素エピタキシャル層８５は、炭化珪素単結晶基板８０上に設けられている。炭化珪素エピタキシャル層８５の厚みは、たとえば１２μｍ程度である。ｎ型ドリフト領域８１はｎ型を有する。ｎ型ドリフト領域８１の不純物濃度は、炭化珪素単結晶基板８０の不純物濃度よりも低いことが好ましい。ｎ型ドリフト領域８１のドナー濃度は、好ましくは１×１０15ｃｍ-3以上５×１０16ｃｍ-3以下であり、たとえば７×１０15ｃｍ-3である。
ｐ型ボディ領域８２はｐ型（第２導電型）を有する。ｐ型ボディ領域８２はｎ型ドリフト領域８１上に設けられている。ｐ型ボディ領域８２の不純物濃度は、たとえば１×１０18ｃｍ-3である。ｎ型ソース領域８３はｎ型を有する。ｎ型ソース領域８３は、ｐ型ボディ領域８２によってｎ型ドリフト領域８１から隔てられるようにｐ型ボディ領域８２上に設けられている。ｐ型コンタクト領域８４はｐ型を有する。ｐ型コンタクト領域８４はｎ型ソース領域８３およびｐ型ボディ領域８２につながっている。
炭化珪素基板１０の第１の主面１０ａにはゲートトレンチＴＲ２が設けられている。ゲートトレンチＴＲ２は第２の側壁面ＳＷ２および第２の底部ＢＴ２を有する。第２の側壁面ＳＷ２はｎ型ソース領域８３およびｐ型ボディ領域８２を貫通してｎ型ドリフト領域８１に至っている。第２の側壁面ＳＷ２はｐ型ボディ領域８２上において、ＭＯＳＦＥＴ１のチャネル面を含む。
第２の側壁面ＳＷ２は炭化珪素基板１０の第１の主面１０ａに対して傾斜しており、ゲートトレンチＴＲ２は開口に向かってテーパ状に拡がっている。第２の側壁面ＳＷ２の面方位は、（０００−１）面に対して５０°以上６５°以下傾斜していることが好ましい。第２の底部ＢＴ２はｎ型ドリフト領域８１上に位置している。本実施の形態において、第２の底部ＢＴ２は炭化珪素基板１０の第１の主面１０ａとほぼ平行な面である。
ゲート絶縁膜９１は、ゲートトレンチＴＲ２の第２の側壁面ＳＷ２および第２の底部ＢＴ２の各々を覆っている。ゲート電極９２はゲート絶縁膜９１上に設けられている。ソース電極９４は、ｎ型ソース領域８３およびｐ型コンタクト領域８４の各々に接している。ソース配線層９５はソース電極９４に接している。ソース配線層９５は、たとえばアルミニウム層である。層間絶縁膜９３はゲート電極９２とソース配線層９５との間を絶縁している。ドレイン電極９８は炭化珪素基板１０の第２の主面１０ｂに接して設けられている。
次に、実施の形態１に係るＭＯＳＦＥＴ１の製造方法について図３を参照して説明する。
まず、炭化珪素基板準備工程（Ｓ１０：図３）が実施される。たとえば、昇華法により形成されたポリタイプ４Ｈを有する六方晶炭化珪素からなるインゴットをスライスすることにより、導電型がｎ型である炭化珪素単結晶基板８０が準備される。次に、たとえばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により炭化珪素単結晶基板８０上に、炭化珪素エピタキシャル層８５が形成される。炭化珪素エピタキシャル層８５には不純物としてたとえば窒素（Ｎ）が導入される。以上により、第１の主面１０ａと、第１の主面と反対の第２の主面１０ｂとを有する炭化珪素基板１０が準備される（図４参照）。
次に、炭化珪素基板１０の第１の主面１０ａ上に開口部を有するマスク層２０がフォトリソグラフィ法によって形成される。マスク層４０として、たとえばシリコン酸化膜などを用いることができる。開口部はダイシングラインＤＬ（図８参照）が形成される位置に対応して形成される。
次に、炭化珪素基板１０の第１の主面１０ａに溝部ＴＲ１が形成される。溝部ＴＲ１を形成する工程は、第１の凹部形成工程（Ｓ２０：図３）と熱エッチング工程（Ｓ３０：図３）とを有していてもよい。
第１の凹部形成工程（Ｓ２０：図３）において、マスク層２０が形成された炭化珪素基板１０に対してプラズマエッチングが行われることにより、炭化珪素エピタキシャル層８５の一部が除去され、炭化珪素基板１０の第１の主面１０ａに第１の凹部ＴＱ１が形成される。エッチングの方法としては、たとえばドライエッチングであり、より具体的には誘導結合プラズマ反応性イオンエッチング（ＩＣＰ−ＲＩＥ）を用いることができる。
図５を参照して、たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いて炭化珪素基板１０の第１の主面１０ａに対してＩＣＰ−ＲＩＥが行われることにより、ダイシングラインＤＬ（図８）が形成されるべき領域に、炭化珪素基板１０の厚さ方向（図中の縦方向）にほぼ沿った第１の側壁面Ａ１と、炭化珪素基板１０の第１の主面１０ａとほぼ平行な第１の底部Ｂ１と、第１の側壁面Ａ１と第１の底部Ｂ１とを繋ぎ、かつ第１の側壁面Ａ１および第１の底部Ｂ１の双方に対して交差する方向に伸長するサブトレンチＣ１とを有する第１の凹部ＴＱ１が形成される。第１の凹部ＴＱ１の幅Ｗ１は、たとえば５０μｍ以上１５０μｍ以下程度である。第１の凹部ＴＱ１の深さＨ１は、たとえば０．１μｍ以上０．８μｍ以下程度であり、好ましくは０．２μｍ以上０．５μｍ以下程度である。
次に、熱エッチング工程（Ｓ２０：図３）が実施される。具体的には、炭化珪素基板１０に形成された第１の凹部ＴＱ１に対して、塩素を用いた熱エッチングが行われる。熱エッチング工程では、塩素を含む気体を炉内に供給しながら、炉内において炭化珪素基板１０の第１の凹部ＴＱ１の第１の側壁面Ａ１、第１の底部Ｂ１およびサブトレンチＣ１が熱エッチングされる。より具体的には、炭化珪素基板１０は炉内においてたとえば８００℃以上１３００℃以下で２０分程度加熱される。好ましくは、炭化珪素基板１０の熱エッチングの温度は８００℃以上であり、より好ましくは１３００℃以下である。なお、二酸化珪素から作られたマスク層２０は、炭化珪素に対する選択比が極めて大きいので、炭化珪素の熱エッチング中に実質的にエッチングされない。
図６に示すように、上記の熱エッチング工程を実施することにより、第１の凹部ＴＱ１の第１の側壁面Ａ１、第１の底部Ｂ１およびサブトレンチＣ１がたとえば２ｎｍ以上０．１μｍ程度エッチングされることにより、炭化珪素基板１０上に第１の側壁面ＳＷ１と、第１の側壁面ＳＷ１と連接する第１の底部ＢＴ１から形成される溝部ＴＲ１が形成される。次に、マスク層２０がエッチングなど任意の方法により除去される（図７参照）。
図７および図８を参照して、炭化珪素基板１０の第１の主面１０ａに形成された溝部ＴＲ１は、ダイシングラインＤＬを形成する。図８に示すように、ダイシングラインＤＬは、炭化珪素基板１０の第１の主面１０ａを縦方向および横方向に横断するように格子状に形成されている。ダイシングラインＤＬは後述する炭化珪素基板１０の切断工程における切断位置に対応する。ダイシングラインＤＬに囲まれた領域は素子領域ＩＲであり、当該素子領域ＩＲにはＭＯＳＦＥＴ１などの半導体素子が形成される。
図１９に示すように、溝部ＴＲ１を形成する第１の側壁面ＳＷ１および第１の底部ＢＴ１を覆うように二酸化珪素層３０が形成されてもよい。好ましくは、溝部ＴＲ１を形成する第１の側壁面ＳＷ１および第１の底部ＢＴ１を覆う二酸化珪素層３０の形成は、後述するゲートトレンチＴＲ２を形成する工程における熱エッチング工程（Ｓ６０：図３）の前に行われる。
次に、イオン注入工程（Ｓ４０：図３）が実施される。図９を参照して、炭化珪素基板１０の第１の主面１０ａに対してイオン注入が行われる。具体的には、ｐ型ボディ領域８２を形成するために、炭化珪素基板１０の第１の主面１０ａに対して、たとえばアルミニウム（Ａｌ）などの、ｐ型を付与するための不純物がイオン注入される。またｎ型ソース領域８３を形成するためのイオン注入においては、たとえばリン（Ｐ）などの、ｎ型を付与するための不純物がイオン注入される。これにより、ｐ型ボディ領域８２と、ｎ型ソース領域８３が形成される。炭化珪素エピタキシャル層８５において、ｐ型ボディ領域８２およびｎ型ソース領域８３が形成されなかった部分は、ｎ型ドリフト領域８１となる。なおイオン注入の代わりに、不純物の添加をともなうエピタキシャル成長が用いられてもよい。
図１０を参照して、炭化珪素基板１０のｎ型ソース領域８３上にレジスト膜６０が形成される。レジスト膜６０に対して露光および現像が行われる。これにより、ｐ型コンタクト領域８４が形成されることになる位置に対応した開口を有するマスク層６１（図１１）が形成される。次にマスク層６１を用いたイオン注入により、ｐ型コンタクト領域８４が形成される。次にマスク層６１が除去される（図１２）。このように、フォトリソグラフィ法によって炭化珪素基板１０の第１の主面１０ａとｐ型ボディ領域８２とを繋ぐｐ型コンタクト領域８４が形成される。
次に、上記イオン注入工程により炭化珪素エピタキシャル層８５に導入された不純物を活性化するため、炭化珪素基板１０に対して活性化アニール工程が実施される。活性化アニール工程の温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
次に、第２の凹部形成工程（Ｓ５０：図３）が実施される。図１３を参照して、ｎ型ソース領域８３およびｐ型コンタクト領域８４からなる面上に、開口部を有するマスク層４０がフォトリソグラフィ法によって形成される。マスク層４０として、たとえばシリコン酸化膜などを用いることができる。開口部はゲートトレンチＴＲ２（図１）が形成される位置に対応して形成される。図１３を参照して、マスク層４０が形成された炭化珪素基板１０をプラズマエッチングすることにより、炭化珪素基板１０の第１の主面１０ａに第２の凹部ＴＱ２が形成される。マスク層４０の開口部を通じて、炭化珪素基板１０のｎ型ソース領域８３と、ｐ型ボディ領域８２と、ｎ型ドリフト領域８１の一部とがエッチングにより除去されることにより当該第２の凹部ＴＱ２が形成される。エッチングの方法としては、たとえばドライエッチングであり、より具体的には誘導結合プラズマ反応性イオンエッチング（ＩＣＰ−ＲＩＥ）を用いることができる。たとえば反応ガスとしてＳＦ6またはＳＦ6とＯ2との混合ガスを用いて炭化珪素基板１０の第１の主面１０ａに対してＩＣＰ−ＲＩＥが行われることにより、ゲートトレンチＴＲ２（図１）が形成されるべき領域に、炭化珪素基板１０の厚さ方向（図中の縦方向）にほぼ沿った第２の側壁面Ａ２と、第１の主面１０ａとほぼ平行な第２の底部Ｂ２を有する第２の凹部ＴＱ２が形成される。第２の凹部ＴＱ２の幅Ｗ２は、たとえば０．５μｍ以上３μｍ以下程度であり、第２の凹部ＴＱ２の深さＨ２は、たとえば０．１μｍ以上１μｍ以下程度である。第２の凹部ＴＱ２の幅Ｗ２は、上述した第１の凹部ＴＱ１（図５参照）の幅Ｗ１よりも小さい。また第２の凹部ＴＱ２の深さＨ２は、上述した第１の凹部ＴＱ１（図５参照）の深さＨ１より小さくてもよい。
次に、熱エッチング工程（Ｓ６０：図３）が実施される。具体的には、炭化珪素基板１０の第１の主面１０ａに形成された第２の凹部ＴＱ２に対して熱エッチングが行われる。熱エッチング工程では、塩素を含む気体を炉内に供給しながら、炉内において炭化珪素基板１０の第１の主面１０ａに形成された第２の凹部ＴＱ２の第２の側壁面Ａ２および第２の底部ＢＴ２が熱エッチングされる。炭化珪素基板１０は炉内においてたとえば８００℃以上１３００℃以下で２０分程度加熱される。好ましくは、炭化珪素基板１０の熱エッチングの温度は８００℃以上であり、より好ましくは１３００℃以下である。８００℃以上１３００℃以下で２０分程度加熱されることにより、第２の凹部ＴＱ２の第２の側壁面Ａ２および第２の底部Ｂ２がエッチングされる。好ましくは、炭化珪素基板１０の熱エッチングの温度は８００℃以上であり、より好ましくは１３００℃以下である。なお、二酸化珪素から作られたマスク層４０は、炭化珪素に対する選択比が極めて大きいので、炭化珪素の熱エッチング中に実質的にエッチングされない。
図１５に示すように、上記の熱エッチング工程を実施することにより、第２の凹部ＴＱ２の第２の側壁面Ａ２および第２の底部Ｂ２がたとえば２ｎｍ以上０．１μｍ程度エッチングされることにより、炭化珪素基板１０の第１の主面１０ａ上に第２の側壁面ＳＷ２および第２の底部ＢＴ２から形成されるゲートトレンチＴＲ２が形成される。次にマスク層４０がエッチングなど任意の方法により除去される。第２の底部ＢＴ２は面であっても構わないし、線であっても構わない。第２の底部ＢＴ２が線である場合、ゲートトレンチＴＲ２の形状は断面視（炭化珪素基板１０の第１の主面１０ａと平行な方向で見た視野）においてＶ型となる。
次に、ゲート絶縁膜形成工程が実施される。具体的には、図１６を参照して、ゲートトレンチＴＲ２の第２の側壁面ＳＷ２および第２の底部ＢＴ２に接してゲート絶縁膜９１が形成される。これにより、ゲートトレンチＴＲ２の第２の側壁面ＳＷ２および第２の底部ＢＴ２の各々を覆い、ｎ型ドリフト領域８１、ｐ型ボディ領域８２、ｎ型ソース領域８３およびｐ型コンタクト領域８４と接するゲート絶縁膜９１が形成される。ゲート絶縁膜９１は二酸化珪素からなり、たとえば熱酸化により形成され得る。
ゲート絶縁膜９１の形成後に、雰囲気ガスとして一酸化窒素（ＮＯ）ガスを用いるＮＯアニールが行われてもよい。具体的には、たとえば、ゲート絶縁膜９１が形成された炭化珪素基板１０が、一酸化窒素雰囲気中において温度１１００℃以上１３００℃以下で１時間程度保持される。これにより、ゲート絶縁膜９１とｐ型ボディ領域８２との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒素原子の導入が可能であれば、ＮＯガス以外のガスが雰囲気ガスとして用いられてもよい。
このＮＯアニールの後にさらに、雰囲気ガスとしてアルゴン（Ａｒ）を用いるＡｒアニールが行われてもよい。Ａｒアニールの加熱温度は、上記ＮＯアニールの加熱温度よりも高く、ゲート絶縁膜９１の融点よりも低いことが好ましい。この加熱温度が保持される時間は、たとえば１時間程度である。これにより、ゲート絶縁膜９１とｐ型ボディ領域８２との界面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Ａｒガスに代えて窒素ガスなどの他の不活性ガスが用いられてもよい。
次に、表面電極形成工程が実施される。表面電極形成工程では、ゲート電極９２と、ソース電極９４とが形成される。具体的には、図１７を参照して、ゲート絶縁膜９１上にゲート電極９２が形成される。具体的には、ゲートトレンチＴＲ２の内部の領域をゲート絶縁膜９１を介して埋めるように、ゲート絶縁膜９１上にゲート電極９２が形成される。ゲート電極９２の形成方法は、たとえば、導体またはドープトポリシリコンの成膜とＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）とによって行い得る。
次に、図１８を参照して、ゲート電極９２の露出面を覆うように、ゲート電極９２およびゲート絶縁膜９１上に層間絶縁膜９３が形成される。次に、層間絶縁膜９３およびゲート絶縁膜９１に開口部が形成されるようにエッチングが行われる。この開口部により第１の主面１０ａ上においてｎ型ソース領域８３およびｐ型コンタクト領域８４の各々が露出される。次に、第１の主面１０ａ上においてｎ型ソース領域８３およびｐ型コンタクト領域８４の各々に接するソース電極９４が形成される。具体的には、スパッタリングにより、たとえばＴｉ、ＡｌおよびＳｉを含む金属膜が、ｎ型ソース領域８３およびｐ型コンタクト領域８４の各々に接して形成される。次に、当該金属膜が形成された炭化珪素基板１０を加熱することにより、当該金属膜が合金化し、炭化珪素基板１０とオーミック接合するソース電極９４が形成される。
次に、裏面電極形成工程が実施される。具体的には、炭化珪素基板１０の第２の主面１０ｂにドレイン電極９８が形成される。ドレイン電極９８に用いられる材料は、上述したソース電極を構成する材料と同じであってもよい。
次に、炭化珪素基板切断工程（Ｓ７０：図３）が実施される。図２０を参照して、たとえばダイヤモンドの刃先を有するダイシングブレード３５が溝部ＴＲ１の第１の底部ＢＴ１上に配置される。ダイシングブレード３５を回転させながら炭化珪素基板１０の厚み方向に移動することにより、炭化珪素基板１０がダイシングラインＤＬに沿って切断される。これにより、炭化珪素基板１０が、各々分離された複数のチップに分割される。なお、ダイシングブレード３５の刃の厚みはたとえば１０μｍ以上１００μｍ以下程度である。炭化珪素基板１０の切断は、ダイシングブレードを用いたダイシングブレード法以外の方法により行われてもよい。炭化珪素基板１０の切断は、たとえば超音波ダンシング法やレーザーダイシング法などにより行われてもよい。
なお、上記実施の形態１では、炭化珪素基板１０の第１の主面１０ａに溝部ＴＲ１を形成する工程は、第１の凹部形成工程（Ｓ２０：図３）と熱エッチング工程（Ｓ３０：図３）とを有する場合について説明したが、当該溝部ＴＲ１を形成する工程は、第１の凹部形成工程（Ｓ２０：図３）を有していなくてもよい。溝部ＴＲ１を形成する工程が、第１の凹部形成工程を有していない場合、以下のようにして溝部ＴＲ１が形成されてもよい。たとえば、炭化珪素基板１０の第１の主面１０ａに開口を有するマスク層２０が形成される。その後、図２２を参照して、当該マスク層２０を用いて炭化珪素基板１０に対して熱エッチング工程（Ｓ３０：図３）が実施される。図２２に示すように、炭化珪素基板１０の第１の主面１０ａに形成される溝部ＴＲ１は、第１の側壁面ＳＷ１および第１の底部ＢＴ１により形成され、第１の底部ＢＴ１は面とはならず線となる。つまり、断面視において、溝部ＴＲ１はＶ字状となる。
次に、実施の形態１に係るＭＯＳＦＥＴ１の製造方法の作用効果について説明する。
実施の形態１に係る炭化珪素半導体装置１の製造方法によれば、溝部ＴＲ１を形成する工程は、塩素を用いて炭化珪素基板１０を熱エッチングする工程を含む。これにより、第１の側壁面ＳＷ１および第１の底部ＢＴ１の損傷が抑制された溝部ＴＲ１を形成することができる。それゆえ、炭化珪素基板１０を切断する際に、チップに対してチッピングやクラックなどの損傷が発生することを抑制することができる。
また実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、溝部ＴＲ１を形成する工程は、炭化珪素基板１０を熱エッチングする工程の前に、異方性エッチングにより炭化珪素基板１０の第１の主面１０ａに第１の凹部ＴＱ１を形成する工程を含む。これにより、異方性エッチングによって第１の凹部ＴＱ１に発生したサブトレンチＣ１などの損傷を、熱エッチングによって効果的に除去することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、炭化珪素基板１０の第１の主面１０ａに溝部ＴＲ１を形成する工程の後であって、溝部ＴＲ１において炭化珪素基板１０を切断する工程の前に、溝部ＴＲ１を形成する第１の側壁面ＳＷ１および第１の底部ＢＴ１に接する二酸化珪素層３０を形成する工程をさらに備える。これにより、ＭＯＳＦＥＴ１の絶縁性を確保することができる。
さらに実施の形態１に係るＭＯＳＦＥＴ１の製造方法によれば、ＭＯＳＦＥＴ１は、ゲートトレンチＴＲ２を有する。これにより、ゲートトレンチＴＲ２を有するＭＯＳＦＥＴ１を含むチップに対してチッピングやクラックなどの損傷が発生することを抑制することができる。
（実施の形態２）
次に、図２１を参照して、実施の形態２に係るＭＯＳＦＥＴ１の製造方法について説明する。実施の形態２に係るＭＯＳＦＥＴ１の製造方法は、第１の凹部ＴＱ１に対する熱エッチングと、第２の凹部ＴＱ２に対する熱エッチングとが同時に実施される点と、第１の凹部ＴＱ１を形成する工程の後であって、炭化珪素基板１０を熱エッチングする工程の前に炭化珪素基板１０に対して活性化アニールを行う点とにおいて実施の形態１に係るＭＯＳＦＥＴ１の製造方法と異なっており、他の点は実施の形態１に係るＭＯＳＦＥＴ１の製造方法とほぼ同様である。以下、実施の形態１に係るＭＯＳＦＥＴ１の製造方法と異なる点を中心に説明する。
まず、図４を参照して、実施の形態１で説明した方法と同様の方法により、炭化珪素基板準備工程（Ｓ１０：図２１）が実施されることにより、第１の主面１０ａと、第１の主面１０ａと反対の第２の主面１０ｂとを有する炭化珪素基板１０が準備される。次に、図５を参照して、実施の形態１で説明した方法と同様の方法により、第１の凹部形成工程（Ｓ２０：図２１）が実施されることにより、炭化珪素基板１０の第１の主面１０ａに第１の凹部ＴＱ１が形成される。これにより、図８に示すように素子分離用のダイシングラインＤＬが形成される。つまり、第１の凹部ＴＱ１がダイシングラインＤＬを構成する。
次に、図９〜図１２を参照して、実施の形態１で説明した方法と同様の方法により、イオン注入工程（Ｓ４０：図２１）が実施される。これにより、炭化珪素基板１０に、ｐ型ボディ領域８２と、ｎ型ソース領域８３と、ｐ型コンタクト領域８４とが形成される。
次に、図１３および図１４を参照して、実施の形態１で説明した方法と同様の方法により、第２の凹部形成工程（Ｓ５０：図２１）が実施される。これにより、ゲートトレンチＴＲ２が形成されるべき領域に、炭化珪素基板１０の第１の主面１０ａに開口する第２の凹部ＴＱ２が形成される。
次に、実施の形態１で説明した方法と同様の方法により、炭化珪素基板１０に対して活性化アニール工程が実施される。活性化アニール工程の温度は、好ましくは１５００℃以上１９００℃以下であり、たとえば１７００℃程度である。熱処理の時間は、たとえば３０分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、たとえばＡｒ雰囲気である。
次に、熱エッチング工程（Ｓ６０：図２１）が実施される。具体的には、炭化珪素基板１０の第１の主面１０ａに形成された第１の凹部ＴＱ１を形成する第１の側壁面Ａ１および第１の底部Ｂ１と、第２の凹部ＴＱ２を形成する第２の側壁面Ａ２および第２の底部Ｂ２とに対して塩素を用いた熱エッチングが同時に行われる。熱エッチングは、実施の形態１で説明した方法と同様の方法により行われる。これにより、第１の凹部ＴＱ１を形成する第１の側壁面Ａ１および第１の底部Ｂ１と、第２の凹部ＴＱ２を形成する第２の側壁面Ａ２および第２の底部Ｂ２とがエッチングされることにより、炭化珪素基板１０の第１の主面１０ａに溝部ＴＲ１およびゲートトレンチＴＲ２が同時に形成される。
次に、炭化珪素基板１０に対して熱酸化が実施されてもよい。これにより。ゲートトレンチＴＲ２を形成する第２の側壁面ＳＷ２および第２の底部ＢＴ２に接するゲート絶縁膜９１（図１６参照）と、溝部ＴＲ１を形成する第１の側壁面ＳＷ１および第１の底部ＢＴ１に接する二酸化珪素層３０（図１９参照）とが形成されてもよい。
次に、図２０を参照して、実施の形態１で説明した方法と同様の方法により、炭化珪素基板切断工程（Ｓ７０：図２１）が実施される。これにより、炭化珪素基板１０がダイシングラインＤＬに沿って切断されることにより、炭化珪素基板１０が複数のチップに分割される。
実施の形態２に係るＭＯＳＦＥＴ１の製造方法によれば、溝部ＴＲ１を形成する工程は、炭化珪素基板１０の第１の主面１０ａに凹部ＴＱ１を形成する後であって、炭化珪素基板１０を熱エッチングする工程の前に、炭化珪素基板１０を活性化アニールする工程を含む。これにより、活性化アニールによって炭化珪素基板１０に表面荒れが発生した場合であっても、熱エッチングによって当該表面荒れを改善することができる。
また実施の形態２に係る炭化珪素半導体装置１の製造方法によれば、炭化珪素基板１０を熱エッチングする工程は、ゲートトレンチＴＲ２を形成する工程と同時に行われる。これにより、ゲートトレンチＴＲ２および溝部ＴＲ１を同時に形成することができるので、ＭＯＳＦＥＴ１の製造工程が簡素化される。
なお、上記各実施の形態において、第１導電型をｎ型とし、かつ第２導電型をｐ型として説明したが、第１導電型がｐ型であって、かつ第２導電型がｎ型であっても構わない。また上記各実施の形態において、炭化珪素半導体装置の一例としてＭＯＳＦＥＴを例に挙げて説明したが、炭化珪素半導体装置は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）やＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）などであってもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１ 炭化珪素半導体装置（ＭＯＳＦＥＴ）
１０ 炭化珪素基板
１０ａ 第１の主面
１０ｂ 第２の主面
２０，４０，６１ マスク層
３０ 二酸化珪素層
３５ ダイシングブレード
６０ レジスト膜
８０ 炭化珪素単結晶基板
８１ ｎ型ドリフト領域
８２ ｐ型ボディ領域
８３ ｎ型ソース領域
８４ ｐ型コンタクト領域
８５ 炭化珪素エピタキシャル層
９１ ゲート絶縁膜
９２ ゲート電極
９３ 層間絶縁膜
９４ ソース電極
９５ ソース配線層
９８ ドレイン電極
Ａ１，ＳＷ１ 第１の側壁面（側壁面）
Ａ２，ＳＷ２ 第２の側壁面
Ｂ１，ＢＴ１ 第１の底部（底部）
Ｂ２，ＢＴ２ 第２の底部
Ｃ１ サブトレンチ
ＤＬ ダイシングライン
Ｈ１，Ｈ２ 深さ
ＩＲ 素子領域
ＴＱ１ 第１の凹部（凹部）
ＴＱ２ 第２の凹部
ＴＲ１ 溝部
ＴＲ２ ゲートトレンチ
Ｗ１，Ｗ２ 幅

Claims (6)

  1. 第１の主面と、前記第１の主面と反対の第２の主面とを有する炭化珪素基板を準備する工程と、
    前記炭化珪素基板の前記第１の主面に溝部を形成する工程と、
    前記溝部において前記炭化珪素基板を切断する工程とを備え、
    前記溝部を形成する工程は、塩素を用いて前記炭化珪素基板を熱エッチングする工程を含む、炭化珪素半導体装置の製造方法。
  2. 前記溝部を形成する工程は、前記炭化珪素基板を熱エッチングする工程の前に、異方性エッチングにより前記炭化珪素基板の前記第１の主面に凹部を形成する工程を含む、請求項１に記載の炭化珪素半導体装置の製造方法。
  3. 前記溝部を形成する工程は、前記炭化珪素基板の前記第１の主面に前記凹部を形成する後であって、前記炭化珪素基板を熱エッチングする工程の前に、前記炭化珪素基板を活性化アニールする工程を含む、請求項２に記載の炭化珪素半導体装置の製造方法。
  4. 前記炭化珪素基板の前記第１の主面に前記溝部を形成する工程の後であって、前記溝部において前記炭化珪素基板を切断する工程の前に、前記溝部を形成する側壁面および底部に接する二酸化珪素層を形成する工程をさらに備えた、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  5. 前記炭化珪素半導体装置は、ゲートトレンチを有するＭＯＳＦＥＴである、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
  6. 前記炭化珪素基板を熱エッチングする工程は、前記ゲートトレンチを形成する工程と同時に行われる、請求項５に記載の炭化珪素半導体装置の製造方法。
JP2013171374A 2013-08-21 2013-08-21 炭化珪素半導体装置の製造方法 Active JP6036603B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013171374A JP6036603B2 (ja) 2013-08-21 2013-08-21 炭化珪素半導体装置の製造方法
US14/913,217 US9647081B2 (en) 2013-08-21 2014-07-09 Method for manufacturing silicon carbide semiconductor device
PCT/JP2014/068286 WO2015025632A1 (ja) 2013-08-21 2014-07-09 炭化珪素半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013171374A JP6036603B2 (ja) 2013-08-21 2013-08-21 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2015041678A JP2015041678A (ja) 2015-03-02
JP6036603B2 true JP6036603B2 (ja) 2016-11-30

Family

ID=52483415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013171374A Active JP6036603B2 (ja) 2013-08-21 2013-08-21 炭化珪素半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9647081B2 (ja)
JP (1) JP6036603B2 (ja)
WO (1) WO2015025632A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290588B2 (en) * 2015-09-09 2019-05-14 Infineon Technologies Americas Corp. Ultra-thin semiconductor component fabrication using a dielectric skeleton structure

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4865685A (en) * 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
JPH09167744A (ja) * 1995-12-15 1997-06-24 Matsushita Electric Ind Co Ltd 機能性薄膜素子の製造方法
US6767825B1 (en) * 2003-02-03 2004-07-27 United Microelectronics Corporation Etching process for forming damascene structure of the semiconductor
KR100854986B1 (ko) 2004-06-11 2008-08-28 쇼와 덴코 가부시키가이샤 화합물 반도체 소자 웨이퍼의 제조방법
JP4982948B2 (ja) * 2004-08-19 2012-07-25 富士電機株式会社 半導体装置の製造方法
JP5061506B2 (ja) 2006-06-05 2012-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5237763B2 (ja) * 2008-11-10 2013-07-17 スタンレー電気株式会社 半導体素子の製造方法
JP5471256B2 (ja) 2009-09-30 2014-04-16 日本電気株式会社 半導体素子、半導体ウェハ、半導体ウェハの製造方法、半導体素子の製造方法
JP5510309B2 (ja) * 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5699878B2 (ja) * 2011-09-14 2015-04-15 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP5759393B2 (ja) * 2012-01-12 2015-08-05 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
WO2015025632A1 (ja) 2015-02-26
JP2015041678A (ja) 2015-03-02
US20160204220A1 (en) 2016-07-14
US9647081B2 (en) 2017-05-09

Similar Documents

Publication Publication Date Title
JP5759293B2 (ja) 半導体装置の製造方法
US9691608B2 (en) Silicon carbide substrate, silicon carbide semiconductor device, and methods for manufacturing silicon carbide substrate and silicon carbide semiconductor device
JP2007243080A (ja) 半導体装置およびその製造方法
JP5806600B2 (ja) 炭化珪素半導体装置の製造方法
JP2015019014A (ja) 半導体装置およびその製造方法
JP2015060859A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
WO2018088063A1 (ja) 炭化珪素半導体装置
US9263527B2 (en) Silicon carbide semiconductor device and method of manufacturing same
JP2013110238A5 (ja)
JP5659882B2 (ja) 半導体装置の製造方法
JP5870672B2 (ja) 半導体装置
JP6318914B2 (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5626037B2 (ja) 半導体装置の製造方法
JP2015204409A (ja) 炭化珪素半導体装置およびその製造方法
JP6036603B2 (ja) 炭化珪素半導体装置の製造方法
JP6233210B2 (ja) 炭化珪素半導体装置の製造方法
JP2016143788A (ja) 炭化珪素半導体装置の製造方法
JP6658257B2 (ja) 炭化珪素半導体装置
JP2015053428A (ja) 炭化珪素半導体装置の製造方法
US9966437B2 (en) Method for manufacturing silicon carbide semiconductor device
JP6939959B2 (ja) 半導体装置
WO2020166326A1 (ja) 炭化珪素半導体チップおよび炭化珪素半導体装置
JP6229443B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6511848B2 (ja) 半導体装置
JP2019192699A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161017

R150 Certificate of patent or registration of utility model

Ref document number: 6036603

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250