JP2015053428A - 炭化珪素半導体装置の製造方法 - Google Patents

Abstract

【課題】ダイシングブレードの破損を抑制することが可能な炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程（Ｓ１０）と、炭化珪素基板のエピタキシャル成長層が形成される第１の表面とは反対側の第２の表面にダイシング用溝を形成する工程（Ｓ９０）と、炭化珪素基板の第１の表面上にエピタキシャル成長層を形成する工程（Ｓ２０）と、エピタキシャル成長層が形成された炭化珪素基板をダイシング用溝において切断する工程（１００）とを備えている。
【選択図】図１

Description

本発明は、炭化珪素半導体装置の製造方法に関するものであり、より特定的には、ダイシングブレードの破損を抑制することが可能な炭化珪素半導体装置の製造方法に関するものである。

近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。

炭化珪素半導体装置の製造工程には、ダイシング加工により炭化珪素基板を切断して複数のチップに分割する工程が含まれている。たとえば特開２０１０−１１８５７３号公報（以下、特許文献１という）では、炭化珪素基板上にダイシングラインを形成し、その後ブレードを用いたダイシングにより当該ダイシングラインにおいて炭化珪素基板を分割する方法が開示されている。

特開２０１０−１１８５７３号公報

炭化珪素は高硬度な材料であるため、基板切断の際にダイシングブレードが破損したり、寿命が短くなるという問題がある。そのため、ダイシングの際にブレードに加わる負担をより軽減することが必要になる。

本発明は、上記課題に鑑みてなされたものであり、その目的は、ダイシングブレードの破損を抑制することが可能な炭化珪素半導体装置の製造方法を提供することである。

本発明に従った炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程と、炭化珪素基板のエピタキシャル成長層が形成される第１の表面とは反対側の第２の表面にダイシング用溝を形成する工程と、上記第１の表面上にエピタキシャル成長層を形成する工程と、エピタキシャル成長層が形成された炭化珪素基板をダイシング用溝において切断する工程とを備えている。

本発明に従った炭化珪素半導体装置の製造方法によれば、ダイシングブレードの破損を抑制することができる。

実施形態１に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ１０）および（Ｓ２０）を説明するための概略断面図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ３０）および（Ｓ４０）を説明するための概略断面図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ５０）を説明するための概略断面図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ６０）および（Ｓ７０）を説明するための概略断面図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ８０）を説明するための概略断面図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ８０）を説明するための概略平面図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ９０）を説明するための概略断面図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ９０）を説明するための他の概略断面図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ９０）を説明するための概略平面図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ９０）を説明するための他の概略平面図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ９０）を説明するためのさらに他の概略平面図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ１００）を説明するための概略断面図である。 実施形態２に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 実施形態２に係る炭化珪素半導体装置の製造方法における工程（Ｓ１１０）〜（Ｓ１３０）を説明するための概略断面図である。 実施形態２に係る炭化珪素半導体装置の製造方法における工程（Ｓ１４０）〜（Ｓ１８０）を説明するための概略断面図である。 実施形態２に係る炭化珪素半導体装置の製造方法における工程（Ｓ１９０）を説明するための概略断面図である。 実施形態２に係る炭化珪素半導体装置の製造方法における工程（Ｓ２００）を説明するための概略断面図である。

[本願発明の実施形態の説明]
まず、本発明の実施形態の内容を列記して説明する。

（１） 本実施形態に係る炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程と、炭化珪素基板のエピタキシャル成長層が形成される第１の表面とは反対側の第２の表面にダイシング用溝を形成する工程と、上記第１の表面上にエピタキシャル成長層を形成する工程と、エピタキシャル成長層が形成された炭化珪素基板をダイシング用溝において切断する工程とを備えている。

上記炭化珪素半導体装置の製造方法では、炭化珪素基板を切断する前に予め当該基板にダイシング用溝が形成され、当該ダイシング用溝において基板が切断される。そのため、切断すべき基板の厚みをより低減することが可能になり、その結果基板の切断の際にダイシングブレードに加わる負担をより軽減することができる。したがって、本実施形態に係る炭化珪素半導体装置の製造方法によれば、ダイシングブレードの破損を抑制することができる。

（２） 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程では、ダイシング用溝の底部側に位置し、上記切断する工程において切断される炭化珪素基板およびエピタキシャル成長層の合計の厚みが１５０μｍ以上２００μｍ以下となるようにダイシング用溝が形成されてもよい。

上記厚みが２００μｍを超える場合には、基板の切断の際にダイシングブレードに加わる負担を十分に軽減することが困難である。一方、上記厚みが１５０μｍ未満である場合には、基板強度が低くなるため基板のハンドリングが困難になる場合がある。そのため、上記厚みは、１５０μｍ以上２００μｍ以下の範囲内であることが好ましい。

（３） 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程では、上記底部が炭化珪素基板内に位置するようにダイシング用溝が形成されてもよい。

これにより、ダイシング用溝が形成された炭化珪素基板の強度低下を抑制することが容易になる。

（４） 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程では、ダイシング用溝の側壁面の間の距離の最小値が５０μｍ以上であり、上記距離の最大値が２００μｍ以下となるようにダイシング用溝が形成されてもよい。

上記距離の最大値が２００μｍを超える場合には、基板面内においてダイシング用溝が占める領域が広くなるためデバイスの取れ数が減少し、製造効率が低下する場合がある。一方、上記距離の最小値が５０μｍ未満である場合には、ダイシング用溝において基板を切断することが困難になる。そのため、上記距離の最小値が５０μｍ以上であり、上記距離の最大値が２００μｍ以下であることが好ましい。

（５） 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程では、塩素を用いた熱エッチング、ドライエッチング、レーザを用いた切削および砥石を用いた研削からなる群より選択される少なくとも一の方法によりダイシング用溝が形成されてもよい。

このようにダイシング用溝の形成においては、種々の方法を採用することが可能である。

（６） 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程は、異方性エッチングにより炭化珪素基板の上記第２の表面に凹部を形成する工程と、上記凹部が形成された炭化珪素基板を塩素を用いて熱エッチングする工程とを含んでいてもよい。

これにより、異方性エッチングによって凹部が形成された壁面に発生した損傷を熱エッチングにより効果的に除去することができる。

（７） 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程では、一方向に沿って延びるように複数のダイシング用溝が形成されてもよい。

これにより、複数の方向に沿ってダイシング用溝が形成される場合に比べて基板の強度低下を抑制することができる。その結果、特に基板サイズが大きい場合においてハンドリング性を向上させることができる。

（８） 上記炭化珪素半導体装置の製造方法は、エピタキシャル成長層が形成された炭化珪素基板上に複数のデバイスを形成する工程をさらに備えていてもよい。そして、ダイシング用溝を形成する工程は、デバイスを形成する工程の後に実施されてもよい。

このようにダイシング用溝の形成は、上記炭化珪素半導体装置の製造方法において任意のタイミングで実施することができる。

（９） 上記炭化珪素半導体装置の製造方法は、デバイスを形成する工程の後、ダイシング用溝を形成する工程の前に、エピタキシャル成長層の炭化珪素基板側とは反対側の表面において、ダイシング用溝に対向する溝部を形成する工程をさらに備えていてもよい。

これにより、上記溝部に沿って基板を切断することができるため、基板の切断がより容易になる。

（１０） 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程は、エピタキシャル成長層を形成する工程の前に実施されてもよい。

このようにダイシング用溝の形成は、上記炭化珪素半導体装置の製造方法において任意のタイミングで実施することができる。

（１１） 上記炭化珪素半導体装置の製造方法において、炭化珪素基板を準備する工程では、１００ｍｍ以上の径を有する炭化珪素基板が準備されてもよい。

炭化珪素基板が１００ｍｍ以上の径を有する大型基板である場合には、切断の際にダイシングブレードがより破損し易い。そのため、この場合にはダイシングブレードの破損を抑制することが可能な上記炭化珪素半導体装置の製造方法を好適に用いることができる。

[本願発明の実施形態の詳細]
次に、本発明の実施形態の具体例を図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。

（実施形態１）
まず、本発明の一実施形態である実施形態１について説明する。図１を参照して、本実施形態に係る炭化珪素（ＳｉＣ）半導体装置の製造方法では、まず、工程（Ｓ１０）として、炭化珪素基板準備工程が実施される。この工程（Ｓ１０）では、図２を参照して、たとえば４Ｈ−ＳｉＣからなるインゴット（図示しない）を切断することにより、表（おもて）面１１Ａ（第１の表面）および裏面１１Ｂ（第２の表面）を含む炭化珪素（ＳｉＣ）基板１１が準備される。

ＳｉＣ基板１１の径は、１００ｍｍ以上（４インチ以上）であり、好ましくは１２５ｍｍ以上（５インチ以上）であり、より好ましくは１５０ｍｍ以上（６インチ以上）である。ＳｉＣ基板１１の厚みＴ１は、当該ＳｉＣ基板１１に対して裏面研削（バックグラインド）が施された場合には１００μｍ以上２５０μｍ以下である。また、当該ＳｉＣ基板１１に対して裏面研削が施されない場合には３００μｍ以上６００μｍ以下である。

次に、工程（Ｓ２０）として、エピタキシャル成長層形成工程が実施される。この工程（Ｓ２０）では、図２を参照して、ＳｉＣ基板１１の表面１１Ａ上においてエピタキシャル成長層であるＳｉＣ層１２が形成される。ＳｉＣ層１２の厚みＴ２はＳｉＣ基板１１の大きさに依存し、たとえば１０μｍ以上３０μｍ以下であってもよいし、５０μｍ以上１００μｍ以下であってもよい。

次に、工程（Ｓ３０）として、イオン注入工程が実施される。この工程（Ｓ３０）では、図３を参照して、まず、たとえばアルミニウム（Ａｌ）イオンがＳｉＣ層１２内に注入されることにより、当該ＳｉＣ層１２内にボディ領域１４が形成される。次に、たとえばリン（Ｐ）イオンがボディ領域１４内に注入されることにより、当該ボディ領域１４内にソース領域１５が形成される。次に、たとえばアルミニウム（Ａｌ）イオンがボディ領域１４内に注入されることにより、当該ボディ領域１４内においてソース領域１５に隣接するようにコンタクト領域１６が形成される。そして、ＳｉＣ層１２においてボディ領域１４、ソース領域１５およびコンタクト領域１６のいずれも形成されない領域がドリフト領域１３となる。

次に、工程（Ｓ４０）として、活性化アニール工程が実施される。この工程（Ｓ４０）では、図３を参照して、ＳｉＣ層１２が形成されたＳｉＣ基板１１を加熱することにより、上記工程（Ｓ３０）において導入された不純物が活性化される。これにより、不純物領域において所望のキャリアが発生する。

次に、工程（Ｓ５０）として、ゲート絶縁膜形成工程が実施される。この工程（Ｓ５０）では、図４を参照して、たとえば酸素（Ｏ_２）を含む雰囲気中においてＳｉＣ層１２が形成されたＳｉＣ基板１１を加熱することにより、ＳｉＣ層１２の表面１２Ａを覆うように二酸化珪素（ＳｉＯ_２）からなるゲート絶縁膜２０が形成される。

次に、工程（Ｓ６０）として、ゲート電極形成工程が実施される。この工程（Ｓ６０）では、図５を参照して、たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート絶縁膜２０上に接触するようにポリシリコンからなるゲート電極３０が形成される。

次に、工程（Ｓ７０）として、オーミック電極形成工程が実施される。この工程（Ｓ７０）では、図５を参照して、まず、ソース電極４０を形成すべき領域においてゲート絶縁膜２０が除去され、ソース領域１５およびコンタクト領域１６が露出した領域が形成される。そして、当該領域において、たとえばニッケル（Ｎｉ）からなる膜が形成される。一方、ＳｉＣ基板１１の裏面１１Ｂ上に、たとえばＮｉからなる膜が形成される。その後、合金化熱処理が施され、上記Ｎｉからなる膜の少なくとも一部がシリサイド化されることにより、ソース電極４０およびドレイン電極５０が形成される。上記工程（Ｓ３０）〜（Ｓ７０）が実施されることにより、ＳｉＣ層１２が形成されたＳｉＣ基板１１上に複数のＭＯＳＦＥＴ６０（デバイス）が形成される。

次に、工程（Ｓ８０）として、ダイシングライン形成工程が実施される。この工程（Ｓ８０）では、図６を参照して、たとえばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのドライエッチングによりＳｉＣ層１２の表面１２Ａ（ＳｉＣ基板１１側とは反対側の表面）に溝状のダイシングラインＤＬ（溝部）が形成される。ダイシングラインＤＬは、幅Ｗ１が２００μｍ以下であり、深さＤ１が１μｍ以下である。また、図７を参照して、ダイシングラインＤＬは、表面１２Ａ上において互いに交差（直交）するように複数本形成される。すなわち、ダイシングラインＤＬは、個々のＭＯＳＦＥＴ６０を分割するように表面１２Ａ上において格子状に形成される。

次に、工程（Ｓ９０）として、ダイシング用溝形成工程が実施される。この工程（Ｓ９０）では、以下に説明する工程（Ｓ９１）および（Ｓ９２）が実施され、塩素（Ｃｌ_２）ガスを用いた熱エッチングによりＳｉＣ基板１１の裏面１１Ｂ（ＳｉＣ層１２が形成される表面１１Ａとは反対側の面）にダイシング用溝ＤＴが形成される。

まず、工程（Ｓ９１）として、凹部形成工程が実施される。この工程（Ｓ９１）では、図８を参照して、まず、ＳｉＣ基板１１の裏面１１Ｂ上において開口部を有するマスク層７０がフォトリソグラフィ法により形成される。マスク層７０は、たとえばＳｉＯ_２などからなる。次に、マスク層７０が形成されたＳｉＣ基板１１に対して、六フッ化硫黄（ＳＦ_６）またはＳＦ_６とＯ_２との混合ガスを反応ガスとして用いた誘導結合プラズマ反応性イオンエッチング（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ（ＩＣＰ）−ＲＩＥ）が施される。これにより、図８に示すようにＳｉＣ基板１１の裏面１１Ｂ側の一部が除去され、当該ＳｉＣ基板１１の裏面１１Ｂに凹部ＴＱが形成される。凹部ＴＱは、ＳｉＣ基板１１の厚み方向に沿う側壁面Ａと、ＳｉＣ基板１１の裏面１１Ｂに沿う底面Ｂと、当該側壁面Ａと底面Ｂとを接続するサブトレンチＣとを含んでいる。

次に、工程（Ｓ９２）として、熱エッチング工程が実施される。この工程（Ｓ９２）では、図８および図９を参照して、凹部ＴＱが形成されたＳｉＣ基板１１に対してＣｌ_２ガスを用いた熱エッチングが行われる。より具体的には、Ｃｌ_２を含むガスを炉内に供給しつつ、炉内においてＳｉＣ基板１１の凹部ＴＱの側壁面Ａ、底面ＢおよびサブトレンチＣが熱エッチングされる。これにより、図９に示すようにＳｉＣ基板１１の裏面１１Ｂに、側壁面ＳＷと当該側壁面ＳＷに接続された底面ＢＷとを含むダイシング用溝ＤＴが形成される。その後、マスク層７０がエッチングなどの任意の方法により除去される。なお、ダイシング用溝ＤＴの形状は側壁面ＳＷおよび底面ＢＷを含むものに限定されず、図９の断面視においてＶ字形状のものやＵ字形状のものも含まれる。

この工程（Ｓ９２）において、ＳｉＣ基板１１は、たとえば１０００℃以上１８００℃以下の温度で２０分程度加熱される。また、ＳｉＣ基板１１の加熱温度は、好ましくは８００℃以上であり、より好ましくは１３００℃以上であり、さらに好ましくは１５００℃以上である。なお、マスク層７０はＳｉＯ_２から構成されているため、ＳｉＣに対する選択比が極めて大きく、ＳｉＣの熱エッチング中において実質的にエッチングされない。

図９を参照して、ダイシング用溝ＤＴの深さ方向（ＳｉＣ基板１１の厚み方向）に垂直な方向において対向する側壁面ＳＷの間の距離の最小値（幅Ｗ２の値）は５０μｍ以上である。また、上記距離の最大値（幅Ｗ３の値）は２００μｍ以下である。また、ダイシング用溝ＤＴは、図９に示すようにダイシングラインＤＬに対向するように形成されている。ここで、「ダイシング用溝ＤＴがダイシングラインＤＬに対向する状態」とは、ダイシング用溝ＤＴの少なくとも一部が当該ダイシング用溝ＤＴの深さ方向においてダイシングラインＤＬと重複した状態であり、ダイシングラインＤＬに対して完全に重複した状態には限定されない。ダイシング用溝ＤＴは、図９に示すように幅Ｗ２を有する領域がダイシングラインＤＬに対して完全に重複していることが好ましい。これにより、後述するダイシング工程（Ｓ１００）において基板の切断を円滑に行うことができる。

図９を参照して、ダイシング用溝ＤＴは、底面ＢＷ（底部）がＳｉＣ基板１１内に位置するように形成されている。ダイシング用溝ＤＴの底面ＢＷ側に位置するＳｉＣ基板１１およびＳｉＣ層１２の合計の厚みＴ３は１５０μｍ以上２００μｍ以下であり、好ましくは１５０μｍ以上１７５μｍ以下である。なお、ＳｉＣ基板１１およびＳｉＣ層１２において上記厚みＴ３を有する領域は、後述するダイシング工程（Ｓ１００）において切断される領域である。

図１０〜図１２は、裏面１１Ｂ側から見たＳｉＣ基板１１の概略平面図である。図１０〜図１２において、裏面１１Ｂに形成されたダイシング用溝ＤＴが実線により示され、裏面１１Ｂとは反対側の表面に形成されたダイシングラインＤＬが破線により示されている。

図１０に示すように、ダイシング用溝ＤＴは、裏面１１Ｂにおいて一方向に沿って延びるように複数形成されてもよい。また、図１１に示すように、ダイシング用溝ＤＴは、ダイシングラインＤＬと同様に（図７参照）、裏面１１Ｂにおいて複数方向に互いに交差（直交）するように（格子状に）形成されてもよい。また、図１２に示すように、ダイシング用溝ＤＴは、表面において並んで形成されたダイシングラインＤＬに対して一つ置きに（一つずつ間をとばして）形成されていてもよい。

また、ダイシング用溝ＤＴは、上述のようにＣｌ_２ガスを用いた熱エッチングにより形成されてもよいが、これに限定されるものではない。たとえばＲＩＥなどのドライエッチング、レーザを用いた切削またはダイヤモンドなどの砥石を用いた研削などの方法、あるいはこれらの方法の組合わせによりダイシング用溝ＤＴが形成されてもよい。

次に、工程（Ｓ１００）として、ダイシング工程が実施される。この工程（Ｓ１００）では、図１３を参照して、たとえばダイヤモンドからなる刃先を有するダイシングブレードＢＬが、ダイシングラインＤＬ上に配置される。ダイシングブレードＢＬの幅Ｗ４は、たとえば５０μｍ以下である。そして、ダイシングブレードＢＬをＳｉＣ基板１１の厚み方向に沿って移動させることにより、ダイシングラインＤＬおよびダイシング用溝ＤＴに沿ってＳｉＣ基板１１が切断される。このようにしてダイシング用溝ＤＴにおいてＳｉＣ基板１１が切断され、個々に分割されたＭＯＳＦＥＴ６０が得られる。上記工程（Ｓ１０）〜（Ｓ１００）が実施されることによりＭＯＳＦＥＴ６０（ＳｉＣ半導体装置）が製造され、本実施形態に係るＳｉＣ半導体装置の製造方法が完了する。

以上のように、本実施形態に係るＳｉＣ半導体装置の製造方法では、工程（Ｓ１００）においてＳｉＣ基板１１を切断する前に予め工程（Ｓ９０）においてダイシング用溝ＤＴが形成され、その後ダイシング用溝ＤＴにおいてＳｉＣ基板１１が切断される。そのため、工程（Ｓ１００）において切断すべき基板の厚みをより低減することが可能となり、その結果ＳｉＣ基板１１の切断の際にダイシングブレードＢＬに加わる負担をより軽減することができる。したがって、本実施形態に係るＳｉＣ半導体装置の製造方法によれば、ダイシングブレードの破損を抑制することができるため、ダイシング中においてブレード破損などのトラブルを回避することができる。

上記ＳｉＣ半導体装置の製造方法において、ダイシング用溝形成工程（Ｓ９０）では、ダイシング用溝ＤＴの底面ＢＷ側に位置し、ダイシング工程（Ｓ１００）において切断されるＳｉＣ基板１１およびＳｉＣ層１２の合計の厚みＴ３が１５０μｍ以上２００μｍ以下となるようにダイシング用溝ＤＴが形成されてもよい（図９参照）。上記厚みＴ３が２００μｍを超える場合には、基板の切断の際にダイシングブレードＢＬに加わる負担を軽減することが困難である。一方、上記厚みＴ３が１５０μｍ未満である場合には、基板の強度が低くなるためハンドリングが困難になる場合がある。そのため、上記厚みＴ３は、１５０μｍ以上２００μｍ以下の範囲内であることが好ましい。

上記ＳｉＣ半導体装置の製造方法において、ダイシング用溝形成工程（Ｓ９０）では、ダイシング用溝ＤＴの深さ方向に垂直な方向において対向するダイシング用溝ＤＴの側壁面ＳＷの間の距離の最小値（幅Ｗ２の値）が５０μｍ以上であり、上記距離の最大値（幅Ｗ３の値）が２００μｍ以下となるようにダイシング用溝ＤＴが形成されてもよい。上記距離の最大値が２００μｍを超える場合には、基板面内においてダイシング用溝ＤＴが占める領域が広くなるためＭＯＳＦＥＴ６０の取れ数が減少し、製造効率が低下する場合がある。一方、上記距離の最小値が５０μｍ未満である場合には、ダイシング用溝ＤＴにおいて基板を切断することが困難になる。そのため、上記距離の最小値が５０μｍ以上であり、上記距離の最大値が２００μｍ以下であることが好ましい。

上記ＳｉＣ半導体装置の製造方法において、ダイシング用溝形成工程（Ｓ９０）では、一方向に沿って延びるように複数のダイシング用溝ＤＴが形成されてもよい。これにより、複数の方向に沿ってダイシング用溝ＤＴが形成される場合に比べて基板の強度低下を抑制することができる。その結果、特に基板サイズが大きい場合などにハンドリング性を向上させることができる。具体的には、図１０を参照して、基板のオリフラ１１Ｃ側から一方向に沿ってダイシング用溝ＤＴを形成することにより、当該オリフラ１１Ｃ側において基板を保持してハンドリングする場合に基板の破損を効果的に抑制することができる。

上記ＳｉＣ半導体装置の製造方法は、工程（Ｓ３０）〜（Ｓ７０）においてＭＯＳＦＥＴ６０が形成された後、ダイシング用溝形成工程（Ｓ９０）の前に、ＳｉＣ層１２の表面１２Ａにダイシング用溝ＤＴに対向するダイシングラインＤＬを形成する工程を備えていてもよい。これにより、ダイシングラインＤＬに沿って基板を切断することができるため、基板の切断が容易になる。

上記ＳｉＣ半導体装置の製造方法において、炭化珪素基板準備工程（Ｓ１０）では、１００ｍｍ以上の径を有するＳｉＣ基板１１が準備されてもよい。ＳｉＣ基板１１が１００ｍｍ以上の径を有する大型基板である場合には、基板切断の際にダイシングブレードＢＬが破損し易い。そのため、この場合にはダイシングブレードＢＬの破損を抑制することが可能な上記ＳｉＣ半導体装置の製造方法を好適に用いることができる。

（実施形態２）
次に、本発明の他の実施形態である実施形態２について説明する。本実施形態に係るＳｉＣ半導体装置の製造方法は、基本的には上記実施形態１の場合と同様に実施され、同様の効果を奏する。しかし、本実施形態に係るＳｉＣ半導体装置の製造方法は、ダイシング用溝を形成するタイミングにおいて上記実施形態１の場合とは異なっている。

図１４を参照して、本実施形態に係るＳｉＣ半導体装置の製造方法では、まず工程（Ｓ１１０）として、炭化珪素基板準備工程が実施される。この工程（Ｓ１１０）では、図１５を参照して、上記実施形態１の場合と同様にＳｉＣ基板１１が準備される。

次に、工程（Ｓ１２０）として、ダイシング用溝形成工程が実施される。この工程（Ｓ１２０）では、図１５を参照して、上記実施形態１の工程（Ｓ９０）と同様の手順によりＳｉＣ基板１１の裏面１１Ｂにおいて側壁面ＳＷおよび底面ＢＷを有するダイシング用溝ＤＴが形成される。このように、本実施形態ではＳｉＣ層１２を形成する前にＳｉＣ基板１１にダイシング用溝ＤＴが予め形成される。

次に、工程（Ｓ１３０）〜（Ｓ１８０）が、上記実施形態１の工程（Ｓ２０）〜（Ｓ７０）と同様に実施される。これにより、図１６に示すように、ダイシング用溝ＤＴが形成されたＳｉＣ基板１１上に複数のＭＯＳＦＥＴ６０が形成される。

次に、工程（Ｓ１９０）として、ダイシングライン形成工程が実施される。この工程（Ｓ１９０）では、図１７を参照して、上記実施形態１の工程（Ｓ８０）と同様の手順により、ＳｉＣ層１２の表面１２Ａにダイシング用溝ＤＴに対向するようにダイシングラインＤＬが形成される。

次に、工程（Ｓ２００）として、ダイシング工程が実施される。この工程（Ｓ１９０）では、図１８を参照して、上記実施形態１の工程（Ｓ１００）と同様の手順によりダイシングブレードＢＬを用いてＳｉＣ基板１１が切断され、個々に分割されたＭＯＳＦＥＴ６０が得られる。本実施形態では、工程（Ｓ１２０）において予めダイシング用溝ＤＴが形成されるため、図１８に示すようにドレイン電極５０は裏面１１Ｂ、側壁面ＳＷおよび底面ＢＷ上に沿うように配置された状態となる。上記工程（Ｓ１１０）〜（Ｓ２００）が実施されることによりＭＯＳＦＥＴ６０（ＳｉＣ半導体装置）が製造され、本実施形態に係るＳｉＣ半導体装置の製造方法が完了する。

上記実施形態１および２では縦型のＭＯＳＦＥＴの製造プロセスを例として説明したがこれに限定されるものではなく、たとえば横型のＭＯＳＦＥＴ、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、Ｊ（Ｊｕｎｃｔｉｏｎ）ＦＥＴ、ダイオードまたはサイリスタなどの製造プロセスにおいても同様に適用することが可能である。

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

本発明の炭化珪素半導体装置の製造方法は、ダイシングブレードの破損を抑制することが要求される炭化珪素半導体装置の製造方法において、特に有利に適用され得る。

１１ 炭化珪素（ＳｉＣ）基板
１１Ａ 表（おもて）面
１１Ｂ 裏面
１１Ｃ オリフラ
１２ 炭化珪素（ＳｉＣ）層
１３ ドリフト領域
１４ ボディ領域
１５ ソース領域
１６ コンタクト領域
２０ ゲート酸化膜
３０ ゲート電極
４０ ソース電極
５０ ドレイン電極
６０ ＭＯＳＦＥＴ
７０ マスク層
７０Ａ 開口部
Ａ，ＳＷ 側壁面
Ｂ，ＢＷ 底面
ＢＬ ダイシングブレード
Ｃ サブトレンチ
Ｄ１ 深さ
ＤＬ ダイシングライン
ＤＴ ダイシング用溝
Ｔ１，Ｔ２，Ｔ３ 厚み
ＴＱ 凹部
Ｗ１，Ｗ２，Ｗ３，Ｗ４ 幅

Claims (11)

1. 炭化珪素基板を準備する工程と、
   前記炭化珪素基板のエピタキシャル成長層が形成される第１の表面とは反対側の第２の表面にダイシング用溝を形成する工程と、
   前記第１の表面上に前記エピタキシャル成長層を形成する工程と、
   前記エピタキシャル成長層が形成された前記炭化珪素基板を前記ダイシング用溝において切断する工程とを備える、炭化珪素半導体装置の製造方法。
2. 前記ダイシング用溝を形成する工程では、前記ダイシング用溝の底部側に位置し、前記切断する工程において切断される前記炭化珪素基板および前記エピタキシャル成長層の合計の厚みが１５０μｍ以上２００μｍ以下となるように前記ダイシング用溝が形成される、請求項１に記載の炭化珪素半導体装置の製造方法。
3. 前記ダイシング用溝を形成する工程では、前記底部が前記炭化珪素基板内に位置するように前記ダイシング用溝が形成される、請求項１または請求項２に記載の炭化珪素半導体装置の製造方法。
4. 前記ダイシング用溝を形成する工程では、前記ダイシング用溝の側壁面の間の距離の最小値が５０μｍ以上であり、前記距離の最大値が２００μｍ以下となるように前記ダイシング用溝が形成される、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置の製造方法。
5. 前記ダイシング用溝を形成する工程では、塩素を用いた熱エッチング、ドライエッチング、レーザを用いた切削および砥石を用いた研削からなる群より選択される少なくとも一の方法により前記ダイシング用溝が形成される、請求項１〜請求項４のいずれか１項に記載の炭化珪素半導体装置の製造方法。
6. 前記ダイシング用溝を形成する工程は、
   異方性エッチングにより前記炭化珪素基板の前記第２の表面に凹部を形成する工程と、
   前記凹部が形成された前記炭化珪素基板を塩素を用いて熱エッチングする工程とを含む、請求項５に記載の炭化珪素半導体装置の製造方法。
7. 前記ダイシング用溝を形成する工程では、一方向に沿って延びるように複数の前記ダイシング用溝が形成される、請求項１〜請求項６のいずれか１項に記載の炭化珪素半導体装置の製造方法。
8. 前記エピタキシャル成長層が形成された前記炭化珪素基板上に複数のデバイスを形成する工程をさらに備え、
   前記ダイシング用溝を形成する工程は、前記デバイスを形成する工程の後に実施される、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
9. 前記デバイスを形成する工程の後、前記ダイシング用溝を形成する工程の前に、前記エピタキシャル成長層の前記炭化珪素基板側とは反対側の表面において、前記ダイシング用溝に対向する溝部を形成する工程をさらに備える、請求項８に記載の炭化珪素半導体装置の製造方法。
10. 前記ダイシング用溝を形成する工程は、前記エピタキシャル成長層を形成する工程の前に実施される、請求項１〜請求項７のいずれか１項に記載の炭化珪素半導体装置の製造方法。
11. 前記炭化珪素基板を準備する工程では、１００ｍｍ以上の径を有する前記炭化珪素基板が準備される、請求項１〜請求項１０のいずれか１項に記載の炭化珪素半導体装置の製造方法。

Images