JP2015053428A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2015053428A JP2015053428A JP2013186187A JP2013186187A JP2015053428A JP 2015053428 A JP2015053428 A JP 2015053428A JP 2013186187 A JP2013186187 A JP 2013186187A JP 2013186187 A JP2013186187 A JP 2013186187A JP 2015053428 A JP2015053428 A JP 2015053428A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- dicing
- semiconductor device
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dicing (AREA)
Abstract
【課題】ダイシングブレードの破損を抑制することが可能な炭化珪素半導体装置の製造方法を提供する。
【解決手段】炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程(S10)と、炭化珪素基板のエピタキシャル成長層が形成される第1の表面とは反対側の第2の表面にダイシング用溝を形成する工程(S90)と、炭化珪素基板の第1の表面上にエピタキシャル成長層を形成する工程(S20)と、エピタキシャル成長層が形成された炭化珪素基板をダイシング用溝において切断する工程(100)とを備えている。
【選択図】図1
【解決手段】炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程(S10)と、炭化珪素基板のエピタキシャル成長層が形成される第1の表面とは反対側の第2の表面にダイシング用溝を形成する工程(S90)と、炭化珪素基板の第1の表面上にエピタキシャル成長層を形成する工程(S20)と、エピタキシャル成長層が形成された炭化珪素基板をダイシング用溝において切断する工程(100)とを備えている。
【選択図】図1
Description
本発明は、炭化珪素半導体装置の製造方法に関するものであり、より特定的には、ダイシングブレードの破損を抑制することが可能な炭化珪素半導体装置の製造方法に関するものである。
近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素半導体装置の製造工程には、ダイシング加工により炭化珪素基板を切断して複数のチップに分割する工程が含まれている。たとえば特開2010−118573号公報(以下、特許文献1という)では、炭化珪素基板上にダイシングラインを形成し、その後ブレードを用いたダイシングにより当該ダイシングラインにおいて炭化珪素基板を分割する方法が開示されている。
炭化珪素は高硬度な材料であるため、基板切断の際にダイシングブレードが破損したり、寿命が短くなるという問題がある。そのため、ダイシングの際にブレードに加わる負担をより軽減することが必要になる。
本発明は、上記課題に鑑みてなされたものであり、その目的は、ダイシングブレードの破損を抑制することが可能な炭化珪素半導体装置の製造方法を提供することである。
本発明に従った炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程と、炭化珪素基板のエピタキシャル成長層が形成される第1の表面とは反対側の第2の表面にダイシング用溝を形成する工程と、上記第1の表面上にエピタキシャル成長層を形成する工程と、エピタキシャル成長層が形成された炭化珪素基板をダイシング用溝において切断する工程とを備えている。
本発明に従った炭化珪素半導体装置の製造方法によれば、ダイシングブレードの破損を抑制することができる。
[本願発明の実施形態の説明]
まず、本発明の実施形態の内容を列記して説明する。
まず、本発明の実施形態の内容を列記して説明する。
(1) 本実施形態に係る炭化珪素半導体装置の製造方法は、炭化珪素基板を準備する工程と、炭化珪素基板のエピタキシャル成長層が形成される第1の表面とは反対側の第2の表面にダイシング用溝を形成する工程と、上記第1の表面上にエピタキシャル成長層を形成する工程と、エピタキシャル成長層が形成された炭化珪素基板をダイシング用溝において切断する工程とを備えている。
上記炭化珪素半導体装置の製造方法では、炭化珪素基板を切断する前に予め当該基板にダイシング用溝が形成され、当該ダイシング用溝において基板が切断される。そのため、切断すべき基板の厚みをより低減することが可能になり、その結果基板の切断の際にダイシングブレードに加わる負担をより軽減することができる。したがって、本実施形態に係る炭化珪素半導体装置の製造方法によれば、ダイシングブレードの破損を抑制することができる。
(2) 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程では、ダイシング用溝の底部側に位置し、上記切断する工程において切断される炭化珪素基板およびエピタキシャル成長層の合計の厚みが150μm以上200μm以下となるようにダイシング用溝が形成されてもよい。
上記厚みが200μmを超える場合には、基板の切断の際にダイシングブレードに加わる負担を十分に軽減することが困難である。一方、上記厚みが150μm未満である場合には、基板強度が低くなるため基板のハンドリングが困難になる場合がある。そのため、上記厚みは、150μm以上200μm以下の範囲内であることが好ましい。
(3) 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程では、上記底部が炭化珪素基板内に位置するようにダイシング用溝が形成されてもよい。
これにより、ダイシング用溝が形成された炭化珪素基板の強度低下を抑制することが容易になる。
(4) 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程では、ダイシング用溝の側壁面の間の距離の最小値が50μm以上であり、上記距離の最大値が200μm以下となるようにダイシング用溝が形成されてもよい。
上記距離の最大値が200μmを超える場合には、基板面内においてダイシング用溝が占める領域が広くなるためデバイスの取れ数が減少し、製造効率が低下する場合がある。一方、上記距離の最小値が50μm未満である場合には、ダイシング用溝において基板を切断することが困難になる。そのため、上記距離の最小値が50μm以上であり、上記距離の最大値が200μm以下であることが好ましい。
(5) 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程では、塩素を用いた熱エッチング、ドライエッチング、レーザを用いた切削および砥石を用いた研削からなる群より選択される少なくとも一の方法によりダイシング用溝が形成されてもよい。
このようにダイシング用溝の形成においては、種々の方法を採用することが可能である。
(6) 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程は、異方性エッチングにより炭化珪素基板の上記第2の表面に凹部を形成する工程と、上記凹部が形成された炭化珪素基板を塩素を用いて熱エッチングする工程とを含んでいてもよい。
これにより、異方性エッチングによって凹部が形成された壁面に発生した損傷を熱エッチングにより効果的に除去することができる。
(7) 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程では、一方向に沿って延びるように複数のダイシング用溝が形成されてもよい。
これにより、複数の方向に沿ってダイシング用溝が形成される場合に比べて基板の強度低下を抑制することができる。その結果、特に基板サイズが大きい場合においてハンドリング性を向上させることができる。
(8) 上記炭化珪素半導体装置の製造方法は、エピタキシャル成長層が形成された炭化珪素基板上に複数のデバイスを形成する工程をさらに備えていてもよい。そして、ダイシング用溝を形成する工程は、デバイスを形成する工程の後に実施されてもよい。
このようにダイシング用溝の形成は、上記炭化珪素半導体装置の製造方法において任意のタイミングで実施することができる。
(9) 上記炭化珪素半導体装置の製造方法は、デバイスを形成する工程の後、ダイシング用溝を形成する工程の前に、エピタキシャル成長層の炭化珪素基板側とは反対側の表面において、ダイシング用溝に対向する溝部を形成する工程をさらに備えていてもよい。
これにより、上記溝部に沿って基板を切断することができるため、基板の切断がより容易になる。
(10) 上記炭化珪素半導体装置の製造方法において、ダイシング用溝を形成する工程は、エピタキシャル成長層を形成する工程の前に実施されてもよい。
このようにダイシング用溝の形成は、上記炭化珪素半導体装置の製造方法において任意のタイミングで実施することができる。
(11) 上記炭化珪素半導体装置の製造方法において、炭化珪素基板を準備する工程では、100mm以上の径を有する炭化珪素基板が準備されてもよい。
炭化珪素基板が100mm以上の径を有する大型基板である場合には、切断の際にダイシングブレードがより破損し易い。そのため、この場合にはダイシングブレードの破損を抑制することが可能な上記炭化珪素半導体装置の製造方法を好適に用いることができる。
[本願発明の実施形態の詳細]
次に、本発明の実施形態の具体例を図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
次に、本発明の実施形態の具体例を図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
(実施形態1)
まず、本発明の一実施形態である実施形態1について説明する。図1を参照して、本実施形態に係る炭化珪素(SiC)半導体装置の製造方法では、まず、工程(S10)として、炭化珪素基板準備工程が実施される。この工程(S10)では、図2を参照して、たとえば4H−SiCからなるインゴット(図示しない)を切断することにより、表(おもて)面11A(第1の表面)および裏面11B(第2の表面)を含む炭化珪素(SiC)基板11が準備される。
まず、本発明の一実施形態である実施形態1について説明する。図1を参照して、本実施形態に係る炭化珪素(SiC)半導体装置の製造方法では、まず、工程(S10)として、炭化珪素基板準備工程が実施される。この工程(S10)では、図2を参照して、たとえば4H−SiCからなるインゴット(図示しない)を切断することにより、表(おもて)面11A(第1の表面)および裏面11B(第2の表面)を含む炭化珪素(SiC)基板11が準備される。
SiC基板11の径は、100mm以上(4インチ以上)であり、好ましくは125mm以上(5インチ以上)であり、より好ましくは150mm以上(6インチ以上)である。SiC基板11の厚みT1は、当該SiC基板11に対して裏面研削(バックグラインド)が施された場合には100μm以上250μm以下である。また、当該SiC基板11に対して裏面研削が施されない場合には300μm以上600μm以下である。
次に、工程(S20)として、エピタキシャル成長層形成工程が実施される。この工程(S20)では、図2を参照して、SiC基板11の表面11A上においてエピタキシャル成長層であるSiC層12が形成される。SiC層12の厚みT2はSiC基板11の大きさに依存し、たとえば10μm以上30μm以下であってもよいし、50μm以上100μm以下であってもよい。
次に、工程(S30)として、イオン注入工程が実施される。この工程(S30)では、図3を参照して、まず、たとえばアルミニウム(Al)イオンがSiC層12内に注入されることにより、当該SiC層12内にボディ領域14が形成される。次に、たとえばリン(P)イオンがボディ領域14内に注入されることにより、当該ボディ領域14内にソース領域15が形成される。次に、たとえばアルミニウム(Al)イオンがボディ領域14内に注入されることにより、当該ボディ領域14内においてソース領域15に隣接するようにコンタクト領域16が形成される。そして、SiC層12においてボディ領域14、ソース領域15およびコンタクト領域16のいずれも形成されない領域がドリフト領域13となる。
次に、工程(S40)として、活性化アニール工程が実施される。この工程(S40)では、図3を参照して、SiC層12が形成されたSiC基板11を加熱することにより、上記工程(S30)において導入された不純物が活性化される。これにより、不純物領域において所望のキャリアが発生する。
次に、工程(S50)として、ゲート絶縁膜形成工程が実施される。この工程(S50)では、図4を参照して、たとえば酸素(O2)を含む雰囲気中においてSiC層12が形成されたSiC基板11を加熱することにより、SiC層12の表面12Aを覆うように二酸化珪素(SiO2)からなるゲート絶縁膜20が形成される。
次に、工程(S60)として、ゲート電極形成工程が実施される。この工程(S60)では、図5を参照して、たとえばLPCVD(Low Pressure Chemical Vapor Deposition)法により、ゲート絶縁膜20上に接触するようにポリシリコンからなるゲート電極30が形成される。
次に、工程(S70)として、オーミック電極形成工程が実施される。この工程(S70)では、図5を参照して、まず、ソース電極40を形成すべき領域においてゲート絶縁膜20が除去され、ソース領域15およびコンタクト領域16が露出した領域が形成される。そして、当該領域において、たとえばニッケル(Ni)からなる膜が形成される。一方、SiC基板11の裏面11B上に、たとえばNiからなる膜が形成される。その後、合金化熱処理が施され、上記Niからなる膜の少なくとも一部がシリサイド化されることにより、ソース電極40およびドレイン電極50が形成される。上記工程(S30)〜(S70)が実施されることにより、SiC層12が形成されたSiC基板11上に複数のMOSFET60(デバイス)が形成される。
次に、工程(S80)として、ダイシングライン形成工程が実施される。この工程(S80)では、図6を参照して、たとえばRIE(Reactive Ion Etching)などのドライエッチングによりSiC層12の表面12A(SiC基板11側とは反対側の表面)に溝状のダイシングラインDL(溝部)が形成される。ダイシングラインDLは、幅W1が200μm以下であり、深さD1が1μm以下である。また、図7を参照して、ダイシングラインDLは、表面12A上において互いに交差(直交)するように複数本形成される。すなわち、ダイシングラインDLは、個々のMOSFET60を分割するように表面12A上において格子状に形成される。
次に、工程(S90)として、ダイシング用溝形成工程が実施される。この工程(S90)では、以下に説明する工程(S91)および(S92)が実施され、塩素(Cl2)ガスを用いた熱エッチングによりSiC基板11の裏面11B(SiC層12が形成される表面11Aとは反対側の面)にダイシング用溝DTが形成される。
まず、工程(S91)として、凹部形成工程が実施される。この工程(S91)では、図8を参照して、まず、SiC基板11の裏面11B上において開口部を有するマスク層70がフォトリソグラフィ法により形成される。マスク層70は、たとえばSiO2などからなる。次に、マスク層70が形成されたSiC基板11に対して、六フッ化硫黄(SF6)またはSF6とO2との混合ガスを反応ガスとして用いた誘導結合プラズマ反応性イオンエッチング(Inductive Coupled Plasma(ICP)−RIE)が施される。これにより、図8に示すようにSiC基板11の裏面11B側の一部が除去され、当該SiC基板11の裏面11Bに凹部TQが形成される。凹部TQは、SiC基板11の厚み方向に沿う側壁面Aと、SiC基板11の裏面11Bに沿う底面Bと、当該側壁面Aと底面Bとを接続するサブトレンチCとを含んでいる。
次に、工程(S92)として、熱エッチング工程が実施される。この工程(S92)では、図8および図9を参照して、凹部TQが形成されたSiC基板11に対してCl2ガスを用いた熱エッチングが行われる。より具体的には、Cl2を含むガスを炉内に供給しつつ、炉内においてSiC基板11の凹部TQの側壁面A、底面BおよびサブトレンチCが熱エッチングされる。これにより、図9に示すようにSiC基板11の裏面11Bに、側壁面SWと当該側壁面SWに接続された底面BWとを含むダイシング用溝DTが形成される。その後、マスク層70がエッチングなどの任意の方法により除去される。なお、ダイシング用溝DTの形状は側壁面SWおよび底面BWを含むものに限定されず、図9の断面視においてV字形状のものやU字形状のものも含まれる。
この工程(S92)において、SiC基板11は、たとえば1000℃以上1800℃以下の温度で20分程度加熱される。また、SiC基板11の加熱温度は、好ましくは800℃以上であり、より好ましくは1300℃以上であり、さらに好ましくは1500℃以上である。なお、マスク層70はSiO2から構成されているため、SiCに対する選択比が極めて大きく、SiCの熱エッチング中において実質的にエッチングされない。
図9を参照して、ダイシング用溝DTの深さ方向(SiC基板11の厚み方向)に垂直な方向において対向する側壁面SWの間の距離の最小値(幅W2の値)は50μm以上である。また、上記距離の最大値(幅W3の値)は200μm以下である。また、ダイシング用溝DTは、図9に示すようにダイシングラインDLに対向するように形成されている。ここで、「ダイシング用溝DTがダイシングラインDLに対向する状態」とは、ダイシング用溝DTの少なくとも一部が当該ダイシング用溝DTの深さ方向においてダイシングラインDLと重複した状態であり、ダイシングラインDLに対して完全に重複した状態には限定されない。ダイシング用溝DTは、図9に示すように幅W2を有する領域がダイシングラインDLに対して完全に重複していることが好ましい。これにより、後述するダイシング工程(S100)において基板の切断を円滑に行うことができる。
図9を参照して、ダイシング用溝DTは、底面BW(底部)がSiC基板11内に位置するように形成されている。ダイシング用溝DTの底面BW側に位置するSiC基板11およびSiC層12の合計の厚みT3は150μm以上200μm以下であり、好ましくは150μm以上175μm以下である。なお、SiC基板11およびSiC層12において上記厚みT3を有する領域は、後述するダイシング工程(S100)において切断される領域である。
図10〜図12は、裏面11B側から見たSiC基板11の概略平面図である。図10〜図12において、裏面11Bに形成されたダイシング用溝DTが実線により示され、裏面11Bとは反対側の表面に形成されたダイシングラインDLが破線により示されている。
図10に示すように、ダイシング用溝DTは、裏面11Bにおいて一方向に沿って延びるように複数形成されてもよい。また、図11に示すように、ダイシング用溝DTは、ダイシングラインDLと同様に(図7参照)、裏面11Bにおいて複数方向に互いに交差(直交)するように(格子状に)形成されてもよい。また、図12に示すように、ダイシング用溝DTは、表面において並んで形成されたダイシングラインDLに対して一つ置きに(一つずつ間をとばして)形成されていてもよい。
また、ダイシング用溝DTは、上述のようにCl2ガスを用いた熱エッチングにより形成されてもよいが、これに限定されるものではない。たとえばRIEなどのドライエッチング、レーザを用いた切削またはダイヤモンドなどの砥石を用いた研削などの方法、あるいはこれらの方法の組合わせによりダイシング用溝DTが形成されてもよい。
次に、工程(S100)として、ダイシング工程が実施される。この工程(S100)では、図13を参照して、たとえばダイヤモンドからなる刃先を有するダイシングブレードBLが、ダイシングラインDL上に配置される。ダイシングブレードBLの幅W4は、たとえば50μm以下である。そして、ダイシングブレードBLをSiC基板11の厚み方向に沿って移動させることにより、ダイシングラインDLおよびダイシング用溝DTに沿ってSiC基板11が切断される。このようにしてダイシング用溝DTにおいてSiC基板11が切断され、個々に分割されたMOSFET60が得られる。上記工程(S10)〜(S100)が実施されることによりMOSFET60(SiC半導体装置)が製造され、本実施形態に係るSiC半導体装置の製造方法が完了する。
以上のように、本実施形態に係るSiC半導体装置の製造方法では、工程(S100)においてSiC基板11を切断する前に予め工程(S90)においてダイシング用溝DTが形成され、その後ダイシング用溝DTにおいてSiC基板11が切断される。そのため、工程(S100)において切断すべき基板の厚みをより低減することが可能となり、その結果SiC基板11の切断の際にダイシングブレードBLに加わる負担をより軽減することができる。したがって、本実施形態に係るSiC半導体装置の製造方法によれば、ダイシングブレードの破損を抑制することができるため、ダイシング中においてブレード破損などのトラブルを回避することができる。
上記SiC半導体装置の製造方法において、ダイシング用溝形成工程(S90)では、ダイシング用溝DTの底面BW側に位置し、ダイシング工程(S100)において切断されるSiC基板11およびSiC層12の合計の厚みT3が150μm以上200μm以下となるようにダイシング用溝DTが形成されてもよい(図9参照)。上記厚みT3が200μmを超える場合には、基板の切断の際にダイシングブレードBLに加わる負担を軽減することが困難である。一方、上記厚みT3が150μm未満である場合には、基板の強度が低くなるためハンドリングが困難になる場合がある。そのため、上記厚みT3は、150μm以上200μm以下の範囲内であることが好ましい。
上記SiC半導体装置の製造方法において、ダイシング用溝形成工程(S90)では、ダイシング用溝DTの深さ方向に垂直な方向において対向するダイシング用溝DTの側壁面SWの間の距離の最小値(幅W2の値)が50μm以上であり、上記距離の最大値(幅W3の値)が200μm以下となるようにダイシング用溝DTが形成されてもよい。上記距離の最大値が200μmを超える場合には、基板面内においてダイシング用溝DTが占める領域が広くなるためMOSFET60の取れ数が減少し、製造効率が低下する場合がある。一方、上記距離の最小値が50μm未満である場合には、ダイシング用溝DTにおいて基板を切断することが困難になる。そのため、上記距離の最小値が50μm以上であり、上記距離の最大値が200μm以下であることが好ましい。
上記SiC半導体装置の製造方法において、ダイシング用溝形成工程(S90)では、一方向に沿って延びるように複数のダイシング用溝DTが形成されてもよい。これにより、複数の方向に沿ってダイシング用溝DTが形成される場合に比べて基板の強度低下を抑制することができる。その結果、特に基板サイズが大きい場合などにハンドリング性を向上させることができる。具体的には、図10を参照して、基板のオリフラ11C側から一方向に沿ってダイシング用溝DTを形成することにより、当該オリフラ11C側において基板を保持してハンドリングする場合に基板の破損を効果的に抑制することができる。
上記SiC半導体装置の製造方法は、工程(S30)〜(S70)においてMOSFET60が形成された後、ダイシング用溝形成工程(S90)の前に、SiC層12の表面12Aにダイシング用溝DTに対向するダイシングラインDLを形成する工程を備えていてもよい。これにより、ダイシングラインDLに沿って基板を切断することができるため、基板の切断が容易になる。
上記SiC半導体装置の製造方法において、炭化珪素基板準備工程(S10)では、100mm以上の径を有するSiC基板11が準備されてもよい。SiC基板11が100mm以上の径を有する大型基板である場合には、基板切断の際にダイシングブレードBLが破損し易い。そのため、この場合にはダイシングブレードBLの破損を抑制することが可能な上記SiC半導体装置の製造方法を好適に用いることができる。
(実施形態2)
次に、本発明の他の実施形態である実施形態2について説明する。本実施形態に係るSiC半導体装置の製造方法は、基本的には上記実施形態1の場合と同様に実施され、同様の効果を奏する。しかし、本実施形態に係るSiC半導体装置の製造方法は、ダイシング用溝を形成するタイミングにおいて上記実施形態1の場合とは異なっている。
次に、本発明の他の実施形態である実施形態2について説明する。本実施形態に係るSiC半導体装置の製造方法は、基本的には上記実施形態1の場合と同様に実施され、同様の効果を奏する。しかし、本実施形態に係るSiC半導体装置の製造方法は、ダイシング用溝を形成するタイミングにおいて上記実施形態1の場合とは異なっている。
図14を参照して、本実施形態に係るSiC半導体装置の製造方法では、まず工程(S110)として、炭化珪素基板準備工程が実施される。この工程(S110)では、図15を参照して、上記実施形態1の場合と同様にSiC基板11が準備される。
次に、工程(S120)として、ダイシング用溝形成工程が実施される。この工程(S120)では、図15を参照して、上記実施形態1の工程(S90)と同様の手順によりSiC基板11の裏面11Bにおいて側壁面SWおよび底面BWを有するダイシング用溝DTが形成される。このように、本実施形態ではSiC層12を形成する前にSiC基板11にダイシング用溝DTが予め形成される。
次に、工程(S130)〜(S180)が、上記実施形態1の工程(S20)〜(S70)と同様に実施される。これにより、図16に示すように、ダイシング用溝DTが形成されたSiC基板11上に複数のMOSFET60が形成される。
次に、工程(S190)として、ダイシングライン形成工程が実施される。この工程(S190)では、図17を参照して、上記実施形態1の工程(S80)と同様の手順により、SiC層12の表面12Aにダイシング用溝DTに対向するようにダイシングラインDLが形成される。
次に、工程(S200)として、ダイシング工程が実施される。この工程(S190)では、図18を参照して、上記実施形態1の工程(S100)と同様の手順によりダイシングブレードBLを用いてSiC基板11が切断され、個々に分割されたMOSFET60が得られる。本実施形態では、工程(S120)において予めダイシング用溝DTが形成されるため、図18に示すようにドレイン電極50は裏面11B、側壁面SWおよび底面BW上に沿うように配置された状態となる。上記工程(S110)〜(S200)が実施されることによりMOSFET60(SiC半導体装置)が製造され、本実施形態に係るSiC半導体装置の製造方法が完了する。
上記実施形態1および2では縦型のMOSFETの製造プロセスを例として説明したがこれに限定されるものではなく、たとえば横型のMOSFET、IGBT(Insulated Gate Bipolar Transistor)、J(Junction)FET、ダイオードまたはサイリスタなどの製造プロセスにおいても同様に適用することが可能である。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の炭化珪素半導体装置の製造方法は、ダイシングブレードの破損を抑制することが要求される炭化珪素半導体装置の製造方法において、特に有利に適用され得る。
11 炭化珪素(SiC)基板
11A 表(おもて)面
11B 裏面
11C オリフラ
12 炭化珪素(SiC)層
13 ドリフト領域
14 ボディ領域
15 ソース領域
16 コンタクト領域
20 ゲート酸化膜
30 ゲート電極
40 ソース電極
50 ドレイン電極
60 MOSFET
70 マスク層
70A 開口部
A,SW 側壁面
B,BW 底面
BL ダイシングブレード
C サブトレンチ
D1 深さ
DL ダイシングライン
DT ダイシング用溝
T1,T2,T3 厚み
TQ 凹部
W1,W2,W3,W4 幅
11A 表(おもて)面
11B 裏面
11C オリフラ
12 炭化珪素(SiC)層
13 ドリフト領域
14 ボディ領域
15 ソース領域
16 コンタクト領域
20 ゲート酸化膜
30 ゲート電極
40 ソース電極
50 ドレイン電極
60 MOSFET
70 マスク層
70A 開口部
A,SW 側壁面
B,BW 底面
BL ダイシングブレード
C サブトレンチ
D1 深さ
DL ダイシングライン
DT ダイシング用溝
T1,T2,T3 厚み
TQ 凹部
W1,W2,W3,W4 幅
Claims (11)
- 炭化珪素基板を準備する工程と、
前記炭化珪素基板のエピタキシャル成長層が形成される第1の表面とは反対側の第2の表面にダイシング用溝を形成する工程と、
前記第1の表面上に前記エピタキシャル成長層を形成する工程と、
前記エピタキシャル成長層が形成された前記炭化珪素基板を前記ダイシング用溝において切断する工程とを備える、炭化珪素半導体装置の製造方法。 - 前記ダイシング用溝を形成する工程では、前記ダイシング用溝の底部側に位置し、前記切断する工程において切断される前記炭化珪素基板および前記エピタキシャル成長層の合計の厚みが150μm以上200μm以下となるように前記ダイシング用溝が形成される、請求項1に記載の炭化珪素半導体装置の製造方法。
- 前記ダイシング用溝を形成する工程では、前記底部が前記炭化珪素基板内に位置するように前記ダイシング用溝が形成される、請求項1または請求項2に記載の炭化珪素半導体装置の製造方法。
- 前記ダイシング用溝を形成する工程では、前記ダイシング用溝の側壁面の間の距離の最小値が50μm以上であり、前記距離の最大値が200μm以下となるように前記ダイシング用溝が形成される、請求項1〜請求項3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記ダイシング用溝を形成する工程では、塩素を用いた熱エッチング、ドライエッチング、レーザを用いた切削および砥石を用いた研削からなる群より選択される少なくとも一の方法により前記ダイシング用溝が形成される、請求項1〜請求項4のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記ダイシング用溝を形成する工程は、
異方性エッチングにより前記炭化珪素基板の前記第2の表面に凹部を形成する工程と、
前記凹部が形成された前記炭化珪素基板を塩素を用いて熱エッチングする工程とを含む、請求項5に記載の炭化珪素半導体装置の製造方法。 - 前記ダイシング用溝を形成する工程では、一方向に沿って延びるように複数の前記ダイシング用溝が形成される、請求項1〜請求項6のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記エピタキシャル成長層が形成された前記炭化珪素基板上に複数のデバイスを形成する工程をさらに備え、
前記ダイシング用溝を形成する工程は、前記デバイスを形成する工程の後に実施される、請求項1〜請求項7のいずれか1項に記載の炭化珪素半導体装置の製造方法。 - 前記デバイスを形成する工程の後、前記ダイシング用溝を形成する工程の前に、前記エピタキシャル成長層の前記炭化珪素基板側とは反対側の表面において、前記ダイシング用溝に対向する溝部を形成する工程をさらに備える、請求項8に記載の炭化珪素半導体装置の製造方法。
- 前記ダイシング用溝を形成する工程は、前記エピタキシャル成長層を形成する工程の前に実施される、請求項1〜請求項7のいずれか1項に記載の炭化珪素半導体装置の製造方法。
- 前記炭化珪素基板を準備する工程では、100mm以上の径を有する前記炭化珪素基板が準備される、請求項1〜請求項10のいずれか1項に記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013186187A JP2015053428A (ja) | 2013-09-09 | 2013-09-09 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013186187A JP2015053428A (ja) | 2013-09-09 | 2013-09-09 | 炭化珪素半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015053428A true JP2015053428A (ja) | 2015-03-19 |
Family
ID=52702219
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013186187A Pending JP2015053428A (ja) | 2013-09-09 | 2013-09-09 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015053428A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019004053A (ja) * | 2017-06-15 | 2019-01-10 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2021040068A (ja) * | 2019-09-04 | 2021-03-11 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007514315A (ja) * | 2003-12-11 | 2007-05-31 | クリー インコーポレイテッド | 半導体基板アセンブリおよびそれを作製しダイシングするための方法 |
JP2013110243A (ja) * | 2011-11-21 | 2013-06-06 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
-
2013
- 2013-09-09 JP JP2013186187A patent/JP2015053428A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007514315A (ja) * | 2003-12-11 | 2007-05-31 | クリー インコーポレイテッド | 半導体基板アセンブリおよびそれを作製しダイシングするための方法 |
JP2013110243A (ja) * | 2011-11-21 | 2013-06-06 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019004053A (ja) * | 2017-06-15 | 2019-01-10 | 株式会社デンソー | 半導体装置およびその製造方法 |
CN110709965A (zh) * | 2017-06-15 | 2020-01-17 | 株式会社电装 | 半导体装置及其制造方法 |
CN110709965B (zh) * | 2017-06-15 | 2023-05-02 | 株式会社电装 | 半导体装置及其制造方法 |
JP2021040068A (ja) * | 2019-09-04 | 2021-03-11 | 株式会社東芝 | 半導体装置の製造方法および半導体装置 |
CN112542382A (zh) * | 2019-09-04 | 2021-03-23 | 株式会社东芝 | 半导体装置的制造方法以及半导体装置 |
US11887858B2 (en) | 2019-09-04 | 2024-01-30 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing same |
CN112542382B (zh) * | 2019-09-04 | 2024-04-09 | 株式会社东芝 | 半导体装置的制造方法以及半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9269781B2 (en) | Semiconductor device and method for manufacturing the same | |
US8507921B2 (en) | Single crystal compound semiconductor substrate | |
JP5759293B2 (ja) | 半導体装置の製造方法 | |
WO2015040966A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2013110331A (ja) | 半導体装置の製造方法 | |
EP2797118B1 (en) | Semiconductor device | |
WO2020031446A1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP6318914B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
JP6183224B2 (ja) | 炭化珪素半導体装置の製造方法 | |
WO2012120730A1 (ja) | 半導体装置の製造方法 | |
JP2015053428A (ja) | 炭化珪素半導体装置の製造方法 | |
JP6125568B2 (ja) | 半導体用の最適化層 | |
JP2015204409A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6146146B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2016012683A (ja) | 炭化珪素半導体装置の製造方法 | |
WO2015076020A1 (ja) | 半導体装置 | |
WO2015045653A1 (ja) | 炭化珪素半導体装置の製造方法 | |
JP6107450B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US9647081B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
JP2016004955A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2015115571A (ja) | 炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170221 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20171024 |