JP4450245B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4450245B2 JP4450245B2 JP2007152075A JP2007152075A JP4450245B2 JP 4450245 B2 JP4450245 B2 JP 4450245B2 JP 2007152075 A JP2007152075 A JP 2007152075A JP 2007152075 A JP2007152075 A JP 2007152075A JP 4450245 B2 JP4450245 B2 JP 4450245B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- semiconductor substrate
- temperature
- etching
- depth direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000000758 substrate Substances 0.000 claims description 71
- 238000001312 dry etching Methods 0.000 claims description 36
- 239000007789 gas Substances 0.000 claims description 33
- 230000015572 biosynthetic process Effects 0.000 claims description 28
- 229910052731 fluorine Inorganic materials 0.000 claims description 18
- 239000011737 fluorine Substances 0.000 claims description 18
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 9
- 229910052799 carbon Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 1
- 238000005530 etching Methods 0.000 description 64
- 238000000034 method Methods 0.000 description 43
- 229920006254 polymer film Polymers 0.000 description 21
- -1 fluorine radicals Chemical class 0.000 description 13
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000013078 crystal Substances 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910021386 carbon form Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- YUCFVHQCAFKDQG-UHFFFAOYSA-N fluoromethane Chemical compound F[CH] YUCFVHQCAFKDQG-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Description
本発明は、半導体基板にトレンチを形成してなる半導体装置の製造方法に関するものである。
従来、素子間を分離する絶遠分離トレンチ、ＭＯＳ素子やＩＧＢＴ素子などのトレンチ構造のゲート電極、ｎ型の領域とｐ型の領域を交互に配置した並設ｐｎ構造部を備える超接合素子などを含む半導体装置を製造するに当たり、異方性ドライエッチングにより半導体基板にトレンチを形成する方法が採用されている。この方法では、加速させたイオンを半導体基板に衝突させてエッチングするので、半導体基板のトレンチ壁面内部にダメージ層が生じる。このダメージ層が残った状態で後工程（熱処理）を行うと、結晶欠陥の発生や、トレンチ壁面上に形成される絶縁膜の信頼性低下といった問題が生じる。
このダメージ層を除去する方法として、本出願人は先に特許文献１を開示している。特許文献１によれば、異方性ドライエッチングによってトレンチを形成した後、フッ酸と硝酸の混合液による等方性ウェットエッチングによって、ダメージ層を除去するようにしている。しかしながら、高アスペクト比（アスペクト比１０以上）のトレンチを形成する場合、表面張力等によって混合液がトレンチの底部側まで供給されにくく、これによりトレンチ壁面の一部にダメージ層が残ることも考えられる。
また、等方性ドライエッチングを採用することも考えられる。しかしながら、従来の等方性ドライエッチングでは、高アスペクト比（アスペクト比１０以上）のトレンチを形成する場合、エッチャントガスがトレンチ底部まで供給されにくく、トレンチの形状が、開口部付近が選択的にエッチングされて側壁に段差のある（角張った部分のある）漏斗様の形状となりやすい。この場合、段差部において電界集中が起こりやすくなる。また、この段差部やダメージ層が残ったトレンチ底部において、結晶欠陥の発生やトレンチ壁面上に形成される絶縁膜の信頼性低下といった問題が生じる。
高アスペクト比のトレンチ底部をエッチングするために、半導体基板にバイアスを印加し、トレンチ底部までイオンを引き込んでエッチングすることも考えられる。しかしながら、この方法によれば、加速させたイオンの衝突により、半導体基板に新たなダメージ層が生じることとなる。
また、特許文献２には、等方性ドライエッチングによってトレンチ底部をエッチングする方法が示されている。異方性ドライエッチングによって半導体基板にトレンチを形成した後、シリコン窒化膜をトレンチ壁面全面に形成する。そして、異方性エッチングによってトレンチ底部のシリコン窒化膜を除去した後に等方性エッチングすることで、トレンチの底部をラウンド形状としつつ、半導体基板に生じたダメージを除去するようにしている。
特開２００１−３５１８９号公報
特開２００３−７６７６号公報
しかしながら、特許文献２に示される製造方法の場合、トレンチの壁面のうち、シリコン窒化膜から露出されたトレンチの底部を等方的にエッチングするため、シリコン窒化膜にて保護された部位と保護されない部位との間でエッチング有無による段差（角張った部分）が発生し、トレンチがメスフラスコ様の形状となる。したがって、段差部において電界集中が起こりやすくなる。また、この段差部や、シリコン窒化膜によって保護されることでダメージ層が残った部位において、結晶欠陥の発生やトレンチ壁面上に形成される絶縁膜の信頼性低下といった問題が生じる。
本発明は上記問題点に鑑み、高アスペクト比のトレンチを形成でき、且つ、トレンチ壁面全面にわたってダメージ層を除去できる半導体装置の製造方法を提供することを目的とする。
上記目的を達成する為に請求項１に記載の発明は、異方性ドライエッチングにより、シリコンを含む半導体基板にアスペクト比が１０以上のトレンチを形成するトレンチ形成工程と、異方性ドライエッチングによって半導体基板のトレンチ壁面内部に生じたダメージ層を、等方性ドライエッチングにより除去する除去工程と、を有する半導体装置の製造方法であって、除去工程において、少なくとも炭素及びフッ素を含む第１ガスと、酸素からなる第２ガスとの少なくとも２種類のガスを用い、半導体基板の温度を９０℃以上１１０℃以下の範囲内の温度にして、等方性ドライエッチングを実施することを特徴とする。
本発明においては、等方性ドライエッチングに用いるガスとして、少なくとも炭素及びフッ素を含む第１ガスと酸素からなる第２ガスの少なくとも２種類のガスを採用している。このガスにおいて、炭素は、フッ素など第１ガスの他の元素とともに重合膜（ポリマー）を形成し、トレンチ壁面に堆積することでフッ素ラジカルによる半導体基板のトレンチ壁面のエッチングを妨げるように作用する。なお、この重合膜は、プラズマ放電域に近いトレンチ開口側ほど堆積されやすい。また、酸素は、半導体基板に堆積した重合膜（炭素）を除去するように作用する。すなわち、重合膜の生成と除去は、トレンチの深さ方向において、トレンチ各所にフッ素ラジカルを供給し（トレンチ各所のエッチングレートを制御し）、トレンチ壁面全面にわたってダメージ層を除去するうえで重要である。
これに対し、本発明者は、半導体基板の温度を制御する（以下に示すように２０℃以上２００℃以下の範囲内の所定温度とする）ことで、重合膜の生成と除去を制御して、トレンチ壁面全面にわたってダメージ層を除去することができることを明らかにした。特に本発明のように、半導体基板の温度を９０℃以上１１０℃以下の範囲内の温度とすると、トレンチの深さ方向において、半導体基板に対するエッチングレートをトレンチ各所でほぼ等しくすることができる。したがって、等方性ドライエッチングによってトレンチ壁面に段差が生じることはない。このように、本発明によれば、高アスペクト比のトレンチを形成でき、且つ、トレンチ壁面全面にわたってダメージ層を除去することができる。
例えば請求項２に記載のように、トレンチ形成工程において、深さ方向でトレンチ幅のほぼ等しい垂直形状のトレンチを形成すると、除去工程後のトレンチを、深さ方向でトレンチ幅のほぼ等しい垂直形状とすることができる。
また、請求項３に記載のように、トレンチ形成工程において、底部側ほどトレンチ幅の小さい順テーパ形状のトレンチを形成する場合、請求項４に記載のように、底部側ほどトレンチ幅の大きい逆テーパ形状のトレンチを形成する場合には、除去工程後のトレンチを、除去工程前のトレンチ形状を模倣したテーパ形状とすることができる。
先ず、本発明の実施形態について説明する前に、本発明者が本発明を創作するに至った経緯を説明する。図１は、等方性エッチングにおける重合膜の効果を示す断面図である。図２は、等方性エッチングにおける重合膜除去の効果を示す断面図である。
本発明者は、異方性ドライエッチングにより、シリコンを含む半導体基板にトレンチを形成した後に、半導体基板のトレンチ壁面内部に生じるダメージ層を除去するに当たり、反応ガスとして、少なくとも炭素及びフッ素を含む第１ガス（例えばテトラフルオロメタン）と、酸素からなる第２ガスとの少なくとも２種類のガスを用いた等方性ドライエッチングの検討を詳細に行った。なお、チャンバ内圧力は３０Ｐａ程度とし、第２ガスに対する第１ガスの流量比を１程度とした。
具体的には、図１に示すように、シリコンからなる半導体基板１０の一面に、例えばシリコン酸化膜からなり、トレンチ形成部位に応じた開口部１２ａを有するマスク１２を形成し、マスク１２を介して、異方性ドライエッチング（例えばＲＩＥ）によりトレンチ１４を形成した。そして、トレンチ１４の形成後、トレンチ壁面内部の図示されないダメージ層を除去すべく、等方性ドライエッチングを実施した。
ここで、上述の等方性ドライエッチングにおいては、プラズマ放電によって第１ガスが分解（解離）された際に、炭素とフッ素など第１ガスを構成する他の元素とによる重合膜（ポリマー）が生成される。図１に示すように、生成された重合膜１６は、プラズマ放電域に近い、半導体基板１０の一面上（マスク１２上）及びトレンチ１４の開口部側から堆積するため、トレンチ１４の深さ方向において、開口部側ほど重合膜１６が存在することとなる。この重合膜１６は、プラズマ放電によって励起された活性種であるフッ素ラジカル１８が、半導体基板１０（トレンチ１４の壁面）をエッチングする（フッ素ラジカル１８がシリコンと反応して揮発性生物を生成し、表面から離脱する）のを妨げる。したがって、重合膜１６が存在すると、フッ素ラジカル１８は、図１に示すように、トレンチ１４の底部側まで供給されることとなり、底部において等方的にエッチングが進行する。
また、第２ガスとして用いる酸素は、プラズマ放電によって励起された状態（酸素ラジカル）で、重合膜１６（炭素）と反応し、例えば図２に示すように二酸化炭素２０として表面から離脱するため、重合膜１６が除去されることとなる。したがって、図２に示すように、重合膜１６が存在しないか、存在しても僅かである状態では、活性種であるフッ素ラジカル１８が、プラズマ放電域から近い半導体基板１０の部位であるトレンチ１４の開口部周辺の壁面をエッチングすることとなる。
このように、重合膜１６の生成（堆積）と除去は、トレンチ壁面の各所エッチングレートを決定するうえで非常に重要な要素である。そこで、本発明者は、重合膜１６の生成（堆積）と除去を制御するパラメータとして、半導体基板１０の温度について精査した。その結果を、図３〜図７に示す。図３は、各温度における、トレンチの深さ方向における位置とエッチングレートとの関係を示す図である。図４は、各温度における、トレンチアスペクト比と、開口部エッチングレートに対する底部エッチングレートの比との関係を示す図である。図５は、トレンチの深さ方向において、エッチングレートがほぼ等しい場合の等方性エッチングを示す断面図である。図６は、トレンチの深さ方向において、底部側ほどエッチングレートが大きい場合の等方性エッチングを示す断面図である。図７は、トレンチの深さ方向において、開口部側ほどエッチングレートが大きい場合の等方性エッチングを示す断面図である。なお、図３及び図４においては、トレンチ幅が約０．８μｍのトレンチ１４に対して等方性ドライエッチングを施した場合の結果を示しており、温度７０℃，９０℃，１２０℃については実測値、それ以外の温度についてはシミュレーション値を示している。また、図５〜図７においては、異方性ドライエッチングにより形成された、深さ方向でトレンチ幅のほぼ等しいトレンチ１４を等方性ドライエッチングする例を示しており、等方性ドライエッチング後のトレンチ１４の壁面を破線で示している。
図３に示すように、半導体基板１０の温度が９０℃の時には、トレンチ１４の深さ方向において、開口部（トレンチ深さ０μｍ）、中間部（トレンチ深さ１０μｍ）、底部（トレンチ深さ２０μｍ）の各所におけるエッチングレートがほぼ等しい値となった。これに対し、半導体基板１０の温度が９０℃よりも低い７０℃の場合には、深さ方向においてトレンチ各所でダメージ層を除去可能でありながら、底部側ほどエッチングレートが大きい値となった。また、半導体基板１０の温度が９０℃よりも高い１２０℃の場合には、深さ方向においてトレンチ各所でダメージ層を除去可能でありながら、開口部側ほどエッチングレートが大きい値となった。
また、半導体基板１０の温度による、トレンチ壁面のエッチングレートの制御は、図４に示すように、トレンチ１４のアスペクト比が１０以上において特に効果的であることが明らかとなった。なお、図４に示すように、半導体基板１０の温度を９０℃以上１１０℃以下、好ましくは１００℃とすると、トレンチ１４の各所におけるエッチングレートがほぼ等しい値となることが明らかとなった。また、１１０℃よりも高い温度とすると、開口部側ほどエッチングレートが大きくなることが明らかとなった。これは、重合膜１６によるトレンチ開口部でのエッチング抑止効果が、９０℃以上１１０℃以下のときよりも小さくなることによるものと考えられる。また、９０℃よりも低い温度とすると、底部側ほどエッチングレートが大きくなることが明らかとなった。これは、重合膜１６によるトレンチ開口部でのエッチング抑止効果が、９０℃以上１１０℃以下のときよりも大きくなることによるものと考えられる。
すなわち、図３及び図４の結果より、アスペクト比が１０以上のトレンチ１４に対して等方性ドライエッチングを施すに当たり、トレンチ壁面のエッチングレートを、半導体基板１０の温度によって制御できることを見出した。詳しくは、図５に示すように、トレンチ１４の深さ方向において、エッチングレートがほぼ等しい状態（フッ素ラジカル１８がトレンチ壁面の各所にほぼ均等に供給される状態）、図６に示すように、トレンチ１４の深さ方向において、底部側ほどエッチングレートが大きい状態（フッ素ラジカル１８が底部側に多く供給される状態）、図７に示すように、トレンチ１４の深さ方向において、開口部側ほどエッチングレートが大きい状態（フッ素ラジカル１８が開口部側に多く供給される状態）のいずれかに制御することができることを見出した。本発明は、この知見に基づくものであり、以下、本発明の実施の形態を図に基づいて説明する。
（第１実施形態）
図８〜図１０は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図であり、図８は、マスク形成工程、図９は、トレンチ形成工程、図１０は除去工程を示している。なお、上述した構成要素と同一の要素には、同一の符号を付与するものとする。
図８〜図１０は、本発明の第１実施形態に係る半導体装置の製造工程を示す断面図であり、図８は、マスク形成工程、図９は、トレンチ形成工程、図１０は除去工程を示している。なお、上述した構成要素と同一の要素には、同一の符号を付与するものとする。
上述したように、本実施形態においても半導体基板１０としてシリコン基板を採用する。異方性ドライエッチングに先立ち、先ず図８に示すように、半導体基板１０の一面上に、トレンチ形成部位に応じた開口部１２ａを有するマスク１２を形成する。このマスク１２としては、異方性ドライエッチングによるトレンチ形成において、マスクとしての機能を果たすものであれば採用することができる。本実施形態においては、上述同様、シリコン酸化膜をパターニングしてマスク１２としている。
次に、マスク１２を介して、異方性ドライエッチングによりトレンチ１４を形成する。異方性ドライエッチングとしては、化学的エッチングよりも物理的エッチングの影響が大きいものであれば採用することができ、本実施形態においてはＲＩＥ（反応性イオンエッチング）を採用している。この異方性ドライエッチングにおいては、加速させたイオンを、マスク１２の開口部１２ａから露出する半導体基板１０に衝突させて物理的エッチング（スパッタエッチング）するため、図９に示すように、半導体基板１０のトレンチ壁面内部にダメージ層２２が形成される。なお、本実施形態においては、トレンチ１４として、アスペクト比が約２０であり、深さ方向においてトレンチ幅のほぼ等しい垂直形状（半導体基板１０の一面に対する）のトレンチを形成する。
トレンチ１４の形成後、ダメージ層２２を除去するために、等方性ドライエッチングを実施する。本実施形態においては、少なくとも炭素及びフッ素を含む第１ガスとしてテトラフルオロメタン（ＣＦ４）、第２ガスとして酸素（Ｏ２）を用い、チャンバ内圧力を３０Ｐａ程度、第２ガスに対する第１ガスの流量比を１程度とした。そして、半導体基板１０の温度を、９０℃以上１１０℃以下の範囲内において所定温度（一定）とした。このような条件とすると、上述（図３〜図５参照）したように、深さ方向においてトレンチ各所のエッチングレートがほぼ等しい値（０．９５程度〜１．０５程度）となる。したがって、トレンチ壁面全面がほぼ均一にエッチングされ、図１０に示すように、トレンチ壁面全面にわたってダメージ層２２を除去することができる。すなわち、ダメージ層２２を起因とする結晶欠陥の発生を抑制することができる。
また、高アスペクト比（アスペクト比１０以上）であって、深さ方向においてトレンチ幅のほぼ等しい垂直形状のトレンチ１４を形成することができる。また、トレンチ壁面全面がほぼ均一にエッチングされるので、高アスペクト比であってもトレンチ１４の壁面に段差がなく、トレンチ１４の底部端（側面との境界）の隅部１４ａと、開口部の角部である肩部１４ｂも、等方性エッチングによって図１０に示すように丸められた形状となる。したがって、局所的な電界集中を抑制することができる。
半導体基板１０の温度としては、特に略１００℃とすると、図４に示したように、深さ方向においてトレンチ各所のエッチングレートをより均一とし、本実施形態においてはトレンチ１４の垂直性を高めることができる。
このようなトレンチ１４の形成（ダメージ層２２の除去）は、素子間を分離する絶遠分離トレンチ、ＭＯＳ素子やＩＧＢＴ素子などのトレンチ構造のゲート電極、ｎ型の領域とｐ型の領域を交互に配置した並設ｐｎ構造部を備える超接合素子のトレンチ形成に適用することができる。本実施形態においては、超接合素子のトレンチ（例えばｐ型の領域をエピ成長によって形成する際のトレンチ）に対し、上述した製造方法を適用している。
このように本実施形態に係る半導体装置の製造方法によれば、高アスペクト比（アスペクト比１０以上）のトレンチ１４を形成でき、且つ、トレンチ壁面全面にわたってダメージ層２２を除去することができる。したがって、ダメージ層２２を起因とする結晶欠陥の発生を抑制することができる。また、等方性ドライエッチングによってトレンチ壁面に段差が生じることがないので、局所的な電界集中を抑制することができる。
なお、本実施形態においては、トレンチ形成工程において、深さ方向でトレンチ幅のほぼ等しい垂直形状のトレンチ１４を形成する例を示した。しかしながら、トレンチ形成工程において、底部側ほどトレンチ幅の小さい順テーパ形状のトレンチ１４や、底部側ほどトレンチ幅の大きい逆テーパ形状のトレンチ１４を形成しても良い。例えばＲＩＥにより、図１１に示すように、底部側ほどトレンチ幅の小さい順テーパ形状のトレンチ１４を形成しておき、上述の条件で除去工程を実施すれば、図１２に示すように、除去工程後のトレンチ１４を、底部側ほどトレンチ幅の小さい順テーパ形状のトレンチ１４とすることができる。このように、本実施形態に係る半導体装置の製造方法によれば、トレンチ壁面全面にわたってダメージ層２２を除去でき、除去工程後のトレンチ１４を、除去工程前のトレンチ形状を反映した（模倣した）形状とすることができる。
（第２実施形態）
図１３及び図１４は、本発明の第２実施形態に係る半導体装置の製造工程を示す断面図であり、図１３は、トレンチ形成工程、図１４は除去工程を示している。なお、上述した構成要素と同一の構成要素には、同一の符号を付与するものとする。
図１３及び図１４は、本発明の第２実施形態に係る半導体装置の製造工程を示す断面図であり、図１３は、トレンチ形成工程、図１４は除去工程を示している。なお、上述した構成要素と同一の構成要素には、同一の符号を付与するものとする。
第１実施形態においては、半導体基板１０の温度を９０℃以上１１０℃以下の範囲内の温度とすることで、アスペクト比が１０以上のトレンチ１４を、ダメージ層２２が除去され、且つ、深さ方向においてトレンチ幅のほぼ等しい垂直形状とする例を示した。これに対し、本実施形態においては、半導体基板１０の温度を２０℃以上９０℃未満の範囲内の所定温度（一定）としつつ、アスペクト比が１０以上のトレンチ１４を、ダメージ層２２が除去され、且つ、深さ方向においてトレンチ幅のほぼ等しい垂直形状とする点を特徴とする。
半導体基板１０の温度を９０℃よりも低い温度とすると、上述（図３、図４、図６参照）したように、トレンチ１４の深さ方向において、半導体基板１０に対するエッチングレートを、底部側ほど大きくなるように連続的に変化する値とすることができる。例えば、温度を７０℃とすると、図４に示すように、トレンチ開口部におけるエッチングレートに対する底部におけるエッチングレートの比が１．２〜１．２５程度となる。本実施形態においては、これを利用し、図１３に示すように、トレンチ形成工程において、例えばＲＩＥにより、底部側ほどトレンチ幅の小さい順テーパ形状のトレンチ１４を形成しておく。そして上述の条件で除去工程を実施する。なお、除去工程後のトレンチ形状が深さ方向でトレンチ幅のほぼ等しい垂直形状となるように、トレンチ形成工程後のトレンチ１４の形状に応じて、除去工程における半導体基板１０の温度を選択する。これにより、トレンチ壁面全面がエッチングされながらも、トレンチ１４の深さ方向において底部側ほど早くエッチングされ、除去工程後のトレンチ１４を、図１４に示すように、深さ方向でトレンチ幅のほぼ等しい垂直形状とすることができる。
なお、半導体基板１０の温度が低いほど、重合膜１６が生成されやすくなり、トレンチ１４の底部側が開口部側に対してエッチングされやすくなるが、２０℃未満とすると、第２ガスとして酸素がある条件であっても、酸素（酸素ラジカル）による除去に対して重合膜１６の生成量が過剰となり、ダメージ層２２の除去が不十分となる。したがって、半導体基板１０の温度は、２０℃以上９０℃未満の範囲内の温度とすると良い。
このように本実施形態に係る半導体装置の製造方法によれば、アスペクト比が１０以上のトレンチ１４を、ダメージ層２２が除去され、且つ、深さ方向においてトレンチ幅のほぼ等しい垂直形状とすることができる。したがって、ダメージ層２２を起因とする結晶欠陥の発生を抑制することができる。また、この等方性ドライエッチングによってトレンチ壁面に段差が生じることはないので、局所的な電界集中を抑制することができる。
なお、本実施形態においては、除去工程が終了した時点で、トレンチ１４を、深さ方向においてトレンチ幅のほぼ等しい垂直形状とする例を示した。しかしながら、トレンチ形成工程において、底部側ほどトレンチ幅の小さい順テーパ形状のトレンチ１４、又は、深さ方向でトレンチ幅のほぼ等しい垂直形状のトレンチ１４を形成しておくことで、除去工程後のトレンチ１４を、底部側ほどトレンチ幅の大きい逆テーパ形状とすることもできる。例えば図１５に示すように、深さ方向でトレンチ幅のほぼ等しい垂直形状のトレンチ１４を形成した場合、上述の条件で除去工程を実施すれば、図１６に示すように、除去工程後のトレンチ１４を、底部側ほどトレンチ幅の大きい逆テーパ形状のトレンチ１４とすることができる。この場合も、高アスペクト比（アスペクト比１０以上）のトレンチ１４を形成でき、且つ、トレンチ壁面全面にわたってダメージ層２２を除去することができる。また、等方性ドライエッチングによってトレンチ壁面に段差が生じることはない。
さらには、トレンチ形成工程において、底部側ほどトレンチ幅の大きい逆テーパ形状のトレンチ１４を形成しておくことで、逆テーパ形状のトレンチ１４のテーパ角（半導体基板１０の一面に対して垂直からの傾き角度）をより大きくするようにしても良い。
（第３実施形態）
図１７及び図１８は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図であり、図１７は、トレンチ形成工程、図１８は除去工程を示している。なお、上述した構成要素と同一の構成要素には、同一の符号を付与するものとする。
図１７及び図１８は、本発明の第３実施形態に係る半導体装置の製造工程を示す断面図であり、図１７は、トレンチ形成工程、図１８は除去工程を示している。なお、上述した構成要素と同一の構成要素には、同一の符号を付与するものとする。
第１実施形態においては、半導体基板１０の温度を９０℃以上１１０℃以下の範囲内の所定温度（一定）とすることで、アスペクト比が１０以上のトレンチ１４を、ダメージ層２２が除去され、且つ、深さ方向においてトレンチ幅のほぼ等しい垂直形状とする例を示した。これに対し、本実施形態においては、半導体基板１０の温度を１１０℃よりも高く２００℃以下の範囲内の温度としつつ、アスペクト比が１０以上のトレンチ１４を、ダメージ層２２が除去され、且つ、深さ方向においてトレンチ幅のほぼ等しい垂直形状とする点を特徴とする。
半導体基板１０の温度を１１０℃よりも高い温度とすると、上述（図３、図４、図７参照）したように、トレンチ１４の深さ方向において、半導体基板１０に対するエッチングレートを、開口部側ほど大きくなるように連続的に変化する値とすることができる。例えば、温度を１２０℃とすると、図４に示すように、トレンチ開口部におけるエッチングレートに対する底部におけるエッチングレートの比が０．９程度となる。本実施形態においては、これを利用し、図１７に示すように、トレンチ形成工程において、例えばＲＩＥにより、底部側ほどトレンチ幅の大きい逆テーパ形状のトレンチ１４を形成しておく。そして上述の条件で除去工程を実施する。なお、除去工程後のトレンチ形状が深さ方向でトレンチ幅のほぼ等しい垂直形状となるように、トレンチ形成工程後のトレンチ１４の形状に応じて、除去工程における半導体基板１０の温度を選択する。これにより、トレンチ壁面全面がエッチングされながらも、トレンチ１４の深さ方向において開口部側ほど早くエッチングされ、除去工程後のトレンチ１４を、図１８に示すように、深さ方向でトレンチ幅のほぼ等しい垂直形状とすることができる。
なお、半導体基板１０の温度が高いほど、重合膜１６が生成されにくくなり、トレンチ１４の開口部側が底部側に対してエッチングされやすくなるが、２００℃を超える温度とすると、重合膜１６がほとんど生成しなくなるため、トレンチ底部へのフッ素ラジカル１８の供給が困難となる。したがって、半導体基板１０の温度を１１０℃よりも高く２００℃以下の範囲内の温度とすると良い。
このように本実施形態に係る半導体装置の製造方法によれば、アスペクト比が１０以上のトレンチ１４を、ダメージ層２２が除去され、且つ、深さ方向においてトレンチ幅のほぼ等しい垂直形状とすることができる。したがって、ダメージ層２２を起因とする結晶欠陥の発生を抑制することができる。また、この等方性ドライエッチングによってトレンチ壁面に段差が生じることはないので、局所的な電界集中を抑制することができる。
なお、本実施形態においては、除去工程が終了した時点で、トレンチ１４を、深さ方向においてトレンチ幅のほぼ等しい垂直形状とする例を示した。しかしながら、トレンチ形成工程において、底部側ほどトレンチ幅の大きい逆テーパ形状のトレンチ１４、又は、深さ方向でトレンチ幅のほぼ等しい垂直形状のトレンチ１４を形成しておくことで、除去工程後のトレンチ１４を、底部側ほどトレンチ幅の小さい順テーパ形状とすることもできる。例えば図１９に示すように、深さ方向でトレンチ幅のほぼ等しい垂直形状のトレンチ１４を形成した場合、上述の条件で除去工程を実施すれば、図２０に示すように、除去工程後のトレンチ１４を、開口部側ほどトレンチ幅の大きい順テーパ形状のトレンチ１４とすることができる。この場合も、高アスペクト比（アスペクト比１０以上）のトレンチ１４を形成でき、且つ、トレンチ壁面全面にわたってダメージ層２２を除去することができる。また、等方性ドライエッチングによってトレンチ壁面に段差が生じることはない。
さらには、トレンチ形成工程において、底部側ほどトレンチ幅の小さい順テーパ形状のトレンチ１４を形成しておくことで、順テーパ形状のトレンチ１４のテーパ角をより大きくするようにしても良い。
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態になんら制限されることなく、本発明の主旨を逸脱しない範囲において、種々変形して実施することが可能である。
本実施形態においては、半導体基板１０としてシリコン基板を採用する例を示した。しかしながら、半導体基板１０としてはシリコンを含む基板であれば良く、例えばＳｉＣ基板を採用することもできる。ただし、ＳｉＣ基板の場合、基板中の炭素を除去するために、第２ガスである酸素をシリコン基板よりも多くしたほうが良い。また、単結晶のバルク基板だけでなく、支持基板上に絶縁層を介して半導体層を配置してなるＳＯＩ構造基板の半導体層を、半導体基板１０として採用することもできる。
本実施形態においては、第１ガスとして、テトラフルオロメタン（ＣＦ４）を用いる例を示した。しかしながら、第１ガスとしては炭素とフッ素を少なくとも含むガスであれば良く、例えばトリフルオロメタン（ＣＨＦ３）、ジフルオロメタン（ＣＨ２Ｆ２）、（モノ）フルオロメタン（ＣＨ３Ｆ）を採用することができる。
本実施形態においては、除去工程において、半導体基板１０の温度を所定温度に固定する例を示した。しかしながら、それぞれの温度範囲内において、温度を変化させても良い。また、除去工程において、半導体基板１０の温度を、深さ方向においてエッチングレートのほぼ等しい９０℃以上１１０℃以下の範囲内の温度、深さ方向において底部側ほどエッチングレートの高い２０℃以上９０℃未満の範囲内の温度、及び深さ方向において開口部側ほどエッチングレートの高い１１０℃よりも高く２００℃以下の範囲内の温度のうち、少なくとも２つの温度で切り替えても良い。このように、半導体基板１０の温度を多段に切り替えても、高アスペクト比のトレンチ１４を形成でき、且つ、トレンチ壁面全面にわたってダメージ層２２を除去することができる。また、トレンチ１４を種々の形状とすることができる。例えば、２０℃以上９０℃未満の範囲内の温度と、１１０℃よりも高く２００℃以下の範囲内の温度の切り替えにより、トレンチ１４を、図２１に示すように鼓状の形状とすることもできる。図２１は、その他変形例の除去工程を示す断面図であり、破線を１段目の除去（１１０℃よりも高く２００℃以下の範囲内の温度）での形状、実線を２段目の除去（２０℃以上９０℃未満の範囲内の温度）での形状としている。
本実施形態においては、半導体基板１０の温度によって、重合膜１６の生成及び除去を制御し、ひいては深さ方向でのトレンチ各所のエッチングレートを制御する例を示した。しかしながら、ガス流量比（ガス流量）、チャンバ内圧力によっても、重合膜１６の生成及び除去を制御することは可能であると考えられる。例えば、第１ガスの量が増えると、フッ素ラジカル１８及び重合膜１６が増加し、底部側のエッチングレートが大きくなる。これに対し、第１ガスの量が減少すると、フッ素ラジカル１８及び重合膜１６が減少して、開口部側のエッチングレートが大きくなる。また、チャンバ内圧力が高くなると、分子密度が高まり、平均速度が遅くなるので、ミーンフリーパス（平均自由行程）が短くなり、開口部側のエッチングレートが大きくなる。これに対し、チャンバ内圧力が低くなると、分子密度が小さくなり、平均速度が早くなるので、ミーンフリーパスが長くなり、底部側のエッチングレートが大きくなる。
１０・・・半導体基板
１２・・・マスク
１４・・・トレンチ
１４ａ・・・隅部
１４ｂ・・・肩部
１６・・・重合膜
１８・・・フッ素ラジカル
２０・・・二酸化炭素
２２・・・ダメージ層
１２・・・マスク
１４・・・トレンチ
１４ａ・・・隅部
１４ｂ・・・肩部
１６・・・重合膜
１８・・・フッ素ラジカル
２０・・・二酸化炭素
２２・・・ダメージ層
Claims (4)
- 異方性ドライエッチングにより、シリコンを含む半導体基板にアスペクト比が１０以上のトレンチを形成するトレンチ形成工程と、
前記異方性ドライエッチングによって前記半導体基板のトレンチ壁面内部に生じたダメージ層を、等方性ドライエッチングにより除去する除去工程と、を有する半導体装置の製造方法であって、
前記除去工程において、少なくとも炭素及びフッ素を含む第１ガスと、酸素からなる第２ガスとの少なくとも２種類のガスを用い、前記半導体基板の温度を９０℃以上１１０℃以下の範囲内の温度にして、前記等方性ドライエッチングを実施することを特徴とする半導体装置の製造方法。 - 前記トレンチ形成工程において、深さ方向でトレンチ幅のほぼ等しい垂直形状の前記トレンチを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記トレンチ形成工程において、底部側ほどトレンチ幅の小さい順テーパ形状の前記トレンチを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記トレンチ形成工程において、底部側ほどトレンチ幅の大きい逆テーパ形状の前記トレンチを形成することを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007152075A JP4450245B2 (ja) | 2007-06-07 | 2007-06-07 | 半導体装置の製造方法 |
| US12/153,634 US20080305644A1 (en) | 2007-06-07 | 2008-05-22 | Method of manufacturing semiconductor device including trench-forming process |
| DE102008027193.4A DE102008027193B4 (de) | 2007-06-07 | 2008-06-06 | Verfahren zur Herstellung einer Halbleitervorrichtung mit Graben |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007152075A JP4450245B2 (ja) | 2007-06-07 | 2007-06-07 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009148601A Division JP5012856B2 (ja) | 2009-06-23 | 2009-06-23 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008306003A JP2008306003A (ja) | 2008-12-18 |
| JP4450245B2 true JP4450245B2 (ja) | 2010-04-14 |
Family
ID=39942362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007152075A Expired - Fee Related JP4450245B2 (ja) | 2007-06-07 | 2007-06-07 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080305644A1 (ja) |
| JP (1) | JP4450245B2 (ja) |
| DE (1) | DE102008027193B4 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11721732B2 (en) | 2021-08-18 | 2023-08-08 | Kabushiki Kaisha Toshiba | Semiconductor device with control electrodes provided in trenches of different widths |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8626344B2 (en) | 2009-08-21 | 2014-01-07 | Allure Energy, Inc. | Energy management system and method |
| US9838255B2 (en) | 2009-08-21 | 2017-12-05 | Samsung Electronics Co., Ltd. | Mobile demand response energy management system with proximity control |
| US9209652B2 (en) | 2009-08-21 | 2015-12-08 | Allure Energy, Inc. | Mobile device with scalable map interface for zone based energy management |
| US8498749B2 (en) | 2009-08-21 | 2013-07-30 | Allure Energy, Inc. | Method for zone based energy management system with scalable map interface |
| WO2011117920A1 (ja) * | 2010-03-24 | 2011-09-29 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| JP5670669B2 (ja) | 2010-08-30 | 2015-02-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP5510309B2 (ja) * | 2010-12-22 | 2014-06-04 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
| US20130054863A1 (en) | 2011-08-30 | 2013-02-28 | Allure Energy, Inc. | Resource Manager, System And Method For Communicating Resource Management Information For Smart Energy And Media Resources |
| US8598040B2 (en) * | 2011-09-06 | 2013-12-03 | Lam Research Corporation | ETCH process for 3D flash structures |
| US11315931B2 (en) | 2011-10-13 | 2022-04-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded transistor |
| US8853021B2 (en) | 2011-10-13 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded transistor |
| US9634134B2 (en) * | 2011-10-13 | 2017-04-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Embedded transistor |
| US8748989B2 (en) * | 2012-02-28 | 2014-06-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin field effect transistors |
| US9716530B2 (en) | 2013-01-07 | 2017-07-25 | Samsung Electronics Co., Ltd. | Home automation using near field communication |
| US10063499B2 (en) | 2013-03-07 | 2018-08-28 | Samsung Electronics Co., Ltd. | Non-cloud based communication platform for an environment control system |
| US10135628B2 (en) | 2014-01-06 | 2018-11-20 | Samsung Electronics Co., Ltd. | System, device, and apparatus for coordinating environments using network devices and remote sensory information |
| CN106464551A (zh) | 2014-01-06 | 2017-02-22 | 魅力能源公司 | 一种使用网络装置和基于遥感的信息来协调环境的系统、装置和设备 |
| US9640385B2 (en) * | 2015-02-16 | 2017-05-02 | Applied Materials, Inc. | Gate electrode material residual removal process |
| JP6557588B2 (ja) * | 2015-12-04 | 2019-08-07 | 株式会社日立ハイテクノロジーズ | ドライエッチング方法 |
| JP7196463B2 (ja) * | 2018-08-23 | 2022-12-27 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| JP7296602B2 (ja) * | 2019-07-26 | 2023-06-23 | パナソニックＩｐマネジメント株式会社 | ＳｉＣ基板の製造方法 |
| JP7349861B2 (ja) * | 2019-09-24 | 2023-09-25 | 東京エレクトロン株式会社 | エッチング方法、ダメージ層の除去方法、および記憶媒体 |
| JP7030858B2 (ja) * | 2020-01-06 | 2022-03-07 | 株式会社Kokusai Electric | 半導体装置の製造方法、基板処理装置およびプログラム |
| CN114613835B (zh) * | 2020-12-08 | 2024-10-18 | 上海功成半导体科技有限公司 | 超结器件及制作方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5605600A (en) * | 1995-03-13 | 1997-02-25 | International Business Machines Corporation | Etch profile shaping through wafer temperature control |
| DE19706682C2 (de) | 1997-02-20 | 1999-01-14 | Bosch Gmbh Robert | Anisotropes fluorbasiertes Plasmaätzverfahren für Silizium |
| US6599842B2 (en) * | 1999-11-29 | 2003-07-29 | Applied Materials, Inc. | Method for rounding corners and removing damaged outer surfaces of a trench |
| JP4200626B2 (ja) * | 2000-02-28 | 2008-12-24 | 株式会社デンソー | 絶縁ゲート型パワー素子の製造方法 |
| JP2001351895A (ja) | 2000-06-09 | 2001-12-21 | Denso Corp | 半導体装置の製造方法 |
| AU2002222631A1 (en) * | 2000-12-21 | 2002-07-01 | Tokyo Electron Limited | Etching method for insulating film |
| JP2003007676A (ja) | 2001-06-18 | 2003-01-10 | Sony Corp | 半導体装置の製造方法 |
| US7993460B2 (en) * | 2003-06-30 | 2011-08-09 | Lam Research Corporation | Substrate support having dynamic temperature control |
| US20050029221A1 (en) * | 2003-08-09 | 2005-02-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep trench etching using HDP chamber |
| JP2006049817A (ja) * | 2004-07-07 | 2006-02-16 | Showa Denko Kk | プラズマ処理方法およびプラズマエッチング方法 |
| JP4534041B2 (ja) | 2005-08-02 | 2010-09-01 | 株式会社デンソー | 半導体装置の製造方法 |
| JP5061506B2 (ja) * | 2006-06-05 | 2012-10-31 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
-
2007
- 2007-06-07 JP JP2007152075A patent/JP4450245B2/ja not_active Expired - Fee Related
-
2008
- 2008-05-22 US US12/153,634 patent/US20080305644A1/en not_active Abandoned
- 2008-06-06 DE DE102008027193.4A patent/DE102008027193B4/de active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11721732B2 (en) | 2021-08-18 | 2023-08-08 | Kabushiki Kaisha Toshiba | Semiconductor device with control electrodes provided in trenches of different widths |
Also Published As
| Publication number | Publication date |
|---|---|
| DE102008027193A1 (de) | 2008-12-11 |
| DE102008027193B4 (de) | 2019-08-22 |
| JP2008306003A (ja) | 2008-12-18 |
| US20080305644A1 (en) | 2008-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4450245B2 (ja) | 半導体装置の製造方法 | |
| US8871105B2 (en) | Method for achieving smooth side walls after Bosch etch process | |
| US20110260298A1 (en) | Semiconductor structures including square cuts in single crystal silicon and method of forming same | |
| KR101399181B1 (ko) | 플라즈마 프로세싱 시스템에 대한 마스크 언더컷 및 노치를최소화시키는 방법 | |
| US8012365B2 (en) | Deep anisotropic silicon etch method | |
| KR20110011571A (ko) | 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법 | |
| JP2007324503A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP3165047B2 (ja) | ポリサイド膜のドライエッチング方法 | |
| CN107359111A (zh) | 一种自对准双重图形化的方法 | |
| EP1503404B1 (en) | Precise patterning of high-k films | |
| US9966312B2 (en) | Method for etching a silicon-containing substrate | |
| JP2007184356A (ja) | エッチング方法 | |
| JP2006066726A (ja) | 半導体装置の製造方法及び半導体基板 | |
| JP2009182059A (ja) | ドライエッチング方法 | |
| JP5012856B2 (ja) | 半導体装置の製造方法 | |
| KR100549204B1 (ko) | 실리콘 이방성 식각 방법 | |
| US6200902B1 (en) | Method of etching a layer in a semiconductor device | |
| WO2015003656A1 (zh) | 玻璃衬底的刻蚀方法 | |
| CN112921403A (zh) | 碳化硅晶片的刻蚀方法 | |
| JP2906997B2 (ja) | 半導体装置の製造方法 | |
| JP2007088168A (ja) | 半導体装置の製造方法 | |
| CN104779162B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 | |
| JP3880968B2 (ja) | 半導体装置の製造方法 | |
| CN113571414A (zh) | 半导体器件的制造方法 | |
| JPH01200632A (ja) | 基板表面の平滑化法及び溝の形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100106 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4450245 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130205 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140205 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |