JP2007324503A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2007324503A JP2007324503A JP2006155624A JP2006155624A JP2007324503A JP 2007324503 A JP2007324503 A JP 2007324503A JP 2006155624 A JP2006155624 A JP 2006155624A JP 2006155624 A JP2006155624 A JP 2006155624A JP 2007324503 A JP2007324503 A JP 2007324503A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- trench
- dry etching
- silicon carbide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 110
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 110
- 239000004065 semiconductor Substances 0.000 title claims abstract description 77
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 166
- 239000000758 substrate Substances 0.000 claims abstract description 98
- 238000001312 dry etching Methods 0.000 claims abstract description 58
- 238000009616 inductively coupled plasma Methods 0.000 claims abstract description 8
- 239000007789 gas Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 38
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 37
- 239000010410 layer Substances 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000002344 surface layer Substances 0.000 claims description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000011261 inert gas Substances 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 10
- 230000001154 acute effect Effects 0.000 abstract description 9
- 238000007493 shaping process Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 50
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 11
- 230000001965 increasing effect Effects 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
Abstract
【目的】ＳｉＣ半導体基板に３μｍを超える深いトレンチエッチングを可能にすると共に、トレンチ底部を、電界集中を引き起こして耐圧特性に影響を及ぼす程度の鋭角を有する凹凸形状を形成することなく、平坦に整形することのできるドライエッチング工程を含む炭化珪素半導体装置の製造方法の提供。
【構成】高密度誘導結合プラズマを用いたドライエッチングが、順に行われるエッチング条件の異なる第一ドライエッチングと第二ドライエッチングを備えている炭化珪素半導体装置の製造方法とする。
【選択図】 図１
【構成】高密度誘導結合プラズマを用いたドライエッチングが、順に行われるエッチング条件の異なる第一ドライエッチングと第二ドライエッチングを備えている炭化珪素半導体装置の製造方法とする。
【選択図】 図１
Description
本発明は、高耐圧、大電流用炭化珪素（以下、ＳｉＣ）半導体装置の製造方法にかかり、詳しくはトレンチゲート構造を備える炭化珪素半導体装置の製造方法にかかる。
インバータや交流電力制御などに用いられるシリコン（以下Ｓｉ）半導体パワーデバイス（パワー半導体装置と同義）としてはパワーＭＯＳＦＥＴやＩＧＢＴなどが周知であり、広く用いられている。しかしながら、半導体材料としてのＳｉは、パワーデバイスの半導体特性に関しては、もはや、その材料の物性的限界に近い使われ方が多く見られるようになった。そこで、物性的限界が半導体Ｓｉよりさらに高い材料である、半導体ＳｉＣが着目されるようになっている。この半導体ＳｉＣ（特に４Ｈ−ＳｉＣの結晶形態のもの）材料はその絶縁破壊電界が半導体Ｓｉに比べ一桁高く、さらにバンドギャップは２．９倍、熱伝導率は３．２倍、真性半導体となる温度が３〜４倍とそれぞれＳｉより高いことを特長とする。このため、特にパワーデバイス用の基板材料として用いた場合に、Ｓｉより物性的限界に優れた性能が大いに発揮される。この結果、この半導体ＳｉＣ基板を用いたパワーデバイスでは、半導体Ｓｉデバイスではトレードオフ関係にあって難しいとされる高耐圧特性と低オン抵抗特性との併有を期待できるので、近年製品化へのアプローチが多く試みられるようになった。しかし、パワーデバイスとして実用化または製品化するための実際の製造プロセスには、まだまだ解決すべき課題も多い。
一方、近年、半導体Ｓｉを用いたパワーＭＯＳＦＥＴやＩＧＢＴのオン抵抗またはオン電圧を低減するために開発された高密度パターン化技術の一つとしてトレンチゲート構造がある。このトレンチゲート構造を備えたＭＯＳＦＥＴのユニット部分の要部断面図を図７に示す。このトレンチＭＯＳＦＥＴはｎ型基板１０１の一方の主面に形成されるｎ型高抵抗層１０２とｐウエル層１０３とこのｐウエル層１０３の表面層に形成されるｎエミッタ領域１０４と、このｎエミッタ領域１０４の表面からｎ型高抵抗層１０２に達する深さにエッチング形成されたトレンチ１０５と、このトレンチ１０５内表面に形成されるゲート酸化膜１０６およびゲート酸化膜１０６を挟んでトレンチ１０５内に埋め込まれる導電性ポリシリコンゲート電極１０７などを主要な構成要素として備えるデバイスである。その製造に際しては、特にトレンチ１０５の幅、深さ、内表面性状などを精密に形成するためのエッチング工程は、その半導体特性にも密接に関係するので、非常に重要である。また、トレンチ１０５に必要な深さは耐圧等によって異なるが数百Ｖの耐圧で数μｍの深さが少なくとも必要である。このように高耐圧デバイスを作成する際に必要とされる深いトレンチ１０５の形成を可能にするエッチング技術および好ましいトレンチ１０５内表面性状に制御するためのエッチングプロセス技術は半導体Ｓｉ基板では既にほぼ確立されている。
しかしながら、本発明にかかる半導体ＳｉＣ基板材料は、ウエットエッチングを可能とする実用的なエッチング溶液すら未だ発見されていないほど難エッチング材料の一つであるため、前述の半導体Ｓｉ基板の場合のようにはエッチング制御技術が充分に確立されていない。一応、半導体ＳｉＣ基板のエッチング方法としては反応性イオンエッチング（ＲＩＥ）などのドライエッチングによれば、可能であることは知られている（特許文献１〜５）が、このＲＩＥドライエッチング技術では半導体ＳｉＣ基板に対するエッチングレートが低い（ＣＦ４およびＯ２との混合ガスを用いたエッチングレートで、５０ｎｍ／分程度）上にマスクとなる材料とのエッチング選択性も小さいため、マスクを用いた選択エッチングが必要なトレンチ形成、特に深いトレンチエッチング形成が難しいという問題がある。たとえば、数μｍ程度の深さのトレンチでさえ、容易とはいえないレベルである。
一方、エッチングレートを稼ぐためには、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合プラズマ）方式などによる高密度プラズマを用いたドライエッチングが有効であることも知られているが、それでも前述の深い（数μｍ）トレンチを形成するには長時間を要する。さらに、エッチング選択性を有するアルミニウム（Ａｌ）膜またはニッケル膜をマスクとしてＣＦ４およびＯ２との混合ガスを用いたＩＣＰ方式によるエッチングレートは１００ｎｍ／分以上にすることができるが、マスク金属による汚染やエッチング表面に付着したマイクロマスクによるエッチング面の非平滑性が問題となる。
前述のＩＣＰドライエッチングでは、エッチングマスクとしてＳｉＯ２膜を用いれば、金属マスクの場合のような問題は生じないが、化学的および物理的にも、半導体ＳｉＣ基板とのエッチング選択比が十分高くないと、半導体ＳｉＣ基板に形成されるトレンチが目標とするエッチング深さに到達する前にマスクがエッチングされて無くなるという問題が発生する。現在知られているＩＣＰドライエッチングでは、具体的には、厚さが２μｍのＳｉＯ２膜をマスクとして半導体ＳｉＣ基板をエッチングすると選択比は３程度であるので、ＳｉＣ基板が６μｍ程度エッチングされたところでマスクのＳｉＯ２膜が消失し、それ以上のトレンチ形成ができなくなる。また、マスクの膜厚を２μｍより厚くしようとしても、ＳｉＯ２膜の成膜に時間がかかる上に、厚くなったマスク材に対する良好な精度のパターニングが難しくなるという問題が新たに生じるので、ＳｉＯ２膜の膜厚を厚くすれば前記問題点の解消は容易と単純には断定できない。従って、現在のＳｉＣ基板に対するＩＣＰドライエッチングでは、可能なトレンチの深さの実用的なレベルは約３μｍ程度である。
さらに、前記ＩＣＰ高密度プラズマを用いたドライエッチングによりＳｉＣ基板１１０に形成された深いトレンチの底部には、図８に示すようなトレンチ１１１の底部に鋭角を有する凹凸形状になったマイクロトレンチ（サブトレンチ）１１２が形成されることが知られている。トレンチ１１１底部にマイクロトレンチ１１２を有するトレンチゲート構造を備えるＭＯＳデバイスを動作させると、電界がマイクロトレンチ１１２の鋭角部に集中して絶縁破壊がおき、設計した耐圧が得られなくなるので、大きな問題となる（特許文献６）。さらに前記特許文献６には、ＳｉＣ基板に対して、Ａｌ膜をマスクとして、ＣＦ４とＯ２との混合ガスを用いた第一のＩＣＰドライエッチングによりトレンチの形成を行い、Ａｌマスクを除去後、再度第二のＩＣＰドライエッチングを基板の全面に行うことにより、前記第一のドライエッチングにより形成されたトレンチ底部のマイクロトレンチを緩和することの記載もある。
特許第２９９２５９６号公報
特許第２６６１３９０号公報
特許第３５９３１９５号公報
特許第３７６１５４６号公報
特公平８−１２２８６号公報
特開２００５−５６８６８号公報
一方、前記特許文献１〜５の記載には、ＳｉＣ基板とのエッチング選択性の大きいマスクを用いて深いトレンチを形成する方法は無いし、また、前記文献１〜５に記載のエッチング方法ではエッチングレートが小さいので、ＳｉＣ基板に深いトレンチを形成するには時間がかかり過ぎて実用性が低い。さらに、トレンチゲート構造を備えたＭＯＳ半導体デバイスの耐圧特性に悪影響を及ぼさない程度に、トレンチ底部を鋭角の凹凸無く平坦に整形されるようにエッチングすることについては全く示唆すらない。
また、前記特許文献６の記載によるトレンチの深さは３μｍ程度であり、それ以上の深さのトレンチを形成した場合についても第二のＩＣＰドライエッチングによりマイクロエッチングが耐圧特性に影響のない程度にまで改善されるとは説明されていない。さらに、前記特許文献６の記載では、エッチングマスクとして、アルミニウムやニッケルの金属マスクを用いているので、トレンチ内表面への金属汚染が避けられない。できれば、金属マスクを避けることが望ましい。
本発明はそのような問題点に鑑みてなされたものであり、ＳｉＣ半導体基板に３μｍを超える深いトレンチエッチングを実用性の高いプロセスにすると共に、トレンチ底部を、電界集中を引き起こして耐圧特性に影響を及ぼす程度の鋭角を有する凹凸形状を形成することなく、平坦に整形することのできるドライエッチング工程を含む炭化珪素半導体装置の製造方法を提供することである。
特許請求の範囲の請求項１記載によれば、炭化珪素半導体基板上に該基板とは導電型の異なるウエル層とこのウエル層の表面層に形成される前記基板と同導電型のエミッタ領域とを形成後、前記基板表面にＳｉＯ２膜を用いて所要の選択的なエッチングマスクを形成し、前記基板表面に露出する前記エミッタ領域表面部分に高密度誘導結合プラズマを用いたドライエッチングによりトレンチゲート構造用のトレンチを形成するエッチング工程を有する炭化珪素半導体装置の製造方法において、前記高密度誘導結合プラズマを用いたドライエッチングが、順に行われるエッチング条件の異なる第一ドライエッチングと第二ドライエッチングを備えている炭化珪素半導体装置の製造方法とすることにより、前記本発明の目的は達成される。
特許請求の範囲の請求項２記載によれば、前記高密度プラズマがフッ化物と酸素と不活性ガスを主成分として含む混合ガスを電離して得られる誘導結合プラズマである請求項１記載の炭化珪素半導体装置の製造方法とすることが好ましい。
特許請求の範囲の請求項３記載によれば、第一ドライエッチングのエッチング条件が、混合ガスとしてＳＦ６とＯ２とＡｒを主成分とするガスを用い、そのうち、Ａｒは全ガス流量の５０％乃至８０％であり、ＳＦ６／Ｏ２は１／２乃至７／１０であって、前記炭化珪素半導体基板を７０℃乃至１００℃に加熱しながらトレンチエッチングを行う請求項１または２記載の炭化珪素半導体装置の製造方法とすることがより好ましい。
特許請求の範囲の請求項３記載によれば、第一ドライエッチングのエッチング条件が、混合ガスとしてＳＦ６とＯ２とＡｒを主成分とするガスを用い、そのうち、Ａｒは全ガス流量の５０％乃至８０％であり、ＳＦ６／Ｏ２は１／２乃至７／１０であって、前記炭化珪素半導体基板を７０℃乃至１００℃に加熱しながらトレンチエッチングを行う請求項１または２記載の炭化珪素半導体装置の製造方法とすることがより好ましい。
特許請求の範囲の請求項４記載によれば、第ニドライエッチングのエッチング条件が、前記第一ドライエッチングのエッチング条件のうち、ＳＦ６／Ｏ２を１／１にすると共に、さらにＩＣＰ電力を１／２以下、ＳｉＣ基板側に印加するバイアス電力を増加させるように変更したエッチング条件である請求項３記載の炭化珪素半導体装置の製造方法とすることが好適である。
特許請求の範囲の請求項５記載によれば、前記マスクＳｉＯ２膜の厚さを０．５μｍ乃至３μｍとし、第一ドライエッチング後、ドライエッチング装置内を所要の減圧状態を維持したまま、または一旦大気圧に開放後、再度前記所要の減圧状態にした後、第二のドライエッチングを行う請求項４記載の炭化珪素半導体装置の製造方法とすることがいっそう好適である。
特許請求の範囲の請求項６記載によれば、ドライエッチングが、エッチング条件として、０．５Ｐａ以下の圧力で行われる特許請求の範囲の請求項２記載の炭化珪素半導体装置の製造方法とすることが好適である。
本発明によれば、ＳＦ６およびＯ２ガスにＡｒ添加することにより、低圧（１Ｐａ）での放電が可能となり、Ａｒ添加量、ＳＦ６およびＯ２比をＳＦ６がＯ２に対して６０％にし、さらにエッチング時の温度を８０℃に上昇させ、総ガス流量を制御すると、エッチング選択比を８．７ときわめて高くすることができ、その結果、３μｍを超え、特には１０μｍ以上の深いトレンチを形成できるだけでなく、さらに２段階のエッチング条件を用いることにより、マイクロトレンチと呼ばれる、トレンチ底部に、電界集中を引き起こして耐圧特性に影響を及ぼす程度の鋭角を有する凹凸形状のような形状異常を実質的になくすことができる。
その結果トレンチＭＯＳＦＥＴの製造において、前述のトレンチエッチング工程を適用して製造することにより、ゲート・エミッタ間耐圧を向上させた炭化珪素半導体装置の製造方法を提供することができる。
以下、本発明にかかる炭化珪素半導体装置の製造方法について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１は本発明の炭化珪素半導体装置の製造方法にかかる炭化珪素半導体基板のＳｉＯ２膜上にエッチングマスクを形成するためにフォトレジストをパターニングした段階のＳｉＣ半導体基板の要部断面図である。図２は本発明にかかる炭化珪素半導体基板のＳｉＯ２膜をエッチングマスクパターンにフォトエッチングした段階のＳｉＣ半導体基板の要部断面図である。図３は本発明にかかる炭化珪素半導体基板のＳｉＯ２膜をエッチングマスクパターンに形成してフォトレジストを除去した段階のＳｉＣ半導体基板の要部断面図である。図４は本発明にかかるドライエッチングについての、Ａｒ添加量とＳｉＣ／ＳｉＯ２の選択エッチング比とサブトレンチ量との関係図である。図５は実施例１による第一ドライエッチングのエッチング条件によるトレンチ形状の断面図である。図６は実施例１による第一ドライエッチング後に第二ドライエッチングを加えた場合のトレンチの断面図である。
図９は実施例２による第一ドライエッチングのエッチング条件によるトレンチ形状の断面図である。図１０は実施例２による第一ドライエッチング後に第二ドライエッチングを加えた場合のトレンチの断面図である。
図１は本発明の炭化珪素半導体装置の製造方法にかかる炭化珪素半導体基板のＳｉＯ２膜上にエッチングマスクを形成するためにフォトレジストをパターニングした段階のＳｉＣ半導体基板の要部断面図である。図２は本発明にかかる炭化珪素半導体基板のＳｉＯ２膜をエッチングマスクパターンにフォトエッチングした段階のＳｉＣ半導体基板の要部断面図である。図３は本発明にかかる炭化珪素半導体基板のＳｉＯ２膜をエッチングマスクパターンに形成してフォトレジストを除去した段階のＳｉＣ半導体基板の要部断面図である。図４は本発明にかかるドライエッチングについての、Ａｒ添加量とＳｉＣ／ＳｉＯ２の選択エッチング比とサブトレンチ量との関係図である。図５は実施例１による第一ドライエッチングのエッチング条件によるトレンチ形状の断面図である。図６は実施例１による第一ドライエッチング後に第二ドライエッチングを加えた場合のトレンチの断面図である。
図９は実施例２による第一ドライエッチングのエッチング条件によるトレンチ形状の断面図である。図１０は実施例２による第一ドライエッチング後に第二ドライエッチングを加えた場合のトレンチの断面図である。
以下、本発明にかかるトレンチゲート構造を備えるＭＯＳ半導体装置の製造方法の実施例１について図面を用いて詳細に説明する。このＭＯＳ半導体装置の製造方法のうち、本発明にかかるトレンチエッチング工程以外の工程については、従来の製造方法に準じるので、詳細な製造条件等は示さず簡略記載とする。図１１は完成した本発明の製造方法により作製したトレンチゲート構造を備えるＭＯＳ半導体装置の要部断面図である。図１１に示すＳｉＣ積層基板１０はｎ型のＳｉＣ基板１上に高抵抗ｎ型のＳｉＣ層２をエピタキシャル成長により堆積させ、この膜上にｐ型のＳｉＣ薄膜３をエピタキシャル成長により堆積させて形成される。ここで、前記ｐ型ＳｉＣエピタキシャル層はｐウエル層３となる。次に、ＳｉＯ２膜フォトエッチング工程を示す図１、２、３に示すように、前述の半導体層等が形成されたＳｉＣ積層基板１０上にトレンチエッチング用のマスクとなるＳｉＯ２膜４４をＣＶＤ法などにより堆積した後にフォトレジスト１４を形成し（図１）、フォトリソグラフィでトレンチ用ＳｉＯ２膜パターン４を形成する（図２）。フォトレジスト１４を除去し（図３）、形成されたＳｉＯ２膜パターン４をマスクとして表面から前記ｐウエル３直下の高抵抗ｎ型のＳｉＣエピタキシャル層２までドライエッチングし、深さ１０μｍ程度のトレンチ（溝）５を形成する。このトレンチエッチング工程については、後で詳述する。その後、形成したトレンチ５内を洗浄し、エッチングによるダメージ層（図示せず）を除去するためのソフトエッチングと犠牲酸化膜（図示せず）形成を行った後、前記犠牲酸化膜とマスクＳｉＯ２膜４を除去する。次にゲート酸化膜６とポリシリコンゲート電極７を順に形成する。ゲート電極７は、基板１０表面にリンドープされたポリシリコンを堆積してトレンチ５に埋め込み、基板１０表面部のポリシリコンをエッチバックして作製する。さらに、ｎ＋エミッタ領域８およびｐウエル３表面にｐ＋コンタクト領域１２を設けるためのパターニングを行い、ｎ型およびｐ型のドーパントをそれぞれイオン注入し、熱処理し活性化する。基板１０表面にゲート電極７とエミッタ電極１１との間を絶縁するための層間絶縁膜９を堆積し、パターニングした後に、エミッタ電極１１とゲート電極７パッド部を形成するためにアルミニウム膜を蒸着させ、パターニングし、裏面側にドレイン電極（図示せず）をスパッタなどにより形成すると、図１１に示す本発明の製造方法にかかるトレンチゲート構造を備えるＳｉＣ−ＭＯＳ半導体装置ができる。
本発明にかかるトレンチゲート構造を備えるＭＯＳ半導体装置の製造方法では、特にトレンチエッチングに特徴があるので、この点について以下特に詳しく説明する。図１は、ＳｉＣ積層基板１０にＳｉＯ２膜４４とフォトレジスト１４が積層されたＳｉＣ積層基板１０の断面を示す。
まず、ＳｉＣ積層基板１０上に２．２μｍ厚のＳｉＯ２膜４４をＣＶＤ法などにより堆積形成した後、フォトレジスト１４をＳｉＯ２膜４４上にスピンコート法により全面塗布する。その後、クリーンオーブンに８５℃で３０分投入し、フォトレジスト１４をベークする。ベーク後、紫外線を用いた露光装置で所定のパターンを有するフォトマスクを用いて初期露光を行う。初期露光後、１１５℃で１５分のベークを行い、その後、マスクを用いないで基板全体を全面露光する。全面露光後、現像処理により、所望のトレンチマスクパターン以外の不要なフォトレジストを除去し、図１のような断面を有するフォトレジスト１４のパターンを形成する。
まず、ＳｉＣ積層基板１０上に２．２μｍ厚のＳｉＯ２膜４４をＣＶＤ法などにより堆積形成した後、フォトレジスト１４をＳｉＯ２膜４４上にスピンコート法により全面塗布する。その後、クリーンオーブンに８５℃で３０分投入し、フォトレジスト１４をベークする。ベーク後、紫外線を用いた露光装置で所定のパターンを有するフォトマスクを用いて初期露光を行う。初期露光後、１１５℃で１５分のベークを行い、その後、マスクを用いないで基板全体を全面露光する。全面露光後、現像処理により、所望のトレンチマスクパターン以外の不要なフォトレジストを除去し、図１のような断面を有するフォトレジスト１４のパターンを形成する。
フォトレジスト１４のパターン形成後、図示しないＩＣＰ−ドライエッチング装置でフォトレジスト１４をマスクとしてＳｉＯ２膜４４をドライエッチングする。エッチングの条件はＣＨＦ３ガスを１５ｓｃｃｍ導入し、１Ｐａの圧力でＩＣＰ電力１３５Ｗ、ＳｉＣ基板側へのバイアス電力１５Ｗでエッチングする。パターニングされた線幅は本実施例では２μｍ幅である。図２に、以上のフォトプロセスで得られたＳｉＯ２膜マスク４の構成を示す。図２のＳｉＯ２膜のドライエッチング後に、７０℃のレジスト剥離液に浸し、残ったフォトレジスト１４を剥離して図３のようにＳｉＣ基板上にＳｉＯ２膜４がパターニングされたＳｉＣ積層基板１０を作成する。
次にＳｉＣ基板（またはＳｉＣ膜）１の表面からＩＣＰドライエッチングを行う。本発明ではＳｉＣ基板１０のドライエッチングは２段階に条件を変化させて行うことを特徴とする。第一のドライエッチングにおけるエッチング条件では目標の深さの４／５程度のエッチングが好ましい。深さ３μｍを超える深いエッチングを行う場合は、ＳｉＯ２膜マスクとＳｉＣ基板のエッチング選択比（以下選択比）ができるだけ大きいことが望ましい。
まず、エッチング選択比の大きいエッチング条件を調べた。下記表１に、本発明にかかるドライエッチングに用いるガス種、ガス流量、ＩＣＰ電力、バイアス電力、エッチング装置内の圧力（気圧）および温度を変化させた場合のエッチング選択比（ＳｉＣ基板エッチング量／ＳｉＯ２膜エッチング量の比）を示す。
図４に、ＳＦ６／Ｏ２のガス流量比６／１０ｓｃｃｍを一定とし、Ａｒ添加量を変えたときのエッチング選択比とマイクロトレンチ（サブトレンチ）大きさ（μｍ）の変化を示す。図４に示したようにＡｒ流量をおおよそ４０ｓｃｃｍにしたとき、エッチング選択比が最大になり、一方、マイクロトレンチ（サブトレンチ）はＡｒ流量が３０ｓｃｃｍ以上では小さくなることが分かる。
前記図４に示す結果を踏まえ、本実施例では第一ドライエッチングのエッチング条件はＳＦ６ガスとＯ２ガスとＡｒガスの混合ガスでＳＦ６流量５ｓｃｃｍ、Ｏ２流量８ｓｃｃｍ、Ａｒ流量３０ｓｃｃｍを導入して１Ｐａの圧力でＩＣＰ電力５００Ｗ、ＳｉＣ基板側に印加するバイアス電力を１５Ｗ、さらにＳｉＣ基板をヒーターで８０℃に加熱した条件で目標深さの４／５程度まで（約１０μｍ）エッチングを行った。図５に前記第一のエッチング条件でのエッチング深さ１０μｍとしたときの実際のエッチング形状を観察したＳｉＣ積層基板１０の断面図を示す。前記第一の条件でエッチングするとエッチング速度０．６μｍ／ｍｉｎ程度である。従来の０．０５μｍ／ｍｉｎに比べて高速にエッチングできるが、そのトレンチ５の断面形状はエッチング底部が少し細くなり、底部にマイクロトレンチ１３が発生している。この第一のエッチング条件で目標深さの４／５程度（この実施例では１０μｍ）をエッチングした後に、エッチング装置からサンプル（ＳｉＣ基板）１０を取り出さずに真空（減圧状態）を維持し続けて第二の条件でのエッチングを行った。本実施例１では減圧状態を維持したが、大気開放しても問題がないことも別途確認した。この第二のエッチング条件はＳＦ６、Ｏ２、Ａｒの混合ガスを用い、ＳＦ６流量２ｓｃｃｍ、Ｏ２流量２ｓｃｃｍ、Ａｒ流量８ｓｃｃｍを導入して１Ｐａの圧力でＩＣＰ電力２００Ｗ、ＳｉＣ基板側に印加するバイアス電力を２０Ｗ、さらにＳｉＣ基板をヒーターで８０℃に加熱した条件で、先に形成したトレンチ５深さ１０μｍにさらに深さ２．５μｍエッチングを加えた（第一のエッチング条件と合わせた深さ１２．５μｍエッチング）。第一のエッチング条件後、第二のエッチング条件で続けてエッチングを行った場合のトレンチ５を示すＳｉＣ積層基板の断面図を図６に示す。第二のエッチング条件ではエッチング速度は０．２μｍ／ｍｉｎ程度に低下するが、第二のエッチングを追加することでマイクロトレンチ１３がほとんどなくなるのがわかる。トータルのエッチング深さは１２．６μｍであった。このトレンチエッチング工程により形成したトレンチＭＯＳ半導体装置ではトレンチの底部での電界集中による耐圧低下が極めて小さいことが分かった。
以上の結果、実施例１によれば、ＳｉＣ半導体基板に３μｍを超える深いトレンチエッチング、さらには１０μｍ以上の深いトレンチが実用性の高いプロセスで可能になるだけでなく、トレンチ底部を、電界集中を引き起こして耐圧特性に影響を及ぼす程度の鋭角を有する凹凸形状を形成することなく、平坦にエッチングできることが分かった。
実施例１のエッチング条件を変えた実施例２について、以下、説明する。
前記表１の条件９および図４に示す結果を踏まえ、本実施例では第一ドライエッチングのエッチング条件はＳＦ６ガスとＯ２ガスとＡｒガスの混合ガスでＳＦ６流量４．２ｓｃｃｍ、Ｏ２流量７ｓｃｃｍ、Ａｒ流量２８ｓｃｃｍを導入して０．４Ｐａの圧力でＩＣＰ電力５００Ｗ、ＳｉＣ基板側に印加するバイアス電力を１５Ｗ、さらにＳｉＣ基板をヒーターで８０℃に加熱した条件で目標深さの９／１０程度まで（約９μｍ）エッチングを行った。図６−１に前記第一のエッチング条件でのエッチング深さ９μｍとしたときの実際のエッチング形状を観察したＳｉＣ積層基板１０の断面図を示す。前記第一の条件でエッチングするとエッチング速度０．６μｍ／ｍｉｎ程度である。従来の０．０５μｍ／ｍｉｎに比べて高速にエッチングできるが、そのトレンチ５の断面形状はエッチング底部が少し角張った形状となっている。この第一のエッチング条件で目標深さの９／１０程度（この実施例では９μｍ）をエッチングした後に、エッチング装置からサンプル（ＳｉＣ基板）１０を取り出さずに真空（減圧状態）を維持し続けて第二の条件でのエッチングを行った。本実施例２では減圧状態を維持したが、大気開放しても問題がないことも別途確認した。この第二のエッチング条件はＳＦ６、Ｏ２、Ａｒの混合ガスを用い、ＳＦ６流量４．２ｓｃｃｍ、Ｏ２流量８．４ｓｃｃｍ、Ａｒ流量２８ｓｃｃｍを導入して０．４Ｐａの圧力でＩＣＰ電力５００Ｗ、ＳｉＣ基板側に印加するバイアス電力を１５Ｗ、さらにＳｉＣ基板をヒーターで８０℃に加熱した条件で、先に形成したトレンチ５の深さ９μｍにさらに深さ１μｍエッチングを加えた（第一のエッチング条件と合わせた深さ１０μｍエッチング）。第一のエッチング条件後、第二のエッチング条件で続けてエッチングを行った場合のトレンチ５を示すＳｉＣ積層基板の断面図を図６−２に示す。第二のエッチング条件ではエッチング速度は０．３μｍ／ｍｉｎ程度に低下するが、第二のエッチングを追加することでトレンチ底部Ｕ字状となるのがわかる。トータルのエッチング深さは１０μｍであった。このトレンチエッチング工程により形成したトレンチＭＯＳ半導体装置ではトレンチの底部での電界集中による耐圧低下が極めて小さいことが分かった。
前記表１の条件９および図４に示す結果を踏まえ、本実施例では第一ドライエッチングのエッチング条件はＳＦ６ガスとＯ２ガスとＡｒガスの混合ガスでＳＦ６流量４．２ｓｃｃｍ、Ｏ２流量７ｓｃｃｍ、Ａｒ流量２８ｓｃｃｍを導入して０．４Ｐａの圧力でＩＣＰ電力５００Ｗ、ＳｉＣ基板側に印加するバイアス電力を１５Ｗ、さらにＳｉＣ基板をヒーターで８０℃に加熱した条件で目標深さの９／１０程度まで（約９μｍ）エッチングを行った。図６−１に前記第一のエッチング条件でのエッチング深さ９μｍとしたときの実際のエッチング形状を観察したＳｉＣ積層基板１０の断面図を示す。前記第一の条件でエッチングするとエッチング速度０．６μｍ／ｍｉｎ程度である。従来の０．０５μｍ／ｍｉｎに比べて高速にエッチングできるが、そのトレンチ５の断面形状はエッチング底部が少し角張った形状となっている。この第一のエッチング条件で目標深さの９／１０程度（この実施例では９μｍ）をエッチングした後に、エッチング装置からサンプル（ＳｉＣ基板）１０を取り出さずに真空（減圧状態）を維持し続けて第二の条件でのエッチングを行った。本実施例２では減圧状態を維持したが、大気開放しても問題がないことも別途確認した。この第二のエッチング条件はＳＦ６、Ｏ２、Ａｒの混合ガスを用い、ＳＦ６流量４．２ｓｃｃｍ、Ｏ２流量８．４ｓｃｃｍ、Ａｒ流量２８ｓｃｃｍを導入して０．４Ｐａの圧力でＩＣＰ電力５００Ｗ、ＳｉＣ基板側に印加するバイアス電力を１５Ｗ、さらにＳｉＣ基板をヒーターで８０℃に加熱した条件で、先に形成したトレンチ５の深さ９μｍにさらに深さ１μｍエッチングを加えた（第一のエッチング条件と合わせた深さ１０μｍエッチング）。第一のエッチング条件後、第二のエッチング条件で続けてエッチングを行った場合のトレンチ５を示すＳｉＣ積層基板の断面図を図６−２に示す。第二のエッチング条件ではエッチング速度は０．３μｍ／ｍｉｎ程度に低下するが、第二のエッチングを追加することでトレンチ底部Ｕ字状となるのがわかる。トータルのエッチング深さは１０μｍであった。このトレンチエッチング工程により形成したトレンチＭＯＳ半導体装置ではトレンチの底部での電界集中による耐圧低下が極めて小さいことが分かった。
以上の結果、実施例２によれば、ＳｉＣ半導体基板に３μｍを超える深いトレンチエッチング、さらには１０μｍ以上の深いトレンチが実用性の高いプロセスで可能になるだけでなく、トレンチ底部を、電界集中を引き起こして耐圧特性に影響を及ぼす程度の鋭角を有する凹凸形状を形成することなく、Ｕ字状にエッチングできることが分かった。
本発明の炭化珪素半導体装置の製造方法にかかる実施例３について、以下説明する。
ＳｉＣ積層基板をよく洗浄した後、積層基板上にＣＶＤ等によりＳｉＯ２膜を厚さ２μｍに成膜する。フォトレジストをスピンコート法によりＳｉＯ２膜上に塗布する。実施例１と同様にしてＳｉＯ２膜上に図１のようなフォトレジストパターンを形成する。このときのフォトレジストの膜厚は約２μｍである。フォトレジストパターン形成後、ＩＣＰドライエッチング装置でフォトレジストパターンをマスクとしてＳｉＯ２膜をドライエッチングしてＳｉＯ２膜マスクを形成する。エッチングの条件はＣＨＦ３ガスを１５ｓｃｃｍ導入し、１Ｐａの圧力でＩＣＰ電力１３５Ｗ、ＳｉＣ基板側へのバイアス電力１５Ｗでエッチングする。パターニングされた線幅は実施例３では２μｍ幅である。図２に、ＳｉＣ積層基板上に形成されたマスクパターンの断面構成を示す。このようにＳｉＯ２膜がパターニングされる。ドライエッチングによるＳｉＯ２膜のパターニング後に、７０℃のフォトレジスト剥離液に浸し、残ったフォトレジスト膜を剥離して図３の断面図に示すようにＳｉＣ基板上にＳｉＯ２膜がパターニングされた積層基板を作成する。
ＳｉＣ積層基板をよく洗浄した後、積層基板上にＣＶＤ等によりＳｉＯ２膜を厚さ２μｍに成膜する。フォトレジストをスピンコート法によりＳｉＯ２膜上に塗布する。実施例１と同様にしてＳｉＯ２膜上に図１のようなフォトレジストパターンを形成する。このときのフォトレジストの膜厚は約２μｍである。フォトレジストパターン形成後、ＩＣＰドライエッチング装置でフォトレジストパターンをマスクとしてＳｉＯ２膜をドライエッチングしてＳｉＯ２膜マスクを形成する。エッチングの条件はＣＨＦ３ガスを１５ｓｃｃｍ導入し、１Ｐａの圧力でＩＣＰ電力１３５Ｗ、ＳｉＣ基板側へのバイアス電力１５Ｗでエッチングする。パターニングされた線幅は実施例３では２μｍ幅である。図２に、ＳｉＣ積層基板上に形成されたマスクパターンの断面構成を示す。このようにＳｉＯ２膜がパターニングされる。ドライエッチングによるＳｉＯ２膜のパターニング後に、７０℃のフォトレジスト剥離液に浸し、残ったフォトレジスト膜を剥離して図３の断面図に示すようにＳｉＣ基板上にＳｉＯ２膜がパターニングされた積層基板を作成する。
次に、前記ＳｉＯ２膜パターンをトレンチ形成用マスクとして、ＳｉＣ積層基板のＩＣＰドライエッチングを行う。ＳｉＣ積層基板のＩＣＰドライエッチングはエッチング条件を２段階に変化させて行った。第一のドライエッチングのエッチング条件はＳＦ６ガスと酸素の混合ガスでＳＦ６の流量１０ｓｃｃｍと酸素３ｓｃｃｍを導入して２Ｐａの圧力でＩＣＰ電力５００Ｗ、ＳｉＣ基板側に印加するバイアス電力を１５Ｗの条件で目標深さの２／３程度までエッチングを行った。図９に目標エッチング深さ５μｍとしたときの実際のエッチング形状を観察したトレンチ底部の断面図を示す。第一のドライエッチングの条件でエッチングするとエッチング速度２００ｎｍ／ｍｉｎ程度でエッチングできるが、そのトレンチ形状は図９のようにエッチング底部が細くなり、マイクロトレンチ１３が発生する。第一のドライエッチングの条件で目標深さ５μｍの２／３程度をエッチングした後に、エッチング装置からＳｉＣ積層基板サンプルを取り出さずに続けて第二のドライエッチングの条件でのエッチングを行った。第２のエッチング条件はＳＦ６ガスと酸素の混合ガスでＳＦ６流量１２ｓｃｃｍと酸素１０ｓｃｃｍを導入して３Ｐａの圧力でＩＣＰ電力３５０Ｗ、ＳｉＣ積層基板側に印加するバイアス電力を５Ｗの条件でエッチングを行った。図１０に目標エッチング深さ５μｍまでエッチングしたときの実際のエッチング形状を観察したトレンチ底部の断面図を示す。第一のエッチング条件後、第２のエッチング条件で続けてエッチングを行うとエッチング速度は５０ｎｍ程度に低下するが底部の細くなる部分とマイクロトレンチがほとんどなくなるのがわかる。
これは以下のように考えられる。ガス流量を多くすることでトレンチ底部にもガスの到達量を多くし、圧力を高くすることで、ガスの散乱を多くし、側面や底部へのエッチングガス（フッ素ラジカルおよび酸素ラジカル）を供給する。ＩＣＰパワーを落とし、バイアス電力を落とすことで、エッチング速度を低下させ、ゆっくりエッチングを行うことで、マイクロトレンチの発生を抑えることができる。
実施例３によれば、ＳｉＣ半導体基板に３μｍを超える深いトレンチエッチングを実用性の高いプロセスにすると共に、トレンチ底部を、電界集中を引き起こして耐圧特性に影響を及ぼす程度の鋭角を有する凹凸形状を形成することなく、平坦に整形することができる。
１ 炭化珪素（ＳｉＣ）基板
２ ｎ型高抵抗層
３ ｐウエル層
４ ＳｉＯ２膜パターン
５ トレンチ
６ ゲート酸化膜
７ ゲート電極
８ ｎ＋エミッタ領域
９ 層間絶縁膜
１０ ＳｉＣ積層基板
１１ エミッタ電極
１３ マイクロトレンチ
１４ フォトレジスト。
２ ｎ型高抵抗層
３ ｐウエル層
４ ＳｉＯ２膜パターン
５ トレンチ
６ ゲート酸化膜
７ ゲート電極
８ ｎ＋エミッタ領域
９ 層間絶縁膜
１０ ＳｉＣ積層基板
１１ エミッタ電極
１３ マイクロトレンチ
１４ フォトレジスト。
Claims (6)
- 炭化珪素半導体基板上に該基板とは導電型の異なるウエル層とこのウエル層の表面層に形成される前記基板と同導電型のエミッタ領域とを形成後、前記基板表面にＳｉＯ２膜を用いて所要の選択的なエッチングマスクを形成し、前記基板表面に露出する前記エミッタ領域表面に高密度誘導結合プラズマを用いたドライエッチングによりトレンチゲート構造用のトレンチを形成するエッチング工程を有する炭化珪素半導体装置の製造方法において、前記高密度誘導結合プラズマを用いたドライエッチングが、順に行われるエッチング条件の異なる第一ドライエッチングと第二ドライエッチングを備えていることを特徴とする炭化珪素半導体装置の製造方法。
- 前記高密度プラズマがフッ化物と酸素と不活性ガスを主成分として含む混合ガスを電離して得られる誘導結合プラズマであることを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。
- 第一ドライエッチングのエッチング条件が、混合ガスとしてＳＦ６とＯ２とＡｒを主成分とするガスを用い、そのうち、Ａｒは全ガス流量の５０％乃至８０％であり、ＳＦ６／Ｏ２は１／２乃至７／１０であって、前記炭化珪素半導体基板を７０℃乃至１００℃に加熱しながらトレンチエッチングを行うことを特徴とする請求項１または２記載の炭化珪素半導体装置の製造方法。
- 第ニドライエッチングのエッチング条件が、前記第一ドライエッチングのエッチング条件のうち、ＳＦ６／Ｏ２を１／１にすると共に、さらにＩＣＰ電力を１／２以下、ＳｉＣ基板側に印加するバイアス電力を増加させるように変更したエッチング条件であることを特徴とする請求項３記載の炭化珪素半導体装置の製造方法。
- 前記マスクＳｉＯ２膜の厚さを０．５μｍ乃至３μｍとし、第一ドライエッチング後、ドライエッチング装置内を所要の減圧状態を維持したまま、または一旦大気圧に開放後、再度前記所要の減圧状態にした後、第二のドライエッチングを行うことを特徴とする請求項４記載の炭化珪素半導体装置の製造方法。
- ドライエッチングが、エッチング条件として、０．５Ｐａ以下の圧力で行われることを特徴とする請求項２記載の炭化珪素半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006155624A JP5061506B2 (ja) | 2006-06-05 | 2006-06-05 | 炭化珪素半導体装置の製造方法 |
| DE102007023204A DE102007023204A1 (de) | 2006-06-05 | 2007-05-18 | Verfahren zur Herstellung einer Siliziumcarbid-Halbleitervorrichtung |
| US11/757,579 US7510977B2 (en) | 2006-06-05 | 2007-06-04 | Method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006155624A JP5061506B2 (ja) | 2006-06-05 | 2006-06-05 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007324503A true JP2007324503A (ja) | 2007-12-13 |
| JP5061506B2 JP5061506B2 (ja) | 2012-10-31 |
Family
ID=38650707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006155624A Expired - Fee Related JP5061506B2 (ja) | 2006-06-05 | 2006-06-05 | 炭化珪素半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7510977B2 (ja) |
| JP (1) | JP5061506B2 (ja) |
| DE (1) | DE102007023204A1 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009188221A (ja) * | 2008-02-07 | 2009-08-20 | Fuji Electric Device Technology Co Ltd | 炭化珪素半導体基板のトレンチエッチング方法 |
| JP2011096791A (ja) * | 2009-10-28 | 2011-05-12 | Ulvac Japan Ltd | 貫通孔形成方法 |
| WO2012008409A1 (ja) * | 2010-07-12 | 2012-01-19 | 住友精密工業株式会社 | エッチング方法 |
| JP2013069848A (ja) * | 2011-09-22 | 2013-04-18 | Spp Technologies Co Ltd | プラズマエッチング方法 |
| KR20140043880A (ko) * | 2012-10-03 | 2014-04-11 | 에스피티에스 테크놀러지스 리미티드 | 플라즈마 에칭 방법 |
| JP2014099659A (ja) * | 2014-02-26 | 2014-05-29 | Spp Technologies Co Ltd | プラズマエッチング方法 |
| JP5518490B2 (ja) * | 2008-01-30 | 2014-06-11 | Ｈｏｙａ株式会社 | 基板製造方法 |
| JP2015041678A (ja) * | 2013-08-21 | 2015-03-02 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2015162630A (ja) * | 2014-02-28 | 2015-09-07 | Ｓｐｐテクノロジーズ株式会社 | 炭化珪素半導体素子の製造方法 |
| JP2017046010A (ja) * | 2016-11-28 | 2017-03-02 | Ｓｐｐテクノロジーズ株式会社 | プラズマエッチング方法 |
| JP2021022642A (ja) * | 2019-07-26 | 2021-02-18 | パナソニックＩｐマネジメント株式会社 | ＳｉＣ基板の製造方法 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007013058A (ja) * | 2005-07-04 | 2007-01-18 | Toshiba Corp | 半導体装置 |
| JP4450245B2 (ja) * | 2007-06-07 | 2010-04-14 | 株式会社デンソー | 半導体装置の製造方法 |
| CN101866846B (zh) * | 2009-04-14 | 2012-04-18 | 中芯国际集成电路制造(北京)有限公司 | 刻蚀沟槽的方法 |
| GB201810387D0 (en) | 2018-06-25 | 2018-08-08 | Spts Technologies Ltd | Method of plasma etching |
| GB201917734D0 (en) * | 2019-12-04 | 2020-01-15 | Spts Technologies Ltd | Method, substrate and apparatus |
| CN114512541B (zh) * | 2020-11-17 | 2024-03-15 | 和舰芯片制造(苏州)股份有限公司 | 一种半导体衬底的沟槽栅蚀刻方法及器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0223615A (ja) * | 1988-07-12 | 1990-01-25 | Sharp Corp | 半導体装置の製造方法 |
| JPH04250623A (ja) * | 1991-01-25 | 1992-09-07 | Sony Corp | ドライエッチング方法 |
| JP2003022973A (ja) * | 2001-07-06 | 2003-01-24 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| WO2005008760A2 (de) * | 2003-07-11 | 2005-01-27 | Infineon Technologies Ag | Verfahren zum anisotropen ätzen einer ausnehmung in ein siliziumsubstrat und verwendung einer plasmaätzanlage |
| JP2005056868A (ja) * | 2001-06-04 | 2005-03-03 | Matsushita Electric Ind Co Ltd | 炭化珪素半導体装置の製造方法 |
| JP2005129629A (ja) * | 2003-10-22 | 2005-05-19 | Toyota Motor Corp | 炭化珪素半導体基板及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0504912B1 (en) | 1991-03-22 | 1997-12-17 | Shimadzu Corporation | Dry etching method and its application |
| JP2661390B2 (ja) | 1991-03-22 | 1997-10-08 | 株式会社島津製作所 | ＳｉＣのエッチング方法 |
| JPH0812286B2 (ja) | 1991-11-28 | 1996-02-07 | 株式会社島津製作所 | ＳｉＣ基板の回折格子製作方法 |
| JP2992596B2 (ja) | 1992-12-16 | 1999-12-20 | 科学技術庁長官官房会計課長 | ＳｉＣのパターンエッチング方法及びそれを用いたラミナー型ＳｉＣ回折格子の製造方法 |
| JP3593195B2 (ja) | 1995-12-28 | 2004-11-24 | 新日本製鐵株式会社 | ＳｉＣ単結晶基板の製造方法 |
| SE9701724D0 (sv) * | 1997-05-09 | 1997-05-09 | Abb Research Ltd | A pn-diode of SiC and a method for production thereof |
| US6686616B1 (en) * | 2000-05-10 | 2004-02-03 | Cree, Inc. | Silicon carbide metal-semiconductor field effect transistors |
| US7151277B2 (en) * | 2003-07-03 | 2006-12-19 | The Regents Of The University Of California | Selective etching of silicon carbide films |
| JP3761546B2 (ja) | 2003-08-19 | 2006-03-29 | 株式会社Ｎｅｏｍａｘ | ＳｉＣ単結晶基板の製造方法 |
-
2006
- 2006-06-05 JP JP2006155624A patent/JP5061506B2/ja not_active Expired - Fee Related
-
2007
- 2007-05-18 DE DE102007023204A patent/DE102007023204A1/de not_active Withdrawn
- 2007-06-04 US US11/757,579 patent/US7510977B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0223615A (ja) * | 1988-07-12 | 1990-01-25 | Sharp Corp | 半導体装置の製造方法 |
| JPH04250623A (ja) * | 1991-01-25 | 1992-09-07 | Sony Corp | ドライエッチング方法 |
| JP2005056868A (ja) * | 2001-06-04 | 2005-03-03 | Matsushita Electric Ind Co Ltd | 炭化珪素半導体装置の製造方法 |
| JP2003022973A (ja) * | 2001-07-06 | 2003-01-24 | Sanyo Electric Co Ltd | 窒化物系半導体素子および窒化物系半導体の形成方法 |
| WO2005008760A2 (de) * | 2003-07-11 | 2005-01-27 | Infineon Technologies Ag | Verfahren zum anisotropen ätzen einer ausnehmung in ein siliziumsubstrat und verwendung einer plasmaätzanlage |
| JP2005129629A (ja) * | 2003-10-22 | 2005-05-19 | Toyota Motor Corp | 炭化珪素半導体基板及びその製造方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5518490B2 (ja) * | 2008-01-30 | 2014-06-11 | Ｈｏｙａ株式会社 | 基板製造方法 |
| JP2009188221A (ja) * | 2008-02-07 | 2009-08-20 | Fuji Electric Device Technology Co Ltd | 炭化珪素半導体基板のトレンチエッチング方法 |
| JP2011096791A (ja) * | 2009-10-28 | 2011-05-12 | Ulvac Japan Ltd | 貫通孔形成方法 |
| WO2012008409A1 (ja) * | 2010-07-12 | 2012-01-19 | 住友精密工業株式会社 | エッチング方法 |
| WO2012008179A1 (ja) * | 2010-07-12 | 2012-01-19 | 住友精密工業株式会社 | エッチング方法 |
| US8859434B2 (en) | 2010-07-12 | 2014-10-14 | Spp Technologies Co., Ltd. | Etching method |
| JP2013069848A (ja) * | 2011-09-22 | 2013-04-18 | Spp Technologies Co Ltd | プラズマエッチング方法 |
| JP2014078712A (ja) * | 2012-10-03 | 2014-05-01 | Spts Technologies Ltd | プラズマエッチングの方法 |
| KR20140043880A (ko) * | 2012-10-03 | 2014-04-11 | 에스피티에스 테크놀러지스 리미티드 | 플라즈마 에칭 방법 |
| KR102225475B1 (ko) * | 2012-10-03 | 2021-03-08 | 에스피티에스 테크놀러지스 리미티드 | 플라즈마 에칭 방법 |
| JP2015041678A (ja) * | 2013-08-21 | 2015-03-02 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| US9647081B2 (en) | 2013-08-21 | 2017-05-09 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide semiconductor device |
| JP2014099659A (ja) * | 2014-02-26 | 2014-05-29 | Spp Technologies Co Ltd | プラズマエッチング方法 |
| JP2015162630A (ja) * | 2014-02-28 | 2015-09-07 | Ｓｐｐテクノロジーズ株式会社 | 炭化珪素半導体素子の製造方法 |
| JP2017046010A (ja) * | 2016-11-28 | 2017-03-02 | Ｓｐｐテクノロジーズ株式会社 | プラズマエッチング方法 |
| JP2021022642A (ja) * | 2019-07-26 | 2021-02-18 | パナソニックＩｐマネジメント株式会社 | ＳｉＣ基板の製造方法 |
| JP7296602B2 (ja) | 2019-07-26 | 2023-06-23 | パナソニックＩｐマネジメント株式会社 | ＳｉＣ基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070281462A1 (en) | 2007-12-06 |
| DE102007023204A1 (de) | 2007-12-06 |
| JP5061506B2 (ja) | 2012-10-31 |
| US7510977B2 (en) | 2009-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5061506B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5135885B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5135879B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| TWI287875B (en) | A method for forming a semiconductor device and an integrated circuit | |
| JP4609335B2 (ja) | 炭化珪素半導体基板のドライエッチング方法 | |
| JP5509520B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP5589263B2 (ja) | 炭化珪素半導体基板のトレンチ形成方法 | |
| TWI323487B (en) | Plasma etching method | |
| JP4450245B2 (ja) | 半導体装置の製造方法 | |
| JP5309587B2 (ja) | 炭化珪素半導体基板のトレンチエッチング方法 | |
| JP2007035860A (ja) | 半導体装置の製造方法 | |
| WO2012098759A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| TW201236054A (en) | Semiconductor device manufacturing method | |
| CN107851577B (zh) | 衬底接触蚀刻工艺 | |
| JP2009016530A (ja) | 炭化珪素電界効果型トランジスタ及びその製造方法 | |
| JP2012160485A (ja) | 半導体装置とその製造方法 | |
| JP2011134809A (ja) | 半導体装置の製造方法 | |
| US8609474B2 (en) | Method of manufacturing semiconductor device | |
| KR100592841B1 (ko) | 고유전율 막의 정확한 패터닝 | |
| JP5522907B2 (ja) | ＳｉＣ膜の加工方法、半導体装置およびその製造方法 | |
| TW201041031A (en) | Dry etching method | |
| JP2021082689A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| JP5303965B2 (ja) | 半導体装置の製造方法 | |
| TWI333677B (en) | Method of manufacturing spacer | |
| KR100948307B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080916 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120621 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120710 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120723 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150817 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |