JP2021022642A - SiC基板の製造方法 - Google Patents

SiC基板の製造方法 Download PDF

Info

Publication number
JP2021022642A
JP2021022642A JP2019137783A JP2019137783A JP2021022642A JP 2021022642 A JP2021022642 A JP 2021022642A JP 2019137783 A JP2019137783 A JP 2019137783A JP 2019137783 A JP2019137783 A JP 2019137783A JP 2021022642 A JP2021022642 A JP 2021022642A
Authority
JP
Japan
Prior art keywords
groove
etching
sic substrate
sic
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019137783A
Other languages
English (en)
Other versions
JP7296602B2 (ja
Inventor
奥根 充弘
Mitsuhiro Okune
充弘 奥根
尚吾 置田
Shogo Okita
尚吾 置田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2019137783A priority Critical patent/JP7296602B2/ja
Publication of JP2021022642A publication Critical patent/JP2021022642A/ja
Application granted granted Critical
Publication of JP7296602B2 publication Critical patent/JP7296602B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】実用的なエッチング速度でSiC基板に底部の角部が面取りされた溝を形成する。【解決手段】溝を有するSiC基板の製造方法は、開口部を有するマスクを備えるSiC基板を準備する工程と、第1プロセスガスを用いて生成させた第1プラズマにより、SiC基板の開口部から露出したSiC部分を異方エッチングして溝を形成する第1エッチング工程と、少なくともCH2F2を含む第2プロセスガスを用いて生成させた第2プラズマにより、溝に対応するSiC部分を更にエッチングして、溝に角部が面取りされた底部を形成する第2エッチング工程と、を備える。【選択図】図2

Description

本発明は、SiC基板の製造方法に関する。
パワー半導体素子として、シリコンカーバイド(SiC)基板に形成された溝と、溝内部に設けられたゲート絶縁膜と、ゲート電極と、を具備する、トレンチ型金属酸化膜半導体電界効果トランジスタ(MOSFET(Metal−Oxide−Semiconductor Field Effect Transistor))素子が知られている。SiC基板を用いるパワー半導体素子は、従来のSi基板を用いる素子と比較して、オン抵抗が小さく、電力損失が小さいといった利点を有する。
一方、素子の電気的耐圧を高めるために、溝の内面に設けられるゲート絶縁膜への局所的電界集中を緩和することが望ましい。
特許文献1は、半導体層に凹部(トレンチ)を形成した後に、等方性ドライエッチングを行うことにより、凹部の底面の角部(すなわち、側面と底面との境界)を丸めることを提案している。
特許文献2は、底部を平坦に整形するために、順に行われる第一ドライエッチングと第二ドライエッチングのエッチング条件を異ならせることを提案している。
特開2004−253576号公報 特開2007−324503号公報
Si基板の場合、例えばSiとフッ素ラジカルとの反応性が高いため、溝の底部を曲面状に容易に加工し得る。しかし、SiC基板は、Si−C結合エネルギーが大きく、加工が困難である。高いバイアス電力を印加すれば、実用的な速度でSiC基板をエッチングし得るが、物理的スパッタリングの寄与が大きくなり、溝の底部の角部が尖った形状となやすい。
本発明の一側面は、開口部を有するマスクを備えるSiC基板を準備する工程と、第1プロセスガスを用いて生成させた第1プラズマにより、前記SiC基板の前記開口部から露出したSiC部分を異方エッチングして溝を形成する第1エッチング工程と、少なくともCH22を含む第2プロセスガスを用いて生成させた第2プラズマにより、前記溝に対応するSiC部分を更にエッチングして前記溝に角部が面取りされた底部を形成する第2エッチング工程と、を備える、SiC基板の製造方法に関する。
本発明によれば、実用的なエッチング速度で、底部の角部が面取りされた溝を有するSiC基板を製造することができる。
SiC基板に溝を形成するためのプラズマ処理装置の模式図である。 本発明の一実施形態に係るSiC基板の製造方法の工程図である。 本発明の別の実施形態に係るSiC基板の製造方法の工程図である。 実施例1で得られたSiC基板の溝の底部の角部の断面を示す走査型電子顕微鏡(SEM)写真である。
本実施形態に係る溝を有するSiC基板の製造方法は、(i)開口部を有するマスクを備えるSiC基板を準備する工程と、(ii)第1プロセスガスを用いて生成させた第1プラズマにより、マスクの開口部から露出したSiC部分を異方エッチングして溝を形成する第1エッチング工程と、(iii)第1エッチング工程の後、少なくともCH22を含む第2プロセスガスを用いて生成させた第2プラズマにより、溝に対応するSiC部分を更にエッチングして溝に角部が面取りされた底部を形成する第2エッチング工程とを備える。
SiC基板とは、炭素(C)とケイ素(Si)とが1対1の原子比で共有結合したSiC結晶を板状に加工した基板をいう。SiC結晶のバンドギャップは、Si結晶の3倍程度の約3.25eVであり、絶縁破壊に至る電界強度がSi結晶の10倍程度と大きい。また、SiC結晶は、熱伝導性がSiの3倍以上であり、高温でも安定した電気的特性が得られ、電力損失も小さい。
溝の底部の角部(もしくは隅部)が面取りされている様子は、溝の長さ方向に対して垂直な断面(以下、単に溝の断面ともいう。)において観測できる。底部の角部が面取りされている態様には、断面において、溝の底部に尖った角部がない場合が全て含まれる。例えば、角部が曲面になっている(すなわち、丸められている)場合、角部がテーパ状になっている(すなわち、底部に向かうほど溝幅が小さくなっている)場合、角部が無く、底部が全体的に曲面になっている(例えば、底部がU字状になっている)場合などが包含される。以下、角部が面取りされることを、角部がラウンド化されるともいう。
第1エッチング工程における異方エッチングとは、方向によってエッチング速度が異なるエッチング方法であり、溝の深さ方向のエッチング速度Rd>幅方向のエッチング速度Rwの関係を満たす。Rd/Rw比が大きいほど、溝の角部が尖った形状になる。
一方、第2エッチング工程では、形成途中の溝の側壁の少なくとも一部に、エッチングの反応生成物が堆積し、微小な庇部が形成される。庇部の下方はエッチングが進行しにくいため、エッチング終了時の溝の底部の角部が面取りされた状態になる。
面取りされた溝の底部の角部の曲率半径は、例えば10nm〜80nmであればよく、10nm〜50nmであってもよい。特にトレンチ型MOSFETを製造する場合、上記範囲の曲率半径であれば、溝の内面に設けられるゲート絶縁膜への局所的電界集中が顕著に緩和され、高品質の製品を得ることができる。
第2工程の終了後、溝の深さは、例えば1〜10μmであればよい。また、溝の深さの溝幅に対するアスペクト比は、例えば1.0〜10であればよい。
次に、プロセスガスについて更に説明する。
(第1プロセスガス)
第1エッチング工程で用いる第1プロセスガスは、異方エッチングが効率よく進行する組成であればよい。第1プロセスガスは、第1エッチング工程で形成される溝の側面の直線性が高くなるように選択される。これにより、精細で美観に優れた溝を有するSiC基板が得られる。
第1プロセスガスは、例えば、SF6とO2とを含んでもよい。酸素のSF6に対する体積比(=O/SF6)は、例えば0.5〜2.0であればよい。
第1プロセスガスは、更に、希ガスを含んでもよい。希ガスは、SF6とO2を適度に希釈する作用を有する。第1プロセスガスに含まれる希ガスの比率は、例えば75〜95体積%であり、80〜95体積%であってもよい。希ガスは、反応室内でイオン化されて、主としてSiC基板の物理的エッチングに関与し得る。希ガスは、例えば、Ar、He等を用い得るが、中でもArが安価で入手が容易である。
上記組成を有する第1プロセスガスを用いることで、第1エッチング工程のエッチング速度を高めるとともに、溝の側面の直線性を更に高めることができる。
(第2プロセスガス)
第2エッチング工程で用いる第2プロセスガスは、少なくともCH22を含む。CH22は、プラズマ化されると反応生成物としてポリマーを形成しやすいガスである。Cなどのフルオロカーボン系ガスもプラズマ化されるとポリマーを生成するが、CH22はCなどのフルオロカーボン系ガスに比べ、高温の条件下においてもポリマーを生成しやすい。このような作用効果にはCH22に含まれる炭素原子とフッ素原子との割合が関連しているものと考えられる。
結合エネルギーが高いSi−C結合からなるSiC基板のエッチングは、比較的高い温度で行われる。したがって、CH22は、SiC基板のエッチングにおいて、溝形状を制御するための添加ガスとして特に好適である。
具体的には、第2エッチング工程において、CH22は、第1エッチング工程で形成された溝の底面および側面にポリマーを堆積させる役割を果たす。そして、第2エッチング工程では、SiC基板にバイアスが印加されることによるエッチングの異方性により、溝の底面に堆積するポリマーは、溝の側面に堆積するポリマーよりも除去されやすくなる。その結果、溝の底部の角部が状態良く面取りされ得る。
第2プロセスガスは、CH22以外のフルオロハイドロカーボンを含んでもよい。フルオロハイドロカーボンとは、少なくとも1つの水素原子がフッ素原子で置換された炭化水素をいう。第2プロセスガスは、CH22以外のフルオロハイドロカーボンとして、例えばCHF3等を含み得る。ただし、フルオロハイドロカーボン中の50体積%以上がCH22であることが望ましい。
第2プロセスガスは、更に、希ガスを含んでもよい。CH22と希ガスとの混合ガスを用いることで、溝の底部の形状制御がより容易となる。希ガスは、CH22を適度に希釈し、CH22によるエッチングの等方的な進行を制限し、いわゆるアンダーカットの形成を抑制し、溝の側面の美観を向上させ得る。第2プロセスガスに含まれる希ガスの比率は、例えば50〜98体積%であればよく、75〜95体積%でもよい。希ガスとしては、例えば、Ar、He等を用い得るが、中でもArが安価で入手が容易である。
第2エッチング工程は、マスクの開口部を拡大するようにマスクをエッチングして、溝の上部に新たにSiC部分を露出させるステップAと、新たに露出したSiC部分をエッチングして、溝の上部の角部のSiC部分を面取りするステップBとを含んでもよい。これにより、溝の底部の角部だけでなく、溝の上部の角部にも同時に面取り加工を施すことが可能である。溝の上部に尖った角部が存在すると、溝部分にMOSFETを形成した際に、電界集中による絶縁破壊が生じ得るため、溝の上部の角部も面取りすることが望ましい。
第1エッチング工程および第2エッチング工程は、通常、ドライエッチングを行うことができるプラズマ処理装置の反応室内で行われる。
図1は、SiC基板に溝を形成するのに使用されるプラズマ処理装置の模式図である。
図1のプラズマ処理装置21は、誘導結合プラズマ(ICP)型のドライエッチング装置である。プラズマ処理装置21は、プラズマを発生させる空間(つまり、反応室)を提供するチャンバ23を備える。チャンバ23は、プロセスガス(エッチングガス)を反応室内に導入するガス導入口23aと、反応室から排気する排気口23bとを備えている。ガス導入口23aには、プロセスガスを反応室内に供給するガス供給源24が接続されている。排気口23bには、反応室内を減圧排気するための減圧ポンプを含む減圧機構25が接続されている。
チャンバ23の頂部は、誘電体壁26で閉鎖されている。誘電体壁26の上部には、上部電極としてのアンテナ27が配されている。アンテナ27には、第1高周波電源28Aから、高周波電力が印加される。チャンバ23内の下方には、ステージ11が配されており、ステージ11上にはSiC基板22が載置される。ステージ11は、金属ブロック12上に配置され、金属ブロック12はベース部13内に収容されている。金属ブロック12は、第2高周波電源28Bと電気的に接続されており、下部電極として、SiC基板22に第2高周波電力を印加可能である。
減圧機構25を稼動させると、チャンバ23の内部が減圧される。減圧されたチャンバ23の内部にプロセスガスを導入した状態で、第1高周波電源28Aにより誘電体壁26とステージ11との間に高周波電圧を印加すると、導入されたプロセスガスがプラズマ化される。プロセスガス流量および減圧機構25の出力は、コントローラ19により各々制御される。導入口23aおよび排気口23bの開度もコントローラ19により各々制御される。その他、プラズマ処理装置21を構成する各要素の制御も、コントローラ19により行われる。
ステージ11は、冷却装置14と、SiC基板22を静電吸着するための静電吸着用電極16とを備えている。冷却装置14は、金属ブロック12内に形成された冷媒流路12aと、温調された冷媒を冷媒流路12a内に循環させる冷媒循環装置15とを備えている。静電吸着用電極16は、駆動電源17に電気的に接続されている。ステージ11の基板22が載置される位置には、図示しない伝熱ガスの供給孔が設けられており、この供給孔には伝熱ガス源18から伝熱ガスが供給される。
以下、図面を参照しながら各工程についてより詳細に説明する。
(第1実施形態)
図2は、本発明の一実施形態に係るSiC基板の製造方法の工程図である。
(マスク形成工程)
図2(a)に、溝に対応する開口部2aを有するマスク2を備えるSiC基板1を示す。図1(b)、(c)は、SiC基板1を溝1aの長さ方向に垂直な方向で切断した断面図に対応する。
マスクとしては、レジスト、金属薄膜などを用い得るが、トレンチ型MOSFET素子のように、ほぼ垂直な側壁を備える溝を形成することが望ましい場合、SiC基板に対して比較的高いエッチング選択比を確保し得るSiO2膜(SiO2マスク)を用いることが望ましい。SiO2膜の利用は、SiC基板の汚染を抑制するのにも適している。
本実施形態に係るSiC基板の製造方法は、マスク形成工程を含む必要はないが、第1エッチング工程および第2エッチング工程と一連のマスク形成工程を含んでもよい。例えば、SiO2膜は、CVD法などの気相法によりSiC基板1の表面に形成すればよい。
次に、フォトリソグラフィにより、SiO2膜上に、溝に対応する部分に開口部を有するレジスト膜を形成する。レジスト膜の開口部から露出するSiO2膜をエッチングすることで、溝に対応する位置に開口部2aを有するSiO2マスク2が形成される。SiO2膜のエッチングは、ドライエッチングにより行うことができる。
SiO2膜のエッチング後、SiO2マスク上に残存するレジスト膜は、酸素プラズマなどによるアッシング、アセトンなどの有機溶剤による洗浄等により除去すればよい。
SiO2膜の厚みは、例えば0.5μm〜5μmであり、1μm〜3μmであってもよい。マスクの厚みが上記範囲である場合、第2エッチング工程後にマスクが適度に残存するため、SiC基板の不要なエッチングを抑制することができる。
(第1エッチング工程)
第1エッチング工程では、第1プロセスガスを第1プラズマに変換するために、第1プロセスガスを反応室に供給しながら、上部電極に高周波電力が供給される。
第1エッチング工程において、上部電極に供給される高周波電力(第1高周波電力)は、例えば、300W〜4000Wであり、700W〜3000Wであることが好ましい。また、第1高周波電力の周波数は、例えば13.56MHzとしてもよい。
第1エッチング工程において、SiC基板に印加されるバイアス電力(第2高周波電力)の電力密度は、例えば0.5W/cm2〜2.5W/cm2である。電力密度がこのような範囲である場合、高いエッチング速度を確保し得る。
第1プラズマにより、マスク2の開口部2aから露出したSiC部分が異方エッチングされて溝1aが形成される。SiC基板1に異方エッチングを進行させる場合、高いバイアス電力がSiC基板1に印加されるため、物理的スパッタリングの寄与が大きくなる。その結果、図1(b)に示されるように、溝1aの底部は、角部が尖った形状となり、溝1aの側面は、直線性が高くなる。図1(b)の溝1aの断面は、概ね矩形である。
第1プロセスガスがSF6とO2とを含む場合、第1プラズマはフッ素ラジカル、酸素ラジカル等を含む。フッ素ラジカルと酸素ラジカルは、SiC基板1に含まれるSiおよびCと反応し、反応生成物として、揮発性の高いSiF4、CO2等を生成する。SiF4、CO2等は、反応室から廃棄され、SiC基板1に溝1aが形成される。
第1エッチング工程は、200℃以下の温度で行えばよく、180℃以下または150℃以下であってもよい。第1エッチング工程は、50℃以上の温度で行うことができ、70℃以上または80℃以上の温度で行ってもよい。エッチング温度は、例えば、50〜200℃、70〜200℃、80〜200℃または70〜180℃であってもよい。なお、エッチングの温度は、エッチングする際のSiC基板の温度である。
第1エッチング工程の雰囲気圧力P1(反応室内の圧力)は、例えば0.5〜10Paであり、0.6〜6Paであってもよい。雰囲気圧力がこのような範囲である場合、適度なエッチング速度を確保しやすい。また、溝の側壁の直線性が高くなり、トレンチ型のMOSFET素子の作製に適している。
(第2エッチング工程)
第2エッチング工程では、第2プロセスガスを第2プラズマに変換するために、第2プロセスガスを反応室に供給しながら、上部電極に高周波電力が供給される。第2エッチング工程において、上部電極に供給される高周波電力(第1高周波電力)は、例えば、300W〜4000Wであり、700W〜3000Wであることが好ましい。また、第1高周波電力の周波数は、例えば13.56MHzとしてもよい。
第2エッチング工程において、SiC基板に印加されるバイアス電力(第2高周波電力)の電力密度は、例えば、0.02W/cm2〜0.4W/cm2である。電力密度がこのような範囲である場合、高いエッチング速度を確保し得る。
第2プロセスガスがCH22を含む場合、第2プラズマ中のCH22は、プラズマ中で分解され、F原子が取れたC原子同士が結合して反応生成物としてポリマーを形成する。よって、形成途中の溝1aの側壁と底面に、反応生成物が堆積し得る。このとき、基板にバイアスが印加されることによるエッチングの異方性により、溝の底面に堆積するポリマーは溝の側面に堆積するポリマーより除去されやすい。その結果、溝の側面に堆積したポリマーにより、溝1aの底部の側壁近傍の部分(主として底部の角部)がマスクされ、角部に入射されるイオン量が少なくなり、エッチングが進行し難くなる。一方、溝1aの底部の角部以外は、優先的にエッチングが進行する。その結果、底部の角部は、例えばテーパ状もしくは曲面になる。すなわち、溝1aの底部に面取りされた角部101が形成される。
溝1aの底部は、図1(c)では、テーパ状の角部と、概ね平坦な主要部とで形成されているが、角部が曲面状にエッチングされたり、底部が全体的にラウンド化された溝1aが形成されたりしてもよい。
その後、微少な庇部や、残存するマスク2を除去する工程を行ってもよい。このような除去工程は、第1エッチング工程および第2エッチング工程に引き続いて、プラズマ処理装置の反応室内で行えばよい。例えばフッ素系のプラズマを用いれば、SiO膜のマスクや微少な庇部を容易に除去し得る。
第2エッチング工程の雰囲気圧力P2(反応室内の圧力)は、例えば0.1〜5Paであり、0.3〜1Paであってもよい。雰囲気圧力がこのような範囲である場合、溝の角部が適度に面取りされるため、トレンチ型のMOSFET素子の作製に適している。
第1エッチング工程によるSiCのエッチング量W1と、第2エッチング工程によるSiCのエッチング量W2との比:W1/W2は、例えば4〜20であればよい。ここで、各エッチング工程によるエッチング量とは、各エッチング工程の開始から終了までの間に減少するSiC基板の体積に相当し、より簡易には、溝の深さの変化からエッチング量を測定し得る。溝の深さの変化は、各エッチング工程におけるエッチング速度とエッチング時間との積から算出すればよい。
(第2実施形態)
図3は、本発明の別の実施形態に係るSiC基板の製造方法の工程図である。本実施形態は、第2エッチング工程が異なる点以外、第1実施形態と概ね同様である。
本実施形態の第2エッチング工程では、溝1aの底部に面取りされた角部101を形成するだけでなく、更に、溝1aの上部の角部にも面取りされた角部102が形成される。第2エッチング工程では、マスク2の開口部2aの端部の角部は、イオンの入射によってエッチングされ、テーパ状に面取りされる。
第2エッチングの開始時点において、マスク2が適度な厚さを有する場合、第2エッチングの進行に伴ってマスク2が後退すると、開口部2aの開口端部(すなわち溝1aの近傍)では、マスク2から新たなSiC部分を露出させることができる。すなわち、第2エッチング工程の一部は、マスク2の開口部2aを拡大するステップAを兼ねている。
新たに露出したSiC部分は、第2プラズマにより、例えばテーパ状にエッチングされ、面取りされた角部102が形成される。すなわち、第2エッチング工程の一部は、溝1aの上部の角部のSiC部分を面取りするステップBを兼ねている。ステップAとステップBとが完了するタイミングは、マスクの厚さ、もしくはエッチング選択比等により制御し得る。
(マスク除去工程)
SiC基板に溝を形成した後、SiC基板の表面に形成されたマスクは除去される。マスクの除去は、マスクの種類に応じて公知の方法で行えばよい。例えばSiO2マスクは、ドライエッチングにより除去し得る。
以下、本発明を実施例および比較例に基づいて具体的に説明するが、本発明は以下の実施例に限定されるものではない。
《実施例1》
(1)マスク形成工程
SiC基板(厚み:300μm)の一方の表面に、所定パターンのSiO2マスク(ラインアンドスペースL/S=2/4、厚み2μm)を既述の手順で形成した。
(2)第1エッチング工程
SiO2マスクを形成したSiC基板をプラズマ処理装置が備える反応室内に搬入して、反応室内に設けられたステージ上に載置した。
反応室内に第1プロセスガスを供給しながら反応室内を排気し、反応室内に第1プラズマを発生させ、SiO2マスクの開口部から露出したSiC部分をエッチングした。より具体的には、第1プロセスガスを反応室内に導入しつつ、反応室内を排気して、反応室内の圧力を0.6Paに維持した。1800Wの第1高周波電力(周波数:13.56MHz)を上部電極に供給し、下部電極からSiC基板に400W(基板の面積あたりの電力密度:約1.3W/cm2)のバイアス電力(第2高周波電力)を印加した。反応室内に発生させた第1プラズマに、80℃の温度のSiC基板の表面を45秒間晒すことにより、SiC基板をエッチングした。
第1エッチング工程により、SiC基板には深さ0.4μmの断面矩形の溝が形成された。第1エッチング工程におけるエッチング速度は、約0.6μm/分であった。なお、溝の幅方向のエッチング速度Rwは、SEM観察では測定下限以下である。
第1プロセスガスとしては、SF6、O2およびArの混合ガスを、SF6/O2/Ar=12sccm/6sccm/72sccmの流量で供給した。
(3)第2エッチング工程
第1エッチング工程に続いて、反応室内に第2プロセスガスを供給しながら反応室内を排気し、反応室内に第2プラズマを発生させ、反応室内の圧力を0.6Paに維持した。次いで、1800Wの第1高周波電力を上部電極に供給し、下部電極からSiC基板に30W(基板の面積あたりの電力密度:約0.03W/cm2)のバイアス電力(第2高周波電力)を印加した。反応室内に発生させた第2プラズマに80℃の温度のSiC基板の表面を90秒間晒すことにより、SiC基板の溝の底部の角部を丸め、曲面を形成した。溝の角部の曲率半径は50nmであった。
第2プロセスガスとしては、CHおよびArの混合ガスを、CH/Ar=12sccm/72sccmの流量で供給した。
SiC基板に形成された溝の深さは0.5μm、アスペクト比は1.0であった。溝の底部の断面形状のSEM画像を図4に示す。図4に示されるように、底部の角部が面取りされ、曲面になっていることが確認できる。
《実施例2》
SiO2マスクの厚みを1μmに変更したこと以外、実施例1と同様の操作を行った。その結果、第2エッチング工程で、SiO2マスクの開口部が拡大し(ステップA)た。また、マスクの開口部が拡大したことにより、溝の上部の角部のSiC部分がエッチングされ、角部が丸められ、曲面が形成された(ステップB)。溝の上部の角部の曲率半径は、約50nmであった。
本発明によれば、実用的なエッチング速度で、SiC基板に底部の角部が面取りされた溝を形成することができる。よって、本実施形態は、SiC基板に溝を形成する様々な用途に利用でき、特にトレンチ型のMOSFET素子に有用である。
1:SiC基板、1a:溝、2:マスク、2b:開口部、11:ステージ、12:金属ブロック、13:ベース部、14:冷却装置、15:冷媒循環装置、16:静電吸着用電極、17:駆動電源、18:伝熱ガス源、19:コントローラ、21:プラズマ処理装置、23a:導入口、23b:排気口、24:ガス供給源、25:減圧機構、26:誘電体壁、27:アンテナ、28A:第1高周波電源、28B:第2高周波電源、101、102:面取りされた角部

Claims (6)

  1. 開口部を有するマスクを備えるSiC基板を準備する工程と、
    第1プロセスガスを用いて生成させた第1プラズマにより、前記SiC基板の前記開口部から露出したSiC部分を異方エッチングして溝を形成する第1エッチング工程と、
    少なくともCH22を含む第2プロセスガスを用いて生成させた第2プラズマにより、前記溝に対応するSiC部分を更にエッチングして前記溝に角部が面取りされた底部を形成する第2エッチング工程と、を備える、SiC基板の製造方法。
  2. 前記第1プロセスガスが、SF6とO2とを含む、請求項1に記載のSiC基板の製造方法。
  3. 前記第2プロセスガスが、更に、希ガスを含む、請求項1に記載のSiC基板の製造方法。
  4. 前記面取りされた溝の底部の角部の曲率半径が、10nm〜80nmである、請求項1〜3のいずれか1項に記載のSiC基板の製造方法。
  5. 前記第2エッチング工程が、前記開口部を拡大するように前記マスクをエッチングして、前記溝の上部に新たにSiC部分を露出させるステップAと、
    前記新たに露出したSiC部分をエッチングして、前記溝の上部の角部のSiC部分を面取りするステップBと、を含む、請求項1〜3のいずれか1項に記載のSiC基板の製造方法。
  6. 前記マスクが、SiO2膜である、請求項1〜5のいずれか1項に記載のSiC基板の製造方法。


JP2019137783A 2019-07-26 2019-07-26 SiC基板の製造方法 Active JP7296602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019137783A JP7296602B2 (ja) 2019-07-26 2019-07-26 SiC基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019137783A JP7296602B2 (ja) 2019-07-26 2019-07-26 SiC基板の製造方法

Publications (2)

Publication Number Publication Date
JP2021022642A true JP2021022642A (ja) 2021-02-18
JP7296602B2 JP7296602B2 (ja) 2023-06-23

Family

ID=74574416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019137783A Active JP7296602B2 (ja) 2019-07-26 2019-07-26 SiC基板の製造方法

Country Status (1)

Country Link
JP (1) JP7296602B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324503A (ja) * 2006-06-05 2007-12-13 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置の製造方法
JP2008306003A (ja) * 2007-06-07 2008-12-18 Denso Corp 半導体装置の製造方法
JP2015162630A (ja) * 2014-02-28 2015-09-07 Sppテクノロジーズ株式会社 炭化珪素半導体素子の製造方法
JP2017112293A (ja) * 2015-12-18 2017-06-22 パナソニックIpマネジメント株式会社 溝を有するシリコンカーバイド基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007324503A (ja) * 2006-06-05 2007-12-13 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置の製造方法
JP2008306003A (ja) * 2007-06-07 2008-12-18 Denso Corp 半導体装置の製造方法
JP2015162630A (ja) * 2014-02-28 2015-09-07 Sppテクノロジーズ株式会社 炭化珪素半導体素子の製造方法
JP2017112293A (ja) * 2015-12-18 2017-06-22 パナソニックIpマネジメント株式会社 溝を有するシリコンカーバイド基板の製造方法

Also Published As

Publication number Publication date
JP7296602B2 (ja) 2023-06-23

Similar Documents

Publication Publication Date Title
JP4554461B2 (ja) 半導体装置の製造方法
TWI648783B (zh) Dry etching method
KR101405175B1 (ko) 플라즈마 에칭 방법
JP5845754B2 (ja) プラズマエッチング処理方法
JP4488999B2 (ja) エッチング方法およびエッチング装置
JP4653603B2 (ja) プラズマエッチング方法
JP2007158250A (ja) プラズマエッチング方法
JP7507095B2 (ja) ドライエッチング方法
WO2018159368A1 (ja) ドライエッチング剤、ドライエッチング方法及び半導体装置の製造方法
TW200839866A (en) Methods for recess etching
JP2008198659A (ja) プラズマエッチング方法
JP5842138B2 (ja) SiC基板のエッチング方法
JP2017112293A (ja) 溝を有するシリコンカーバイド基板の製造方法
JP5297615B2 (ja) ドライエッチング方法
JP2007184356A (ja) エッチング方法
JP2009076711A (ja) 半導体装置の製造方法
JP2021022642A (ja) SiC基板の製造方法
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
JP5171091B2 (ja) プラズマ処理方法
JP4778715B2 (ja) 半導体の製造方法
US20240006181A1 (en) Control of Trench Profile Angle in SiC Semiconductors
JP2013149945A (ja) 半導体装置の製造方法
KR20240109252A (ko) 데포지션막의 형성 방법
JPWO2020129725A1 (ja) ハロゲンフッ化物によるエッチング方法、半導体の製造方法
CN112437973A (zh) 等离子处理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230605

R151 Written notification of patent or utility model registration

Ref document number: 7296602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151