TWI648783B - Dry etching method - Google Patents

Dry etching method Download PDF

Info

Publication number
TWI648783B
TWI648783B TW105121921A TW105121921A TWI648783B TW I648783 B TWI648783 B TW I648783B TW 105121921 A TW105121921 A TW 105121921A TW 105121921 A TW105121921 A TW 105121921A TW I648783 B TWI648783 B TW I648783B
Authority
TW
Taiwan
Prior art keywords
etching
dry
etchant
volume
dry etching
Prior art date
Application number
TW105121921A
Other languages
English (en)
Other versions
TW201709321A (zh
Inventor
大森啟之
八尾章史
Original Assignee
中央硝子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 中央硝子股份有限公司 filed Critical 中央硝子股份有限公司
Publication of TW201709321A publication Critical patent/TW201709321A/zh
Application granted granted Critical
Publication of TWI648783B publication Critical patent/TWI648783B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明之乾式蝕刻方法之特徵在於：其係對形成於基板上之矽氧化物層與矽氮化物層之積層膜，介隔形成於上述積層膜上之遮罩，進行使乾式蝕刻劑電漿化並施加500V以上之偏壓電壓的蝕刻，從而對該層形成垂直方向之貫通孔的方法，並且上述乾式蝕刻劑至少包含C3H2F4、CxFy所表示之不飽和全氟碳及氧化性氣體，且上述乾式蝕刻劑中所含之上述不飽和全氟碳之體積為上述乾式蝕刻劑中所含之上述C3H2F4之體積的0.1~10倍之範圍。藉由該乾式蝕刻方法，可將SiOx之蝕刻速度相對於SiN之蝕刻速度的比(SiN/SiOx比)任意地控制於0.90~1.5之間，並且亦可對遮罩實現高蝕刻選擇性。

Description

乾式蝕刻方法
本發明係關於一種使用含有含氟不飽和烴之乾式蝕刻劑之乾式蝕刻方法。
目前，於半導體製造中，微細化不斷接近物理極限，為了彌補此情況，業界正開發於高度方向上積層構造物而集成之方法。該傾向於NAND快閃記憶體中尤為顯著地觀察到，且正積極進行三維NAND快閃記憶體之研究開發。
例如，於非專利文獻1中記載之三維NAND快閃記憶體中，採用如下結構：將多晶矽(以下稱為poly-Si或p-Si)層與矽氧化物(以下稱為SiOx)層於基板上交替地積層多層，對該層於垂直方向上嵌入有成為電極之構造物。然而，於實際製作此種元件之情形時，由於作為基底之基板與積層膜中所含之層均為Si，故於積層膜之蝕刻步驟中，會對基板造成損傷，難以僅對包含p-Si與SiOx之積層膜進行蝕刻加工。
因此，如非專利文獻2所示，亦研究使用包含氮化矽(以下稱為SiN)與SiOx之積層膜代替包含p-Si與SiOx之積層膜之NAND快閃記憶體。於此情形之製作方法之一例中，如圖1(a)所示，於基板4上預先製作包含SiN層1與SiOx層2之交替積層膜，如圖1(b)所示，藉由蝕刻加工對該層於垂直方向上製作貫通孔5。其後，雖未圖示，但亦進行除去SiN層而形成閘極之步驟等。
於對該積層膜之層於垂直方向上形成貫通孔之步驟中，如非專 利文獻3所示，揭示有如下步驟：於形成被稱作BiCS(Bit Cost Scalable，位成本可擴展)之大容量記憶體時，作為各自獨立之步驟，對Si與SiO2之交替積層膜交替地重複進行Si之蝕刻與SiO2之蝕刻而形成貫通孔。
然而，由於作為對每層分別獨立之步驟進行蝕刻，故伴隨積層數之增加，步驟數亦大幅地增加。又，若僅有先前之CF系氣體，則對SiN之蝕刻速度較慢，視情形會於SiN層產生沈積，無法獲得所需之蝕刻形狀。因此，如專利文獻1所示，亦有使用如下方法之情況：藉由包含CF系氣體與CHF系氣體之混合氣體，利用1次電漿蝕刻同時對不同種類之層進行蝕刻。
又，於專利文獻2中揭示有包含以HFO-1234ze(E)為主之含氟不飽和烴之蝕刻劑具有對SiN及SiO2均較高之蝕刻速度，且與遮罩之選擇性較高，能夠進行高縱橫比之蝕刻。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2003-86568號公報
[專利文獻2]日本專利特開2012-114402號公報
[非專利文獻]
[非專利文獻1]青地英明、另外2名，東芝評論，2011年9月，66卷，9號，p16~19
[非專利文獻2]Jim Handy 'An Alternative Kind of Vertical 3D NAND String', [online];The Memory Guy, [2013年11月8日發行]，網際網路<URL：http：//thememoryguy.com/an-alternative-kind-of-vertical-3d-nand-string/>
[非專利文獻3]市川尚志、另外2名，東芝評論，2011年5月，66卷，5號，p29~33
如上所述，如專利文獻1般揭示有如下方法：藉由包含以C4F8為主之CF系氣體與包含氫之CHF系氣體之混合氣體，利用1次電漿蝕刻同時對不同種類之層進行蝕刻。然而，於該等方法中，存在未充分獲得與遮罩之蝕刻選擇性，於積層膜之膜厚較厚之情形時，遮罩無法耐受至蝕刻完成之問題。又，存在於該蝕刻過程側壁保護膜之形成亦不充分，產生曲折(Bowing)等蝕刻形狀異常之問題。
另一方面，如專利文獻2中所揭示般，包含1,3,3,3-四氟丙烯、添加氣體及惰性氣體之蝕刻劑與以C4F6或C4F8為主之CF系氣體相比，遮罩之蝕刻選擇性更高，並且，可抑制遮罩之刻面或曲折等蝕刻形狀之異常。
且說，亦根據專利文獻2之實施例明確得知，於包含1,3,3,3-四氟丙烯、添加氣體及惰性氣體之蝕刻氣體中，SiN之蝕刻速度大小為相對於SiOx之蝕刻速度1.2倍左右。該特性於防止因僅使用上述CF系氣體之情形時產生之於SiN層之蝕刻速度的降低所導致之蝕刻形狀異常之方面較為有效，但對於用以形成具有如超過縱橫比20之極大縱橫比之貫通孔之積層膜的深層蝕刻而言，可能成為蝕刻形狀異常的新原因。得知其原因在於，本發明者等人為了獲得充分之蝕刻速度與離子之直線性，賦予相對較大之電力及離子能量而實施，結果該蝕刻氣體之分解過度進行，或因而導致SiN層之蝕刻與SiOx層之蝕刻相比變得過大，且該比最大達到2.0倍以上，造成除各向異性蝕刻以外，SiN層之各向同性蝕刻亦會進行。
已知構成SiN之Si-N鍵與構成SiOx之Si-O鍵相比鍵結能較弱。因此，若非SiOx處於藉由偏壓電壓之施加而提高離子能量之狀態，則蝕刻基本不會進行。另一方面，SiN係於使用包含H原子與F原子之蝕刻 氣體而進行蝕刻之情形時，即便無偏壓電壓之施加，亦相對較容易地進行蝕刻。因此，認為於實施上述高縱橫比之蝕刻時SiN選擇性地亦於水平方向上各向同性地被蝕刻。又，構造上，有SiN層存在於SiOx層上之情形，於此種情形時，與相對於該層垂直方向上之SiOx蝕刻速度相比，反而相對於該層水平方向之SiN蝕刻速度變大。其結果，如圖2所示，SiN層之水平方向之SiN蝕刻會過度產生。
該水平方向之SiN蝕刻過度產生之機制探討如下。於通常之蝕刻製程中，於電洞內始終存在具有對SiN既進行各向異性蝕刻亦進行各向同性蝕刻之電位的活性物質，此處再加上經偏壓電壓加速之離子，藉此，除各向同性蝕刻以外，各向異性蝕刻亦成為優勢。但是一般認為，於下層之SiOx層露出之情形時，因於相對於該層垂直方向上不存在SiN，故上述針對於SiN之活性物質無法對上述各向異性蝕刻起到助益，而有助於對所有水平方向上之各向同性蝕刻。因此，認為與貫通SiOx層而使下層之SiN層露出之情形相比，SiN層之水平方向上之各向同性蝕刻會加速進行。
於產生上述SiN層之水平方向上之過度蝕刻之情形時，於積層構造形成未預期之空隙而導致構造之崩解。因此，必須使SiOx之蝕刻速度相對於SiN之蝕刻速度的比(SiN/SiOx比)降低，抑制SiN層之水平方向上之過度蝕刻。具體而言，期待將SiOx之蝕刻速度相對於SiN之蝕刻速度的比(SiN/SiOx比)任意地控制於0.90~1.5之間的乾式蝕刻方法。
於專利文獻2中雖揭示有選擇性地對SiN或SiOx進行蝕刻之方法，但任意控制SiN與SiOx之蝕刻速率之具體方法尚未揭示。
本發明係鑒於上述問題而完成者，其目的在於提供一種蝕刻方法，其係使用1,3,3,3-四氟丙烯作為蝕刻氣體進行電漿蝕刻之方法，且對於SiOx與SiN之積層膜，可將SiOx之蝕刻速度相對於SiN之蝕刻速 度的比(SiN/SiOx比)任意地控制於0.90~1.5之間，並且亦對遮罩具有高選擇性。
本發明者等人為了達成上述目的而進行各種研究，結果發現：於使SiN與SiOx於基板上交替地積層有多層之部位形成相對於該層垂直之貫通孔之步驟中，使用以特定比率至少包含1,3,3,3-四氟丙烯與碳數為2~5之不飽和全氟碳之乾式蝕刻劑進行電漿蝕刻，藉此可將SiOx之蝕刻速度相對於SiN之蝕刻速度的比(SiN/SiOx比)任意地控制於0.90以上且未達1.5之間，並且亦對遮罩具有高蝕刻選擇性，從而完成本發明。
即，本發明提供一種乾式蝕刻方法，其特徵在於：其係對形成於基板上之矽氧化物層與矽氮化物層之積層膜，介隔形成於上述積層膜上之具有特定開口圖案之遮罩，進行使乾式蝕刻劑電漿化並施加500V以上之偏壓電壓的蝕刻，從而對該層形成垂直方向之貫通孔的方法，並且上述乾式蝕刻劑至少包含C3H2F4、CxFy(x=2~5之整數，y=2、4、6、8或10，y≦2x)所表示之不飽和全氟碳及氧化性氣體，且上述乾式蝕刻劑中所含之上述不飽和全氟碳之體積為上述乾式蝕刻劑中所含之上述C3H2F4之體積的0.1~10倍之範圍。
上述不飽和全氟碳係選自由C3F6、C4F6、C4F8及C5F8所組成之群中之至少一種，且乾式蝕刻劑中之上述不飽和全氟碳與C3H2F4之合計濃度較佳為5體積%以上。
又，上述乾式蝕刻劑亦可僅包含C3H2F4、上述不飽和全氟碳、上述氧化性氣體及上述惰性氣體。
又，較佳為C3H2F4為1,3,3,3-四氟丙烯。
根據本發明，於如三維NAND快閃記憶體之製造過程般之使SiN與SiOx於基板上交替地積層有多層之部位形成相對於該層垂直之貫通 孔的步驟中，能夠進行可將SiOx之蝕刻速度相對於SiN之蝕刻速度(SiN/SiOx比)任意地控制於0.90以上且未達1.5之間、並且亦對遮罩具有高選擇性的蝕刻。其結果，可抑制於形成於積層膜之貫通孔內露出之SiN層之過度之各向同性蝕刻，且可防止如超過縱橫比20之貫通孔之蝕刻中的積層構造之崩解。
1‧‧‧SiN層
2‧‧‧SiOx層
3‧‧‧遮罩
4‧‧‧基板
5‧‧‧貫通孔
10‧‧‧反應裝置
11‧‧‧腔室
12‧‧‧壓力計
13‧‧‧高頻電源
14‧‧‧下部電極
15‧‧‧上部電極
16‧‧‧氣體導入口
17‧‧‧排氣管線
18‧‧‧試樣
a‧‧‧交替積層膜之厚度
b‧‧‧遮罩之開口部之寬度
圖1(a)、(b)係形成貫通孔之前與之後之元件的積層構造之概略圖。
圖2係於進行蝕刻時產生之未預期之SiN各向同性蝕刻的概略圖。
圖3係於實施例、比較例中使用之反應裝置之概略圖。
圖4(a)、(b)係表示實施例2、5、7、比較例1、2、3、4、7之SiN/SiOx蝕刻速度比與蝕刻選擇比(SiOx/抗蝕劑)之圖。
以下，對本發明之實施方法進行說明。再者，本發明之範圍並不侷限於該等說明，而亦可於以下例示以外且無損本發明之主旨之範圍內進行適當變更，從而實施。
於本發明之乾式蝕刻方法中，如圖1(a)所示，於基板4上預先製作包含SiN層1與SiOx層2之交替積層膜及具有特定開口圖案之遮罩3，並如圖1(b)所示，介隔遮罩3，於相對於該層垂直之方向、即相對於基板4垂直之方向上藉由蝕刻加工製作貫通孔5。此處，交替積層膜於實用性方面為32層、48層或更多數量之層積層而成的積層膜，因此貫通孔5係縱橫比(用交替積層膜之厚度a除以遮罩3之開口部之寬度b所得之值)為20以上之非常細長之孔。
於本發明之乾式蝕刻方法中，藉由使用至少包含C3H2F4、CxFy(x=2~5之整數，y=2、4、6、8或10，y≦2x)所表示之不飽和全氟碳 及氧化性氣體，且C3H2F4與上述不飽和全氟碳之混合比以體積比計為1：0.1~10之範圍的乾式蝕刻劑而進行電漿蝕刻，從而對形成於基板上之SiOx層與SiN層之積層膜進行蝕刻。作為所使用之基板並無特別限定，可使用矽晶圓。作為構成遮罩3之材料，可使用非晶形碳。
作為CxFy所表示之不飽和全氟碳，可列舉選自由C2F2、C2F4、C3F4、C3F6、C4F2、C4F4、C4F6、C4F8、C5F4、C5F6、C5F8、C5F10所組成之群中之化合物及該等之混合物。若CxFy中所含之F原子相對於C原子之量較少，則有不僅SiN層之蝕刻速度，甚至SiOx層之蝕刻速度亦降低之傾向，因此較佳為C2F4、C3F6、C4F6、C4F8、C5F8、C5F10，若考慮蒸氣壓或爆炸性等操作之容易性，則特佳為C3F6、C4F6、C4F8、C5F8。
CxFy所表示之不飽和全氟碳具有一個以上之雙鍵或三鍵，可為直鏈狀亦可為環狀。再者，於CxFy所表示之不飽和全氟碳中有存在結構異構物或立體異構物(反式體(E體)與順式體(Z體))之情況。於本發明中，可以任一異構物或兩者之混合物之形式使用。作為C2F4，可列舉四氟乙烯。作為C3F6，可列舉六氟丙烯。作為C4F6，可列舉六氟-1,3-丁二烯、六氟-2-丁炔、六氟環丁烯。作為C4F8，可列舉八氟-2-丁烯、八氟-1-丁烯、八氟異丁烯。作為C5F8，可列舉八氟-1,4-戊二烯、八氟環戊烯。作為C5F10，可列舉十氟-1,4-戊烯。
作為C3H2F4，亦可使用2,3,3,3-四氟丙烯(HFO-1234yf)、反式-1,3,3,3-四氟丙烯(HFO-1234ze(E))、順式-1,3,3,3-四氟丙烯(HFO-1234ze(Z))中之任意者。尤佳為使用反式體及/或順式體之1,3,3,3-四氟丙烯。
CxFy所表示之不飽和全氟碳於分子中具有不飽和鍵，因此於電漿中聚合而高分子化，堆積於貫通孔之側壁而形成保護膜。因此，可抑制僅由C3H2F4進行之SiN之各向同性蝕刻。
就獲得充分之蝕刻速率方面而言，C3H2F4之濃度較佳為相對於在C3H2F4與CxFy中亦包含下述氧化性氣體、惰性氣體等之乾式蝕刻劑的總流量為1體積%以上，特佳為5體積%以上。又，乾式蝕刻劑中之C3H2F4與CxFy之合計濃度較佳為總流量之5體積%以上。另一方面，若C3H2F4與CxFy之合計濃度超過總流量之50體積%，則無法確保充分比率之氧化性氣體的濃度，雖然包含大量高價之含氟不飽和烴，但蝕刻速率反而不上升，於成本效益之方面不佳。
又，C3H2F4與CxFy所表示之不飽和全氟碳之混合比以體積比計較佳為1：0.1~10，更佳為1：0.2~1.0，特佳為1：0.4~0.7。若CxFy所表示之不飽和全氟碳過多，則有SiN層之於垂直方向上之異向性蝕刻速度亦大幅降低，而無法獲得所需之蝕刻形狀之情況。
CxFy所表示之不飽和全氟碳藉由於分子內具有雙鍵或三鍵，而於電漿中聚合從而高分子化，於抗蝕劑等遮罩上亦形成保護膜。藉此，亦可對抗蝕劑獲得充分之蝕刻選擇比。另一方面，於使用飽和全氟碳之情形時，雖能夠稍微控制SiOx之蝕刻速度相對於SiN之蝕刻速度(SiN/SiOx比)，但其程度並不充分，又，無法獲得與遮罩之蝕刻選擇比，並不適合作為如超過縱橫比20之超高縱橫比蝕刻用之蝕刻氣體。
於本發明中，由於可任意控制SiN層與SiOx層之蝕刻速度，故可於一個步驟中對SiN層與SiOx層之積層膜進行蝕刻。進而，由於蝕刻速度同等，故形成於積層膜之孔之壁(內面)的凹凸較少，並且可於積層膜形成上部與下部的孔徑均勻之孔。
又，於乾式蝕刻劑中添加氧化性氣體。作為氧化性氣體，可使用O2、O3、CO、CO2、COCl2、COF2、NO2等。尤其是就獲得、操作之容易性而言，較佳為使用氧氣。氧化性氣體之添加量較佳為乾式蝕刻劑整體之1~50體積%，更佳為2~30體積%，特佳為5~10體積%。
又，為了降低成本並且提高操作之安全性，於乾式蝕刻劑中較 佳為包含惰性氣體。作為惰性氣體，可使用氬氣、氦氣、氖氣、氪氣、氙氣之稀有氣體類或氮氣。於實現獲得之容易性此外可期待離子輔助效果之方面，特佳為氬氣。又，乾式蝕刻劑亦可僅由C3H2F4、CxFy所表示之不飽和全氟碳、氧化性氣體及惰性氣體構成。
於乾式蝕刻劑中，進而可添加公知之氣體。作為添加氣體，可列舉ClHmFn(l=1~5之整數，m與n為正整數，m+n=2l或2l+2)所表示之飽和氟碳、烴氣、含鹵氣體、還原性氣體等。作為ClHmFn所表示之飽和氟碳，可列舉：CHF3、CH2F2、CH3F、C2H2F4、C2HF5、C3HF7、C3H2F6、C3H3F5、C3H4F4、C3H5F3、C4HF9等。作為烴氣，可列舉：CH4、C2H2、C2H4、C2H6、C3H4、C3H6、C3H8等。作為含鹵氣體，可列舉：F2、Cl2、Br2、I2、YFn(Y=Cl、Br或I，n=1~7之整數)、NF3、HF、HCl、HBr、HI等。作為還原性氣體，可列舉：H2、NH3、NO等。又，乾式蝕刻劑亦可僅由C3H2F4、CxFy所表示之不飽和全氟碳、氧化性氣體、惰性氣體及上述添加氣體構成。
為了對層於垂直方向上進行直線性較高之蝕刻，要求所產生之偏壓電壓為500V以上，較佳為1000V以上。偏壓電壓越高越可減少旁側蝕刻，另一方面，若偏壓電壓超過10000V，則對基板之損傷變大，因此不佳。
關於蝕刻氣體中所含有之氣體成分，可分別獨立導入至腔室內，或亦可預先作為混合氣體進行調整之後導入至腔室內。導入至反應腔室之乾式蝕刻劑之總流量可根據反應腔室之體積及排氣部之排氣能力，並考慮上述濃度條件與壓力條件而適當選擇。
為了獲得穩定之電漿，及為了提高離子之直線性而抑制旁側蝕刻，於進行蝕刻時之壓力較佳為10Pa以下，更佳為5Pa以下，特佳為1Pa以下。另一方面，若腔室內之壓力過低，則游離離子變少，而無法獲得充分之電漿密度，因此較佳為0.05Pa以上。
又，進行蝕刻時之基板溫度較佳為50℃以下，為了尤其進行異向性蝕刻，理想為設為20℃以下。於超過50℃之高溫下，於側壁上之以氟碳自由基為主成分之保護膜的生成量減少，各向同性地進行蝕刻之傾向加強，而無法獲得必需之加工精度。又，有抗蝕劑等遮罩材料明顯地被蝕刻之情況。
若考慮元件製造製程之效率，則蝕刻時間較佳為30分鐘以內。此處，所謂蝕刻時間係指於腔室內產生電漿，使乾式蝕刻劑與試樣反應之時間。
積層膜中之層數或形成之貫通孔的深度並無特別限定，就獲得積層之集成效果之方面而言，較佳為SiN層與SiOx層之合計層數為6層以上，貫通孔之深度為0.5μm以上。
又，使用本發明之乾式蝕刻劑之蝕刻方法可不限於電容耦合型電漿(CCP)蝕刻、反應性離子蝕刻(RIE)、電感耦合型電漿(ICP)蝕刻、電子回旋共振(ECR)電漿蝕刻及微波蝕刻等各種蝕刻方法而進行。
又，於在包含SiN層與SiOx層之積層膜形成貫通孔時，不必於蝕刻步驟中將乾式蝕刻劑中所含之C3H2F4與CxFy之組成固定為一定之組成比，亦可使其於蝕刻步驟中階段性地或週期性地變化。若減少CxFy之量，則能夠以高速對SiN進行蝕刻，若增加CxFy之量，則雖可抑制水平方向上之SiN蝕刻，但SiN蝕刻速度會降低，因此，藉由於蝕刻步驟中使CxFy之量適當變化，可兼顧貫通孔之形成時間之縮短化與水平方向上之SiN蝕刻之抑制。例如，於貫通孔之形成之後半段中，因對構成貫通孔上部之側壁之SiN層的水平方向之蝕刻之影響較大，故與貫通孔之形成之前半段中之量相比，亦可增加乾式蝕刻劑中所含之不飽和全氟碳之量。又，於對積層膜之SiN層進行蝕刻時，為了提高蝕刻速度，可使乾式蝕刻劑中所含之不飽和全氟碳之量減少，於對SiOx層進行蝕刻時，為了抑制SiN層之水平方向上之蝕刻，可使乾式蝕刻 劑中所含之不飽和全氟碳之量增多。
進而，於形成貫通孔時，亦可包括利用於乾式蝕刻劑中未添加CxFy之乾式蝕刻劑進行蝕刻的乾式蝕刻步驟，即，使用包含C3H2F4與氧化性氣體且實質上不含CxFy之乾式蝕刻劑進行蝕刻之步驟。再者，蝕刻用C3H2F4中以雜質之形式包含之CxFy的含量通常為0.1體積%以下。因此，包含C3H2F4與氧化性氣體且實質上不含CxFy之乾式蝕刻劑中之CxFy的含量通常為0.1體積%以下。
例如，作為一例，考慮於貫通孔之形成之前半段、即進行蝕刻至積層膜之一半左右(例如積層膜之厚度之1/2~5/8)時，進行使用包含C3H2F4與氧化性氣體且實質上不含CxFy之第1乾式蝕刻劑之第1乾式蝕刻步驟，於貫通孔之形成之後半段、即將積層膜切削一半左右之後，進行使用包含C3H2F4、氧化性氣體及CxFy之第2乾式蝕刻劑之第2乾式蝕刻步驟。根據該方法，不易產生水平方向之SiN蝕刻，於開始切削貫通孔之階段中，可藉由第1蝕刻步驟進行SiN之高速蝕刻，於結束切削水平方向之SiN蝕刻成為問題之貫通孔之階段中，藉由第2乾式蝕刻步驟，可於乾式蝕刻劑中添加CxFy而抑制水平方向之SiN蝕刻並且對積層膜進行蝕刻。即，可防止水平方向上之SiN蝕刻，並且縮短形成貫通孔所需之時間。
又，作為其他例，考慮於對積層膜之SiN層進行蝕刻時，應用未添加CxFy而進行蝕刻之第1蝕刻步驟，於對積層膜之SiOx層進行蝕刻時應用本發明之蝕刻方法即第2蝕刻步驟。根據該方法，於SiOx層之蝕刻時，可應用能夠抑制SiN層之橫向蝕刻之第2蝕刻步驟，於SiN層之蝕刻時，可應用SiN蝕刻速度較快且利用未添加CxFy之乾式蝕刻劑對SiN進行蝕刻之第1蝕刻步驟。
再者，於該方法中，必須根據SiN層與SiOx層之積層數變更供給之乾式蝕刻劑，但只要切換CxFy之供給之有無即可變更乾式蝕刻劑， 因此各層之蝕刻方法之切換上無需較大之作業，步驟並不這般繁雜。
另一方面，於非專利文獻3中，由於在Si層之蝕刻時使用鹵氣，於SiO2層之蝕刻時使用氟碳系氣體，因此於各層之蝕刻之切換時必須進行腔室之抽真空，且需要大量作業，步驟繁雜且費時。
本發明之蝕刻方法能夠進行可將SiOx之蝕刻速度相對於SiN之蝕刻速度(SiN/SiOx比)任意地控制於0.90以上且未達1.5之間，並且亦對遮罩具有高選擇性的蝕刻。因此，於製造三維NAND快閃記憶體之過程中，可將本發明之蝕刻方法用於在SiN與SiOx之交替積層膜形成超過縱橫比20之貫通孔的步驟。
根據本發明之蝕刻方法，為了於在包含SiN層與SiOx層之積層膜形成貫通孔之後去除堆積於貫通孔之側壁等之由CxFy等生成之反應性生成物或遮罩，亦可進行利用由包含氧氣之處理氣體生成之電漿使該等灰化之灰化步驟。
[實施例]
以下同時列舉本發明之實施例及比較例，但本發明並非侷限於以下之實施例。
[實施例1]
(蝕刻步驟)
圖3係於實施例、比較例中使用之反應裝置10之概略圖。於腔室11內設置有具有保持試樣18之功能且亦作為載台而發揮功能之下部電極14、上部電極15及壓力計12。又，於腔室11上部連接有氣體導入口16。於腔室11內能夠調整壓力，並且藉由高頻電源(13.56MHz)13可使乾式蝕刻劑激發。藉此，可使被激發之乾式蝕刻劑與設置於下部電極14上之試樣18接觸，從而對試樣18進行蝕刻。其構成為如下：若於導入乾式蝕刻劑之狀態下施加來自高頻電源13之高頻電力，則能夠由電漿中之離子與電子之移動速度之差，於上部電極15與下部電極14之 間產生被稱作偏壓電壓的直流電壓。腔室11內之氣體經由氣體排出管線17而被排出。
作為試樣18，將具有SiN層之矽晶圓A及具有SiO2層之矽晶圓B設置於載台上。SiN層或SiO2層係利用CVD(chemical vapor deposition，化學氣相沈積)法製作。
此處，作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、C3F6、O2及Ar分別以相對於總流量為10體積%、1體積%、6體積%、83體積%進行混合，合計設為100sccm，使其流通，並以400W施加高頻電力使蝕刻劑電漿化，藉此進行蝕刻。再者，偏壓電壓為500V。
根據矽晶圓A之SiN層與矽晶圓B之SiO2層於蝕刻前後之厚度變化求出蝕刻速度。
[實施例2]
作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、C3F6(六氟丙烯)、O2及Ar分別以相對於總流量為10體積%、3體積%、6體積%、81體積%進行混合，除此以外於與實施例1相同之條件下進行蝕刻。
[實施例3]
作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、C3F6、O2及Ar分別以相對於總流量為10體積%、5體積%、6體積%、79體積%進行混合，除此以外於與實施例1相同之條件下進行蝕刻。
[實施例4]
作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、c-C5F8(八氟環戊烯)、O2及Ar分別以相對於總流量為10體積%、1體積%、6體積%、83體積%進行混合，除此以外於與實施例1相同之條件下進行蝕刻。
[實施例5]
作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、c-C5F8、O2及Ar分別以相對於總流量為10體積%、3體積%、9體積%、78體積%進行混合， 除此以外於與實施例1相同之條件下進行蝕刻。
[實施例6]
作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、C4F6(六氟-1,3-丁二烯)、O2及Ar分別以相對於總流量為10體積%、1體積%、6體積%、83體積%進行混合，除此以外於與實施例1相同之條件下進行蝕刻。
[實施例7]
作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、C4F6、O2及Ar分別以相對於總流量為10體積%、3體積%、9體積%、78體積%進行混合，除此以外於與實施例1相同之條件下進行蝕刻。
[實施例8]
作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、C4F6、O2及Ar分別以相對於總流量為5體積%、10體積%、6體積%、79體積%進行混合，除此以外於與實施例1相同之條件下進行蝕刻。
[比較例1]
作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、O2及Ar分別以相對於總流量為10體積%、6體積%、84體積%進行混合，且不添加不飽和全氟碳，除此以外於與實施例1相同之條件下進行蝕刻。
[比較例2]
作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、c-C4F8(八氟環丁烷)、O2及Ar分別以相對於總流量為10體積%、3體積%、9體積%、78體積%進行混合，除此以外於與實施例1相同之條件下進行蝕刻。
[比較例3]
作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、C2F6(六氟乙烷)、O2及Ar分別以相對於總流量為10體積%、3體積%、9體積%、78體積%進行混合，除此以外於與實施例1相同之條件下進行蝕刻。
[比較例4]
作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、C3F8(八氟丙烷)、O2及Ar分別以相對於總流量為10體積%、3體積%、9體積%、78體積%進行混合，除此以外於與實施例1相同之條件下進行蝕刻。
[比較例5]
作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、C3F6、O2及Ar分別以相對於總流量為1體積%、11體積%、6體積%、82體積%進行混合，除此以外於與實施例1相同之條件下進行蝕刻。
[比較例6]
作為蝕刻劑，將C3F6、O2及Ar分別以相對於總流量為10體積%、6體積%、84體積%進行混合，除此以外於與實施例1相同之條件下進行蝕刻。
[比較例7]
作為蝕刻劑，將C3H2F4(HFO-1234ze(E))、TFPy(3,3,3-三氟丙炔)、O2及Ar分別以相對於總流量為10體積%、3體積%、9體積%、78體積%進行混合，除此以外於與實施例1相同之條件下進行蝕刻。
將各實施例、比較例之結果記載於表1。表1中之蝕刻速度比為SiOx之蝕刻速度相對於SiN之蝕刻速度的比(SiN/SiOx比)，蝕刻速度比為抗蝕劑之蝕刻速度相對於SiOx之蝕刻速度的選擇比(SiOx/抗蝕劑比)。
於使用至少包含C3H2F4與CxFy所表示之不飽和全氟碳且1,3,3,3-四氟丙烯與上述不飽和全氟碳之混合比以體積比計為1：0.1~10之範圍之乾式蝕刻劑的各實施例中，SiN相對於SiOx之蝕刻速度比為0.90以上且未達1.5，與未添加之情形相比，與抗蝕劑之選擇比亦為同等以上。藉由該乾式蝕刻方法，能夠抑制SiN層之過度蝕刻並且進行包含SiOx及SiN之積層膜之異向性蝕刻。又，根據實施例6~8等明確可知，藉由調整C3H2F4與不飽和全氟碳之比率，可控制SiN相對於SiOx之蝕刻速度比。
另一方面，於比較例1中，由於不含CxFy所表示之不飽和全氟碳，故SiN蝕刻速度過高，SiN蝕刻速度與SiOx蝕刻速度之比為1.63。又，於比較例2、3及4中，使用不具有雙鍵之飽和全氟碳作為添加氣體。其結果，SiN蝕刻速度與SiOx蝕刻速度之比為1.5以上，並且與未添加之情形相比，與抗蝕劑之選擇性亦惡化。認為於此種飽和全氟碳之情形時，電漿中所含之CF3自由基之比率相對變大，聚合性較高之CF2或C2F4等自由基之比率相對較小。因此，認為對SiN或抗蝕劑上之聚合膜之附著變少，未有效地表現出對SiN及抗蝕劑之保護效果。因此，若將比較例1~4應用於SiN與SiOx之積層膜，則SiN層之水平方向上之蝕刻會進行，有可能引起積層膜之結構崩解。又，比較例2~4因與抗蝕劑之蝕刻選擇比惡化，故難以形成縱橫比20以上之高縱橫比之貫通孔。
圖4(a)、(b)係表示無添加氣體之比較例1與添加氣體之量為3體積%但氣體種類不同之實施例2、5、7、比較例2、3、4、7的SiN/SiOx蝕刻速度比與蝕刻選擇比(SiOx/抗蝕劑)之圖。如圖4(a)所示，於添加有作為具有雙鍵之不飽和全氟碳即C3F6、C5F8、C4F6之情形時，與未添加之情形相比，SiN/SiOx蝕刻速度比成功降低，但於添加有作為不具有雙鍵之飽和全氟碳之c-C4F8、C2F6、C3F8之情形時，或於添加雖具 有三鍵但具有氫之TFPy之情形時，與未添加之情形大致同等。又，如圖4(b)所示，於添加有作為具有雙鍵之不飽和全氟碳之C3F6、C5F8時，與未添加之情形相比，蝕刻選擇比(SiOx/抗蝕劑)顯著地提高，於添加有C4F6之情形時亦可見稍微之提高，但添加有作為不具有雙鍵之飽和全氟碳之c-C4F8、C2F6、C3F8之情形與未添加之情形相比，選擇比反而降低，於添加雖具有三鍵但具有氫之TFPy之情形時，選擇比大幅提高。
如該等所示，不具有不飽和鍵之飽和全氟碳於SiN或抗蝕劑上之保護膜之附著較少，未有效地表現出保護效果，具有雙鍵或三鍵之氟碳於電漿中高分子化而形成保護膜，可抑制SiN或抗蝕劑之蝕刻。但是，含氫之氟碳(主蝕刻氣體之C3F4H2或TFPy等)會生成更多SiN蝕刻用活性物質，因此無法抑制SiN蝕刻速度。可進一步提高抗蝕劑選擇比並且可抑制SiN蝕刻速度的添加氣體係具有不飽和鍵且不具有氫的不飽和全氟碳。
於比較例5中，以相對於C3H2F4超過10之比率添加CxFy所表示之不飽和全氟碳，SiN蝕刻速度過低，SiN蝕刻速度與SiOx蝕刻速度之比成為0.89，與未添加之情形相比，與抗蝕劑之選擇性亦惡化。
於比較例6中，由於僅使用C3F6、即不飽和全氟碳，故SiN蝕刻速度較慢，SiN蝕刻速度與SiOx蝕刻速度之比成為0.85。因此，認為即便將比較例6應用於SiN層與SiOx層之積層膜，來自氣體之堆積物亦會堆積於SiN層，而無法形成貫通孔。
於比較例7中添加有包含氫原子且具有三鍵之TFPy，SiOx/抗蝕劑之蝕刻選擇比大幅提高，但SiN/SiOx蝕刻速度比與比較例1相比無太大變化。即，認為源自TFPy之保護膜主要形成於抗蝕劑上，而基本未形成於SiN層。
[產業上之可利用性]
本發明於半導體製造製程中，對三維地集成而成之NAND快閃記憶體等元件之配線形成有效。

Claims (12)

  1. 一種乾式蝕刻方法，其特徵在於：其係對形成於基板上之矽氧化物層與矽氮化物層之積層膜，介隔形成於上述積層膜上之具有特定開口圖案之遮罩，進行使乾式蝕刻劑電漿化並施加500V以上之偏壓電壓的蝕刻，從而對該層形成垂直方向之貫通孔的方法，並且上述乾式蝕刻劑至少包含C3H2F4、CxFy(x=2~5之整數，y=2、4、6、8或10，y≦2x)所表示之不飽和全氟碳及氧化性氣體，且上述乾式蝕刻劑中所含之上述不飽和全氟碳之體積為上述乾式蝕刻劑中所含之上述C3H2F4之體積的0.1~10倍之範圍。
  2. 如請求項1之乾式蝕刻方法，其中上述不飽和全氟碳係選自由C3F6、C4F6、C4F8及C5F8所組成之群中之至少一種。
  3. 如請求項1之乾式蝕刻方法，其中上述乾式蝕刻劑中之上述不飽和全氟碳與C3H2F4之合計濃度為5體積%以上。
  4. 如請求項1之乾式蝕刻方法，其中上述氧化性氣體係選自由O2、O3、CO、CO2、COCl2、COF2及NO2所組成之群中之至少一種。
  5. 如請求項1之乾式蝕刻方法，其中上述乾式蝕刻劑進而包含惰性氣體，且上述惰性氣體係選自由He、Ne、Ar、Kr、Xe及N2所組成之群中之至少一種。
  6. 如請求項5之乾式蝕刻方法，其中上述乾式蝕刻劑僅包含C3H2F4、上述不飽和全氟碳、上述氧化性氣體及上述惰性氣體。
  7. 如請求項1之乾式蝕刻方法，其中C3H2F4為1,3,3,3-四氟丙烯。
  8. 如請求項1之乾式蝕刻方法，其中上述遮罩包含非晶形碳。
  9. 如請求項1至8中任一項之乾式蝕刻方法，其中於上述貫通孔之形成之後半段中，與上述貫通孔之形成之前半段中之量相比，增加上述乾式蝕刻劑中所含之上述不飽和全氟碳之量。
  10. 如請求項1至8中任一項之乾式蝕刻方法，其中於對上述矽氧化物層進行蝕刻時，與對上述矽氮化物層進行蝕刻時之量相比，增加上述乾式蝕刻劑中所含之上述不飽和全氟碳之量。
  11. 一種乾式蝕刻方法，其特徵在於：其係對形成於基板上之矽氧化物層與矽氮化物層之積層膜，介隔形成於上述積層膜上之具有特定開口圖案之遮罩，進行使乾式蝕刻劑電漿化並施加500V以上之偏壓電壓的蝕刻，從而對該層形成垂直方向之貫通孔的方法，並且於上述貫通孔之形成之前半段，進行供給包含C3H2F4與氧化性氣體且實質上不含CxFy(x=2~5之整數，y=2、4、6、8或10，y≦2x)所表示之不飽和全氟碳之第1乾式蝕刻劑的第1乾式蝕刻步驟，於上述貫通孔之形成之後半段，進行供給包含C3H2F4、CxFy(x=2~5之整數，y=2、4、6、8或10，y≦2x)所表示之不飽和全氟碳與氧化性氣體之第2乾式蝕刻劑的第2乾式蝕刻步驟；且上述第2乾式蝕刻劑中所含之上述不飽和全氟碳之體積為上述乾式蝕刻劑中所含之上述C3H2F4之體積的0.1~10倍之範圍。
  12. 一種乾式蝕刻方法，其特徵在於：其係對形成於基板上之矽氧化物層與矽氮化物層之積層膜，介隔形成於上述積層膜上之具有特定開口圖案之遮罩，進行使乾式蝕刻劑電漿化並施加500V以上之偏壓電壓的蝕刻，從而對該層形成垂直方向之貫通孔的方法，並且於對上述矽氮化物層進行蝕刻時，進行供給包含C3H2F4與氧化性氣體且實質上不含CxFy(x=2~5之整數，y=2、4、6、8或10，y≦2x)所表示之不飽和全氟碳之第1乾式蝕刻劑的第1乾式蝕刻步驟，於對上述矽氧化物層進行蝕刻時，進行供給至少包含C3H2F4、CxFy(x=2~5之整數，y=2、4、6、8或10，y≦2x)所表示之不飽和全氟碳及氧化性氣體之第2乾式蝕刻劑的第2乾式蝕刻步驟，且上述第2乾式蝕刻劑中所含之上述不飽和全氟碳之體積為上述乾式蝕刻劑中所含之上述C3H2F4之體積的0.1~10倍之範圍。
TW105121921A 2015-08-12 2016-07-12 Dry etching method TWI648783B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-159517 2015-08-12
JP2015159517 2015-08-12
JP2015172721 2015-09-02
JP2015-172721 2015-09-02

Publications (2)

Publication Number Publication Date
TW201709321A TW201709321A (zh) 2017-03-01
TWI648783B true TWI648783B (zh) 2019-01-21

Family

ID=57983063

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105121921A TWI648783B (zh) 2015-08-12 2016-07-12 Dry etching method

Country Status (6)

Country Link
US (1) US10741406B2 (zh)
JP (1) JP6327295B2 (zh)
KR (1) KR102090650B1 (zh)
CN (2) CN114512399A (zh)
TW (1) TWI648783B (zh)
WO (1) WO2017026197A1 (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102390158B1 (ko) * 2017-06-08 2022-04-25 쇼와 덴코 가부시키가이샤 에칭 방법
JP6896522B2 (ja) * 2017-06-27 2021-06-30 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード エッチング方法およびプラズマエッチング用材料
CN107665829B (zh) 2017-08-24 2019-12-17 长江存储科技有限责任公司 晶圆混合键合中提高金属引线制程安全性的方法
US11075084B2 (en) * 2017-08-31 2021-07-27 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Chemistries for etching multi-stacked layers
US10586710B2 (en) * 2017-09-01 2020-03-10 Tokyo Electron Limited Etching method
JP7181734B2 (ja) * 2017-09-01 2022-12-01 東京エレクトロン株式会社 エッチング方法
JP2019050305A (ja) 2017-09-11 2019-03-28 東芝メモリ株式会社 プラズマエッチング方法、及び、半導体装置の製造方法
IL274331B2 (en) 2017-11-02 2023-04-01 Showa Denko Kk Burning method and semiconductor manufacturing method
KR20190098922A (ko) * 2018-02-15 2019-08-23 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법 및 플라즈마 에칭 장치
JP7158252B2 (ja) * 2018-02-15 2022-10-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
KR20240037371A (ko) * 2018-03-16 2024-03-21 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들
US20190362983A1 (en) * 2018-05-23 2019-11-28 Applied Materials, Inc. Systems and methods for etching oxide nitride stacks
TWI804638B (zh) * 2018-06-22 2023-06-11 日商關東電化工業股份有限公司 使用含硫原子之氣體分子之電漿蝕刻方法
KR102272823B1 (ko) * 2018-07-30 2021-07-02 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
WO2020028119A1 (en) * 2018-07-31 2020-02-06 Lam Research Corporation Non-selective and selective etching through alternating layers of materials
JP7030648B2 (ja) * 2018-08-09 2022-03-07 キオクシア株式会社 半導体装置の製造方法およびエッチングガス
JP2020068221A (ja) * 2018-10-22 2020-04-30 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP6778822B2 (ja) * 2018-10-26 2020-11-04 株式会社日立ハイテク プラズマ処理方法
WO2020090451A1 (ja) * 2018-11-02 2020-05-07 セントラル硝子株式会社 ドライエッチング方法
US10593518B1 (en) * 2019-02-08 2020-03-17 Applied Materials, Inc. Methods and apparatus for etching semiconductor structures
WO2020172208A1 (en) 2019-02-20 2020-08-27 Tokyo Electron Limited Method for selective etching at an interface between materials
JP2020141033A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 堆積処理方法及びプラズマ処理装置
SG11202109169TA (en) 2019-03-22 2021-09-29 Central Glass Co Ltd Dry etching method and method for producing semiconductor device
JP7277225B2 (ja) * 2019-04-08 2023-05-18 東京エレクトロン株式会社 エッチング方法、及び、プラズマ処理装置
DE102019114980A1 (de) 2019-06-04 2020-12-10 Technische Universität Bergakademie Freiberg Verbindungen zur Behandlung von Nitrid-Keramiken
JP7390134B2 (ja) * 2019-08-28 2023-12-01 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
CN110544627A (zh) * 2019-09-12 2019-12-06 长江存储科技有限责任公司 高深宽比开口的刻蚀方法及刻蚀气体
JP7387377B2 (ja) 2019-10-18 2023-11-28 キオクシア株式会社 プラズマエッチング方法及びプラズマエッチング装置
CN112786441A (zh) 2019-11-08 2021-05-11 东京毅力科创株式会社 蚀刻方法及等离子体处理装置
US11456180B2 (en) 2019-11-08 2022-09-27 Tokyo Electron Limited Etching method
SG10202010798QA (en) * 2019-11-08 2021-06-29 Tokyo Electron Ltd Etching method and plasma processing apparatus
CN116169018A (zh) 2019-11-08 2023-05-26 东京毅力科创株式会社 蚀刻方法
CN111154490A (zh) * 2020-01-02 2020-05-15 长江存储科技有限责任公司 刻蚀气体、刻蚀方法及3d存储器件制造方法
WO2021205632A1 (ja) * 2020-04-10 2021-10-14 株式会社日立ハイテク エッチング方法
US11373877B2 (en) 2020-04-13 2022-06-28 Applied Materials, Inc. Methods and apparatus for in-situ protection liners for high aspect ratio reactive ion etching
US11688609B2 (en) * 2020-05-29 2023-06-27 Tokyo Electron Limited Etching method and plasma processing apparatus
JP2022159653A (ja) * 2021-04-05 2022-10-18 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
CN115917711A (zh) * 2021-05-07 2023-04-04 东京毅力科创株式会社 基板处理方法以及基板处理装置
KR20240006574A (ko) * 2021-05-07 2024-01-15 도쿄엘렉트론가부시키가이샤 에칭 방법
US20230094212A1 (en) * 2021-09-30 2023-03-30 Tokyo Electron Limited Plasma etch process for fabricating high aspect ratio (har) features
TW202405936A (zh) * 2022-07-08 2024-02-01 日商東京威力科創股份有限公司 基板處理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW442866B (en) * 1997-09-19 2001-06-23 Applied Materials Inc Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
JP2008300616A (ja) * 2007-05-31 2008-12-11 Nippon Zeon Co Ltd エッチング方法
TWI444456B (zh) * 2010-07-12 2014-07-11 Central Glass Co Ltd Dry etchant and dry etching method
TWI455203B (zh) * 2007-05-03 2014-10-01 Lam Res Corp 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322695B1 (ko) 1995-03-20 2002-05-13 윤종용 강유전성캐패시터의제조방법
KR100338808B1 (ko) 2000-03-10 2002-05-31 윤종용 이리듐(Ｉｒ) 전극의 건식 식각방법
JP2003086568A (ja) 2001-09-10 2003-03-20 Tokyo Electron Ltd エッチング方法
US20050103441A1 (en) 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus
JP4203996B2 (ja) 2001-11-14 2009-01-07 東京エレクトロン株式会社 エッチング方法及びプラズマエッチング装置
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
US20070105295A1 (en) * 2005-11-08 2007-05-10 Dongbuanam Semiconductor Inc. Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device
WO2009085672A2 (en) 2007-12-21 2009-07-09 Lam Research Corporation Fabrication of a silicon structure and deep silicon etch with profile control
JP2011124239A (ja) * 2008-03-31 2011-06-23 Daikin Industries Ltd ドライエッチングガス及びそれを用いたドライエッチング方法
JP2011009556A (ja) * 2009-06-26 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
TWI442866B (zh) 2010-02-01 2014-06-21 Hon Hai Prec Ind Co Ltd 框架結構
US9093388B2 (en) 2010-02-01 2015-07-28 Central Glass Company, Limited Dry etching agent and dry etching method using the same
JP5942985B2 (ja) * 2011-03-29 2016-06-29 日本ゼオン株式会社 プラズマエッチングガス及びプラズマエッチング方法
JP2013030531A (ja) * 2011-07-27 2013-02-07 Central Glass Co Ltd ドライエッチング剤
KR20130057670A (ko) * 2011-11-24 2013-06-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
WO2014006559A1 (en) 2012-07-02 2014-01-09 Lumenis Ltd. Optical fiber tip attachment
US9396960B2 (en) 2012-11-01 2016-07-19 Tokyo Electron Limited Plasma processing method and plasma processing apparatus
JP6267953B2 (ja) * 2013-12-19 2018-01-24 東京エレクトロン株式会社 半導体装置の製造方法
JP6745199B2 (ja) 2016-06-10 2020-08-26 東京エレクトロン株式会社 銅層をエッチングする方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW442866B (en) * 1997-09-19 2001-06-23 Applied Materials Inc Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
TWI455203B (zh) * 2007-05-03 2014-10-01 Lam Res Corp 開孔之硬遮罩及藉由開孔之硬遮罩施行之蝕刻輪廓控制
JP2008300616A (ja) * 2007-05-31 2008-12-11 Nippon Zeon Co Ltd エッチング方法
TWI444456B (zh) * 2010-07-12 2014-07-11 Central Glass Co Ltd Dry etchant and dry etching method

Also Published As

Publication number Publication date
JP6327295B2 (ja) 2018-05-23
KR102090650B1 (ko) 2020-03-18
US20180204728A1 (en) 2018-07-19
JP2017050529A (ja) 2017-03-09
TW201709321A (zh) 2017-03-01
CN107924837B (zh) 2022-02-01
KR20180030145A (ko) 2018-03-21
CN107924837A (zh) 2018-04-17
WO2017026197A1 (ja) 2017-02-16
CN114512399A (zh) 2022-05-17
US10741406B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
TWI648783B (zh) Dry etching method
US9728422B2 (en) Dry etching method
TWI491711B (zh) Dry etchant
TWI621179B (zh) Dry etching method
TWI491710B (zh) Dry etchants and dry etching methods using them
KR102547222B1 (ko) 드라이 에칭 방법
JP6788177B2 (ja) ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法
US11566177B2 (en) Dry etching agent, dry etching method and method for producing semiconductor device
JP7445150B2 (ja) ドライエッチング方法及び半導体デバイスの製造方法