CN107924837A - 干式蚀刻方法 - Google Patents

干式蚀刻方法 Download PDF

Info

Publication number
CN107924837A
CN107924837A CN201680044981.7A CN201680044981A CN107924837A CN 107924837 A CN107924837 A CN 107924837A CN 201680044981 A CN201680044981 A CN 201680044981A CN 107924837 A CN107924837 A CN 107924837A
Authority
CN
China
Prior art keywords
dry etch
etching
dry
volume
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680044981.7A
Other languages
English (en)
Other versions
CN107924837B (zh
Inventor
大森启之
八尾章史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central Glass Co Ltd
Original Assignee
Central Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central Glass Co Ltd filed Critical Central Glass Co Ltd
Priority to CN202210020327.XA priority Critical patent/CN114512399A/zh
Publication of CN107924837A publication Critical patent/CN107924837A/zh
Application granted granted Critical
Publication of CN107924837B publication Critical patent/CN107924837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Plasma Technology (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的干式蚀刻方法的特征在于：其是对形成在基板上的硅氧化物层与硅氮化物层的积层膜，隔着形成在所述积层膜上的掩模，进行使干式蚀刻剂等离子体化并施加500V以上的偏压电压的蚀刻，从而对该层形成垂直方向的贯通孔的方法，并且所述干式蚀刻剂至少包含C3H2F4、CxFy所表示的不饱和全氟碳及氧化性气体，且所述干式蚀刻剂中所含的所述不饱和全氟碳的体积为所述干式蚀刻剂中所含的所述C3H2F4的体积的0.1～10倍的范围。通过该干式蚀刻方法，可以将SiOx的蚀刻速度相对于SiN的蚀刻速度的比(SiN/SiOx比)任意地控制在0.90～1.5之间，并且也可以对掩模实现高蚀刻选择性。

Description

干式蚀刻方法
技术领域
本发明涉及一种使用含有含氟不饱和烃的干式蚀刻剂的干式蚀刻方法。
背景技术
目前，在半导体制造中，微细化不断接近物理极限，为了弥补此情况，业界正开发在高度方向上积层构造物而集成的方法。该倾向在NAND闪存中尤为显著地观察到，且正积极进行三维NAND闪存的研究开发。
例如，在非专利文献1中记载的三维NAND闪存中，采用如下结构：将多晶硅(以下称为poly-Si或p-Si)层与硅氧化物(以下称为SiOx)层在基板上交替地积层多层，对该层于垂直方向上嵌入有成为电极的构造物。然而，在实际制作此种元件的情况下，由于作为基底的基板与积层膜中所含的层均为Si，所以在积层膜的蚀刻步骤中，会对基板造成损伤，难以仅对包含p-Si与SiOx的积层膜进行蚀刻加工。
因此，如非专利文献2所示，也研究使用包含氮化硅(以下称为SiN)与SiOx的积层膜代替包含p-Si与SiOx的积层膜的NAND闪存。在此情况下的制作方法的一例中，如图1(a)所示，在基板4上预先制作包含SiN层1与SiOx层2的交替积层膜，如图1(b)所示，通过蚀刻加工对该层于垂直方向上制作贯通孔5。其后，虽未图示，但也进行除去SiN层而形成闸极的步骤等。
在对该积层膜的层于垂直方向上形成贯通孔的步骤中，如非专利文献3所示，揭示有如下步骤：在形成被称作BiCS(Bit Cost Scalable，位成本可调节)的大容量存储器时，作为各自独立的步骤，对Si与SiO2的交替积层膜交替地重复进行Si的蚀刻与SiO2的蚀刻而形成贯通孔。
然而，由于作为对每层分别独立的步骤进行蚀刻，所以伴随积层数的增加，步骤数也大幅地增加。另外，如果仅有以往的CF系气体，则对SiN的蚀刻速度缓慢，根据情况会于SiN层产生沉积，无法获得所需的蚀刻形状。因此，如专利文献1所示，也有使用如下方法的情况：通过包含CF系气体与CHF系气体的混合气体，利用1次等离子体蚀刻同时对不同种类的层进行蚀刻。
另外，在专利文献2中揭示有包含以HFO-1234ze(E)为主的含氟不饱和烃的蚀刻剂具有对SiN及SiO2均较高的蚀刻速度，且与掩模的选择性高，能够进行高纵横比的蚀刻。
[现有技术文献]
[专利文献]
[专利文献1]日本专利特开2003-86568号公报
[专利文献2]日本专利特开2012-114402号公报
[非专利文献]
[非专利文献1]青地英明、另外2名，东芝评论，2011年9月，66卷，9号，p16～19
[非专利文献2]Jim Handy'An Alternative Kind of Vertical 3D NANDString',[online]；The Memory Guy,[2013年11月8日发行],网址＜URL：http：//thememoryguy.com/an-alternative-kind-of-vertical-3d-nand-string/＞
[非专利文献3]市川尚志、另外2名，东芝评论，2011年5月，66卷，5号，p29～33
发明内容
[发明要解决的问题]
如上所述，如专利文献1般揭示有如下方法：通过包含以C4F8为主的CF系气体与包含氢的CHF系气体的混合气体，利用1次等离子体蚀刻同时对不同种类的层进行蚀刻。然而，这些方法中存在如下问题：未充分获得与掩模的蚀刻选择性，在积层膜的膜厚较厚的情况下，掩模无法耐受至蚀刻完成。另外，存在于该蚀刻过程中侧壁保护膜的形成也不充分，产生翘起(Bowing)等蚀刻形状异常的问题。
另一方面，如专利文献2中所揭示般，包含1,3,3,3-四氟丙烯、添加气体及惰性气体的蚀刻剂与以C4F6或C4F8为主的CF系气体相比，掩模的蚀刻选择性更高，并且可以抑制掩模的刻面或翘起等蚀刻形状的异常。
此处，根据专利文献2的实施例也明确得知，在包含1,3,3,3-四氟丙烯、添加气体及惰性气体的蚀刻气体中，SiN的蚀刻速度大小为相对于SiOx的蚀刻速度1.2倍左右。该特性在防止因仅使用所述CF系气体的情况下产生的于SiN层的蚀刻速度的降低所导致的蚀刻形状异常的方面有效，但对于用以形成具有如纵横比超过20的极大纵横比的贯通孔的积层膜的深层蚀刻而言，可能成为蚀刻形状异常的新原因。得知其原因在于，本发明人等为了获得充分的蚀刻速度与离子的直线性，而赋予相对较大的电力及离子能量来实施，结果该蚀刻气体的分解过度进行，或因而导致SiN层的蚀刻与SiOx层的蚀刻相比变得过大，且该比最大达到2.0倍以上，造成除各向异性蚀刻以外，SiN层的各向同性蚀刻也会进行。
已知构成SiN的Si-N键与构成SiOx的Si-O键相比键结能弱。因此，如果SiOx不为处于通过施加偏压电压而提高离子能量的状态，则蚀刻基本不会进行。另一方面，SiN是在使用包含H原子与F原子的蚀刻气体来进行蚀刻的情况下，即便未施加偏压电压，也相对容易地进行蚀刻。因此，认为在实施所述高纵横比的蚀刻时SiN选择性地也于水平方向上各向同性地被蚀刻。另外，构造上，有SiN层存在于SiOx层上的情况，在此种情况下，与相对于该层垂直方向上的SiOx蚀刻速度相比，反而相对于该层水平方向的SiN蚀刻速度变大。其结果，如图2所示，会过度产生SiN层的水平方向的SiN蚀刻。
该水平方向的SiN蚀刻过度产生的机制探讨为如下内容。在通常的蚀刻制程中，在电洞内始终存在具有对SiN既进行各向异性蚀刻也进行各向同性蚀刻的电位的活性物质，此处再加上经偏压电压加速的离子，由此，除各向同性蚀刻以外，各向异性蚀刻也成为优势。但是一般认为，在下层的SiOx层露出的情况下，因在相对于该层垂直方向上不存在SiN，所以所述针对于SiN的活性物质无法对所述各向异性蚀刻起到助益，而有助于对所有水平方向上的各向同性蚀刻。因此，认为与贯通SiOx层而使下层的SiN层露出的情况相比，SiN层的水平方向上的各向同性蚀刻会加速进行。
在产生所述SiN层的水平方向上的过度蚀刻的情况下，于积层构造形成未预期的空隙而导致构造的崩解。因此，必须使SiOx的蚀刻速度相对于SiN的蚀刻速度的比(SiN/SiOx比)降低，抑制SiN层的水平方向上的过度蚀刻。具体而言，期待将SiOx的蚀刻速度相对于SiN的蚀刻速度的比(SiN/SiOx比)任意地控制在0.90～1.5之间的干式蚀刻方法。
在专利文献2中虽揭示有选择性地对SiN或SiOx进行蚀刻的方法，但任意控制SiN与SiOx的蚀刻速率的具体方法尚未揭示。
本发明是鉴于所述问题而完成的，其目的在于提供一种蚀刻方法，其是使用1,3,3,3-四氟丙烯作为蚀刻气体进行等离子体蚀刻的方法，且对于SiOx与SiN的积层膜，可以将SiOx的蚀刻速度相对于SiN的蚀刻速度的比(SiN/SiOx比)任意地控制在0.90～1.5之间，并且也对掩模具有高选择性。
[解决问题的技术手段]
本发明人等为了达成所述目的而进行各种研究，结果发现：于使SiN与SiOx在基板上交替地积层有多层的部位形成相对于该层垂直的贯通孔的步骤中，使用以特定比率至少包含1,3,3,3-四氟丙烯与碳数为2～5的不饱和全氟碳的干式蚀刻剂进行等离子体蚀刻，由此可以将SiOx的蚀刻速度相对于SiN的蚀刻速度的比(SiN/SiOx比)任意地控制在0.90以上且小于1.5之间，并且也对掩模具有高蚀刻选择性，从而完成了本发明。
即，本发明提供一种干式蚀刻方法，其特征在于：其是对形成在基板上的硅氧化物层与硅氮化物层的积层膜，隔着形成在所述积层膜上的具有特定开口图案的掩模，进行使干式蚀刻剂等离子体化并施加500V以上的偏压电压的蚀刻，从而对该层形成垂直方向的贯通孔的方法，并且所述干式蚀刻剂至少包含C3H2F4、CxFy(x＝2～5的整数，y＝2、4、6、8或10，y≦2x)所表示的不饱和全氟碳及氧化性气体，且所述干式蚀刻剂中所含的所述不饱和全氟碳的体积为所述干式蚀刻剂中所含的所述C3H2F4的体积的0.1～10倍的范围。
所述不饱和全氟碳是选自由C3F6、C4F6、C4F8及C5F8所组成的群中的至少一种，且干式蚀刻剂中的所述不饱和全氟碳与C3H2F4的合计浓度优选5体积％以上。
另外，所述干式蚀刻剂也可以仅包含C3H2F4、所述不饱和全氟碳、所述氧化性气体及所述惰性气体。
另外，优选C3H2F4为1,3,3,3-四氟丙烯。
根据本发明，于如三维NAND闪存的制造过程般的在使SiN与SiOx在基板上交替地积层有多层的部位形成相对于该层垂直的贯通孔的步骤中，能够进行可以将SiOx的蚀刻速度相对于SiN的蚀刻速度(SiN/SiOx比)任意地控制在0.90以上且小于1.5之间、并且也对掩模具有高选择性的蚀刻。其结果，可以抑制于形成在积层膜的贯通孔内露出的SiN层的过度的各向同性蚀刻，且可以防止如纵横比超过20的贯通孔的蚀刻中积层构造的崩解。
附图说明
图1(a)、(b)是形成贯通孔之前与之后的元件的积层构造的概略图。
图2是在进行蚀刻时产生的未预期的SiN各向同性蚀刻的概略图。
图3是在实施例、比较例中使用的反应装置的概略图。
图4(a)、(b)是表示实施例2、5、7、比较例1、2、3、4、7的SiN/SiOx蚀刻速度比与蚀刻选择比(SiOx/抗蚀剂)的图。
具体实施方式
以下，对本发明的实施方法进行说明。此外，本发明的范围并不局限于这些说明，也可以在以下例示以外且无损本发明的主旨的范围内进行适当变更，从而实施。
在本发明的干式蚀刻方法中，如图1(a)所示，在基板4上预先制作包含SiN层1与SiOx层2的交替积层膜及具有特定开口图案的掩模3，并如图1(b)所示，隔着掩模3，于相对于该层垂直的方向,即相对于基板4垂直的方向上通过蚀刻加工制作贯通孔5。此处，交替积层膜于实用性方面为32层、48层或更多数量的层积层而成的积层膜，因此贯通孔5是纵横比(用交替积层膜的厚度a除以掩模3的开口部的宽度b所得的值)为20以上的非常细长的孔。
在本发明的干式蚀刻方法中，通过使用如下干式蚀刻剂进行等离子体蚀刻，从而对形成在基板上的SiOx层与SiN层的积层膜进行蚀刻，该干式蚀刻剂至少包含C3H2F4、CxFy(x＝2～5的整数，y＝2、4、6、8或10，y≦2x)所表示的不饱和全氟碳及氧化性气体，且C3H2F4与所述不饱和全氟碳的混合比以体积比计为1：0.1～10的范围。所使用的基板没有特别限定，可以使用硅晶片。作为构成掩模3的材料，可以使用非晶形碳。
作为CxFy所表示的不饱和全氟碳，可以列举选自由C2F2、C2F4、C3F4、C3F6、C4F2、C4F4、C4F6、C4F8、C5F4、C5F6、C5F8、C5F10所组成的群中的化合物及这些的混合物。如果CxFy中所含的F原子相对于C原子的量较少，则有不仅SiN层的蚀刻速度，甚至SiOx层的蚀刻速度也会降低的倾向，因此优选C2F4、C3F6、C4F6、C4F8、C5F8、C5F10，如果考虑蒸气压或爆炸性等操作的容易性，则特别优选C3F6、C4F6、C4F8、C5F8。
CxFy所表示的不饱和全氟碳具有一个以上的双键或三键，可以是直链状也可以是环状。此外，在CxFy所表示的不饱和全氟碳中有存在结构异构体或立体异构体(反式体(E体)与顺式体(Z体))的情况。在本发明中，可以任一异构体或两者的混合物的形式使用。作为C2F4，可以列举四氟乙烯。作为C3F6，可以列举六氟丙烷。作为C4F6，可以列举六氟-1,3-丁二烯、六氟-2-丁炔、六氟环丁烯。作为C4F8，可以列举八氟-2-丁烯、八氟-1-丁烯、八氟异丁烯。作为C5F8，可以列举八氟-1,4-戊二烯、八氟环戊烯。作为C5F10，可以列举十氟-1,4-戊烯。
作为C3H2F4，也可以使用2,3,3,3-四氟丙烯(HFO-1234yf)、反式-1,3,3,3-四氟丙烯(HFO-1234ze(E))、顺式-1,3,3,3-四氟丙烯(HFO-1234ze(Z))中的任一种。特别优选使用反式体及/或顺式体的1,3,3,3-四氟丙烯。
CxFy所表示的不饱和全氟碳在分子中具有不饱和键，因此在等离子体中聚合而高分子化，堆积在贯通孔的侧壁而形成保护膜。因此，能够抑制仅由C3H2F4进行的SiN的各向同性蚀刻。
就获得充分的蚀刻速率的方面而言，C3H2F4的浓度优选相对于在C3H2F4与CxFy中也包含下述氧化性气体、惰性气体等的干式蚀刻剂的总流量为1体积％以上，特别优选5体积％以上。另外，干式蚀刻剂中的C3H2F4与CxFy的合计浓度优选总流量的5体积％以上。另一方面，如果C3H2F4与CxFy的合计浓度超过总流量的50体积％，则无法确保充分比率的氧化性气体的浓度，虽然包含大量高价的含氟不饱和烃，但蚀刻速率反而不上升，在成本效益的方面不佳。
另外，C3H2F4与CxFy所表示的不饱和全氟碳的混合比以体积比计优选1：0.1～10，更优选1：0.2～1.0，特别优选1：0.4～0.7。如果CxFy所表示的不饱和全氟碳过多，则有SiN层于垂直方向上的各向异性蚀刻速度也大幅降低，而无法获得所需的蚀刻形状的情况。
CxFy所表示的不饱和全氟碳通过在分子内具有双键或三键，而在等离子体中聚合从而高分子化，于抗蚀剂等掩模上也形成保护膜。由此，也可以对抗蚀剂获得充分的蚀刻选择比。另一方面，在使用饱和全氟碳的情况下，虽能够稍微控制SiOx的蚀刻速度相对于SiN的蚀刻速度(SiN/SiOx比)，但其程度并不充分，另外，无法获得与掩模的蚀刻选择比，作为如纵横比超过20的超高纵横比蚀刻用蚀刻气体并不适合。
在本发明中，由于能够任意控制SiN层与SiOx层的蚀刻速度，所以可在一个步骤中对SiN层与SiOx层的积层膜进行蚀刻。此外，由于蚀刻速度同等，所以形成在积层膜的孔的壁(内面)的凹凸少，并且可以在积层膜形成上部与下部的孔径均匀的孔。
另外，在干式蚀刻剂中添加氧化性气体。作为氧化性气体，可以使用O2、O3、CO、CO2、COCl2、COF2、NO2等。特别是就获得、操作的容易性而言，优选使用氧气。氧化性气体的添加量优选干式蚀刻剂整体的1体积％～50体积％，更优选2体积％～30体积％，特别优选5体积％～10体积％。
另外，为了降低成本并且提高操作的安全性，在干式蚀刻剂中优选包含惰性气体。作为惰性气体，可以使用氩气、氦气、氖气、氪气、氙气的稀有气体类或氮气。在实现获得的容易性此外可以期待离子辅助效果的方面上，特别优选氩气。另外，干式蚀刻剂也可以仅由C3H2F4、CxFy所表示的不饱和全氟碳、氧化性气体及惰性气体构成。
干式蚀刻剂中还可以添加公知的气体。作为添加气体，可以列举ClHmFn(l＝1～5的整数，m与n为正整数，m+n＝21或21+2)所表示的饱和氟碳、烃气、含卤气体、还原性气体等。作为ClHmFn所表示的饱和氟碳，可以列举：CHF3、CH2F2、CH3F、C2H2F4、C2HF5、C3HF7、C3H2F6、C3H3F5、C3H4F4、C3H5F3、C4HF9等。作为烃气，可以列举：CH4、C2H2、C2H4、C2H6、C3H4、C3H6、C3H8等。作为含卤气体，可以列举：F2、Cl2、Br2、I2、YFn(Y＝Cl、Br或I，n＝1～7的整数)、NF3、HF、HCl、HBr、HI等。作为还原性气体，可以列举：H2、NH3、NO等。另外，干式蚀刻剂也可以仅由C3H2F4、CxFy所表示的不饱和全氟碳、氧化性气体、惰性气体及所述添加气体构成。
为了对层于垂直方向上进行直线性高的蚀刻，要求所产生的偏压电压为500V以上，优选1000V以上。偏压电压越高越可减少侧蚀，另一方面，如果偏压电压超过10000V，则对基板的损伤变大，因此不佳。
关于蚀刻气体中所含有的气体成分，可以分别独立导入至腔室内，或也可以预先调整为混合气体后导入至腔室内。导入至反应腔室的干式蚀刻剂的总流量可以根据反应腔室的体积及排气部的排气能力，并考虑所述浓度条件与压力条件而适当选择。
为了获得稳定的等离子体、及为了提高离子的直线性而抑制侧蚀，进行蚀刻时的压力优选10Pa以下，更优选5Pa以下，特别优选1Pa以下。另一方面，如果腔室内的压力过低，则电离离子变少，而无法获得充分的等离子体密度，因此优选0.05Pa以上。
另外，进行蚀刻时的基板温度优选50℃以下，尤其为了进行各向异性蚀刻，理想为设为20℃以下。在超过50℃的高温下，侧壁上的以氟碳自由基为主成分的保护膜的生成量减少，各向同性地进行蚀刻的倾向加强，而无法获得所需的加工精度。另外，有抗蚀剂等掩模材料明显被蚀刻的情况。
如果考虑元件制造制程的效率，则蚀刻时间优选30分钟以内。此处，所谓蚀刻时间是指在腔室内产生等离子体，使干式蚀刻剂与试样反应的时间。
积层膜中的层数或形成的贯通孔的深度没有特别限定，就获得积层的集成效果的方面而言，优选SiN层与SiOx层的合计层数为6层以上，贯通孔的深度为0.5μm以上。
另外，使用本发明的干式蚀刻剂的蚀刻方法可以不限定于电容耦合型等离子体(CCP)蚀刻、反应性离子蚀刻(RIE)、电感耦合型等离子体(ICP)蚀刻、电子回旋共振(ECR)等离子体蚀刻及微波蚀刻等各种蚀刻方法而进行。
另外，于在包含SiN层与SiOx层的积层膜形成贯通孔时，无需在蚀刻步骤中将干式蚀刻剂中所含的C3H2F4与CxFy的组成固定为一定的组成比，也可以使其在蚀刻步骤中阶段性地或周期性地变化。如果减少CxFy的量，则能够以高速对SiN进行蚀刻，如果增加CxFy的量，则虽能够抑制水平方向上的SiN蚀刻，但SiN蚀刻速度会降低，因此，通过在蚀刻步骤中使CxFy的量适当变化，可以兼顾贯通孔的形成时间的缩短化与水平方向上的SiN蚀刻的抑制。例如，在贯通孔形成的后半段中，因对构成贯通孔上部的侧壁的SiN层的水平方向的蚀刻的影响大，所以与贯通孔的形成的前半段中的量相比，也可以增加干式蚀刻剂中所含的不饱和全氟碳的量。另外，在对积层膜的SiN层进行蚀刻时，为了提高蚀刻速度，可以使干式蚀刻剂中所含的不饱和全氟碳的量减少，在对SiOx层进行蚀刻时，为了抑制SiN层的水平方向上的蚀刻，可以使干式蚀刻剂中所含的不饱和全氟碳的量增多。
此外，在形成贯通孔时，也可以包括利用在干式蚀刻剂中未添加CxFy的干式蚀刻剂进行蚀刻的干式蚀刻步骤，即，使用包含C3H2F4与氧化性气体且实质上不含CxFy的干式蚀刻剂进行蚀刻的步骤。此外，蚀刻用C3H2F4中以杂质的形式包含的CxFy的含量通常为0.1体积％以下。因此，包含C3H2F4与氧化性气体且实质上不含CxFy的干式蚀刻剂中的CxFy的含量通常为0.1体积％以下。
例如，作为一例，考虑在贯通孔形成的前半段、即蚀刻至积层膜的一半左右(例如积层膜的厚度的1/2～5/8)时，进行使用包含C3H2F4与氧化性气体且实质上不含CxFy的第1干式蚀刻剂的第1干式蚀刻步骤，在贯通孔形成的后半段、即将积层膜切削一半左右之后，进行使用包含C3H2F4、氧化性气体及CxFy的第2干式蚀刻剂的第2干式蚀刻步骤。根据该方法，不易产生水平方向的SiN蚀刻，在开始切削贯通孔的阶段中，可以通过第1蚀刻步骤进行SiN的高速蚀刻，在结束切削水平方向的SiN蚀刻成为问题的贯通孔的阶段中，通过第2干式蚀刻步骤，可以在干式蚀刻剂中添加CxFy而抑制水平方向的SiN蚀刻并且对积层膜进行蚀刻。即，可以防止水平方向上的SiN蚀刻，并且缩短形成贯通孔所需的时间。
另外，作为其他例，考虑在对积层膜的SiN层进行蚀刻时，应用未添加CxFy而进行蚀刻的第1蚀刻步骤，在对积层膜的SiOx层进行蚀刻时应用本发明的蚀刻方法即第2蚀刻步骤。根据该方法，在SiOx层的蚀刻时，可以应用能够抑制SiN层的横向蚀刻的第2蚀刻步骤，在SiN层的蚀刻时，可以应用SiN蚀刻速度快且利用未添加CxFy的干式蚀刻剂对SiN进行蚀刻的第1蚀刻步骤。
此外，该方法中，必须根据SiN层与SiOx层的积层数变更供给的干式蚀刻剂，但只要切换有无CxFy的供给即可变更干式蚀刻剂，因此各层的蚀刻方法的切换上无需较大的作业，步骤并不这般繁杂。
另一方面，在非专利文献3中，由于在Si层的蚀刻时使用卤气，在SiO2层的蚀刻时使用氟碳系气体，因此在各层的蚀刻的切换时必须进行腔室的抽真空，且需要大量作业，步骤繁杂且费时。
本发明的蚀刻方法能够进行如下蚀刻，即，可以将SiOx的蚀刻速度相对于SiN的蚀刻速度(SiN/SiOx比)任意地控制在0.90以上且小于1.5之间，并且也对掩模具有高选择性。因此，在制造三维NAND闪存的过程中，可以将本发明的蚀刻方法用于在SiN与SiOx的交替积层膜形成纵横比超过20的贯通孔的步骤。
根据本发明的蚀刻方法，为了于在包含SiN层与SiOx层的积层膜形成贯通孔后去除堆积在贯通孔的侧壁等的由CxFy等生成的反应性生成物或掩模，也可以进行利用由包含氧气的处理气体生成的等离子体使这些物质灰化的灰化步骤。
[实施例]
以下同时列举本发明的实施例及比较例，但本发明并非局限于以下的实施例。
[实施例1]
(蚀刻步骤)
图3是在实施例、比较例中使用的反应装置10的概略图。在腔室11内设置有具有保持试样18的功能且也作为载台发挥功能的下部电极14、上部电极15及压力计12。另外，在腔室11上部连接有气体导入口16。在腔室11内能够调整压力，并且通过高频电源(13.56MHz)13可以使干式蚀刻剂激发。由此，可以使被激发的干式蚀刻剂与设置在下部电极14上的试样18接触，从而对试样18进行蚀刻。其构成为如下：如果在导入干式蚀刻剂的状态下施加来自高频电源13的高频电力，则能够由等离子体中的离子与电子的移动速度差，在上部电极15与下部电极14之间产生被称作偏压电压的直流电压。腔室11内的气体经由气体排出管线17而被排出。
作为试样18，将具有SiN层的硅晶片A及具有SiO2层的硅晶片B设置在载台上。SiN层或SiO2层是利用CVD(chemical vapor deposition，化学气相沉积)法制作。
此处，作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、C3F6、O2及Ar分别以相对于总流量为10体积％、1体积％、6体积％、83体积％进行混合，合计设为100sccm，使其流通，并以400W施加高频电力使蚀刻剂等离子体化，由此进行蚀刻。此外，偏压电压为500V。
根据硅晶片A的SiN层与硅晶片B的SiO2层在蚀刻前后的厚度变化求出蚀刻速度。
[实施例2]
作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、C3F6(六氟丙烷)、O2及Ar分别以相对于总流量为10体积％、3体积％、6体积％、81体积％进行混合，除此以外，在与实施例1相同的条件下进行蚀刻。
[实施例3]
作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、C3F6、O2及Ar分别以相对于总流量为10体积％、5体积％、6体积％、79体积％进行混合，除此以外，在与实施例1相同的条件下进行蚀刻。
[实施例4]
作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、c-C5F8(八氟环戊烯)、O2及Ar分别以相对于总流量为10体积％、1体积％、6体积％、83体积％进行混合，除此以外，在与实施例1相同的条件下进行蚀刻。
[实施例5]
作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、c-C5F8、O2及Ar分别以相对于总流量为10体积％、3体积％、9体积％、78体积％进行混合，除此以外，在与实施例1相同的条件下进行蚀刻。
[实施例6]
作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、C4F6(六氟-1,3-丁二烯)、O2及Ar分别以相对于总流量为10体积％、1体积％、6体积％、83体积％进行混合，除此以外，在与实施例1相同的条件下进行蚀刻。
[实施例7]
作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、C4F6、O2及Ar分别以相对于总流量为10体积％、3体积％、9体积％、78体积％进行混合，除此以外，在与实施例1相同的条件下进行蚀刻。
[实施例8]
作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、C4F6、O2及Ar分别以相对于总流量为5体积％、10体积％、6体积％、79体积％进行混合，除此以外，在与实施例1相同的条件下进行蚀刻。
[比较例1]
作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、O2及Ar分别以相对于总流量为10体积％、6体积％、84体积％进行混合，且不添加不饱和全氟碳，除此以外，在与实施例1相同的条件下进行蚀刻。
[比较例2]
作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、c-C4F8(八氟环丁烷)、O2及Ar分别以相对于总流量为10体积％、3体积％、9体积％、78体积％进行混合，除此以外，在与实施例1相同的条件下进行蚀刻。
[比较例3]
作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、C2F6(六氟乙烷)、O2及Ar分别以相对于总流量为10体积％、3体积％、9体积％、78体积％进行混合，除此以外，在与实施例1相同的条件下进行蚀刻。
[比较例4]
作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、C3F8(八氟丙烷)、O2及Ar分别以相对于总流量为10体积％、3体积％、9体积％、78体积％进行混合，除此以外，在与实施例1相同的条件下进行蚀刻。
[比较例5]
作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、C3F6、O2及Ar分别以相对于总流量为1体积％、11体积％、6体积％、82体积％进行混合，除此以外，在与实施例1相同的条件下进行蚀刻。
[比较例6]
作为蚀刻剂，将C3F6、O2及Ar分别以相对于总流量为10体积％、6体积％、84体积％进行混合，除此以外，在与实施例1相同的条件下进行蚀刻。
[比较例7]
作为蚀刻剂，将C3H2F4(HFO-1234ze(E))、TFPy(3,3,3-三氟丙炔)、O2及Ar分别以相对于总流量为10体积％、3体积％、9体积％、78体积％进行混合，除此以外，在与实施例1相同的条件下进行蚀刻。
将各实施例、比较例的结果记载于表1。表1中的蚀刻速度比为SiOx的蚀刻速度相对于SiN的蚀刻速度的比(SiN/SiOx比)，蚀刻速度比为抗蚀剂的蚀刻速度相对于SiOx的蚀刻速度的选择比(SiOx/抗蚀剂比)。
[表1]
在使用至少包含C3H2F4与CxFy所表示的不饱和全氟碳且1,3,3,3-四氟丙烯与所述不饱和全氟碳的混合比以体积比计为1：0.1～10的范围的干式蚀刻剂的各实施例中，SiN相对于SiOx的蚀刻速度比为0.90以上且小于1.5，与未添加的情形相比，与抗蚀剂的选择比也为同等以上。通过该干式蚀刻方法，能够抑制SiN层的过度蚀刻并且进行包含SiOx及SiN的积层膜的各向异性蚀刻。另外，根据实施例6～8等明确可知，通过调整C3H2F4与不饱和全氟碳的比率，可以控制SiN相对于SiOx的蚀刻速度比。
另一方面，比较例1中，由于不含CxFy所表示的不饱和全氟碳，所以SiN蚀刻速度过高，SiN蚀刻速度与SiOx蚀刻速度的比为1.63。另外，比较例2、3及4中，使用不具有双键的饱和全氟碳作为添加气体。结果SiN蚀刻速度与SiOx蚀刻速度的比为1.5以上，并且与未添加的情形相比，与抗蚀剂的选择性也变差。认为在此种饱和全氟碳的情况下，等离子体中所含的CF3自由基的比率相对变大，聚合性高的CF2或C2F4等自由基的比率相对较小。因此，认为聚合膜在SiN或抗蚀剂上的附着变少，未有效地表现出对SiN及抗蚀剂的保护效果。因此，如果将比较例1～4应用于SiN与SiOx的积层膜，则SiN层的水平方向上的蚀刻会进行，有可能引起积层膜的结构崩解。另外，比较例2～4因与抗蚀剂的蚀刻选择比变差，所以难以形成纵横比20以上的高纵横比的贯通孔。
图4(a)、(b)是表示无添加气体的比较例1与添加气体量为3体积％但气体种类不同的实施例2、5、7、比较例2、3、4、7的SiN/SiOx蚀刻速度比与蚀刻选择比(SiOx/抗蚀剂)的图。如图4(a)所示，在添加有作为具有双键的不饱和全氟碳即C3F6、C5F8、C4F6的情况下，与未添加的情形相比，SiN/SiOx蚀刻速度比成功降低，但在添加有作为不具有双键的饱和全氟碳的c-C4F8、C2F6、C3F8的情况下，或在添加虽具有三键但具有氢的TFPy的情况下，与未添加的情形大致同等。另外，如图4(b)所示，在添加有作为具有双键的不饱和全氟碳的C3F6、C5F8时，与未添加的情形相比，蚀刻选择比(SiOx/抗蚀剂)显著提高，在添加有C4F6的情况下也发现略微提高，但添加有作为不具有双键的饱和全氟碳的c-C4F8、C2F6、C3F8的情形与未添加的情形相比，选择比反而降低，在添加虽具有三键但具有氢的TFPy的情况下，选择比大幅提高。
如上所述，不具有不饱和键的饱和全氟碳在SiN或抗蚀剂上的保护膜的附着少，未有效地表现出保护效果，具有双键或三键的氟碳在等离子体中高分子化而形成保护膜，能够抑制SiN或抗蚀剂的蚀刻。但是，含氢的氟碳(主蚀刻气体的C3F4H2或TFPy等)会生成更多SiN蚀刻用活性物质，因此无法抑制SiN蚀刻速度。可以进一步提高抗蚀剂选择比并且能够抑制SiN蚀刻速度的添加气体是具有不饱和键且不具有氢的不饱和全氟碳。
比较例5中，以相对于C3H2F4超过10的比率添加CxFy所表示的不饱和全氟碳，SiN蚀刻速度过低，SiN蚀刻速度与SiOx蚀刻速度的比成为0.89，与未添加的情形相比，与抗蚀剂的选择性也变差。
比较例6中，由于仅使用C3F6、即不饱和全氟碳，所以SiN蚀刻速度缓慢，SiN蚀刻速度与SiOx蚀刻速度的比成为0.85。因此，认为即便将比较例6应用于SiN层与SiOx层的积层膜，来自气体的堆积物也会堆积在SiN层，而无法形成贯通孔。
比较例7中添加有包含氢原子且具有三键的TFPy，SiOx/抗蚀剂的蚀刻选择比大幅提高，但SiN/SiOx蚀刻速度比与比较例1相比无太大变化。即，认为源自TFPy的保护膜主要形成在抗蚀剂上，而几乎未形成在SiN层。
[产业上的可利用性]
本发明在半导体制造制程中，对在经三维集成的NAND闪存等元件上形成配线而言有效。
[附图标记说明]
1 SiN层
2 SiOx层
3 掩模
4 基板
5 贯通孔
10 反应装置
11 腔室
12 压力计
13 高频电源
14 下部电极
15 上部电极
16 气体导入口
17 排气管线
18 试样

Claims (12)

1.一种干式蚀刻方法，其特征在于：其是对形成在基板上的硅氧化物层与硅氮化物层的积层膜，隔着形成在所述积层膜上的具有特定开口图案的掩模，进行使干式蚀刻剂等离子体化并施加500V以上的偏压电压的蚀刻，从而对该层形成垂直方向的贯通孔的方法，并且
所述干式蚀刻剂至少包含C3H2F4、CxFy(x＝2～5的整数，y＝2、4、6、8或10，y≦2x)所表示的不饱和全氟碳及氧化性气体，且
所述干式蚀刻剂中所含的所述不饱和全氟碳的体积为所述干式蚀刻剂中所含的所述C3H2F4的体积的0.1～10倍的范围。
2.根据权利要求1所述的干式蚀刻方法，其特征在于：所述不饱和全氟碳是选自由C3F6、C4F6、C4F8及C5F8所组成的群中的至少一种。
3.根据权利要求1或2所述的干式蚀刻方法，其特征在于：所述干式蚀刻剂中的所述不饱和全氟碳与C3H2F4的合计浓度为5体积％以上。
4.根据权利要求1至3中任一项所述的干式蚀刻方法，其特征在于：所述氧化性气体是选自由O2、O3、CO、CO2、COCl2、COF2及NO2所组成的群中的至少一种。
5.根据权利要求1至4中任一项所述的干式蚀刻方法，其特征在于：所述干式蚀刻剂还包含惰性气体，且
所述惰性气体是选自由He、Ne、Ar、Kr、Xe及N2所组成的群中的至少一种。
6.根据权利要求5所述的干式蚀刻方法，其特征在于：所述干式蚀刻剂仅包含C3H2F4、所述不饱和全氟碳、所述氧化性气体及所述惰性气体。
7.根据权利要求1至6中任一项所述的干式蚀刻方法，其特征在于：C3H2F4为1,3,3,3-四氟丙烯。
8.根据权利要求1至7中任一项所述的干式蚀刻方法，其特征在于：所述掩模包含非晶形碳。
9.根据权利要求1至8中任一项所述的干式蚀刻方法，其特征在于：在所述贯通孔形成的后半段中，与所述贯通孔形成的前半段中的量相比，增加所述干式蚀刻剂中所含的所述不饱和全氟碳的量。
10.根据权利要求1至8中任一项所述的干式蚀刻方法，其特征在于：在对所述硅氧化物层进行蚀刻时，与对所述硅氮化物层进行蚀刻时的量相比，增加所述干式蚀刻剂中所含的所述不饱和全氟碳的量。
11.一种干式蚀刻方法，其特征在于：其是对形成在基板上的硅氧化物层与硅氮化物层的积层膜，隔着形成在所述积层膜上的具有特定开口图案的掩模，进行使干式蚀刻剂等离子体化并施加500V以上的偏压电压的蚀刻，从而对该层形成垂直方向的贯通孔的方法，并且
在所述贯通孔形成的前半段，进行第1干式蚀刻步骤，该第1干式蚀刻步骤供给包含C3H2F4与氧化性气体且实质上不含CxFy(x＝2～5的整数，y＝2、4、6、8或10，y≦2x)所表示的不饱和全氟碳的第1干式蚀刻剂；
在所述贯通孔形成的后半段，进行第2干式蚀刻步骤，该第2干式蚀刻步骤供给包含C3H2F4、CxFy(x＝2～5的整数，y＝2、4、6、8或10，y≦2x)所表示的不饱和全氟碳与氧化性气体的第2干式蚀刻剂；且
所述第2干式蚀刻剂中所含的所述不饱和全氟碳的体积为所述干式蚀刻剂中所含的所述C3H2F4的体积的0.1～10倍的范围。
12.一种干式蚀刻方法，其特征在于：其是对形成在基板上的硅氧化物层与硅氮化物层的积层膜，隔着形成在所述积层膜上的具有特定开口图案的掩模，进行使干式蚀刻剂等离子体化并施加500V以上的偏压电压的蚀刻，从而对该层形成垂直方向的贯通孔的方法，并且
在对所述硅氮化物层进行蚀刻时，进行第1干式蚀刻步骤，该第1干式蚀刻步骤供给包含C3H2F4与氧化性气体且实质上不含CxFy(x＝2～5的整数，y＝2、4、6、8或10，y≦2x)所表示的不饱和全氟碳的第1干式蚀刻剂；
在对所述硅氧化物层进行蚀刻时，进行第2干式蚀刻步骤，该第2干式蚀刻步骤供给至少包含C3H2F4、CxFy(x＝2～5的整数，y＝2、4、6、8或10，y≦2x)所表示的不饱和全氟碳及氧化性气体的第2干式蚀刻剂；且
所述第2干式蚀刻剂中所含的所述不饱和全氟碳的体积为所述干式蚀刻剂中所含的所述C3H2F4的体积的0.1～10倍的范围。
CN201680044981.7A 2015-08-12 2016-07-01 干式蚀刻方法 Active CN107924837B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210020327.XA CN114512399A (zh) 2015-08-12 2016-07-01 干式蚀刻方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015-159517 2015-08-12
JP2015159517 2015-08-12
JP2015-172721 2015-09-02
JP2015172721 2015-09-02
PCT/JP2016/069569 WO2017026197A1 (ja) 2015-08-12 2016-07-01 ドライエッチング方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202210020327.XA Division CN114512399A (zh) 2015-08-12 2016-07-01 干式蚀刻方法

Publications (2)

Publication Number Publication Date
CN107924837A true CN107924837A (zh) 2018-04-17
CN107924837B CN107924837B (zh) 2022-02-01

Family

ID=57983063

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201680044981.7A Active CN107924837B (zh) 2015-08-12 2016-07-01 干式蚀刻方法
CN202210020327.XA Pending CN114512399A (zh) 2015-08-12 2016-07-01 干式蚀刻方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202210020327.XA Pending CN114512399A (zh) 2015-08-12 2016-07-01 干式蚀刻方法

Country Status (6)

Country Link
US (1) US10741406B2 (zh)
JP (1) JP6327295B2 (zh)
KR (1) KR102090650B1 (zh)
CN (2) CN107924837B (zh)
TW (1) TWI648783B (zh)
WO (1) WO2017026197A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110544627A (zh) * 2019-09-12 2019-12-06 长江存储科技有限责任公司 高深宽比开口的刻蚀方法及刻蚀气体
CN110828308A (zh) * 2018-08-09 2020-02-21 东芝存储器株式会社 半导体装置的制造方法及蚀刻气体
CN111154490A (zh) * 2020-01-02 2020-05-15 长江存储科技有限责任公司 刻蚀气体、刻蚀方法及3d存储器件制造方法
CN112313780A (zh) * 2018-06-22 2021-02-02 关东电化工业株式会社 使用了包含硫原子的气体分子的等离子体蚀刻方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7261159B2 (ja) * 2017-06-08 2023-04-19 株式会社レゾナック エッチング方法
JP6896522B2 (ja) * 2017-06-27 2021-06-30 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード エッチング方法およびプラズマエッチング用材料
CN107665829B (zh) 2017-08-24 2019-12-17 长江存储科技有限责任公司 晶圆混合键合中提高金属引线制程安全性的方法
US11075084B2 (en) * 2017-08-31 2021-07-27 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Chemistries for etching multi-stacked layers
US10586710B2 (en) * 2017-09-01 2020-03-10 Tokyo Electron Limited Etching method
JP7181734B2 (ja) * 2017-09-01 2022-12-01 東京エレクトロン株式会社 エッチング方法
JP2019050305A (ja) 2017-09-11 2019-03-28 東芝メモリ株式会社 プラズマエッチング方法、及び、半導体装置の製造方法
WO2019087850A1 (ja) 2017-11-02 2019-05-09 昭和電工株式会社 エッチング方法及び半導体の製造方法
JP7158252B2 (ja) * 2018-02-15 2022-10-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US10811275B2 (en) * 2018-02-15 2020-10-20 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
KR20240027863A (ko) * 2018-03-16 2024-03-04 램 리써치 코포레이션 유전체들의 고 종횡비 피처들의 플라즈마 에칭 화학물질들
US20190362983A1 (en) * 2018-05-23 2019-11-28 Applied Materials, Inc. Systems and methods for etching oxide nitride stacks
KR102272823B1 (ko) * 2018-07-30 2021-07-02 도쿄엘렉트론가부시키가이샤 에칭 방법 및 에칭 장치
WO2020028119A1 (en) * 2018-07-31 2020-02-06 Lam Research Corporation Non-selective and selective etching through alternating layers of materials
JP2020068221A (ja) * 2018-10-22 2020-04-30 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
KR102314450B1 (ko) * 2018-10-26 2021-10-19 주식회사 히타치하이테크 플라스마 처리 장치 및 플라스마 처리 방법
JP7507095B2 (ja) * 2018-11-02 2024-06-27 セントラル硝子株式会社 ドライエッチング方法
US10593518B1 (en) * 2019-02-08 2020-03-17 Applied Materials, Inc. Methods and apparatus for etching semiconductor structures
WO2020172208A1 (en) 2019-02-20 2020-08-27 Tokyo Electron Limited Method for selective etching at an interface between materials
JP2020141033A (ja) * 2019-02-27 2020-09-03 東京エレクトロン株式会社 堆積処理方法及びプラズマ処理装置
KR20210136102A (ko) 2019-03-22 2021-11-16 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭 방법 및 반도체 디바이스의 제조 방법
JP7277225B2 (ja) * 2019-04-08 2023-05-18 東京エレクトロン株式会社 エッチング方法、及び、プラズマ処理装置
DE102019114980A1 (de) 2019-06-04 2020-12-10 Technische Universität Bergakademie Freiberg Verbindungen zur Behandlung von Nitrid-Keramiken
JP7390134B2 (ja) * 2019-08-28 2023-12-01 東京エレクトロン株式会社 エッチング処理方法およびエッチング処理装置
JP7387377B2 (ja) 2019-10-18 2023-11-28 キオクシア株式会社 プラズマエッチング方法及びプラズマエッチング装置
CN112786441A (zh) 2019-11-08 2021-05-11 东京毅力科创株式会社 蚀刻方法及等离子体处理装置
US11456180B2 (en) 2019-11-08 2022-09-27 Tokyo Electron Limited Etching method
SG10202010798QA (en) * 2019-11-08 2021-06-29 Tokyo Electron Ltd Etching method and plasma processing apparatus
KR102401025B1 (ko) 2019-11-08 2022-05-24 도쿄엘렉트론가부시키가이샤 에칭 방법
WO2021171458A1 (ja) 2020-02-27 2021-09-02 株式会社日立ハイテク プラズマ処理方法
CN113785382B (zh) * 2020-04-10 2023-10-27 株式会社日立高新技术 蚀刻方法
US11373877B2 (en) 2020-04-13 2022-06-28 Applied Materials, Inc. Methods and apparatus for in-situ protection liners for high aspect ratio reactive ion etching
JP7524003B2 (ja) 2020-05-29 2024-07-29 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
US11688609B2 (en) * 2020-05-29 2023-06-27 Tokyo Electron Limited Etching method and plasma processing apparatus
TW202245053A (zh) * 2021-03-31 2022-11-16 日商東京威力科創股份有限公司 蝕刻方法及蝕刻處理裝置
JP2022159653A (ja) * 2021-04-05 2022-10-18 東京エレクトロン株式会社 エッチング方法及びエッチング処理装置
WO2022234647A1 (ja) * 2021-05-07 2022-11-10 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JPWO2022234648A1 (zh) * 2021-05-07 2022-11-10
US20230094212A1 (en) * 2021-09-30 2023-03-30 Tokyo Electron Limited Plasma etch process for fabricating high aspect ratio (har) features
TW202405936A (zh) * 2022-07-08 2024-02-01 日商東京威力科創股份有限公司 基板處理方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003043072A1 (fr) * 2001-11-14 2003-05-22 Tokyo Electron Limited Procede de gravure et appareil de gravure par plasma
US20070105295A1 (en) * 2005-11-08 2007-05-10 Dongbuanam Semiconductor Inc. Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device
JP2008300616A (ja) * 2007-05-31 2008-12-11 Nippon Zeon Co Ltd エッチング方法
CN101675505A (zh) * 2007-05-03 2010-03-17 朗姆研究公司 硬掩模开口以及利用硬掩模开口的蚀刻形貌控制
JP2011009556A (ja) * 2009-06-26 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
CN103003925A (zh) * 2010-07-12 2013-03-27 中央硝子株式会社 干蚀刻剂以及干蚀刻方法
CN103718277A (zh) * 2011-07-27 2014-04-09 中央硝子株式会社 干蚀刻剂
US20140306146A1 (en) * 2011-03-29 2014-10-16 Zeon Corporation Plasma etching gas and plasma etching method
CN104704612A (zh) * 2012-11-01 2015-06-10 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
JP2015119099A (ja) * 2013-12-19 2015-06-25 東京エレクトロン株式会社 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100322695B1 (ko) 1995-03-20 2002-05-13 윤종용 강유전성캐패시터의제조방법
US6183655B1 (en) * 1997-09-19 2001-02-06 Applied Materials, Inc. Tunable process for selectively etching oxide using fluoropropylene and a hydrofluorocarbon
KR100338808B1 (ko) 2000-03-10 2002-05-31 윤종용 이리듐(Ｉｒ) 전극의 건식 식각방법
JP2003086568A (ja) 2001-09-10 2003-03-20 Tokyo Electron Ltd エッチング方法
US20050103441A1 (en) 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics
JP5710267B2 (ja) 2007-12-21 2015-04-30 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ シリコン構造体の製造及びプロファイル制御を伴うシリコンディープエッチング
JP2011124239A (ja) * 2008-03-31 2011-06-23 Daikin Industries Ltd ドライエッチングガス及びそれを用いたドライエッチング方法
KR101422155B1 (ko) * 2010-02-01 2014-07-22 샌트랄 글래스 컴퍼니 리미티드 드라이 에칭제 및 그것을 사용한 드라이 에칭 방법
TWI442866B (zh) 2010-02-01 2014-06-21 Hon Hai Prec Ind Co Ltd 框架結構
KR20130057670A (ko) * 2011-11-24 2013-06-03 삼성전자주식회사 반도체 메모리 소자 및 그 제조방법
US9304260B2 (en) 2012-07-02 2016-04-05 Lumenis Ltd. Optical fiber tip attachment
JP6745199B2 (ja) 2016-06-10 2020-08-26 東京エレクトロン株式会社 銅層をエッチングする方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003043072A1 (fr) * 2001-11-14 2003-05-22 Tokyo Electron Limited Procede de gravure et appareil de gravure par plasma
US20070105295A1 (en) * 2005-11-08 2007-05-10 Dongbuanam Semiconductor Inc. Method for forming lightly-doped-drain metal-oxide-semiconductor (LDD MOS) device
CN101675505A (zh) * 2007-05-03 2010-03-17 朗姆研究公司 硬掩模开口以及利用硬掩模开口的蚀刻形貌控制
JP2008300616A (ja) * 2007-05-31 2008-12-11 Nippon Zeon Co Ltd エッチング方法
JP2011009556A (ja) * 2009-06-26 2011-01-13 Renesas Electronics Corp 半導体装置の製造方法及び半導体装置
CN103003925A (zh) * 2010-07-12 2013-03-27 中央硝子株式会社 干蚀刻剂以及干蚀刻方法
US20140306146A1 (en) * 2011-03-29 2014-10-16 Zeon Corporation Plasma etching gas and plasma etching method
CN103718277A (zh) * 2011-07-27 2014-04-09 中央硝子株式会社 干蚀刻剂
CN104704612A (zh) * 2012-11-01 2015-06-10 东京毅力科创株式会社 等离子体处理方法和等离子体处理装置
JP2015119099A (ja) * 2013-12-19 2015-06-25 東京エレクトロン株式会社 半導体装置の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112313780A (zh) * 2018-06-22 2021-02-02 关东电化工业株式会社 使用了包含硫原子的气体分子的等离子体蚀刻方法
CN112313780B (zh) * 2018-06-22 2024-03-08 关东电化工业株式会社 使用了包含硫原子的气体分子的等离子体蚀刻方法
CN110828308A (zh) * 2018-08-09 2020-02-21 东芝存储器株式会社 半导体装置的制造方法及蚀刻气体
CN110828308B (zh) * 2018-08-09 2023-09-08 铠侠股份有限公司 半导体装置的制造方法及蚀刻气体
CN110544627A (zh) * 2019-09-12 2019-12-06 长江存储科技有限责任公司 高深宽比开口的刻蚀方法及刻蚀气体
CN111154490A (zh) * 2020-01-02 2020-05-15 长江存储科技有限责任公司 刻蚀气体、刻蚀方法及3d存储器件制造方法

Also Published As

Publication number Publication date
JP2017050529A (ja) 2017-03-09
CN114512399A (zh) 2022-05-17
TWI648783B (zh) 2019-01-21
US10741406B2 (en) 2020-08-11
JP6327295B2 (ja) 2018-05-23
WO2017026197A1 (ja) 2017-02-16
CN107924837B (zh) 2022-02-01
KR102090650B1 (ko) 2020-03-18
TW201709321A (zh) 2017-03-01
US20180204728A1 (en) 2018-07-19
KR20180030145A (ko) 2018-03-21

Similar Documents

Publication Publication Date Title
CN107924837A (zh) 干式蚀刻方法
JP6811284B2 (ja) ３ｄ ｎａｎｄフラッシュメモリの製造方法
CN103718277B (zh) 干蚀刻剂
JP7507095B2 (ja) ドライエッチング方法
CN107112232A (zh) 等离子体蚀刻方法
TWI621179B (zh) Dry etching method
JP6989770B2 (ja) ドライエッチング剤、ドライエッチング方法及び半導体装置の製造方法
JP2016219786A (ja) ドライエッチング方法、ドライエッチング剤及び半導体装置の製造方法
JP2009064991A (ja) Ｈｉｇｈ−ｋ膜のドライエッチング方法
JP2017050413A (ja) プラズマエッチング方法
JP6421480B2 (ja) プラズマエッチング方法
JP2013225680A (ja) Ｈｉｇｈ−ｋ膜のドライエッチング方法
JP2014192322A (ja) エッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant