CN110544627A - 高深宽比开口的刻蚀方法及刻蚀气体 - Google Patents

高深宽比开口的刻蚀方法及刻蚀气体 Download PDF

Info

Publication number
CN110544627A
CN110544627A CN201910865997.XA CN201910865997A CN110544627A CN 110544627 A CN110544627 A CN 110544627A CN 201910865997 A CN201910865997 A CN 201910865997A CN 110544627 A CN110544627 A CN 110544627A
Authority
CN
China
Prior art keywords
dielectric layer
etching
gas
opening
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910865997.XA
Other languages
English (en)
Inventor
黄海辉
左明光
王猛
曾最新
朱宏斌
霍宗亮
程卫华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201910865997.XA priority Critical patent/CN110544627A/zh
Publication of CN110544627A publication Critical patent/CN110544627A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/12—Gaseous compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种高深宽比开口的刻蚀方法及半导体器件。所述高深宽比开口的刻蚀方法包括以下步骤：利用包括刻蚀气体和氧源气体的馈送气体对电介质层进行干法刻蚀，以形成开口，所述刻蚀气体包括通式为C3HxFy的一种或多种气体，其中x为0至8之间的整数、y为0至8之间的整数，且x+y＝8。

Description

高深宽比开口的刻蚀方法及刻蚀气体
技术领域
本发明主要涉及半导体制造方法，尤其是涉及一种高深宽比开口的刻蚀方法及刻蚀气体。
背景技术
开口刻蚀是超大规模集成电路的关键技术，随着CMOS器件进入32nm后的工艺时代，高深宽比开口刻蚀及其填充对器件的良率有相当大的影响。对于先进的存储器而言，深宽比已经达到了40:1以上的比例，这使得挑战更加巨大。
在诸如NAND存储器、DRAM存储器或CMOS器件的半导体器件中，刻蚀开口的介质通常是二氧化硅(SiO2)、氮化硅(SixNy,如Si3N4)、氮氧化硅(SiOxNy)等绝缘层。开口可以是孔(hole)或沟槽(trench)。对孔而言，其两个水平方向上的尺寸类似或者在同一数量级。对沟槽(trench)而言，其一个水平方向上的尺寸明显大于另一个水平方向上的尺寸，例如高出一个或多个数量级。
在目前高深宽比开口的刻蚀中，开口轮廓不理想，例如存在开口弯曲(bowing)、开口侧壁产生条纹(striation)等问题。另外，当开口深宽比进一步上升时，刻蚀能力会下降，无法到达预定的深度。
发明内容
本发明提供一种高深宽比开口的刻蚀方法，可以改善弯曲、扭转和/或侧壁粗糙的问题。
本发明为解决上述技术问题而采用的技术方案是一种高深宽比开口的刻蚀方法，包括以下步骤：利用包括刻蚀气体和氧源气体的馈送气体对电介质层进行干法刻蚀，以形成开口，所述刻蚀气体包括通式为C3HxFy的一种或多种气体，其中x为0至8之间的整数、y为0至8之间的整数，且x+y＝8。
在本发明的一实施例中，所述刻蚀气体包括氢氟碳化合物中的一种或多种。
在本发明的一实施例中，所述电介质层的材料包括氧化硅、氮氧化硅、氧化铪、或氧化锆。
在本发明的一实施例中，所述电介质层的材料包括氮化物。
在本发明的一实施例中，在所述刻蚀期间沿所述开口的侧壁沉积的聚合物层的厚度在0.5～4nm之间。
在本发明的一实施例中，所述开口的深宽比大于15:1。
在本发明的一实施例中，所述馈送气体还包括惰性载气。
在本发明的一实施例中，所述电介质层为单一电介质层或复合电介质层；所述复合电介质层包括垂直堆叠的若干层介质层，相邻两层介质层中，一层所述介质层的材料为氧化硅、氧化铪或氧化锆，另一层所述介质层为氮化硅或氮氧化硅。
本发明还提出一种半导体器件，包括：衬底和位于所述衬底之上的电介质层，所述电介质层内具有高深宽比的开口，所述开口为利用刻蚀气体、氧源气体和惰性载气的馈送气体对电介质层进行干法刻蚀而成，所述刻蚀气体包括通式为C3HxFy的一种或多种气体，其中x为0至8之间的整数、y为0至8之间的整数，且x+y＝8。
在本发明的一实施例中，上述半导体器件还包括：位于所述开口内的填充层。
在本发明的一实施例中，所述电介质层的材料包括氧化硅、氧化铪或氧化锆。
在本发明的一实施例中，所述电介质层的材料包括氮化物。
在本发明的一实施例中，在所述刻蚀期间沿所述开口的侧壁沉积的聚合物层的厚度在0.5～4nm之间。
在本发明的一实施例中，所述电介质层为单一电介质层或复合电介质层；所述复合电介质层包括垂直堆叠的若干层介质层，相邻两层介质层中，一层所述介质层的材料为氧化硅、氧化铪或氧化锆，另一层所述介质层为氮化硅或氮氧化硅。
本发明由于采用以上技术方案，使之与现有技术相比，由于刻蚀气体都是基于3个碳原子的碳链，使得容易精确控制气体中的碳、氢和氟的比例，从而能在吸附自由基与刻蚀离子之间的平衡的精确控制。尤其是，当刻蚀气体包括多种上述气体的混合物时(这是经常的情况)，同样碳链的气体分子的等离子化程度相近，从而在开口各处的分布更为均匀，也有利于碳、氢和氟的比例控制。使用这一通式的刻蚀气体，可以在刻蚀期间维持更均匀和更薄的聚合物层，从而得到更佳的开口内轮廓及更好的刻蚀能力。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1是根据本发明一实施例的需要刻蚀的半导体结构的局部截面图。
图2是根据本发明另一实施例的需要刻蚀的半导体结构的局部截面图。
图3是本发明一实施例的高深宽比开口的刻蚀方法流程图。
图4为图1所示的半导体结构经刻蚀后形成开口的截面图。
图5为图2所示的半导体结构经刻蚀后形成开口的截面图。
图6是常规刻蚀方法在刻蚀期间导致开口的弯曲的示意图。
图7是常规刻蚀方法在刻蚀期间导致开口的扭转的示意图。
图8是常规刻蚀方法在刻蚀期间导致开口侧壁粗糙的示意图。
具体实施方式
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。
如本申请和权利要求书中所示，除非上下文明确提示例外情形，“一”、“一个”、“一种”和/或“该”等词并非特指单数，也可包括复数。一般说来，术语“包括”与“包含”仅提示包括已明确标识的步骤和元素，而这些步骤和元素不构成一个排它性的罗列，方法或者设备也可能包含其他的步骤或元素。
在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。例如，如果翻转附图中的器件，则被描述为在其他元件或特征“下方”或“之下”或“下面”的元件的方向将改为在所述其他元件或特征的“上方”。因而，示例性的词语“下方”和“下面”能够包含上和下两个方向。器件也可能具有其他朝向(旋转90度或处于其他方向)，因此应相应地解释此处使用的空间关系描述词。此外，还将理解，当一层被称为在两层“之间”时，它可以是所述两层之间仅有的层，或者也可以存在一个或多个介于其间的层。
在本申请的上下文中，所描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
应当理解，当一个部件被称为“在另一个部件上”、“连接到另一个部件”、“耦合于另一个部件”或“接触另一个部件”时，它可以直接在该另一个部件之上、连接于或耦合于、或接触该另一个部件，或者可以存在插入部件。相比之下，当一个部件被称为“直接在另一个部件上”、“直接连接于”、“直接耦合于”或“直接接触”另一个部件时，不存在插入部件。同样的，当第一个部件被称为“电接触”或“电耦合于”第二个部件，在该第一部件和该第二部件之间存在允许电流流动的电路径。该电路径可以包括电容器、耦合的电感器和/或允许电流流动的其它部件，甚至在导电部件之间没有直接接触。
如本文所使用，术语“高深宽比”指约15:1或更高的深度与宽度(或直径)比。
如前面所提及的，在目前高深宽比开口的刻蚀中，开口轮廓不理想。
以二氧化硅电介质层为例，一般来说，用于刻蚀二氧化硅的标准工艺使用碳氟基气体等离子体。氟碳化合物分子通过等离子体作用的解离产生对二氧化硅起作用的活性自由基和/或离子。举例来说，在一些高密度等离子体中，从CF3和其它CxFy自由基产生的CF+、CF2+和CF3+离子为用于二氧化硅的主要刻蚀离子，且较少氟化自由基(例如，CF2和CF)在刻蚀工艺期间吸附于二氧化硅材料开口中的侧壁和底部表面上，并聚合以形成抑制离子刻蚀的非挥发性含氟聚合物层。
对氮化硅而言，刻蚀时会使用碳氟基气体和氢碳氟基气体等离子体。氢碳氟基气体可用于对氮化硅薄膜的化学性刻蚀，提升刻蚀速度。
在上述刻蚀过程中，聚合物累积会阻碍刻蚀，甚至造成刻蚀停止。而随着等离子体温度上升，开口轮廓不理想，例如存在开口弯曲(bowing)、开口侧壁产生条纹(striation)等问题。另外，当开口深宽比进一步上升时，刻蚀能力会下降，无法到达预定的深度。
本发明的实施例涉及对在半导体器件处理中使用的经掺杂和未经掺杂电介质材料进行等离子体刻蚀以产生开口来制造高深宽比接触或电容器的方法。本发明提供用于高深宽比开口的刻蚀的方法，可以较精确地控制刻蚀气体中各成分的比例及分布的均匀度，从而减少刻蚀期间的开口的弯曲和扭转。
图1是根据本发明一实施例的需要刻蚀的半导体结构的局部截面图。参考图1所示，半导体结构100a包含形成于衬底101上的绝缘或电介质层102，和活性区域或元件103(例如扩散区域、接触区域、导电线等)。
电介质层102可具有待刻蚀的厚度。电介质层102可由未经掺杂的二氧化硅(SiO2)或经掺杂的SiO2以单一层或多层形成。电介质层102也可以是氮化物(例如，Si3N4的氮化硅(SixNy))或氮氧化硅(SiOxNy)。另外，电介质层102也可以是高K(介电常数)材料，例如氧化铪(HfO2)和氧化锆(ZrO2)。
衬底101的材料不同于电介质层102。一般来说，衬底101与电介质层102具有较高的刻蚀选择比。举例来说，衬底101可为与例如为二氧化硅的电介质层102不同的经掺杂二氧化硅层、例如单晶硅或多晶硅的硅层、经掺杂硅区、例如硅化钛的金属硅化物、金属互连件或其它材料层。在一个实例中，衬底101为硅，活性区域或元件103设于衬底101中。活性区域或元件103的材料可为多晶硅。又如，衬底101的表面可具有例如为氮化硅的电介质层102不同的氮化钛、氮化钨等耐火金属氮化物，以作为电介质层102的刻蚀停止层。
在电介质层102上可形成抗刻蚀的掩模层104，例如光阻层或硬掩模层。掩模层104可经光照和刻蚀以被图案化，从而定义暴露电介质层102的几个区域的多个开口110。
在其他实施例中，电介质层102可包括堆叠的多个不同材料层。例如，电介质层102可以为多层介质层的堆叠层，相邻两层介质层的材料不同，其中一层为未经掺杂的二氧化硅(SiO2)或经掺杂的SiO2，另一层为氮化物(例如，Si3N4的氮化硅(SixNy))或氮氧化硅(SiOxNy))、氧化铪(HfO2)、或氧化锆(ZrO2)。图2是根据本发明另一实施例的需要刻蚀的半导体结构的局部截面图。参考图2所示，半导体结构100b中的电介质层102包括交替堆叠的第一材料层102a和第二材料层102b。第一材料层102a可是未经掺杂的二氧化硅(SiO2)。第二材料层102b也可以是氮化物，例如Si3N4的氮化硅(SixNy)。衬底101与电介质层102具有较高的刻蚀选择比。举例来说，衬底101可为例如单晶硅或多晶硅的硅层、或者经掺杂硅区。活性区域或元件103的材料可为与衬底101相同的材料，例如使用选择性外延生长(SEG)形成的硅或离子掺杂区。
图3是本发明一实施例的高深宽比开口的刻蚀方法流程图。参考图3所示，在步骤301，使包括刻蚀气体和氧源气体的馈送气体形成等离子体。刻蚀气体可为一种气体或者是包括多种气体的气体混合物。这些气体具有共同的通式：C3HxFy，其中x为0至8之间的整数、y为0至8之间的整数，且x+y＝8。然后可以在步骤302，等离子体作用在电介质层上以刻蚀开口。参考图4和图5所示，等离子体10穿过电介质层102，从而刻蚀出垂直的开口112。
上述通式为C3HxFy的气体可包括：C3F8,C3HF7,C3H2F6,C3H3F5,C3H4F4,C3H5F3,C3H6F2,C3H7F,C3H8。这些气体可产生作为用于聚合物沉积的气体前驱物的CF2自由基和用以刻蚀电介质层的CF3+离子。聚合物层105会沉积在开口112的侧壁113，以保护侧壁113免受进一步刻蚀。在一个实施例中，刻蚀气体可包括至少一种氢氟碳化合物，如C3HF7,C3H2F6,C3H3F5,C3H4F4,C3H5F3,C3H6F2,C3H7F，以包含氢、氟、碳这三种刻蚀中通常需要的元素。氢氟碳化合物可用于帮助刻蚀二氧化硅以外的电介质，例如氮化硅。在替代实施例中，也可使用或添加C3H8来帮助刻蚀二氧化硅以外的电介质。C3H8可用来调节H/F的比例。可以理解，刻蚀气体的种类和/或成分随其刻蚀的材料可有调整。例如可以有几种氢氟碳化合物混合，或者一种或几种氢氟碳化合物与C3H8混合，或者一种或几种氢氟碳化合物与C3F8混合。在一个示例中，刻蚀气体是C3HF7；在另一个示例中，刻蚀气体是C3H2F6；在另一示例中，刻蚀气体是C3HF7和C3H3F5的等比混合气；在又一个示例中，刻蚀气体是C3H8,C3HF7和C3H3F5的混合气。在使用含氢、氟、碳的单一气体或混合气体的示例中，气体包含氢、氟、碳这三种刻蚀需要的元素，且三种元素的比例适宜。
在一些实施例中，在深孔刻蚀的不同时期，刻蚀气体的成分，例如氢、氟、碳的比例可以变化。举例来说，在刻蚀的前期，氟的比例更高，氢的比例更低，此时可使用含氟量高的气体；越往刻蚀的后期，氟的比例降低，而氢的比例升高，此时可使用含氟量低的气体。
使用通式C3HxFy的刻蚀气体(包括单一气体或混合气体)，仍可写成C3HxFy的形式，只是在此，x可为0至8之间的整数或分数、y可为0至8之间的整数或分数。
氧源可为氧(O2)、一氧化碳(CO)或其混合物，其含量并不减弱刻蚀气体的性能。氧源将与等离子体内的含碳和氟的离子(CFx)反应以调整附着到侧壁113的碳和氟的量，且抑制由开口112的底部112a上的碳沉积物引起的刻蚀停止。
馈送气体还可包括气体刻蚀技术中已知的惰性载气，例如氩(Ar)、氙(Xe)、氖(Ne)、氪(Kr)和氦(He)。载气用以稀释刻蚀气体，使得过量刻蚀或沉积不会发生，以稳定正产生的等离子体且增强刻蚀工艺的均匀性。
在提供了上述包括刻蚀气体、氧源气体和可选的惰性载气的馈送气体后，可对馈送气体施加射频功率以激发出上述的等离子体10。具体地说，将具有待刻蚀的电介质层102的半导体结构100a或100b(例如，晶片)置放于用于进行刻蚀工艺的适当设备的等离子体反应腔室中，接着馈送气体流入等离子体反应腔室中，且施加功率以从馈送气体激发等离子体。一般来说，等离子体形成于晶片的表面上且将偏置功率供应到含有晶片的半导体结构或供应到支撑半导体结构的支撑件或夹盘，以从反应物气体朝向所述表面使离子加速。馈送气体被激发后形成的物质(例如，氟离子)撞击在电介质层102的经由图案化的掩模层104而暴露的区域上并与其反应以刻蚀掉并推进刻蚀前端。可经由出口从反应腔室排出可能为挥发性的副产物。
可利用任何已知的合适刻蚀装置来产生等离子体。本技术人员应容易明白，视用于产生等离子体的特定刻蚀设备而定，例如气体混合物、温度、RF功率、压力和气流速率等各种刻蚀参数可变化以实现等离子体系统的所要刻蚀速率和刻蚀特性。
可以理解，形成开口112的刻蚀过程包括一次或多次刻蚀步骤。
如上所述，刻蚀气体选自通式为C3HxFy的气体。有利的是，无论选择何种气体或组合，这些气体都是基于3个碳原子的碳链。已经发现，这一类气体使得容易精确控制气体中的碳、氢和氟的比例，从而能实现在吸附自由基(用于形成聚合物层105)与刻蚀离子之间的平衡的精确控制。尤其是，当刻蚀气体包括多种上述气体的混合物时(这是经常的情况)，同样碳链的气体分子的等离子化程度相近，从而在开口各处的分布更为均匀，也有利于碳、氢和氟的比例控制。使用这一通式的刻蚀气体，可以在刻蚀期间维持更均匀和更薄的聚合物层105，从而得到更佳的开口内轮廓及更好的刻蚀能力。通常情况下聚合物层105是碳、氧和硅的混合物。在一个实施例中，聚合物层105的厚度可在0.5～4nm之间。在一个示例中，传统刻蚀气体(碳氢氟气体)用C3HF7或C3H2F6代替后，深孔刻蚀能力加强，底部CD(criticaldimension)扩大8％，中部膨胀缩小10％，从而改善弯曲的问题；同时侧壁损伤降低5％，提高了平滑程度。
图6是常规刻蚀方法在刻蚀期间导致开口的弯曲的示意图。图7是常规刻蚀方法在刻蚀期间导致开口的扭转的示意图。图6、图7中与图4相同的标记代表相对应的部件。比较图4与图6和图7可知，图4所形成的开口112更为笔直，整个深度上大体上相同的直径(CD)，而不会有弯曲和扭转的问题。相比之下，图6和图7中，开口112底部受到刻蚀阻碍，更容易造成侧壁113的弯曲和扭转，尤其是在侧壁的聚合物不均匀的情况下。
图8是常规刻蚀方法在刻蚀期间导致开口侧壁粗糙的示意图。图8中与图5相同的标记代表相对应的部件。比较图5与图8可知，由于更为均匀的聚合物保护，图5所形成的开口112内轮廓更平滑，而不会在两个材料层102a、102b之间造成类似图8的缺口112b。
参看图4和图5，电介质层102经刻蚀以形成高深宽比开口112(例如接触孔和通路，或例如沟槽的其它开口)，其延伸到衬底101以用于在例如3D NAND、DRAM、CIS(CMOS ImageSensor)等各种装置或电路的制造中形成(例如)用于互连层、栅极电极、电容器电极、通路等的接触孔。通常，将开口112刻蚀为约1:15到约1:40或约1:20到约1:30的高纵横比，且临界尺寸(CD)(宽度)小于约100nm或约25到70nm，且深度(d)(例如)为约1到3μm。
在开口112的刻蚀完成后，接着可(例如)通过以氧等离子体灰化步骤进行干式刻蚀或通过以食人鱼(Piranha)清洁液(H2SO4/H2O2)进行湿式刻蚀而去除掩模层104和聚合物层105。
半导体结构100a或100b可经历此项技术中已知的制造所要组件的后刻蚀处理步骤。举例来说，可(例如)通过以例如(尤其)铜、铝、硅、Ti3N4的金属或导电材料进行填充而进一步处理所得的开口112，以在例如存储器装置等集成电路装置的制造中形成(例如)到活性区域或元件103的填充层，例如接触或导电线，或使用金属-绝缘体-金属堆叠而以例如Al2O3、HfO2、ZrO2、SrTiO3等电介质材料形成电容器。可将完成的半导体晶片切割为电路小片，其可接着经进一步处理为集成电路芯片等半导体器件且并入电子装置中。
本申请使用了特定词语来描述本申请的实施例。如“一个实施例”、“一实施例”、和/或“一些实施例”意指与本申请至少一个实施例相关的某一特征、结构或特点。因此，应强调并注意的是，本说明书中在不同位置两次或多次提及的“一实施例”或“一个实施例”或“一替代性实施例”并不一定是指同一实施例。此外，本申请的一个或多个实施例中的某些特征、结构或特点可以进行适当的组合。
虽然本发明已参照当前的具体实施例来描述，但是本技术领域中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，在没有脱离本发明精神的情况下还可作出各种等效的变化或替换，因此，只要在本发明的实质精神范围内对上述实施例的变化、变型都将落在本申请的权利要求书的范围内。

Claims (14)

1.一种高深宽比开口的刻蚀方法，包括以下步骤：
利用包括刻蚀气体和氧源气体的馈送气体对电介质层进行干法刻蚀，以形成开口，所述刻蚀气体包括通式为C3HxFy的一种或多种气体，其中x为0至8之间的整数、y为0至8之间的整数，且x+y＝8。
2.如权利要求1所述的方法，其特征在于，所述刻蚀气体包括氢氟碳化合物中的一种或多种。
3.如权利要求1所述的方法，其特征在于，所述电介质层的材料包括氧化硅、氮氧化硅、氧化铪、或氧化锆。
4.如权利要求1所述的方法，其特征在于，所述电介质层的材料包括氮化物。
5.如权利要求1所述的方法，其特征在于，在所述刻蚀期间沿所述开口的侧壁沉积的聚合物层的厚度在0.5～4nm之间。
6.如权利要求1所述的方法，其特征在于，所述开口的深宽比大于15:1。
7.如权利要求1所述的方法，其特征在于，所述馈送气体还包括惰性载气。
8.如权利要求1所述的方法，其特征在于，所述电介质层为单一电介质层或复合电介质层；
所述复合电介质层包括垂直堆叠的若干层介质层，相邻两层介质层中，一层所述介质层的材料为氧化硅、氧化铪或氧化锆，另一层所述介质层为氮化硅或氮氧化硅。
9.一种半导体器件，包括：
衬底；
位于所述衬底之上的电介质层，所述电介质层内具有高深宽比的开口，所述开口为利用刻蚀气体、氧源气体和惰性载气的馈送气体对电介质层进行干法刻蚀而成，所述刻蚀气体包括通式为C3HxFy的一种或多种气体，其中x为0至8之间的整数、y为0至8之间的整数，且x+y＝8。
10.如权利要求9所述的半导体器件，其特征在于，还包括：位于所述开口内的填充层。
11.如权利要求9所述的半导体器件，其特征在于，所述电介质层的材料包括氧化硅、氧化铪或氧化锆。
12.如权利要求9所述的半导体器件，其特征在于，所述电介质层的材料包括氮化物。
13.如权利要求9所述的半导体器件，其特征在于，在所述刻蚀期间沿所述开口的侧壁沉积的聚合物层的厚度在0.5～4nm之间。
14.如权利要求9所述的半导体器件，其特征在于，所述电介质层为单一电介质层或复合电介质层；
所述复合电介质层包括垂直堆叠的若干层介质层，相邻两层介质层中，一层所述介质层的材料为氧化硅、氧化铪或氧化锆，另一层所述介质层为氮化硅或氮氧化硅。
CN201910865997.XA 2019-09-12 2019-09-12 高深宽比开口的刻蚀方法及刻蚀气体 Pending CN110544627A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910865997.XA CN110544627A (zh) 2019-09-12 2019-09-12 高深宽比开口的刻蚀方法及刻蚀气体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910865997.XA CN110544627A (zh) 2019-09-12 2019-09-12 高深宽比开口的刻蚀方法及刻蚀气体

Publications (1)

Publication Number Publication Date
CN110544627A true CN110544627A (zh) 2019-12-06

Family

ID=68713541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910865997.XA Pending CN110544627A (zh) 2019-09-12 2019-09-12 高深宽比开口的刻蚀方法及刻蚀气体

Country Status (1)

Country Link
CN (1) CN110544627A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999016110A2 (en) * 1997-09-19 1999-04-01 Applied Materials, Inc. Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
CN101038875A (zh) * 2002-06-14 2007-09-19 蓝姆研究公司 在介电层中蚀刻开口的方法
US20090176375A1 (en) * 2008-01-04 2009-07-09 Benson Russell A Method of Etching a High Aspect Ratio Contact
CN107924837A (zh) * 2015-08-12 2018-04-17 中央硝子株式会社 干式蚀刻方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999016110A2 (en) * 1997-09-19 1999-04-01 Applied Materials, Inc. Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
CN101038875A (zh) * 2002-06-14 2007-09-19 蓝姆研究公司 在介电层中蚀刻开口的方法
US20090176375A1 (en) * 2008-01-04 2009-07-09 Benson Russell A Method of Etching a High Aspect Ratio Contact
CN107924837A (zh) * 2015-08-12 2018-04-17 中央硝子株式会社 干式蚀刻方法

Similar Documents

Publication Publication Date Title
TWI692104B (zh) 半導體裝置與其製作方法
KR101158205B1 (ko) 고종횡비 콘택트를 에칭하는 방법
KR100892797B1 (ko) 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법
JP2019530982A (ja) ＳｉＮの選択的な横方向陥凹化
US6361705B1 (en) Plasma process for selectively etching oxide using fluoropropane or fluoropropylene
US20070202700A1 (en) Etch methods to form anisotropic features for high aspect ratio applications
JP2007073952A (ja) 高誘電率材料をエッチングする方法
EP1667216A2 (en) Dielectric etch method with high density and low bombardment energy plasma providing high etch rates
CN105575887B (zh) 互连结构的形成方法
US11251051B2 (en) Dry etching method
US9653311B1 (en) 3D NAND staircase CD fabrication utilizing ruthenium material
TWI822631B (zh) 在選擇性地蝕刻氮化矽間隔物期間改進輪廓控制之方法
US6955964B2 (en) Formation of a double gate structure
TW201901746A (zh) 基本無缺陷的多晶矽閘極陣列
US20110171833A1 (en) Dry etching method of high-k film
CN110571150B (zh) 高深宽比开口的刻蚀方法及半导体器件
CN110544627A (zh) 高深宽比开口的刻蚀方法及刻蚀气体
CN110349908B (zh) 自对准接触结构及其形成方法
US20240096640A1 (en) High Aspect Ratio Contact (HARC) Etch
US11380697B2 (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces
US20240112887A1 (en) In-Situ Adsorbate Formation for Plasma Etch Process
KR20220085728A (ko) 반도체 패터닝 애플리케이션들을 위한 틴 옥사이드 및 틴 카바이드 재료들
Chiu et al. A self-aligned double patterning technology using TiN as the sidewall spacer
TW201824335A (zh) 加工互連結構使阻擋層側壁凹進最小化的方法
KR20070022608A (ko) 높은 유전상수 물질의 에칭 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20191206