CN110828308B - 半导体装置的制造方法及蚀刻气体 - Google Patents

半导体装置的制造方法及蚀刻气体 Download PDF

Info

Publication number
CN110828308B
CN110828308B CN201811552535.4A CN201811552535A CN110828308B CN 110828308 B CN110828308 B CN 110828308B CN 201811552535 A CN201811552535 A CN 201811552535A CN 110828308 B CN110828308 B CN 110828308B
Authority
CN
China
Prior art keywords
molecule
group
film
semiconductor device
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811552535.4A
Other languages
English (en)
Other versions
CN110828308A (zh
Inventor
堀内三成
佐佐木俊行
长谷川智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN110828308A publication Critical patent/CN110828308A/zh
Application granted granted Critical
Publication of CN110828308B publication Critical patent/CN110828308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

实施方式提供可通过较佳的含碳氟气体对膜进行蚀刻的半导体装置的制造方法及蚀刻气体。实施方式的半导体装置的制造方法使用包含第1或第2分子的蚀刻气体对膜进行蚀刻,该第1或第2分子具有C3F4基(C表示碳,F表示氟),且碳原子的个数为4个或5个。进而,所述第1分子具有通过双键键结于所述C3F4基内的碳原子的R1基,所述R1基包含碳,且包含氯、溴、碘、或氧。进而,所述第2分子具有通过单键键结于所述C3F4基内的碳原子的R2基、及通过单键键结于所述C3F4基内的碳原子的R3基,所述R2基及所述R3基的至少一者包含碳,且所述R2基及所述R3基的各者包含氢、氟、氯、溴、碘、或氧。

Description

半导体装置的制造方法及蚀刻气体
[相关申请案]
本申请案享有以日本专利申请案2018-150773号(申请日:2018年8月9日)为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的全部内容。
技术领域
本发明的实施方式涉及半导体装置的制造方法及蚀刻气体。
背景技术
当通过使用C4F6气体等含有碳与氟之含碳氟气体之蚀刻在被加工膜形成凹部时,会在凹部内的被加工膜的侧面沉积氟碳膜,蚀刻中的被加工膜的侧面受氟碳膜保护。C4F6气体有氟碳膜的沉积速度快等优点,但也有单价高等缺点。由此,需要成为C4F6气体的代替气体的较佳的含碳氟气体。
发明内容
实施方式提供可通过较佳的含碳氟气体对膜进行蚀刻的半导体装置的制造方法及蚀刻气体。
实施方式的半导体装置的制造方法使用包含第1或第2分子的蚀刻气体对膜进行蚀刻,该第1或第2分子具有C3F4基(C表示碳,F表示氟),且碳原子的个数为4个或5个。进而,所述第1分子具有通过双键键结于所述C3F4基内的碳原子的R1基,所述R1基包含碳,且包含氯、溴、碘、或氧。进而,所述第2分子具有通过单键键结于所述C3F4基内的碳原子的R2基、及通过单键键结于所述C3F4基内的碳原子的R3基,所述R2基及所述R3基的至少一者包含碳,且所述R2基及所述R3基的各者包含氢、氟、氯、溴、碘、或氧。
附图说明
图1的(a)~(c)是表示第1实施方式的半导体装置的制造方法的截面图。
图2是用以对C4F6气体进行说明的曲线图。
图3是用以对C4F6气体进行说明的表。
图4是用以对C4F6气体进行说明的另一曲线图。
图5的(a)及(b)是用以对第1实施方式的蚀刻气体的成分进行说明的图。
图6~9是用以对第1实施方式的蚀刻气体的成分例进行说明的图。
图10是表示第1实施方式的半导体装置的结构的截面图。
具体实施方式
以下,参照图式对本发明的实施方式进行说明。图1至图10中,对同一或类似构成附上同一符号,省略重复说明。
(第1实施方式)
图1是表示第1实施方式的半导体装置的制造方法的截面图。本实施方式的半导体装置为三维存储器。
首先,在基板1上形成下部层2,并在下部层2上形成交替包含多个牺牲层3与多个绝缘层4的积层膜(图1的(a))。牺牲层3为第1膜的例,绝缘层4为第2膜的例。其次,在该积层膜上形成上部层5,并在上部层5上形成掩膜层6(图1的(a))。
基板1例如为硅(Si)基板等半导体基板。图1的(a)表示有与基板1的表面平行且相互垂直的X方向及Y方向、及与基板1的表面垂直的Z方向。本说明书中,将+Z方向视为上方向,将-Z方向视为下方向。-Z方向可与重力方向一致,亦可不与重力方向一致。
下部层2例如为硅氧化膜(SiO2)或硅氮化膜(SiN)等绝缘膜或形成于绝缘膜间的导电层。牺牲层3例如为硅氮化膜,绝缘层4例如为硅氧化膜。上部层5例如为硅氧化膜或硅氮化膜等绝缘膜、或形成于绝缘膜间的导电层。掩膜层6例如为有机膜、金属膜、含硅膜等硬掩膜层。含硅膜的例为硅氧化膜、硅氮化膜、多晶硅膜等。
其次,通过光刻及干式蚀刻将用以形成存储器孔M的开口图案形成于掩膜层6(图1的(b))。接下来,通过利用掩膜层6的干式蚀刻,形成贯通上部层5、多个绝缘层4、多个牺牲层3、及下部层2的存储器孔M(图1的(b))。存储器孔M的纵横比例如为10以上。存储器孔M为凹部的例。
本实施方式的存储器孔M通过使用包含含碳氟气体的蚀刻气体的干式蚀刻形成。其结果,在该干式蚀刻中,在存储器孔M内的绝缘层4及牺牲层3的侧面沉积保护膜7,绝缘层4及牺牲层3的侧面由保护膜7保护。本实施方式的保护膜7为CmFn膜(氟碳膜)。其中,C表示碳,F表示氟,m、n表示1以上的整数。
本实施方式的蚀刻气体,包含第1分子或第2分子作为含碳氟气体的分子。第1分子与第2分子均具有C3F4基(CF-CF=CF2基),符号“-”表示单键,符号“=”表示双键。第1分子内的碳原子的个数为4个或5个。同样,第2分子内的碳原子的个数为4个或5个。
第1分子进而具有通过双键键结于C3F4基内的碳原子的R1基。R1基包含碳,且包含氯(Cl)、溴(Br)、碘(I)、或氧(O)。R1基例如为CCl2基或CO基。R1基进而包含氢(H)或氟(F)。
第2分子进而包含通过单键键结于C3F4基内的碳原子的R2基、及通过单键键结于C3F4基内的碳原子的R3基。R2基及R3基的至少一者包含碳,且R2基及R3基的各者包含氢、氟、氯、溴、碘、或氧。R2基及R3基的组合例如为CH3基及F基。
C3F4基为也包含于C4F6分子中的官能基。其结果,根据本实施方式,判明通过使用此种蚀刻气体进行干式蚀刻,与使用C4F6气体的情况相同,可使保护膜7的沉积速度变快。由此,可一面由保护膜7较佳地保护存储器孔M内的绝缘层4及牺牲层3的侧面,一面形成存储器孔M。下文对本实施方式的所述效果的详情进行说明。
接下来,将保护膜7与掩膜层6除去,在存储器孔M内依序形成阻挡绝缘膜11、电荷蓄积层12、隧道绝缘膜13(图1的(c))。其次,从存储器孔M的底部将阻挡绝缘膜11、电荷蓄积层12、隧道绝缘膜13除去,在存储器孔M内依序形成通道半导体层14、核心绝缘膜15(图1的(c))。电荷蓄积层12例如为硅氮化膜。通道半导体层14例如为多晶硅层。阻挡绝缘膜11、隧道绝缘膜13、及核心绝缘膜15例如为硅氧化膜或金属绝缘膜。
其后,将牺牲层3除去而在绝缘层4间形成多个空洞,在这些空洞内形成多个电极层。进而,在基板1上形成各种插塞、配线、层间绝缘膜等。如此一来制造出本实施方式的半导体装置。
以下,对C4F6气体的详情进行说明,并基于其内容对本实施方式的蚀刻气体的详情进行说明。
图2是用以对C4F6气体进行说明的曲线图。
在使用有机膜、金属膜、含硅膜等掩膜层6对绝缘层4及牺牲层3进行蚀刻时,当使用C4F6(六氟-1,3-丁二烯)气体作为蚀刻气体时,可获得较高的掩膜选择比。作为获得此种较高之选择比之原因,可列举C4F6气体产生大量保护膜7。
图2表示使用C4F6气体的情况的保护膜7的沉积速度与使用C4F8气体的情况的保护膜7的沉积速度。当使用C4F6气体作为蚀刻气体时,保护膜7的沉积速度变快,因此产生大量保护膜7。
图3是用以对C4F6气体进行说明的表。
在使用C4F6气体作为蚀刻气体的情况下,使用从C4F6分子产生的等离子体对绝缘层4及牺牲层3进行蚀刻。具体而言,通过等离子体中所含且有助于沉积的自由基沉积保护膜7,通过等离子体中所含且有助于蚀刻的自由基及离子对绝缘层4及牺牲层3的侧面进行蚀刻。
图3表示从C4F6分子产生的28种自由基。参照图4说明这些中的何种自由基有助于保护膜7的沉积。
图4是用以对C4F6气体进行说明的另一曲线图。
图4表示使稀有气体相对于蚀刻气体的添加量变化的情况下的C3F4自由基的自由基密度与保护膜7的沉积速度。C3F4的自由基密度是以稀有气体的添加量为零的情况下的密度为基准来标准化。
此处,C4F6分子具有CF2=CF-CF=CF2的结构。由于CF2与CF之间的双键较弱,因此认为容易从C4F6分子产生C3F4自由基与CF2自由基。由此,调查C3F4自由基的自由基密度与保护膜7的沉积速度的关系后得知,在C3F4自由基的自由基密度与保护膜7的沉积速度之间存在相关关系(图4)。根据该结果,认为C3F4自由基有助于保护膜7的沉积。
图5是用以对第1实施方式的蚀刻气体的成分进行说明的图。本实施方式的蚀刻气体包含第1或第2分子作为含碳氟气体的分子。
图5的(a)表示第1分子的结构式。第1分子具有C3F4基、及通过双键键结于C3F4基内的碳原子的R1基。第1分子内的碳原子的总数为4个或5个。R1基包含碳,且包含氯、溴、碘、或氧。R1基进而包含氢或氟。
图5的(b)表示第2分子的结构式。第2分子具有C3F4基、通过单键键结于C3F4基内的碳原子的R2基、及通过单键键结于C3F4基内的碳原子的R3基。第2分子内的碳原子的总数为4个或5个。R2基及R3基的至少一者包含碳,且R2基及R3基的各者包含氢、氟、氯、溴、碘或氧。
本实施方式的绝缘层4及牺牲层3在图1的(b)的步骤中,被使用从第1或第2分子产生的等离子体蚀刻。具体而言,通过等离子体中所含且有助于沉积的自由基沉积保护膜7,通过等离子体中所含且有助于蚀刻的自由基及离子对绝缘层4及牺牲层3的侧面进行蚀刻。此时的等离子体的电子密度例如为5.0×109~2.0×1011个/cm3
第1分子与第2分子均具有C3F4基。由此,当从第1或第2分子产生等离子体时,与从C4F6分子产生等离子体的情况相同,可产生包含C3F4自由基的等离子体。根据本实施方式,通过从第1或第2分子产生的C3F4自由基而使保护膜7的沉积速度变快,及可实现较高的掩膜选择比。换言之,根据本实施方式,可通过第1或第2分子而实现成为C4F6气体的代替气体的较佳的含碳氟气体。
本实施方式的蚀刻气体亦可为包含第1或第2分子及其他分子的混合气体,亦可为包含两种以上的第1分子、两种以上的第2分子、或第1分子与第2分子的双方的混合气体。例如,本实施方式的蚀刻气体除第1或第2分子以外,还可包含氧分子、稀有气体分子(单原子分子)、或CaFb(氟碳)分子。其中,a、b表示1以上的整数。
另外,本实施方式的第1分子内的碳原子的总数如上所述设定为4个或5个。其原因在于,当第1分子内的碳原子的总数为6个以上时,从第1分子产生的除C3F4自由基以外的自由基的影响变大,蚀刻特性有可能下降。根据同样的原因,本实施方式的第2分子内的碳原子的总数设定为4个或5个。
此外,R1基内的氟原子及碳原子的F/C比、或R2及R3基内的氟原子及碳原子的F/C比优选设定为2以下。R1基的F/C比是将R1基内的F原子的个数除以R1基内的C原子的个数所得的值。例如,在R1基内的C原子的个数为2的情况下,优选R1基内的F原子的个数设定为4以下(也可为0)。同样,R2及R3基的F/C比是将R2基内的F原子与R3基内的F原子的合计个数除以R2基内的C原子与R3基内的C原子的合计个数所得的值。其原因在于,当这些的F/C比大于2时,掩膜选择比变低。
图6~图9是用以对第1实施方式的蚀刻气体的成分例进行说明的图。
图6是用以对第1分子例进行说明的图,表示各种分子的结构式。本实施方式的第1分子是通过将图6所示的各分子的至少一部分的H原子或F原子置换为Cl原子、Br原子、或I原子而获得。其中,在将F原子置换为Cl原子、Br原子、或I原子的情况下,除C3F4基以外的基中所含的F原子成为置换对象。
图7~图9是用以对第2分子例进行说明的图,表示各种分子的结构式。图7~图9表示本实施方式的第2分子的各种例示。进而,本实施方式的第2分子也可通过将图7~图9所示的各分子的至少一部分的H原子或F原子置换为Cl原子、Br原子、或I原子而获得。其中,在将F原子置换为Cl原子、Br原子、或I原子的情况下,除C3F4基以外的基中所含的F原子成为置换对象。
另外,本实施方式的第1分子或第2分子并不限定于这些分子,也可具有其他组成或结构。
图10是表示第1实施方式的半导体装置的结构的截面图。
图10表示以本实施方式的方法制造的半导体装置的一例。图10表示三维存储器的存储单元部与阶梯接触部。图10中,下部层2由第1绝缘膜2a、源极侧导电层2b、及第2绝缘膜2c构成,上部层5由覆盖绝缘膜5a、漏极侧导电层5b、第1层间绝缘膜5c、及第2层间绝缘膜5d构成。通道半导体层14电连接于基板1内的扩散层L。牺牲层3被置换为包含钨(W)层等的电极层3'。电极层3'为第1膜的例。
图10进而表示形成在上部层5的接触孔H内的接触插塞16。各接触插塞16以电连接于对应的电极层3'的方式形成。
如以上所述,本实施方式的存储器孔M是使用包含具有C3F4基的第1或第2分子的蚀刻气体形成。由此,根据本实施方式,可通过较佳的含碳氟气体对绝缘层4及牺牲层3进行蚀刻。例如,不使用单价较高的C4F6气体,而可与C4F6气体同样地执行较佳的蚀刻。根据本实施方式,具有例如10以上的较高纵横比的存储器孔M也可形成为较佳的形状。
另外,图1的(a)的步骤中,也可代替在下部层2上交替形成多个牺牲层3与多个绝缘层4,而在下部层2上交替形成多个电极层3'与多个绝缘层4。该情况下,无需将牺牲层3置换为电极层3'的步骤。
此外,本实施方式的干式蚀刻也可应用于除存储器孔M的加工以外的步骤,例如也可应用于对存储器孔M以外的凹部进行加工的步骤。
以上,对几个实施方式进行了说明,但这些实施方式仅作为示例提出,并未意图限定发明的范围。本说明书中说明的新颖方法及气体可用其他各种方式实施。此外,可对本说明书中说明的方法及气体的形态,在不脱离发明要旨的范围内进行各种省略、替换、变更。随附的权利要求书及与其均等的范围意图包含发明范围或要旨中所含的此种形态或变化例。

Claims (10)

1.一种半导体装置的制造方法,其包含使用蚀刻气体对膜进行蚀刻,该蚀刻气体包含具有C3F4基(C表示碳,F表示氟)、且碳原子的个数为4个或5个的第1或第2分子,
所述第1分子由下式(1)表示,其中R1基包含碳,且包含氯、溴、碘、或氧,
所述第2分子由下式(2)表示,其中R2基及R3基的各者包含氢、氟、氯、溴、碘、或氧,
2.根据权利要求1所述的半导体装置的制造方法,其中所述R1基内的氟原子及碳原子的F/C比、或所述R2及R3基内的氟原子及碳原子的F/C比为2以下。
3.根据权利要求1所述的半导体装置的制造方法,其中所述蚀刻气体进而包含氧分子、稀有气体分子、及CaFb分子的至少任一者,其中a、b表示1以上的整数。
4.根据权利要求1所述的半导体装置的制造方法,其中所述膜通过从所述第1或第2分子产生的等离子体蚀刻。
5.根据权利要求4所述的半导体装置的制造方法,其中所述等离子体包含从所述第1或第2分子产生的C3F4自由基。
6.根据权利要求4或5所述的半导体装置的制造方法,其中所述等离子体的电子密度为5.0×109~2.0×1011个/cm3
7.根据权利要求1所述的半导体装置的制造方法,其中所述膜包含交替形成在基板上的多个第1膜与多个第2膜。
8.根据权利要求1所述的半导体装置的制造方法,其中在所述蚀刻中,在所述膜上形成纵横比为10以上的凹部。
9.一种蚀刻气体,其包含具有C3F4基(C表示碳,F表示氟)、且碳原子的个数为4个或5个的第1或第2分子,
所述第1分子由下式(1)表示,其中R1基包含碳,且包含氯、溴、碘或氧,
所述第2分子由下式(2)表示,其中R2基及所述R3基的各者包含氢、氟、氯、溴、碘或氧,
10.根据权利要求9所述的蚀刻气体,其进而包含氧分子、稀有气体分子、及CaFb分子的至少任一者,其中a、b表示1以上的整数。
CN201811552535.4A 2018-08-09 2018-12-19 半导体装置的制造方法及蚀刻气体 Active CN110828308B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-150773 2018-08-09
JP2018150773A JP7030648B2 (ja) 2018-08-09 2018-08-09 半導体装置の製造方法およびエッチングガス

Publications (2)

Publication Number Publication Date
CN110828308A CN110828308A (zh) 2020-02-21
CN110828308B true CN110828308B (zh) 2023-09-08

Family

ID=69406234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811552535.4A Active CN110828308B (zh) 2018-08-09 2018-12-19 半导体装置的制造方法及蚀刻气体

Country Status (3)

Country Link
US (2) US10804113B2 (zh)
JP (1) JP7030648B2 (zh)
CN (1) CN110828308B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7030648B2 (ja) * 2018-08-09 2022-03-07 キオクシア株式会社 半導体装置の製造方法およびエッチングガス

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924837A (zh) * 2015-08-12 2018-04-17 中央硝子株式会社 干式蚀刻方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5569353B2 (ja) 2000-04-28 2014-08-13 ダイキン工業株式会社 ドライエッチングガスおよびドライエッチング方法
JP4839506B2 (ja) * 2000-04-28 2011-12-21 ダイキン工業株式会社 ドライエッチング方法
KR100379976B1 (ko) * 2000-11-27 2003-04-16 삼성전자주식회사 실리콘 산화물 식각용 가스 조성물 및 이를 사용한 실리콘산화물의 식각 방법
JP2002359229A (ja) * 2001-06-01 2002-12-13 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置の製造装置
JP3759895B2 (ja) 2001-10-24 2006-03-29 松下電器産業株式会社 エッチング方法
US20050103441A1 (en) * 2001-11-14 2005-05-19 Masanobu Honda Etching method and plasma etching apparatus
JP4804345B2 (ja) 2004-03-31 2011-11-02 関東電化工業株式会社 F2含有ガスの製造方法及びf2含有ガスの製造装置
JP2006156539A (ja) * 2004-11-26 2006-06-15 National Institute Of Advanced Industrial & Technology プラズマ反応用ガス
US8318242B2 (en) * 2008-05-05 2012-11-27 International Business Machines Corporation Systems and methods for protecting a sensitive device from corrosion
US20110059617A1 (en) * 2009-09-10 2011-03-10 Matheson Tri-Gas, Inc. High aspect ratio silicon oxide etch
KR102048959B1 (ko) * 2012-10-30 2019-11-27 레르 리키드 쏘시에떼 아노님 뿌르 레?드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 규소-함유 필름의 에칭을 위한 방법 및 에칭 가스
JP6323540B1 (ja) 2016-11-28 2018-05-16 セントラル硝子株式会社 ドライエッチング剤組成物及びドライエッチング方法
JP7030648B2 (ja) * 2018-08-09 2022-03-07 キオクシア株式会社 半導体装置の製造方法およびエッチングガス

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924837A (zh) * 2015-08-12 2018-04-17 中央硝子株式会社 干式蚀刻方法

Also Published As

Publication number Publication date
US20200051827A1 (en) 2020-02-13
US20210005463A1 (en) 2021-01-07
US11367622B2 (en) 2022-06-21
US10804113B2 (en) 2020-10-13
CN110828308A (zh) 2020-02-21
JP2020027832A (ja) 2020-02-20
JP7030648B2 (ja) 2022-03-07

Similar Documents

Publication Publication Date Title
KR101211043B1 (ko) 매립게이트를 구비한 반도체 장치 제조방법
KR101082290B1 (ko) 높은 종횡비 컨택트들
US9385085B2 (en) Interconnects with fully clad lines
US20110059617A1 (en) High aspect ratio silicon oxide etch
US20220384180A1 (en) Method of manufacturing semiconductor device
CN106463396B (zh) 防止铜扩散的电介质/金属阻挡体集成
JP2015177006A (ja) 半導体装置及びその製造方法
TW202029359A (zh) 半導體裝置的形成方法
CN110828308B (zh) 半导体装置的制造方法及蚀刻气体
US20200083056A1 (en) Metal and metal-derived films
TW202017108A (zh) 半導體結構及其形成方法
JP7400058B2 (ja) 半導体装置の製造方法およびエッチング方法
JP2020150225A (ja) 半導体装置の製造方法
CN107275279B (zh) 半导体结构及其的形成方法
JP2023511401A (ja) 炭化ケイ素材料を含む電子デバイスならびに関連する方法およびシステム
US20230374670A1 (en) Etch process for oxide of alkaline earth metal
TW202414589A (zh) 鹼土金屬之氧化物的蝕刻製程
TW202245047A (zh) 半導體元件的製造方法
WO2021173607A1 (en) Raised pad formations for contacts in three-dimensional structures on microelectronic workpieces
KR100955840B1 (ko) 반도체 소자의 게이트 전극 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo

Applicant after: Kaixia Co.,Ltd.

Address before: Tokyo

Applicant before: TOSHIBA MEMORY Corp.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant