KR100322695B1 - 강유전성캐패시터의제조방법 - Google Patents

강유전성캐패시터의제조방법 Download PDF

Info

Publication number
KR100322695B1
KR100322695B1 KR1019950005784A KR19950005784A KR100322695B1 KR 100322695 B1 KR100322695 B1 KR 100322695B1 KR 1019950005784 A KR1019950005784 A KR 1019950005784A KR 19950005784 A KR19950005784 A KR 19950005784A KR 100322695 B1 KR100322695 B1 KR 100322695B1
Authority
KR
South Korea
Prior art keywords
ferroelectric
etching
upper electrode
photoresist
electrode
Prior art date
Application number
KR1019950005784A
Other languages
English (en)
Other versions
KR960036048A (ko
Inventor
정지원
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019950005784A priority Critical patent/KR100322695B1/ko
Priority to JP06141596A priority patent/JP3954667B2/ja
Priority to US08/616,491 priority patent/US5658820A/en
Priority to NL1002666A priority patent/NL1002666C2/nl
Publication of KR960036048A publication Critical patent/KR960036048A/ko
Application granted granted Critical
Publication of KR100322695B1 publication Critical patent/KR100322695B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 FRAM(Ferroelectric Random Acess Memory)에 메모리 셀로 사용되는 강유전성 캐패시터의 제조 방법에 관한 것이다. 본 발명 제조방법은, 기판에 하부 전극과 상부 전극 및 상부 전극을 포함하는 적층을 형성하는 단계; 상기 상부 전극의 위에 포토레지스트를 형성하는 단계: 상기 포토레지스트를 소정 패턴으로 가공하는 패터닝 단계: 상기 기판을 에칭함에 있어서, 그 주위에 RF 코일이 마련된 플라즈마 에칭장치의 채임버 내부에 마련된 것으로 소정의 바이어스 전압이 인가되는 홀더에 장착하며, 채임버 내에 Ar, C2F6, Cl 가스를 소정 함량비의 소정 압력으로 주입하며, 상기 채임버 내에 RF 코일에 소정 주파수의 펄스를 소정 파워로 인가하여 상기 채임버 내에 소정 강도의 자장을 형성하면서 플라즈마를 발생시켜, 포토레지스트를 마스크로 사용하여 상부 전극으로부터 상기 강유전체에 이르기 까지 고밀도로 유도된 Ar, C2F6, Cl2가스 플라즈마로 에칭하는 단계;를 포함한다. 이러한 본 발명에 의하면, 강유전체 물질과 전극 물질의 에칭 속도를 현저히 증가시키며, 특히 포터레지스트에 대한 강유전체 물질과 전극 물질의 선택도를 향상시킬 수 있음으로써 포토레지스트를 마스크물질로 사용할 수 있게 된다.

Description

강유전성 캐패시터의 제조방법
본 발명은 강유전성(Ferroelectric) 박막을 갖는 캐패시터의 제조방법에 관한 것으로서, 특히 FRAM(Ferroelectric Random Acess Memory)에 메모리 셀로 사용되는 강유전성 캐패시터의 제조 방법에 관한 것이다.
강유전성 캐패시터는 전하의 전달을 위해 전도성이 좋은 상하 전극과 이들 사이의 강유전체를 구비한다. 이러한 강유전체를 이용한 캐패시터는 먼저 기판 상에 하부 전극을 형성하고 이 위에 강유전체를 입히고, 그리고 그 위에 상부전극을 증착한 후 소정 패턴으로 가공하도록 하고 있다. 상부 전극을 패터닝하는 방법은소위 포토리소그래피법이 적용되는데, 습식 에칭, 이온 빔 에칭, 반응성 이온 에칭, 이온 밀링 공정이 그 예들이다. 그런데, 반응성 이온 에칭, 이온 밀링 공정 또는 이를 복합한 공정의 경우에는 상부 전극이나 이 하부의 강유전체 표면 또는 전극과 강유전체 계면에 이온들이 묻히게 되어 코어시브 전압을 증가시키는 충전 현상을 유발시킨다.
일반적으로 강유전체 물질을 가공하는데에는 반응성 이온 에칭법이, 전극의 가공에는 이온 빔 에칭법이 적용되는데, 전극 가공을 위한 이온빔 에칭법은 불(비)활성 가스를 이용하여 물리적으로 물질을 가공하는 방법이다. 이러한 이온 빔 에칭법은 플라즈마의 밀도가 낮기 때문에 에칭 속도가 500 Å/cm 이하이며, 물리적 충격과 충전 효과에 의해 캐패시터에 그 손상을 입힌다. 반면에 강유전체 물질의 가공을 위하여 널리 사용되는 반응성 이온 에칭법은 에칭 속도는 0.3 이하이기 때문에 에칭이 매우 빠른 포토레지스트 외에 금속성 마스크를 적용해야하는 결점이 있다. 따라서 강유전체 물질과 전극물질의 가공을 위하여 보다 빠른 에칭 속도와 높은 선택도 등을 주는 새로운 에칭 방법이 요구된다.
본 발명은 강유전체 물질과 전극물질의 에칭속도를 향사시키고 각 물질에 대한 선택도를 증가시켜 고밀도의 강유전성 캐패시터를 제작하는 방법을 제공함에 그 목적이 있다.
본 발명의 강유전성 캐패시터의 제조방법은,
기판에 하부 전극과 상부 전극 및 상부 전극을 포함하는 적층을 형성하는 단계:
상기 상부 전극의 위에 포토레지스트를 형성하는 단계;
상기 포토레지스트를 소정 패턴으로 가공하는 패터닝 단계;
상기 포토레지스트를 마스크로 사용하여 상부 전극으로 부터 상기 강유전체에 이르기 까지 고밀도로 유도된 Ar, C2F4, Cl2가스 플라즈마로 에칭하는 단계;를 포함하는 점에 그 특징이 있다.
이하 첨부된 도면을 참조하면서 본 발명의 제조 방법의 실시예를 상세히 설명한다.
본 발명의 제조방법은 기존의 제조 방법과 그 공정 순서에 있어서는 동일하다.
제1도에 도시된 바와 같이, 실리콘 웨이퍼(10) 상에 SiO2절연층(20)을 형성한다. 이 절연층(20)은 FRAM에서 요구된 그 하부의 소자, 예를 들어 트랜지스터(미도시)와의 전기적 절연을 위한 것이다.
절연층(20)이 형성되면, 후술되는 Pt 하부 전극(40)의 접착성 강화를 위한 접착층(30)을 제2도에 도시된 바와 같이, Ti 등의 소재로 형성한다.
제3도에 도시된 바와 같이, 접착층(30) 위에 하부 전극(40)을 Pt를 증착하여 형성한다. 하부 전극(40)을 형성하는 방법은 일반적인 DC 마그네트론 스퍼터링 증착법이 적용된다.
제4도에 도시된 바와 같이 상기 하부 전극(40)의 위에 강유전체층(50)을 형성한다. 이 강유전체층(50)은 PZT, Y1, BST 등의 소재가 사용될 수 있으며, 적층공정은 졸-겔법에 의존한다. 이 적층공정에 있어서는 스핀 코터에 의한 강유전체 용액의 도포, 소정 온도대에서의 베이킹 과정을 수회 반복하며, 최종적으로 어닐링 공정을 거쳐 목적하는 강유전체층을 형성한다.
제5도에 도시된 바와 같이 상기 강유전체(50)위에 Pt 상부전극(60)을 형성한다. 이 상부 전극(60)의 형성은 역시 상기 하부전극(40)의 형성공정과 동일한 증착법이 적용된다.
상부 전극(60)의 형성이 완료되면, 포토리소그래피법에 의한 패터닝을 위하며 먼저 제6도에 도시된 바와 같이 포토레지스트층(70)을 형성하고, 목적하는 형상으로 패터닝(에칭)한다.
그리고 제7도에 도시된 바와 같이 패터닝된 포토레지스트층(70)을 마스크로 적용하여, 고밀도로 유도된 플라즈마를 이용한 에칭법에 의해 하부 전극(40)의 위에 있는 강유전체층(50)까지 에칭하여 목적하는 캐패시터를 얻는다.
이하, 고밀도로 유도된 플라즈마 에칭법에 의한 실험결과는 다음과 같다.
먼저 플라즈마 에칭 장치 내에 홀더에 에칭 대상인 웨이퍼를 장착한다. 이때에 홀더의 온도를 섭씨 10도 정도를 유지시킨다. 그리고 플라즈마 에칭을 위한 채임버를 먼저 진공상태를 유지시킨 상태에서 반응가스인 Ar, C2F6, Cl2가스를 주입하면서, 플라즈마를 발생시키 에칭한다. 이때에 채임버 주위를 감싸고 있는 RF 코일에는 13.56MHz의 펄스를 600W 정도의 파워로 인가하며, 홀더의 바이어스 전압은 -300V 로 한다.
제8도는 반응가스 함량비 변화에 따른 각 층별 에칭률을 보인다.
여기에서 조건은 토탈 가스가 25sccm로서 Ar 가스에 대한 Cl2가스와 C2F6가스의 함량을 변화시키된 Cl2가스와 C2F6가스의 비는 3:2로 하였을 경우로 보인다. 제8도에서 점으로 이어지는 선은 포토레지스트의 에칭률 변화이고, 그리고 사각형은 PZT, 그리고 삼각형은 Pt 하부 전극의 에칭률 변화를 보인다(이하의 도면에서도 동일). 이에서 알수 있듯이 Ar 가스에 대한 Cl2가스와 C2F6가스의 함량비가 커질수록 선택도가 급격히 증가되는 것을 알 수 있다.
제9도는 RF 코일에 인가되는 파워의 변화에 따른 에칭률의 변화를 보이는데, 도시된 바와 같이 600W 전후에서 Pt 와 PZT 의 에칭률이 비슷함과 아울러 선택도가 가장 큰것을 알수 있다.
제10도는 홀더의 바이어스 전압의 변화에 따른 에칭률의 변화를 보인 것으로서 바이어스 전압이 300 V 부근에서 Pt 와 PZT 의 에칭률이 비슷하다.
한편 제11도는 가스 압력 변화에 따른 에칭률의 변화를 보인다. 이때에 가스 분포는 Ar:Cl2:C2F6는 22.5:1.5;1(sccm)이며, RF 코일에는 600W의 전력을 공급하였고, 그리고 홀더의 바이어스 전압은 -300V로 하였다. 이에 서 알수 있듯이, 압력이 증가할 수 록 에칭률이 증가하다가 50mTorr 근방에서 PZT와 Pt 의 에칭률이 비슷하게 나타났다.
이상을 종합에 해보면, 홀더의 바이어스 전압을 300 볼트 전후로 하고 RF 코일에는 13.56 MHz의 펄스를 600W 정도로 공급하고, 그리고 가스 압력은 5mTorr로하고, 그리고 Ar 가스에 대한 Cl2가스와 C2F6가스의 함량을 10% 이상으로 하는 것이 바람직한 것으로 나타났다.
이러한 본 발명 제조 방법에 의하면, 강유전체 물질과 전극 물질의 에칭 속도를 현저히 증가시키며, 특히 포터레지스트에 대한 강유전체물질과 전극 물질의 선택도를 향상시킬 수 있음으로써 포토레지스트를 마스크물질로 사용할 수 있게 된다.
제1도 내지 제7도는 본 발명의 제조 공정 흐름도이다.
제8도는 반응가스 함량비 변화에 따른 각 충별 에칭률을 보인다.
제9도는 RF 코일에 인가되는 파워의 변화에 따른 에칭률의 변화를 보인다.
제10도는 홀더의 바이어스 전압의 변화에 따른 에칭률의 변화를 보인다.
그리고,
제11도는 가스 압력 변화에 따른 에칭률의 변화를 보인다.

Claims (2)

  1. 기판에 하부 전극과 상부 전극 및 상부 전극을 포함하는 적층을 형성하는 단계;
    상기 상부 전극의 위에 포토레지스트를 형성하는 단계;
    상기 포토레지스트를 소정 패턴으로 가공하는 패터닝 단계;
    상기 기판을 에칭함에 있어서, 그 주위에 RF 코일이 마련된 플라즈마 에칭 장치의 채임버 내부에 마련된 것으로 소정의 바이어스 전압이 인가되는 홀더에 장착하며, 채임버 내에 Ar. C2F6, Cl 가스를 소정 함량비의 소정 압력으로 주입하며, 상기 채임버 내에 RF 코일에 소정 주파수의 펄스를 소정 파워로 인가하여 상기 채임버 내에 소정 강도의 자장을 형성하면서 플라즈마를 발생시켜, 포토레지스트를 마스크로 사용하여 상부 전극으로 부터 상기 강유전체에 이르기 까지 고밀도로 유도된 Ar, C2F6, Cl2가스 플라즈마로 에칭하는 단계:를 포함하는 것을 특징으로 하는 강유전성 캐패시터의 제조방법.
  2. 제1항에 있어서, 상기 홀더의 바이어스 전압을 300V, 상기 RF 코일에는 13.56MHz의 펄스를 600W 의 전력으로 인가하는 것을 특징으로 하는 강유전성 캐패시터의 제조방법.
KR1019950005784A 1995-03-20 1995-03-20 강유전성캐패시터의제조방법 KR100322695B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019950005784A KR100322695B1 (ko) 1995-03-20 1995-03-20 강유전성캐패시터의제조방법
JP06141596A JP3954667B2 (ja) 1995-03-20 1996-03-18 強誘電性キャパシタの製造方法
US08/616,491 US5658820A (en) 1995-03-20 1996-03-19 Method for manufacturing ferroelectric thin-film capacitor
NL1002666A NL1002666C2 (nl) 1995-03-20 1996-03-20 Werkwijze voor het vervaardigen van een ferro-elektrische dunne-filmcondensator.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950005784A KR100322695B1 (ko) 1995-03-20 1995-03-20 강유전성캐패시터의제조방법

Publications (2)

Publication Number Publication Date
KR960036048A KR960036048A (ko) 1996-10-28
KR100322695B1 true KR100322695B1 (ko) 2002-05-13

Family

ID=19410117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950005784A KR100322695B1 (ko) 1995-03-20 1995-03-20 강유전성캐패시터의제조방법

Country Status (4)

Country Link
US (1) US5658820A (ko)
JP (1) JP3954667B2 (ko)
KR (1) KR100322695B1 (ko)
NL (1) NL1002666C2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468698B1 (ko) * 1997-12-16 2005-03-16 삼성전자주식회사 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법
WO2014116736A1 (en) * 2013-01-25 2014-07-31 Applied Materials, Inc. Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
US9129911B2 (en) 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6163043A (en) * 1996-04-19 2000-12-19 Matsushita Electronics Corp. Semiconductor device
US6048435A (en) * 1996-07-03 2000-04-11 Tegal Corporation Plasma etch reactor and method for emerging films
KR100224730B1 (ko) * 1996-12-17 1999-10-15 윤종용 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법
EP0865079A3 (en) * 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
JP3257587B2 (ja) 1997-05-23 2002-02-18 日本電気株式会社 誘電体膜を用いた半導体装置の製造方法
KR100445059B1 (ko) * 1997-06-30 2004-11-16 주식회사 하이닉스반도체 반도체장치의캐패시터제조방법
US20010050267A1 (en) * 1997-08-26 2001-12-13 Hwang Jeng H. Method for allowing a stable power transmission into a plasma processing chamber
CN1213782A (zh) * 1997-10-02 1999-04-14 三星电子株式会社 一种光波导装置的制造方法
US6069035A (en) * 1997-12-19 2000-05-30 Lam Researh Corporation Techniques for etching a transition metal-containing layer
US6323132B1 (en) * 1998-01-13 2001-11-27 Applied Materials, Inc. Etching methods for anisotropic platinum profile
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
US6265318B1 (en) 1998-01-13 2001-07-24 Applied Materials, Inc. Iridium etchant methods for anisotropic profile
EP1048064A1 (en) * 1998-01-13 2000-11-02 Applied Materials, Inc. Etching methods for anisotropic platinum profile
KR100269323B1 (ko) * 1998-01-16 2000-10-16 윤종용 반도체장치의백금막식각방법
US6277760B1 (en) * 1998-06-26 2001-08-21 Lg Electronics Inc. Method for fabricating ferroelectric capacitor
JP2000200779A (ja) * 1998-10-30 2000-07-18 Toshiba Corp エッチング方法，化学気相成長装置，化学気相成長装置のクリ―ニング方法，及び化学気相成長装置用の石英部材
US6255122B1 (en) 1999-04-27 2001-07-03 International Business Machines Corporation Amorphous dielectric capacitors on silicon
US6388285B1 (en) 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
KR100321728B1 (ko) * 1999-06-30 2002-01-26 박종섭 플라즈마 펄스를 이용한 강유전체 메모리 소자 제조 방법
KR100333641B1 (ko) * 1999-06-30 2002-04-24 박종섭 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법
US6436838B1 (en) 2000-04-21 2002-08-20 Applied Materials, Inc. Method of patterning lead zirconium titanate and barium strontium titanate
JP2001347499A (ja) * 2000-06-05 2001-12-18 Sony Corp 微細装置の製造方法
KR20020002687A (ko) * 2000-06-30 2002-01-10 박종섭 캐패시터 형성 방법
JP3733021B2 (ja) * 2000-12-15 2006-01-11 シャープ株式会社 プラズマプロセス方法
US20030143853A1 (en) * 2002-01-31 2003-07-31 Celii Francis G. FeRAM capacitor stack etch
US20030176073A1 (en) * 2002-03-12 2003-09-18 Chentsau Ying Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry
US6943039B2 (en) * 2003-02-11 2005-09-13 Applied Materials Inc. Method of etching ferroelectric layers
US20040226911A1 (en) * 2003-04-24 2004-11-18 David Dutton Low-temperature etching environment
JP2006313833A (ja) 2005-05-09 2006-11-16 Seiko Epson Corp 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス
JP6327295B2 (ja) 2015-08-12 2018-05-23 セントラル硝子株式会社 ドライエッチング方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4759823A (en) * 1987-06-02 1988-07-26 Krysalis Corporation Method for patterning PLZT thin films
US5046043A (en) * 1987-10-08 1991-09-03 National Semiconductor Corporation Ferroelectric capacitor and memory cell including barrier and isolation layers
JP2918892B2 (ja) * 1988-10-14 1999-07-12 株式会社日立製作所 プラズマエッチング処理方法
US5081559A (en) * 1991-02-28 1992-01-14 Micron Technology, Inc. Enclosed ferroelectric stacked capacitor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100468698B1 (ko) * 1997-12-16 2005-03-16 삼성전자주식회사 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법
WO2014116736A1 (en) * 2013-01-25 2014-07-31 Applied Materials, Inc. Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
US9299574B2 (en) 2013-01-25 2016-03-29 Applied Materials, Inc. Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants
US9129911B2 (en) 2013-01-31 2015-09-08 Applied Materials, Inc. Boron-doped carbon-based hardmask etch processing

Also Published As

Publication number Publication date
US5658820A (en) 1997-08-19
JP3954667B2 (ja) 2007-08-08
NL1002666A1 (nl) 1996-09-24
JPH08264734A (ja) 1996-10-11
KR960036048A (ko) 1996-10-28
NL1002666C2 (nl) 1998-10-01

Similar Documents

Publication Publication Date Title
KR100322695B1 (ko) 강유전성캐패시터의제조방법
KR100530246B1 (ko) 자체 세정가능한 에칭 공정
KR100861260B1 (ko) 플라즈마 에칭 방법 및 컴퓨터판독 가능한 기억 매체
JP5028430B2 (ja) プラズマ処理チャンバの選択的プレコーティングのための方法及び装置
JP3114916B2 (ja) 層状構造酸化物薄膜の乾式エッチング方法
JPS61218134A (ja) 薄膜形成装置および薄膜形成方法
WO2003007357A1 (fr) Procede de gravure a sec
US5880033A (en) Method for etching metal silicide with high selectivity to polysilicon
JPH02244507A (ja) インジウムすず酸化物薄層のエッチング方法及び透明電気導電パターンの形成方法
WO2003012838A1 (en) Method of etching conductive layers for capacitor and semiconductor device fabrication
KR20020093049A (ko) 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법
KR20080006457A (ko) 플라즈마 에칭 방법 및 컴퓨터 판독 가능한 기억 매체
TW439142B (en) Etching apparatus, etching method and manufacturing method of a semiconductor device
US5916820A (en) Thin film forming method and apparatus
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
US6410451B2 (en) Techniques for improving etching in a plasma processing chamber
JPH07335570A (ja) プラズマ処理における基板温度制御方法
JP2002110654A (ja) 半導体装置の製造方法
KR100541195B1 (ko) 산화 금속막 증착 챔버의 세정 방법 및 이를 수행하기위한 증착 장치
CN101960336B (zh) 制造衍射光学元件的方法
KR100378345B1 (ko) 백금 박막의 건식 식각 방법
JP2603989B2 (ja) 半導体装置の製造方法
JP2003068709A (ja) ドライエッチング方法
JPH0758083A (ja) 半導体製造装置
KR100232158B1 (ko) 비에스티 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee