KR100378345B1 - 백금 박막의 건식 식각 방법 - Google Patents

백금 박막의 건식 식각 방법 Download PDF

Info

Publication number
KR100378345B1
KR100378345B1 KR1019960011613A KR19960011613A KR100378345B1 KR 100378345 B1 KR100378345 B1 KR 100378345B1 KR 1019960011613 A KR1019960011613 A KR 1019960011613A KR 19960011613 A KR19960011613 A KR 19960011613A KR 100378345 B1 KR100378345 B1 KR 100378345B1
Authority
KR
South Korea
Prior art keywords
platinum
thin film
etching
platinum thin
etching method
Prior art date
Application number
KR1019960011613A
Other languages
English (en)
Other versions
KR970072162A (ko
Inventor
정지원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019960011613A priority Critical patent/KR100378345B1/ko
Priority to JP9093999A priority patent/JPH1050680A/ja
Priority to US08/842,828 priority patent/US5976394A/en
Publication of KR970072162A publication Critical patent/KR970072162A/ko
Application granted granted Critical
Publication of KR100378345B1 publication Critical patent/KR100378345B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Abstract

본 발명은 깨끗한 백금(platinum) 박막을 형성하기 위하여 백금의 재증착이 이루어지지 않도록 하는 백금 박막의 건식 식각 방법에 관한 것으로, 식각 가스로서 Cl2및 SiCl4의 혼합 가스를 사용하여 백금의 재증착이 이루어지지 않도록 하면서 소망하는 패턴이 형성되도록 백금 박막을 식각하는 단계;를 포함한다.

Description

백금 박막의 건식 식각 방법
본 발명은 백금(platinum) 박막의 식각 방법에 관한 것으로, 특히 깨끗한 백금 박막을 형성하기 위하여 백금의 재증착이 이루어지지 않도록 하는 백금 박막의 건식 식각 방법에 관한 것이다.
백금은 비휘발성 메모리(nonvolatile random access memory)나 다이내믹 랜덤 액세서 메모리(dynamic random access memory)를 구성하는 소자인 강유전체 캐패시터의 박막 형태의 전극을 형성하는데 주로 사용되는 물질이다. 이 전극용의 백금 박막을 강유전체 캐패시터의 전극용으로 패턴화하기 위해서는 백금 박막을 식각하는 공정이 필요하다. 이 식각 공정에는 주로 건식 식각(dry etching)법과 습식 식각(wet etching)법이 이용된다. 습식 식각법은 주로 60℃ 이상의 고온에서 행해지는 불편함이 있으며, 특히 기록 밀도가 높은 고집적도의 메모리에 필요한 미세 패턴의 전극용 백금 박막을 형성하기 위해서 습식 식각법을 이용하는 것은 부적합하다. 따라서, 전극용 백금 박막을 식각하기 위해서는 주로 건식 식각법이 이용되는데, 백금은 일반 가스와의 반응성이 적어 식각이 어려우므로, Ar, He 등과 같은 불활성 가스 및 반응성 가스를 사용하여 플라즈마를 생성한 후 플라즈마 내의 화학적으로 반응성이 있는 래디컬, 이온, 전자 등과 같은 반응기(species)를 이용하여 식각하고자 하는 박막을 식각하는 건식 식각법이 주로 이용된다. 이러한 건식 식각법에는 Ar, Cl2/Ar, C2F6/Ar, Cl2/C2F6/Ar 등의 혼합 가스가 주로 사용되고 있다. Ar, C2F6/Ar 가스들은 백금과 반응 생성물을 만들지 못하고 Ar에 의한 스퍼터링으로 백금을 식각하기 때문에, 제1도에 도시된 바와 같이, 스퍼터링된 백금은 식각되고 있는 백금의 옆면에 재증착된다(제1도의 재증착된 백금 박막(4) 참조). Cl2/Ar, Cl2/C2F6/Ar 가스들은 백금과 반응하여 일부 반응 생성물을 생성하나 이들의 휘발 온도가 높아 식각후에도 이 반응 생성물들이 전부 휘발하지 못하고, 제1도에 도시된 바와 같이, 일부가 백금 측면에 재증착된다(제1도의 재증착된 백금 박막(4) 참조). 이와 같이, 강유전체 캐패시터의 전극 형성시 재증착된 백금(4)은 상부 전극들과 연결되어 캐패시터를 단락시키거나 백금 식각 공정후 절연층 등을 증착시킬 때, 혹은 미세 패턴으로의 식각 공정시 여러 가지 문제를 야기시킨다.
본 발명은 상기와 같은 문제점을 개선하고자 창안된 것으로, 식각 공정시 백금의 재증착을 방지하여 소망하는 바의 정확한 패턴을 얻을 수 있는 백금 박막의 건식 식각 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 백금 박막의 건식 식각 방법은,
식각 가스로서 Cl2및 SiCl4의 혼합 가스를 사용하여 백금의 재증착이 이루어지지 않도록 하면서 소망하는 패턴이 형성되도록 백금 박막을 식각하는 단계;를 포함하는 것을 특징으로 한다.
이하 도면을 참조하면서 본 발명에 따른 백금 박막의 건식 식각 방법을 설명한다.
본 발명의 백금 박막의 건식 식각 방법은 식각 가스로서 Cl2및 SiCl4의 혼합가스를 사용하여 반응 생성물의 휘발성을 높여서 백금의 재증착이 이루어지지 않도록 하면서 식각 공정을 행함으로써, 제2도에 도시된 바와 같이, 기판(11) 상에 소망하는 패턴의 깨끗한 백금 박막(12)을 얻는데 특징이 있다. 이와 같은 강유전체 캐패시터 전극용의 깨끗한 백금 박막을 얻는 방법을 제3도에 도시된 바와 같은 멀티플렉스 ICP 시스템의 개략적 단면도를 참조하여 설명한다.
멀티플렉스 ICP 시스템에는 실린더형의 플라즈마 공정 챔버(21)를 형성하는 세라믹 몸체(22)가 구비되고, 몸체(22) 상부는 밀봉되어 그 중앙에 가스 주입구(23)가 마련되는 구조로 되어 있다. 실린더형 몸체(22) 둘레에는 제4도에 도시된 바와 같은 고리형의 전극(26)이 배치되어 플라즈마 형성용의 전원(RF power)이 인가될 수 있도록 되어 있다. 여기서, 기판 리프터(24)는 기판(25)을 장착한 다음 식각 공정을 위하여 들어올려질 수 있도록 수직 이동할 수 있도록 형성되어 있다.
이상과 같은 구조의 멀티플렉스 ICP 시스템을 이용하여 백금 박막을 식각하는 공정은 다음과 같다.
먼저, 기판 리프터(24) 상에 백금 박막이 형성된 기판(25)을 얹고, 리프터(24)를 들어올려 제3도의 점선으로 도시된 부분과 같은 위치에 기판(25')이 위치하도록하여 완전히 밀봉된 플라즈마 챔버(21)를 형성하도록 한다. 다음에 세라믹 몸체(22) 둘레에 배치된 고리형 전극(26)에 고주파 전압(RF power)을 인가하여 가스 주입구(23)를 통하여 주입된 Cl2/SiCl4혼합 식각 가스를 플라즈마 상태로 만들어 식각 공정을 수행한다. 이 때, SiCl4는 10cc/min의 속도로 주입하고, Cl2는 20cc/min의 속도로 주입한다. 고리형 전극(26)에 인가하는 코일 파워는 600 watts로 하며, 기판(25)에 인가하는 플래튼(platen) 파워는 400watts로 한다. 그리고 챔버 내의 기압은 1.5mTorr로 유지한다.
또한, 상기와 같은 공정 조건에서 식각을 행하게되면 제5도에 도시된 바와 같은 과정에 의해 식각이 이루어진다.
제1단계로, 라디칼(radicals) 및 이온(ions)과 같은 반응성 식각자들(reactive species)과 전자들이 플라즈마에서 발생된다. 제2단계로, 식각자들이 식각될 물질(즉, 백금 박막)의 표면으로 확산된다. 제3단계로, 식각자들이 백금 박막의 표면에 흡착(adsorb)된다. 제4단계로, 화학 반응이 일어나 휘발성 부산물이 형성된다. 제5단계로, 휘발성 부산물들이 표면으로부터 탈착(desorb)된다. 제6단계로, 탈착된 식각자들이 벌크 가스(the bulk of the gas)로 확산된다.
이들 6단계들 중 어느 한 단계라도 일어나지 않으면, 전체 식각 사이클은 이루어지지 않는다. 여기서, 제5단계의 부산물 탈착이 가장 중요한 단계이다. 반응성 식각자들은 고체 표면(백금 표면)과 반응할 수 있으나, 부산물들이 탈착이 발생하도록 적절한 증기압(vapor pressure)을 갖지 못하면 고체 표면 상에서 식각 반응이 일어난 후 탈착이 되지 못하고 반응 부산물이 박막의 측면에 재증착된다. 제1,2 및 6단계는 기상 및 플라즈마 상태에서 일어나는 반응을 포함한다. 반면에, 제3,4 및 5단계는 식각되는 고체(백금)층의 표면에서 일어나는 단계들이다.
이상과 같은 6단계의 식각 과정을 고려한 백금 박막의 식각 공정에 있어서, 실제로 백금의 식각 가스로서 Cl2/SiCl4/Ar의 혼합 가스를 사용한 경우에는 종래의 Cl2/Ar의 혼합 가스를 사용하였을 경우 보다 제1도에 도시된 바와 같은 재증착된 백금(4)의 양이 현저한게 감소되었으며, 이 혼합 가스에서 Ar을 제외한 본 발명의 Cl2/SiCl4의 혼합 가스를 사용한 경우에는 재증착된 백금이 관찰되지 않았다. 이러한 결과는 식각 가스로서 Ar이 사용되면 상대적으로 강한 에너지로 여기된(excited) Ar이 백금의 표면에 충돌하여(스퍼터링 효과) 백금의 표면에 손상을 주어 백금이 식각되거나 백금의 결합이 약해져서 Cl2및 SiCl4등의 화학가스가 백금과 반응하는 것을 용이하게 해주기는 하나, Ar에 의해 스퍼터링된 백금은 식각 챔버에서 전부 증발하지 못하고 포토레지스트(제1도의 3 참조)를 포함한 백금 옆면에 재증착되기 때문이다. 즉, 본 발명의 건식(플라즈마) 식각 방법은 식각 가스로서 불활성 기체인 Ar 가스를 사응하지 않고, Cl2및 SiCl4가스를 사용함으로써, 플라즈마 상태에서 생성된 반응성 식각기들(reactive spscies)이 백금 표면에 흡착되어 백금과 반응한 후 생성된 반응 부산물이 전부 플라즈마 가스로 재확산시키게 되는 과정을 되풀이하게 되므로, 백금의 재증착이 일어나지 않아 깨끗한 패턴의 백금 박막을 얻을 수 있는 장점이 있다.
제1도는 종래의 건식 식각법에 의해 형성된 백금 박막의 단면도,
제2도는 본 발명에 따른 건식 식각법에 의해 형성된 백금 박막의 단면도,
제3도는 본 발명에 따른 건식 식각법을 구현하기 위한 식각 장치의 개략적 단면도,
제4도는 제3도의 식각 장치에서 고리형 전극의 발췌 사시도,
그리고 제5도는 플라즈마 식각법에 있어서의 식각 과정을 보여주는 설명도이다.
*도면의 주요부분에 대한 부호의 설명
1. 기판 2. 백금 박막
3. 포토레지스트 4. 재증착된 백금 박막
11. 기판 12. 백금 박막
21. 플라즈마 챔버 22. 세라믹 몸체
23. 가스 주입구 24. 기판 리프터
25., 25'. 기판 26. 고리형 전극

Claims (3)

  1. 식각 가스로서 Cl2및 SiCl4의 혼합 가스를 사용하여 백금의 재증착이 이루어지지 않도록 하면서 소망하는 패턴이 형성되도록 백금 박막을 식각하는 단계;를 포함하는 것을 특징으로 하는 백금 박막의 건식 식각 방법.
  2. 제1항에 있어서,
    상기 Cl2및 SiCl4의 혼합 가스는 백금 박막이 장입된 반응 챔버내에 각각 1:2의 부피비로 주입되는 것을 특징으로 하는 백금 박막의 건식 식각 방법.
  3. 제2항에 있어서,
    상기 반응 챔버 내의 기압은 1.5 mTorr로 하여 식각하는 것을 특징으로 하는 백금 박막의 건식 식각 방법.
KR1019960011613A 1996-04-17 1996-04-17 백금 박막의 건식 식각 방법 KR100378345B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960011613A KR100378345B1 (ko) 1996-04-17 1996-04-17 백금 박막의 건식 식각 방법
JP9093999A JPH1050680A (ja) 1996-04-17 1997-04-11 白金薄膜の乾式食刻方法
US08/842,828 US5976394A (en) 1996-04-17 1997-04-17 Method for dry-etching a platinum thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960011613A KR100378345B1 (ko) 1996-04-17 1996-04-17 백금 박막의 건식 식각 방법

Publications (2)

Publication Number Publication Date
KR970072162A KR970072162A (ko) 1997-11-07
KR100378345B1 true KR100378345B1 (ko) 2003-06-12

Family

ID=19455937

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960011613A KR100378345B1 (ko) 1996-04-17 1996-04-17 백금 박막의 건식 식각 방법

Country Status (3)

Country Link
US (1) US5976394A (ko)
JP (1) JPH1050680A (ko)
KR (1) KR100378345B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19728474A1 (de) * 1997-07-03 1999-01-07 Siemens Ag Elektrodenanordnung
KR100825130B1 (ko) * 2001-07-06 2008-04-24 어플라이드 머티어리얼스, 인코포레이티드 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
US8124541B2 (en) * 2007-04-04 2012-02-28 Micron Technology, Inc. Etchant gas and a method for removing material from a late transition metal structure
US7837889B2 (en) * 2007-07-05 2010-11-23 Micron Technology, Inc. Methods of etching nanodots, methods of removing nanodots from substrates, methods of fabricating integrated circuit devices, methods of etching a layer comprising a late transition metal, and methods of removing a layer comprising a late transition metal from a substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4135998A (en) * 1978-04-26 1979-01-23 International Business Machines Corp. Method for forming pt-si schottky barrier contact
JPS6292323A (ja) * 1985-10-17 1987-04-27 Nec Corp ドライエツチング方法
JP3388089B2 (ja) * 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法

Also Published As

Publication number Publication date
KR970072162A (ko) 1997-11-07
US5976394A (en) 1999-11-02
JPH1050680A (ja) 1998-02-20

Similar Documents

Publication Publication Date Title
US6254792B1 (en) Isotropic dry cleaning process for noble metal integrated circuit structures
KR100465947B1 (ko) 불화 가스 및 산소를 함유한 가스 혼합물을 사용하는텅스텐의 플라즈마 공정
KR100530246B1 (ko) 자체 세정가능한 에칭 공정
US5658820A (en) Method for manufacturing ferroelectric thin-film capacitor
US5254217A (en) Method for fabricating a semiconductor device having a conductive metal oxide
KR100825130B1 (ko) 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법
US6271498B1 (en) Apparatus for vaporizing liquid raw material and method of cleaning CVD apparatus
US4383885A (en) Reactive sputter etching of polysilicon utilizing a chlorine etch gas
US7115522B2 (en) Method for manufacturing semiconductor device
JPH09129607A (ja) マイクロ波プラズマエッチング装置及び方法
US6846424B2 (en) Plasma-assisted dry etching of noble metal-based materials
KR100378345B1 (ko) 백금 박막의 건식 식각 방법
US6350699B1 (en) Method for anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry
JP3398027B2 (ja) 気相成長装置及びその洗浄方法
JP2666609B2 (ja) プラズマ処理装置
KR100408497B1 (ko) Pbzrxti1-xo3박막의건식식각방법
KR20010088057A (ko) 이리듐(Ｉｒ) 전극의 건식 식각방법
KR20040096380A (ko) 산화 금속막 증착 챔버의 세정 방법 및 이를 수행하기위한 증착 장치
CA1148895A (en) Reactive sputter etching of silicon
JP2006332138A (ja) 金属酸化膜のエッチング方法
KR20010023762A (ko) 에칭 균일성 향상 장치 및 방법
KR100851455B1 (ko) 챔버 조건에 대한 공정 민감도를 감소시키는 방법
JPH07130712A (ja) Ｐｔを主成分とする合金のエッチング方法
JP2544129B2 (ja) プラズマ処理装置
US7192875B1 (en) Processes for treating morphologically-modified silicon electrode surfaces using gas-phase interhalogens

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080115

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee