JPH08264734A - 強誘電性キャパシタの製造方法 - Google Patents
強誘電性キャパシタの製造方法Info
- Publication number
- JPH08264734A JPH08264734A JP8061415A JP6141596A JPH08264734A JP H08264734 A JPH08264734 A JP H08264734A JP 8061415 A JP8061415 A JP 8061415A JP 6141596 A JP6141596 A JP 6141596A JP H08264734 A JPH08264734 A JP H08264734A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- electrode
- ferroelectric capacitor
- manufacturing
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
Abstract
(57)【要約】
【課題】 ＦＲＡＭにメモリセルとして使用される強誘
電性キャパシタの製造方法を提供する。 【解決手段】 基板10に下部Ｐｔ電極40、強誘電性薄膜
50及び上部Ｐｔ電極60を順次に形成し、前記上部Ｐｔ電
極60上にフォトレジスト70を形成してパターニングし、
プラズマエッチング装置内に基板10を装着して所定のＤ
Ｃセルフバイアス電圧を印加し、前記装置内に所定の組
成比のＡｒガス、塩素系ガス及びフッ素系ガスの混合ガ
スを注入し、かつ誘導性プラズマを発生させて前記フォ
トレジスト70に覆われない部分を所定の深さでエッチン
グすることを特徴とする強誘電性キャパシタの製造方
法。これにより、強誘電体物質と電極物質のエッチング
速度を著しく増加させ、特にフォトレジストに対する強
誘電体物質の選択度を向上させることによりフォトレジ
ストをマスク物質として用いることができる。
電性キャパシタの製造方法を提供する。 【解決手段】 基板10に下部Ｐｔ電極40、強誘電性薄膜
50及び上部Ｐｔ電極60を順次に形成し、前記上部Ｐｔ電
極60上にフォトレジスト70を形成してパターニングし、
プラズマエッチング装置内に基板10を装着して所定のＤ
Ｃセルフバイアス電圧を印加し、前記装置内に所定の組
成比のＡｒガス、塩素系ガス及びフッ素系ガスの混合ガ
スを注入し、かつ誘導性プラズマを発生させて前記フォ
トレジスト70に覆われない部分を所定の深さでエッチン
グすることを特徴とする強誘電性キャパシタの製造方
法。これにより、強誘電体物質と電極物質のエッチング
速度を著しく増加させ、特にフォトレジストに対する強
誘電体物質の選択度を向上させることによりフォトレジ
ストをマスク物質として用いることができる。
Description
【０００１】
【発明の属する技術分野】本発明は強誘電性の薄膜を有
するキャパシタの製造方法に係り、特にＦＲＡＭ（Ferr
oelectric Random Access Memory）にメモリセルとして
用いられる強誘電性キャパシタの製造方法に関するもの
である。
するキャパシタの製造方法に係り、特にＦＲＡＭ（Ferr
oelectric Random Access Memory）にメモリセルとして
用いられる強誘電性キャパシタの製造方法に関するもの
である。
【０００２】
【従来の技術】強誘電性のキャパシタは電荷の伝達のた
めに伝導性のよい上下電極とこの間の強誘電体を備え
る。このような強誘電体を用いたキャパシタは先ず基板
上に下部電極を形成し、この上に強誘電体を被せ、そし
てその上に上部電極を形成した後、所定パターンに加工
するようにしている。上部電極を加工するための方法は
先ずフォトリソグラフィ法により上部電極上にマスクを
形成し、引き続きマスクに覆われない電極の一部位をエ
ッチングする。エッチング法には湿式エッチング、イオ
ンビームエッチング、反応性のイオンエッチング、反応
性イオンビームエッチング法などがある。ところが、イ
オンビームエッチング、反応性イオンエッチング又は反
応性イオンビームエッチング工程の場合には上部電極や
この下部の強誘電体の表面または電極と強誘電体の界面
にイオンが集中されるようにコアシブ電流（Coercive C
urrent）を増加させる充電現象を誘発させる。
めに伝導性のよい上下電極とこの間の強誘電体を備え
る。このような強誘電体を用いたキャパシタは先ず基板
上に下部電極を形成し、この上に強誘電体を被せ、そし
てその上に上部電極を形成した後、所定パターンに加工
するようにしている。上部電極を加工するための方法は
先ずフォトリソグラフィ法により上部電極上にマスクを
形成し、引き続きマスクに覆われない電極の一部位をエ
ッチングする。エッチング法には湿式エッチング、イオ
ンビームエッチング、反応性のイオンエッチング、反応
性イオンビームエッチング法などがある。ところが、イ
オンビームエッチング、反応性イオンエッチング又は反
応性イオンビームエッチング工程の場合には上部電極や
この下部の強誘電体の表面または電極と強誘電体の界面
にイオンが集中されるようにコアシブ電流（Coercive C
urrent）を増加させる充電現象を誘発させる。
【０００３】一般に強誘電体物質を加工するのには反応
性のイオンエッチング法が、電極の加工にはイオンビー
ムエッチング法が適用されるが、電極の加工のためのイ
オンビームエッチング法は不活性ガスを利用して物理的
に物質を加工する方法である。このようなイオンビーム
エッチング法はプラズマの密度が低いためにエッチング
速度が遅く、物理的な衝撃と充電効果によってキャパシ
タに損傷を与える。反面、強誘電体物質の加工のために
広く用いられる反応性のイオンエッチングもエッチング
の速度が遅く、マスク物質として主に用いられているフ
ォトレジストに対する選択度が極めて低いため、金属性
のマスクを適用しなければならない欠点がある。したが
って、強誘電体物質と電極物質の加工のためにより速い
エッチング速度と高い選択度などを与える新たなエッチ
ング方法が求められる。
性のイオンエッチング法が、電極の加工にはイオンビー
ムエッチング法が適用されるが、電極の加工のためのイ
オンビームエッチング法は不活性ガスを利用して物理的
に物質を加工する方法である。このようなイオンビーム
エッチング法はプラズマの密度が低いためにエッチング
速度が遅く、物理的な衝撃と充電効果によってキャパシ
タに損傷を与える。反面、強誘電体物質の加工のために
広く用いられる反応性のイオンエッチングもエッチング
の速度が遅く、マスク物質として主に用いられているフ
ォトレジストに対する選択度が極めて低いため、金属性
のマスクを適用しなければならない欠点がある。したが
って、強誘電体物質と電極物質の加工のためにより速い
エッチング速度と高い選択度などを与える新たなエッチ
ング方法が求められる。
【０００４】
【発明が解決しようとする課題】本発明の目的は、強誘
電体物質と電極物質のエッチング速度を向上させ各物質
に対する選択度を増加させて高密度の強誘電性のキャパ
シタを製作する方法を提供することにある。
電体物質と電極物質のエッチング速度を向上させ各物質
に対する選択度を増加させて高密度の強誘電性のキャパ
シタを製作する方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明の強誘電性のキャ
パシタの製造方法は、（ａ）基板に下部Ｐｔ電極、強誘
電性薄膜及び上部Ｐｔ電極を順次に形成する段階と、
（ｂ）前記上部Ｐｔ電極上にフォトレジスト膜を形成す
る段階と、（ｃ）前記フォトレジストを所定の形状にパ
ターニングする段階と、（ｄ）ＲＦコイルが周囲に巻き
取られたプラズマエッチング装置のチャンバ内のホール
ダに基板を装着する段階と、（ｅ）前記ホールダに所定
のＤＣセルフバイアス電圧を印加する段階と、（ｆ）前
記チャンバ内に所定の組成比のＡｒガス、塩素系ガス及
びフッ素系ガスの混合ガスを注入する段階と、（ｇ）前
記ＲＦコイルに所定の周波数と電圧のＲＦパワーを印加
して前記チャンバ内にプラズマを誘導性プラズマを発生
させる段階と、（ｈ）前記プラズマにより前記フォトレ
ジスト膜に覆われない部分を前記プラズマにより所定の
深さでエッチングする段階とを含むことを特徴とする。
パシタの製造方法は、（ａ）基板に下部Ｐｔ電極、強誘
電性薄膜及び上部Ｐｔ電極を順次に形成する段階と、
（ｂ）前記上部Ｐｔ電極上にフォトレジスト膜を形成す
る段階と、（ｃ）前記フォトレジストを所定の形状にパ
ターニングする段階と、（ｄ）ＲＦコイルが周囲に巻き
取られたプラズマエッチング装置のチャンバ内のホール
ダに基板を装着する段階と、（ｅ）前記ホールダに所定
のＤＣセルフバイアス電圧を印加する段階と、（ｆ）前
記チャンバ内に所定の組成比のＡｒガス、塩素系ガス及
びフッ素系ガスの混合ガスを注入する段階と、（ｇ）前
記ＲＦコイルに所定の周波数と電圧のＲＦパワーを印加
して前記チャンバ内にプラズマを誘導性プラズマを発生
させる段階と、（ｈ）前記プラズマにより前記フォトレ
ジスト膜に覆われない部分を前記プラズマにより所定の
深さでエッチングする段階とを含むことを特徴とする。
【０００６】本発明の他の強誘電性キャパシタの製造方
法は、（ａ）チャンバを備える段階と、（ｂ）前記チャ
ンバを取り囲む磁気場形成手段を備える段階と、（ｃ）
前記チャンバ内に基板ホールダを提供する段階と、
（ｄ）Ｓｉ基板と、前記Ｓｉ基板上に形成されたＳｉＯ
2 層と、前記ＳｉＯ2 層に形成された下部酸化物電極
と、下部酸化物電極上に形成された下部Ｐｔ電極と、前
記下部Ｐｔ電極に形成された強誘電体層と、前記強誘電
体層上に形成された上部酸化物電極と、前記上部酸化物
電極上に形成された上部Ｐｔ電極及び前記上部Ｐｔ電極
に形成されたパタニングされたフォトレジストマスクと
を具備する強誘電性キャパシタを前記基板ホールダに装
着する段階と、（ｅ）前記チャンバを密封及び排気する
段階と、（ｆ）前記チャンバにＡｒガス、塩素系ガス及
びフッ素系ガスの混合ガスを注入する段階と、（ｇ）第
１ＲＦ電源を前記磁気場形成装置に印加して前記チャン
バ内にプラズマを生成する段階と、（ｈ）前記プラズマ
を用いて前記パタニングされたフォトレジストマスクで
覆われない強誘電体キャパシタをエッチングする段階と
を含むことを特徴とする。
法は、（ａ）チャンバを備える段階と、（ｂ）前記チャ
ンバを取り囲む磁気場形成手段を備える段階と、（ｃ）
前記チャンバ内に基板ホールダを提供する段階と、
（ｄ）Ｓｉ基板と、前記Ｓｉ基板上に形成されたＳｉＯ
2 層と、前記ＳｉＯ2 層に形成された下部酸化物電極
と、下部酸化物電極上に形成された下部Ｐｔ電極と、前
記下部Ｐｔ電極に形成された強誘電体層と、前記強誘電
体層上に形成された上部酸化物電極と、前記上部酸化物
電極上に形成された上部Ｐｔ電極及び前記上部Ｐｔ電極
に形成されたパタニングされたフォトレジストマスクと
を具備する強誘電性キャパシタを前記基板ホールダに装
着する段階と、（ｅ）前記チャンバを密封及び排気する
段階と、（ｆ）前記チャンバにＡｒガス、塩素系ガス及
びフッ素系ガスの混合ガスを注入する段階と、（ｇ）第
１ＲＦ電源を前記磁気場形成装置に印加して前記チャン
バ内にプラズマを生成する段階と、（ｈ）前記プラズマ
を用いて前記パタニングされたフォトレジストマスクで
覆われない強誘電体キャパシタをエッチングする段階と
を含むことを特徴とする。
【０００７】本発明のさらに他の強誘電性キャパシタの
製造方法は、（ａ）チャンバを備える段階と、（ｂ）前
記チャンバを取り囲む磁気場形成手段を備える段階と、
（ｃ）前記チャンバ内に基板ホールダを提供する段階
と、（ｄ）Ｓｉ基板と、前記Ｓｉ基板上に形成されたＳ
ｉＯ2 層と、前記ＳｉＯ2 層に形成された下部Ｐｔ電極
と、前記下部Ｐｔ電極上に形成された下部酸化物電極
と、前記下部酸化物電極上に形成された強誘電体層と、
前記強誘電体層上に形成された上部酸化物電極と、前記
上部酸化物電極上に形成された上部Ｐｔ電極及び前記上
部Ｐｔ電極に形成されたパタニングされたフォトレジス
トマスクとを具備する強誘電性キャパシタを前記基板ホ
ールダに装着する段階と、（ｅ）前記チャンバを密封及
び排気する段階と、（ｆ）前記チャンバにＡｒガス、塩
素系ガス及びフッ素系ガスの混合ガスを注入する段階
と、（ｇ）第１ＲＦ電源を前記磁気場形成装置に印加し
て前記チャンバ内にプラズマを生成する段階と、（ｈ）
前記プラズマを用いて前記パタニングされたフォトレジ
ストマスクで覆われない強誘電体キャパシタをエッチン
グする段階とを含むことを特徴とする。
製造方法は、（ａ）チャンバを備える段階と、（ｂ）前
記チャンバを取り囲む磁気場形成手段を備える段階と、
（ｃ）前記チャンバ内に基板ホールダを提供する段階
と、（ｄ）Ｓｉ基板と、前記Ｓｉ基板上に形成されたＳ
ｉＯ2 層と、前記ＳｉＯ2 層に形成された下部Ｐｔ電極
と、前記下部Ｐｔ電極上に形成された下部酸化物電極
と、前記下部酸化物電極上に形成された強誘電体層と、
前記強誘電体層上に形成された上部酸化物電極と、前記
上部酸化物電極上に形成された上部Ｐｔ電極及び前記上
部Ｐｔ電極に形成されたパタニングされたフォトレジス
トマスクとを具備する強誘電性キャパシタを前記基板ホ
ールダに装着する段階と、（ｅ）前記チャンバを密封及
び排気する段階と、（ｆ）前記チャンバにＡｒガス、塩
素系ガス及びフッ素系ガスの混合ガスを注入する段階
と、（ｇ）第１ＲＦ電源を前記磁気場形成装置に印加し
て前記チャンバ内にプラズマを生成する段階と、（ｈ）
前記プラズマを用いて前記パタニングされたフォトレジ
ストマスクで覆われない強誘電体キャパシタをエッチン
グする段階とを含むことを特徴とする。
【０００８】
【発明の実施の形態】以下、添付した図面に基づき本発
明の実施例をさらに詳細に説明する。
明の実施例をさらに詳細に説明する。
【０００９】本発明の製造方法は既存の製造方法とその
工程順序においては同様である。
工程順序においては同様である。
【００１０】図１に示したように、シリコン基板１０の
上にＳｉＯ2 絶縁層２０を形成する。この絶縁層２０は
ＦＲＡＭから求められたその下部の素子、例えばトラン
ジスタ（図示せず）との電気的絶縁のためのものであ
る。
上にＳｉＯ2 絶縁層２０を形成する。この絶縁層２０は
ＦＲＡＭから求められたその下部の素子、例えばトラン
ジスタ（図示せず）との電気的絶縁のためのものであ
る。
【００１１】絶縁層２０が形成されれば、後述するＰｔ
下部電極４０の接着性強化のための接着層３０を図２に
示したように、Ｔｉなどの素材で形成する。
下部電極４０の接着性強化のための接着層３０を図２に
示したように、Ｔｉなどの素材で形成する。
【００１２】図３に示したように、接着層３０の上に下
部電極４０をＰｔを蒸着して形成する。下部電極４０を
形成する方法としては一般的なＤＣマグネトロンスパッ
タリング蒸着法が適用される。
部電極４０をＰｔを蒸着して形成する。下部電極４０を
形成する方法としては一般的なＤＣマグネトロンスパッ
タリング蒸着法が適用される。
【００１３】図４に示したように前記下部電極４０の上
に強誘電体層５０を形成する。この強誘電体層５０はＰ
ＺＴ（ＰｂＺｒX Ｔｉ1-X Ｏ3 ），Ｙ１series（ＳｒＢ
ｉ2Ｔａ2 Ｏ9 ），ＢＳＴ（Ｂａx Ｓｒ1-x ＴｉＯ3 ）
などの素材が使用されることができ、積層工程はゾル・
ゲル(sol−gel)法に依存する。この積層工程においては
スピンコータによる強誘電体溶液の塗布、所定温度帯で
のベーキング過程を数回繰り返しながら、最終的にアニ
ーリング工程を経て所望の強誘電層を形成する。
に強誘電体層５０を形成する。この強誘電体層５０はＰ
ＺＴ（ＰｂＺｒX Ｔｉ1-X Ｏ3 ），Ｙ１series（ＳｒＢ
ｉ2Ｔａ2 Ｏ9 ），ＢＳＴ（Ｂａx Ｓｒ1-x ＴｉＯ3 ）
などの素材が使用されることができ、積層工程はゾル・
ゲル(sol−gel)法に依存する。この積層工程においては
スピンコータによる強誘電体溶液の塗布、所定温度帯で
のベーキング過程を数回繰り返しながら、最終的にアニ
ーリング工程を経て所望の強誘電層を形成する。
【００１４】図５に示したように前記強誘電体層５０の
上にＰｔ上部電極６０を形成する。この上部電極６０の
形成は前記下部電極４０の形成工程と同様の蒸着法が適
用される。
上にＰｔ上部電極６０を形成する。この上部電極６０の
形成は前記下部電極４０の形成工程と同様の蒸着法が適
用される。
【００１５】上部電極６０の形成が完了すれば、フォト
リソグラフィ法によるパターニングのために先ず図６に
示したようにフォトレジスト層７０を形成し、目的の形
状にパターニングする。
リソグラフィ法によるパターニングのために先ず図６に
示したようにフォトレジスト層７０を形成し、目的の形
状にパターニングする。
【００１６】そして、図７に示したように、パターニン
グされたフォトレジスト層７０をマスクとして適用して
高密度で誘導されたプラズマを利用したエッチング法に
よって下部電極４０上の強誘電層５０までエッチングし
て目的のキャパシタを得る。以上の構造において、前記
強誘電体層５０、上下部電極４０，６０の間には導電性
酸化物電極、例えばＲｕＯx 電極が介されうる。そし
て、反応ガスとしては塩素系ガスとフッ素系ガスの混合
ガスを使用する。塩素系ガスとしてはＣＦ4 ，ＣＨ
Ｆ3 ，Ｃ2 Ｆ6 、フッ素系ガスとしてはＣＣｌ2 Ｆ2 と
ＣＨＣｌＦＣＦ3 などがある。しかしながら、望ましく
は反応ガスをＣｌ2 ＋Ｃ2 Ｆ6 の混合ガスを用いる。
グされたフォトレジスト層７０をマスクとして適用して
高密度で誘導されたプラズマを利用したエッチング法に
よって下部電極４０上の強誘電層５０までエッチングし
て目的のキャパシタを得る。以上の構造において、前記
強誘電体層５０、上下部電極４０，６０の間には導電性
酸化物電極、例えばＲｕＯx 電極が介されうる。そし
て、反応ガスとしては塩素系ガスとフッ素系ガスの混合
ガスを使用する。塩素系ガスとしてはＣＦ4 ，ＣＨ
Ｆ3 ，Ｃ2 Ｆ6 、フッ素系ガスとしてはＣＣｌ2 Ｆ2 と
ＣＨＣｌＦＣＦ3 などがある。しかしながら、望ましく
は反応ガスをＣｌ2 ＋Ｃ2 Ｆ6 の混合ガスを用いる。
【００１７】以下、高密度で誘導されたプラズマエッチ
ング法による実験結果は次の通りである。
ング法による実験結果は次の通りである。
【００１８】先ず、プラズマエッチング装置内のホール
ダにエッチング対象であるウェーハを装着する。この際
にホールダの温度を１０℃程度に保たせる。そして、プ
ラズマエッチングのためのチャンバを先ず真空状態に維
持させた状態で反応ガスであるＡｒ，Ｃ2 Ｆ6 ，Ｃｌ2
ガスを注入しながらプラズマを発生させてエッチングす
る。この際、チャンバの周囲を取り囲んでいる磁気場形
成装置、即ちＲＦコイルには１３．５６ＭＨｚのパルス
を６００Ｗ程度のパワーで印加し、ホールダのバイアス
電圧は−３００Ｖとする。よく知られたようにホールダ
のバイアスのため、ホールダに直接的に直流電圧が加え
られ、第２のＲＦパワーを印加することもできる。一
方、チャンバは電気的に浮遊状態とすることが望まし
い。かつ、プラズマの密度は１０11／ｃｍ3 とする。
ダにエッチング対象であるウェーハを装着する。この際
にホールダの温度を１０℃程度に保たせる。そして、プ
ラズマエッチングのためのチャンバを先ず真空状態に維
持させた状態で反応ガスであるＡｒ，Ｃ2 Ｆ6 ，Ｃｌ2
ガスを注入しながらプラズマを発生させてエッチングす
る。この際、チャンバの周囲を取り囲んでいる磁気場形
成装置、即ちＲＦコイルには１３．５６ＭＨｚのパルス
を６００Ｗ程度のパワーで印加し、ホールダのバイアス
電圧は−３００Ｖとする。よく知られたようにホールダ
のバイアスのため、ホールダに直接的に直流電圧が加え
られ、第２のＲＦパワーを印加することもできる。一
方、チャンバは電気的に浮遊状態とすることが望まし
い。かつ、プラズマの密度は１０11／ｃｍ3 とする。
【００１９】図８は反応ガス含量比の変化による各層別
のエッチング速度を示す。
のエッチング速度を示す。
【００２０】ここで、トータルガスが２５ｓｃｃｍであ
って、Ａｒガスに対するＣｌ2 ガスとＣ2 Ｆ6 ガスの含
量を変化させ、Ｃｌ2 ガスとＣ2 Ｆ6 ガスの比は３：２
とした場合である。図８において、（ａ）はフォトレジ
ストのエッチング速度の変化、（ｂ）はＰＺＴ、そして
（ｃ）はＰｔ下部電極のエッチング速度の変化を示す
（以下の図面においても同様）。示したように、純粋ア
ルゴンガスのみが使用された場合にＰｔ電極のエッチン
グ速度が最も速く、ＰＺＴのエッチング速度は約６０％
程度で最も速く、Ｐｔに対するＰＺＴの選択度は約４０
％で最も高い。かつ、Ｃｌ2 ＋Ｃ2 Ｆ6 混合ガスの濃度
が１０％以下のとき、Ｐｔのエッチング速度はＰＺＴに
比して高くなる。
って、Ａｒガスに対するＣｌ2 ガスとＣ2 Ｆ6 ガスの含
量を変化させ、Ｃｌ2 ガスとＣ2 Ｆ6 ガスの比は３：２
とした場合である。図８において、（ａ）はフォトレジ
ストのエッチング速度の変化、（ｂ）はＰＺＴ、そして
（ｃ）はＰｔ下部電極のエッチング速度の変化を示す
（以下の図面においても同様）。示したように、純粋ア
ルゴンガスのみが使用された場合にＰｔ電極のエッチン
グ速度が最も速く、ＰＺＴのエッチング速度は約６０％
程度で最も速く、Ｐｔに対するＰＺＴの選択度は約４０
％で最も高い。かつ、Ｃｌ2 ＋Ｃ2 Ｆ6 混合ガスの濃度
が１０％以下のとき、Ｐｔのエッチング速度はＰＺＴに
比して高くなる。
【００２１】図９はＡｒガスに対して１０％のＣｌ2 ＋
Ｃ2 Ｆ6 混合ガスが混合された状態で、ＲＦコイルに印
加されるパワーの変化によるエッチング速度の変化を示
す。示したように、コイルのパワーの増加によりＰｔと
ＰＺＴ薄膜のエッチング速度は速くなり、ＰＺＴよりＰ
ｔ薄膜のエッチング速度がさらに速くなることによりＰ
ｔに対するＰＺＴの選択度は徐々に減少する。そして、
６００Ｗ以上のＲＦパワーでＰｔのエッチング速度はＰ
ＺＴに比して高くなる。
Ｃ2 Ｆ6 混合ガスが混合された状態で、ＲＦコイルに印
加されるパワーの変化によるエッチング速度の変化を示
す。示したように、コイルのパワーの増加によりＰｔと
ＰＺＴ薄膜のエッチング速度は速くなり、ＰＺＴよりＰ
ｔ薄膜のエッチング速度がさらに速くなることによりＰ
ｔに対するＰＺＴの選択度は徐々に減少する。そして、
６００Ｗ以上のＲＦパワーでＰｔのエッチング速度はＰ
ＺＴに比して高くなる。
【００２２】図１０はＡｒガスに１０％のＣｌ2 ＋Ｃ2
Ｆ6 混合ガスが混合された状態で、ホールダのバイアス
電圧の変化によるエッチング率の変化を示す。示したよ
うに、バイアス電圧が３００Ｖの付近でＰｔとＰＺＴの
エッチング率は類似であり、ＤＣバイアス電圧が３００
Ｖ以上に増加することによりＰｔ薄膜のエッチング速度
が速くなり、Ｐｔに対するＰＺＴの選択度は減少した。
Ｆ6 混合ガスが混合された状態で、ホールダのバイアス
電圧の変化によるエッチング率の変化を示す。示したよ
うに、バイアス電圧が３００Ｖの付近でＰｔとＰＺＴの
エッチング率は類似であり、ＤＣバイアス電圧が３００
Ｖ以上に増加することによりＰｔ薄膜のエッチング速度
が速くなり、Ｐｔに対するＰＺＴの選択度は減少した。
【００２３】一方、図１１はガス圧力変化によるエッチ
ング速度の変化を示す。この際にガス分布はＡｒ：Ｃｌ
2 ：Ｃ2 Ｆ6 が２２．５：１．５：１（ｓｃｃｍ）であ
り、ＲＦコイルには６００Ｗの電力を供給し、そしてホ
ールダのバイアス電圧は−３００Ｖとした。示したよう
に、圧力が増えるほどＰｔ薄膜のエッチング速度は急激
に落ちるが、ＰＺＴのエッチング速度はあまり変わらな
い。したがって、以上のような第１実施例の実験結果か
ら分るように、Ｐｔ／ＰＺＴ／Ｐｔ強誘電体キャパシタ
の製造においてＰｔ上部電極のエッチングのためにＰＺ
Ｔに対するＰｔの選択度を高めるための条件は、０乃至
１０％のＣｌ2 ＋Ｃ2 Ｆ6 混合ガスが含まれたアルゴン
ガス雰囲気下でコイルのパワーを６００Ｗ以上に調節
し、ＤＣバイアス電圧は３００Ｖ以上、ガス圧力は５ｍ
ｔｏｒｒ以下を保つことである。
ング速度の変化を示す。この際にガス分布はＡｒ：Ｃｌ
2 ：Ｃ2 Ｆ6 が２２．５：１．５：１（ｓｃｃｍ）であ
り、ＲＦコイルには６００Ｗの電力を供給し、そしてホ
ールダのバイアス電圧は−３００Ｖとした。示したよう
に、圧力が増えるほどＰｔ薄膜のエッチング速度は急激
に落ちるが、ＰＺＴのエッチング速度はあまり変わらな
い。したがって、以上のような第１実施例の実験結果か
ら分るように、Ｐｔ／ＰＺＴ／Ｐｔ強誘電体キャパシタ
の製造においてＰｔ上部電極のエッチングのためにＰＺ
Ｔに対するＰｔの選択度を高めるための条件は、０乃至
１０％のＣｌ2 ＋Ｃ2 Ｆ6 混合ガスが含まれたアルゴン
ガス雰囲気下でコイルのパワーを６００Ｗ以上に調節
し、ＤＣバイアス電圧は３００Ｖ以上、ガス圧力は５ｍ
ｔｏｒｒ以下を保つことである。
【００２４】図１２乃至図１４はＣｌ2 ＋Ｃ2 Ｆ6 混合
ガスをＡｒガスに対して３０％を混合した場合のエッチ
ング速度を示す。図１２はコイルに対するＲＦパワーの
変化によるエッチング速度の変化を示す。図１２に示し
たように、ＲＦパワーの増加によりＰＺＴ、Ｐｔのエッ
シング速度が速くなり、反面にＰｔに対するＰＺＴの選
択度は減少する。
ガスをＡｒガスに対して３０％を混合した場合のエッチ
ング速度を示す。図１２はコイルに対するＲＦパワーの
変化によるエッチング速度の変化を示す。図１２に示し
たように、ＲＦパワーの増加によりＰＺＴ、Ｐｔのエッ
シング速度が速くなり、反面にＰｔに対するＰＺＴの選
択度は減少する。
【００２５】図１３はホールダのＤＣバイアス電圧の変
化によるエッチング速度の変化を示す。図１３に示した
ように、ＤＣバイアス電圧の増加によりＰＺＴ、Ｐｔの
エッチング速度は速くなり、Ｐｔに対するＰＺＴの選択
度は減少する。
化によるエッチング速度の変化を示す。図１３に示した
ように、ＤＣバイアス電圧の増加によりＰＺＴ、Ｐｔの
エッチング速度は速くなり、Ｐｔに対するＰＺＴの選択
度は減少する。
【００２６】図１４はガス圧力の変化によるエッチング
速度の変化を示す。図１４に示したように、ガス圧力の
増加によりＰＺＴのエッチング速度が徐々に落ち、反面
にＰｔのエッチング速度は急激に落ち、Ｐｔに対するＰ
ＺＴの選択度は増加する。
速度の変化を示す。図１４に示したように、ガス圧力の
増加によりＰＺＴのエッチング速度が徐々に落ち、反面
にＰｔのエッチング速度は急激に落ち、Ｐｔに対するＰ
ＺＴの選択度は増加する。
【００２７】以上のような第２実施例の実験結果から分
るように、３０乃至４０％のＣｌ2＋Ｃ2 Ｆ6 混合ガス
の含まれたアルゴンガス雰囲気中でコイルのパワーを６
００Ｗ以下に調節し、ＤＣセルフバイアス電圧は５００
Ｖ以下、そしてガス圧力は５ｍＴｏｒｒ以上に保つこと
が最適のエッチング条件である。
るように、３０乃至４０％のＣｌ2＋Ｃ2 Ｆ6 混合ガス
の含まれたアルゴンガス雰囲気中でコイルのパワーを６
００Ｗ以下に調節し、ＤＣセルフバイアス電圧は５００
Ｖ以下、そしてガス圧力は５ｍＴｏｒｒ以上に保つこと
が最適のエッチング条件である。
【００２８】
【発明の効果】以上で説明したように、本発明の製造方
法によると、強誘電体物質と電極物質のエッチング速度
を著しく増加させ、特にフォトレジストによる強誘電体
物質と電極物質の選択度を向上させ得ることにより、フ
ォトレジストをマスク物質として使用することができ
る。
法によると、強誘電体物質と電極物質のエッチング速度
を著しく増加させ、特にフォトレジストによる強誘電体
物質と電極物質の選択度を向上させ得ることにより、フ
ォトレジストをマスク物質として使用することができ
る。
【図１】 本発明による一実施の形態の製造工程を工程
順に説明するための図面である。
順に説明するための図面である。
【図２】 図１に続く製造工程の図面である。
【図３】 図２に続く製造工程の図面である。
【図４】 図３に続く製造工程の図面である。
【図５】 図４に続く製造工程の図面である。
【図６】 図５に続く製造工程の図面である。
【図７】 図６に続く製造工程の図面である。
【図８】 反応ガス含量比の変化による各層別のエッチ
ング率を示す。
ング率を示す。
【図９】 ３：２の混合比のＣｌ2 ＋Ｃ2 Ｆ6 混合ガス
をアルゴンガスに対して１０％を混合した状態でＲＦコ
イルに印加されるパワーの変化によるエッチング率の変
化を示す。
をアルゴンガスに対して１０％を混合した状態でＲＦコ
イルに印加されるパワーの変化によるエッチング率の変
化を示す。
【図１０】 ３：２の混合比のＣｌ2 ＋Ｃ2 Ｆ6 混合ガ
スをアルゴンガスに対して１０％を混合した状態でホー
ルダのバイアス電圧の変化によるエッチング率の変化を
示す。
スをアルゴンガスに対して１０％を混合した状態でホー
ルダのバイアス電圧の変化によるエッチング率の変化を
示す。
【図１１】 ３：２の混合比のＣｌ2 ＋Ｃ2 Ｆ6 混合ガ
スをアルゴンガスに対して１０％を混合した状態でガス
圧力の変化によるエッチング率の変化を示す。
スをアルゴンガスに対して１０％を混合した状態でガス
圧力の変化によるエッチング率の変化を示す。
【図１２】 ３：２の混合比のＣｌ2 ＋Ｃ2 Ｆ6 混合ガ
スをアルゴンガスに対して３０％を混合した状態でＲＦ
コイルに印加されるパワーの変化によるエッチング率の
変化を示す。
スをアルゴンガスに対して３０％を混合した状態でＲＦ
コイルに印加されるパワーの変化によるエッチング率の
変化を示す。
【図１３】 ３：２の混合比のＣｌ2 ＋Ｃ2 Ｆ6 混合ガ
スをアルゴンガスに対して３０％を混合した状態でホー
ルダのバイアス電圧の変化によるエッチング率の変化を
示す。
スをアルゴンガスに対して３０％を混合した状態でホー
ルダのバイアス電圧の変化によるエッチング率の変化を
示す。
【図１４】 ３：２の混合比のＣｌ2 ＋Ｃ2 Ｆ6 混合ガ
スをアルゴンガスに対して３０％を混合した状態でガス
圧力の変化によるエッチング率の変化を示す。
スをアルゴンガスに対して３０％を混合した状態でガス
圧力の変化によるエッチング率の変化を示す。
１０ シリコンウェーハ ２０ 絶縁層 ３０ 接着層 ４０ 下部電極 ５０ 強誘電体層 ６０ 上部電極 ７０ フォトレジスト層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/788 29/792
Claims (21)
- 【請求項１】 （ａ）基板に下部Ｐｔ電極、強誘電性薄
膜及び上部Ｐｔ電極を順次に形成する段階と、 （ｂ）前記上部Ｐｔ電極上にフォトレジスト膜を形成す
る段階と、 （ｃ）前記フォトレジストを所定の形状にパターニング
する段階と、 （ｄ）ＲＦコイルが周囲に巻き取られたプラズマエッチ
ング装置のチャンバ内のホールダに基板を装着する段階
と、 （ｅ）前記ホールダに所定のＤＣセルフバイアス電圧を
印加する段階と、 （ｆ）前記チャンバ内に所定の組成比のＡｒガス、塩素
系ガス及びフッ素系ガスの混合ガスを注入する段階と、 （ｇ）前記ＲＦコイルに所定の周波数と電圧のＲＦパワ
ーを印加して前記チャンバ内にプラズマを誘導性プラズ
マを発生させる段階と、 （ｈ）前記プラズマにより前記フォトレジスト膜に覆わ
れない部分を前記プラズマにより所定の深さでエッチン
グする段階とを含むことを特徴とする強誘電性キャパシ
タの製造方法。 - 【請求項２】 前記強誘電性膜はＰＺＴで形成すること
を特徴とする請求項１に記載の強誘電性キャパシタの製
造方法。 - 【請求項３】 前記ＲＦパワーの周波数は１３．５６Ｍ
Ｈｚであることを特徴とする請求項１に記載の強誘電性
キャパシタの製造方法。 - 【請求項４】 前記塩素系ガスはＣｌ2 ，ＢＣｌ3 ，Ｃ
Ｃｌ4 ，ＳｉＣｌ4のうち少なくともいずれか一つを含
むことを特徴とする請求項１に記載の強誘電性キャパシ
タの製造方法。 - 【請求項５】 前記フッ素系ガスはＣＦ4 ，ＣＨＦ3 ，
Ｃ2 Ｆ6 ，ＣＣｌ2Ｆ2 及びＣＨＣｌＦ3 のうちいずれ
か一つを含むことを特徴とする請求項１に記載の強誘電
性キャパシタの製造方法。 - 【請求項６】 前記ＲＦパワーは６００Ｗ以上であり、
前記ＤＣセルフバイアス電圧は３００Ｖ以上であり、前
記混合ガスは５ｍＴｏｒｒ以下の圧力を有し、前記混合
ガスは前記Ａｒガスに対して０〜１０％の組成比を有す
るＣｌ2 ，Ｃ2 Ｆ6 ガスを含むことを特徴とする請求項
１に記載の強誘電性キャパシタの製造方法。 - 【請求項７】 前記ＲＦパワーは６００Ｗ以下であり、
前記ＤＣセルフバイアス電圧は５００Ｖ以下であり、前
記混合ガスは５ｍＴｏｒｒ以下の圧力を有し、前記混合
ガスは前記Ａｒガスに対して３０〜４０％の組成比を有
するＣｌ2 ，Ｃ2 Ｆ6 ガスを含むことを特徴とする請求
項１に記載の強誘電性キャパシタの製造方法。 - 【請求項８】 （ａ）チャンバを備える段階と、 （ｂ）前記チャンバを取り囲む磁気場形成手段を備える
段階と、 （ｃ）前記チャンバ内に基板ホールダを提供する段階
と、 （ｄ）Ｓｉ基板と、前記Ｓｉ基板上に形成されたＳｉＯ
2 層と、前記ＳｉＯ2層に形成された下部酸化物電極
と、下部酸化物電極上に形成された下部Ｐｔ電極と、前
記下部Ｐｔ電極に形成された強誘電体層と、前記強誘電
体層上に形成された上部酸化物電極と、前記上部酸化物
電極上に形成された上部Ｐｔ電極及び前記上部Ｐｔ電極
に形成されたパタニングされたフォトレジストマスクと
を具備する強誘電性キャパシタを前記基板ホールダに装
着する段階と、 （ｅ）前記チャンバを密封及び排気する段階と、 （ｆ）前記チャンバにＡｒガス、塩素系ガス及びフッ素
系ガスの混合ガスを注入する段階と、 （ｇ）第１ＲＦ電源を前記磁気場形成装置に印加して前
記チャンバ内にプラズマを生成する段階と、 （ｈ）前記プラズマを用いて前記パタニングされたフォ
トレジストマスクで覆われない強誘電体キャパシタをエ
ッチングする段階とを含むことを特徴とする強誘電性キ
ャパシタの製造方法。 - 【請求項９】 前記チャンバは電気的に浮遊状態である
ことを特徴とする請求項８に記載の強誘電性キャパシタ
の製造方法。 - 【請求項１０】 前記（ｇ）段階で第２ＲＦ電源を前記
ホールダに印加することを特徴とする請求項８に記載の
強誘電性キャパシタの製造方法。 - 【請求項１１】 前記ＲＦパワーは６００Ｗであり、前
記ＤＣセルフバイアス電圧は３００Ｖ以上であり、前記
混合ガスは５ｍＴｏｒｒ以下の圧力を有し、前記混合ガ
スは前記Ａｒガスに対して０〜１０％の組成比を有する
Ｃｌ2 ，Ｃ2Ｆ6 ガスを含むことを特徴とする請求項８
に記載の強誘電性キャパシタの製造方法。 - 【請求項１２】 前記ＲＦパワーは６００Ｗ以下であ
り、前記ＤＣセルフバイアス電圧は５００Ｖ以下であ
り、前記混合ガスは５ｍＴｏｒｒ以下の圧力を有し、前
記混合ガスは前記Ａｒガスに対して３０〜４０％の組成
比を有するＣｌ2，Ｃ2 Ｆ6 ガスを含むことを特徴とす
る請求項８に記載の強誘電性キャパシタの製造方法。 - 【請求項１３】 （ａ）チャンバを備える段階と、 （ｂ）前記チャンバを取り囲む磁気場形成手段を備える
段階と、 （ｃ）前記チャンバ内に基板ホールダを提供する段階
と、 （ｄ）Ｓｉ基板と、前記Ｓｉ基板上に形成されたＳｉＯ
2 層と、前記ＳｉＯ2層に形成された下部Ｐｔ電極と、
前記下部Ｐｔ電極上に形成された下部酸化物電極と、前
記下部酸化物電極上に形成された強誘電体層と、前記強
誘電体層上に形成された上部酸化物電極と、前記上部酸
化物電極上に形成された上部Ｐｔ電極及び前記上部Ｐｔ
電極に形成されたパタニングされたフォトレジストマス
クとを具備する強誘電性キャパシタを前記基板ホールダ
に装着する段階と、 （ｅ）前記チャンバを密封及び排気する段階と、 （ｆ）前記チャンバにＡｒガス、塩素系ガス及びフッ素
系ガスの混合ガスを注入する段階と、 （ｇ）第１ＲＦ電源を前記磁気場形成装置に印加して前
記チャンバ内にプラズマを生成する段階と、 （ｈ）前記プラズマを用いて前記パタニングされたフォ
トレジストマスクで覆われない強誘電体キャパシタをエ
ッチングする段階とを含むことを特徴とする強誘電性キ
ャパシタの製造方法。 - 【請求項１４】 前記下部酸化物電極及び上部酸化物電
極のうち少なくともいずれか一つがＲｕＯx を主成分と
して含有することを特徴とする請求項１３に記載の強誘
電性キャパシタの製造方法。 - 【請求項１５】 前記プラズマの密度が１０11／ｃｍ3
以上であることを特徴とする請求項１３に記載の強誘電
性キャパシタの製造方法。 - 【請求項１６】 前記ＲＦパワーは６００Ｗ以上であ
り、前記ＤＣセルフバイアス電圧は３００Ｖ以上であ
り、前記混合ガスは５ｍＴｏｒｒ以下の圧力を有し、前
記混合ガスは前記Ａｒガスに対して０〜１０％の組成比
を有するＣｌ2 ，Ｃ2 Ｆ6 ガスを含むことを特徴とする
請求項１３に記載の強誘電性キャパシタの製造方法。 - 【請求項１７】 前記ＲＦパワーは６００Ｗ以下であ
り、前記ＤＣセルフバイアス電圧は５００Ｖ以下であ
り、前記混合ガスは５ｍＴｏｒｒ以下の圧力を有し、前
記混合ガスは前記Ａｒガスに対して３０〜４０％の組成
比を有するＣｌ2，Ｃ2 Ｆ6 ガスを含むことを特徴とす
る請求項１３に記載の強誘電性キャパシタの製造方法。 - 【請求項１８】 前記強誘電性薄膜はＰＺＴで形成する
ことを特徴とする請求項７に記載の強誘電性キャパシタ
の製造方法。 - 【請求項１９】 前記強誘電性薄膜はＰＺＴで形成する
ことを特徴とする請求項１２に記載の強誘電性キャパシ
タの製造方法。 - 【請求項２０】 前記強誘電性薄膜はＰＺＴで形成する
ことを特徴とする請求項１７に記載の強誘電性キャパシ
タの製造方法。 - 【請求項２１】 前記ＳｉＯ2 絶縁膜と前記下部Ｐｔ電
極との間にＴｉ接着層がさらに備えられることを特徴と
する請求項８に記載の強誘電性キャパシタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR95P5784 | 1995-03-20 | ||
| KR1019950005784A KR100322695B1 (ko) | 1995-03-20 | 1995-03-20 | 강유전성캐패시터의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08264734A true JPH08264734A (ja) | 1996-10-11 |
| JP3954667B2 JP3954667B2 (ja) | 2007-08-08 |
Family
ID=19410117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06141596A Expired - Fee Related JP3954667B2 (ja) | 1995-03-20 | 1996-03-18 | 強誘電性キャパシタの製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5658820A (ja) |
| JP (1) | JP3954667B2 (ja) |
| KR (1) | KR100322695B1 (ja) |
| NL (1) | NL1002666C2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333641B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
| US6709991B1 (en) | 1997-05-23 | 2004-03-23 | Nec Corporation | Method of fabricating semiconductor device with capacitor |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4386210B2 (ja) * | 1996-04-19 | 2009-12-16 | パナソニック株式会社 | 半導体装置 |
| US6048435A (en) * | 1996-07-03 | 2000-04-11 | Tegal Corporation | Plasma etch reactor and method for emerging films |
| KR100224730B1 (ko) * | 1996-12-17 | 1999-10-15 | 윤종용 | 반도체장치의 패턴 형성방법 및 이를 이용한 커패시터 제조방법 |
| EP0865079A3 (en) * | 1997-03-13 | 1999-10-20 | Applied Materials, Inc. | A method for removing redeposited veils from etched platinum surfaces |
| KR100445059B1 (ko) * | 1997-06-30 | 2004-11-16 | 주식회사 하이닉스반도체 | 반도체장치의캐패시터제조방법 |
| US20010050267A1 (en) * | 1997-08-26 | 2001-12-13 | Hwang Jeng H. | Method for allowing a stable power transmission into a plasma processing chamber |
| JPH11167037A (ja) * | 1997-10-02 | 1999-06-22 | Samsung Electron Co Ltd | 誘導結合プラズマ装置を利用する光導波路素子製造方法 |
| KR100468698B1 (ko) * | 1997-12-16 | 2005-03-16 | 삼성전자주식회사 | 강유전체막용식각가스및이를이용한강유전체커패시터의제조방법 |
| US6069035A (en) * | 1997-12-19 | 2000-05-30 | Lam Researh Corporation | Techniques for etching a transition metal-containing layer |
| JP2002510146A (ja) * | 1998-01-13 | 2002-04-02 | アプライド マテリアルズ インコーポレイテッド | 異方性プラチナプロファイルのエッチング方法 |
| US6919168B2 (en) | 1998-01-13 | 2005-07-19 | Applied Materials, Inc. | Masking methods and etching sequences for patterning electrodes of high density RAM capacitors |
| US6323132B1 (en) | 1998-01-13 | 2001-11-27 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
| US6265318B1 (en) | 1998-01-13 | 2001-07-24 | Applied Materials, Inc. | Iridium etchant methods for anisotropic profile |
| KR100269323B1 (ko) * | 1998-01-16 | 2000-10-16 | 윤종용 | 반도체장치의백금막식각방법 |
| US6277760B1 (en) * | 1998-06-26 | 2001-08-21 | Lg Electronics Inc. | Method for fabricating ferroelectric capacitor |
| JP2000200779A (ja) * | 1998-10-30 | 2000-07-18 | Toshiba Corp | エッチング方法，化学気相成長装置，化学気相成長装置のクリ―ニング方法，及び化学気相成長装置用の石英部材 |
| US6255122B1 (en) | 1999-04-27 | 2001-07-03 | International Business Machines Corporation | Amorphous dielectric capacitors on silicon |
| US6388285B1 (en) | 1999-06-04 | 2002-05-14 | International Business Machines Corporation | Feram cell with internal oxygen source and method of oxygen release |
| KR100321728B1 (ko) * | 1999-06-30 | 2002-01-26 | 박종섭 | 플라즈마 펄스를 이용한 강유전체 메모리 소자 제조 방법 |
| US6436838B1 (en) | 2000-04-21 | 2002-08-20 | Applied Materials, Inc. | Method of patterning lead zirconium titanate and barium strontium titanate |
| JP2001347499A (ja) * | 2000-06-05 | 2001-12-18 | Sony Corp | 微細装置の製造方法 |
| KR20020002687A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 캐패시터 형성 방법 |
| JP3733021B2 (ja) * | 2000-12-15 | 2006-01-11 | シャープ株式会社 | プラズマプロセス方法 |
| US20030143853A1 (en) * | 2002-01-31 | 2003-07-31 | Celii Francis G. | FeRAM capacitor stack etch |
| US20030176073A1 (en) * | 2002-03-12 | 2003-09-18 | Chentsau Ying | Plasma etching of Ir and PZT using a hard mask and C12/N2/O2 and C12/CHF3/O2 chemistry |
| US6943039B2 (en) * | 2003-02-11 | 2005-09-13 | Applied Materials Inc. | Method of etching ferroelectric layers |
| US20040226911A1 (en) * | 2003-04-24 | 2004-11-18 | David Dutton | Low-temperature etching environment |
| JP2006313833A (ja) | 2005-05-09 | 2006-11-16 | Seiko Epson Corp | 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス |
| US9299574B2 (en) * | 2013-01-25 | 2016-03-29 | Applied Materials, Inc. | Silicon dioxide-polysilicon multi-layered stack etching with plasma etch chamber employing non-corrosive etchants |
| US9129911B2 (en) | 2013-01-31 | 2015-09-08 | Applied Materials, Inc. | Boron-doped carbon-based hardmask etch processing |
| JP6327295B2 (ja) | 2015-08-12 | 2018-05-23 | セントラル硝子株式会社 | ドライエッチング方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4759823A (en) * | 1987-06-02 | 1988-07-26 | Krysalis Corporation | Method for patterning PLZT thin films |
| US5046043A (en) * | 1987-10-08 | 1991-09-03 | National Semiconductor Corporation | Ferroelectric capacitor and memory cell including barrier and isolation layers |
| JP2918892B2 (ja) * | 1988-10-14 | 1999-07-12 | 株式会社日立製作所 | プラズマエッチング処理方法 |
| US5081559A (en) * | 1991-02-28 | 1992-01-14 | Micron Technology, Inc. | Enclosed ferroelectric stacked capacitor |
-
1995
- 1995-03-20 KR KR1019950005784A patent/KR100322695B1/ko not_active IP Right Cessation
-
1996
- 1996-03-18 JP JP06141596A patent/JP3954667B2/ja not_active Expired - Fee Related
- 1996-03-19 US US08/616,491 patent/US5658820A/en not_active Expired - Fee Related
- 1996-03-20 NL NL1002666A patent/NL1002666C2/nl not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6709991B1 (en) | 1997-05-23 | 2004-03-23 | Nec Corporation | Method of fabricating semiconductor device with capacitor |
| KR100333641B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3954667B2 (ja) | 2007-08-08 |
| NL1002666A1 (nl) | 1996-09-24 |
| US5658820A (en) | 1997-08-19 |
| KR960036048A (ko) | 1996-10-28 |
| NL1002666C2 (nl) | 1998-10-01 |
| KR100322695B1 (ko) | 2002-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08264734A (ja) | 強誘電性キャパシタの製造方法 | |
| JP4153606B2 (ja) | プラズマエッチング方法およびプラズマエッチング装置 | |
| US20030077843A1 (en) | Method of etching conductive layers for capacitor and semiconductor device fabrication | |
| KR100413894B1 (ko) | 플라즈마에칭방법 | |
| US5880033A (en) | Method for etching metal silicide with high selectivity to polysilicon | |
| US7115522B2 (en) | Method for manufacturing semiconductor device | |
| JPH02244507A (ja) | インジウムすず酸化物薄層のエッチング方法及び透明電気導電パターンの形成方法 | |
| KR20020093049A (ko) | 납 지르코늄 티타네이트 및 바륨 스트론튬 티타네이트를패터닝하는 방법 | |
| US20040009634A1 (en) | Method for fabricating a gate structure | |
| JPH09283503A (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| JP4351806B2 (ja) | フォトレジストマスクを使用してエッチングするための改良技術 | |
| US20030047532A1 (en) | Method of etching ferroelectric layers | |
| JP3350973B2 (ja) | プラズマ処理方法およびプラズマ処理装置 | |
| JP2006060203A (ja) | ＦｅＲＡＭ用途のためのＰｔ／ＰＧＯエッチングプロセス | |
| WO2005071722A1 (en) | Selective etch of films with high dielectric constant | |
| JPH0794483A (ja) | プラズマエッチング方法 | |
| JP3246707B2 (ja) | 強誘電体膜のエッチング方法 | |
| KR20010088057A (ko) | 이리듐(Ｉｒ) 전극의 건식 식각방법 | |
| JP2603989B2 (ja) | 半導体装置の製造方法 | |
| JPS63233549A (ja) | 薄膜形成法 | |
| JPH1050680A (ja) | 白金薄膜の乾式食刻方法 | |
| JP3896123B2 (ja) | 半導体装置の製造方法 | |
| KR100232158B1 (ko) | 비에스티 식각방법 | |
| JP3409357B2 (ja) | エッチング方法 | |
| KR100546273B1 (ko) | 듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060502 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070427 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |