JPS63233549A - 薄膜形成法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、凹凸を有する半導体基板上にその表面が平坦
となる薄膜を形成する方法の高スループツト化に関する
ものである。

従来の技術 ＬＳＩの高密度化および高信頼性のために素子部および
配線部の平坦化技術は不可欠である。

平坦化技術としてバイアススパッタ法が注目されている
。

バイアススパッタ法（Ｃ，Ｙ、Ｔｉｎｇ　　”５ｔｕｄ
ｙ　ｏｆｐｌａｎａｒｉｚｅｄ　５ｐｕｔｔｅｒ−ｄｅ
ｐｏｓｉｔｅｄ　５ｉｎ２１′Ｊ、Ｖａｃ。

Ｓｃｉ、Ｔｅｃｈｎｏｌ、、１５（３）、Ｈａｙ／　Ｊ
ｕｎｅ　１９７８．ｐＨ０５−１１１２）は１．７台の
４！置で凹凸表面状に平坦な膜を形成する技術として最
近注目されている。このバイアススパッタ法はスパッタ
リングで絶縁膜を形成する場合に試料基板側にも高周波
バイアス電圧を印加してＡｒイオンを基板側にも入射さ
せるものであり、Ａｒイオンによる絶縁膜のエツチング
速度が基板に平行な面を持つ部分よりも傾斜した部分の
方が速いことを利用して絶縁膜表面を平坦にする技術で
ある。

ここで、バイアススパッタ法による平坦化プロセスを説
明する。

第５図Ａは、半導体基板２１上に絶縁ＩＩ！　２２を形
成し、その後、金属配線２３を形成したものである。第
５図Ｂは、バイアススパッタ法で絶縁ｌ１１３２４を堆
積したものである。この工程では、バイアススパッタ法
が、スパッタガスとしてＡｒを使っているために、本工
程で高いバイアスを印加するとＡｒにより電極配線がエ
ツチングされる。従って、金属配線２３がエツチングさ
れないように金属配線２３を被覆するように絶縁膜２４
を堆積する。第５図Ｃは、基板に畠いバイアスを印加し
て第５図Ｂの絶縁膜凸部２４ｂをエツチングしながら絶
縁膜を堆積したものである。第５図りは、所望の膜厚ま
で絶縁膜を堆積する工程である。以上が平坦化プロセス
の概要である。この平坦化プロセスで平坦化処理時間を
決めているのは、第５図Ｂ、Ｃの工程である。すなわち
、絶縁膜２４を金属配線の高さまで堆積する工程と絶縁
ｇ１２４の凸部２４ｂの傾斜面をスパッタエッチし、最
終的に凸部を無くす工程である。従って、２４ｂの凸部
が小さいほど平坦化処理時間を短くできる。しかし、バ
イアススパッタ法では、第５図Ｂに示すように金属配線
２３を被覆するように金属配線の高さまで絶縁膜を堆積
するために、凸部２４ｂの幅は配線幅よりも大きくなる
。また、この工程が終るまでは、高いバイアスを印加で
きない。その結果、平坦化の処理時間を短くすることが
できない欠点がある。

。　　を解決するための手段 本発囮は上記問題点に鑑みてなされたものであり、プラ
ズマ中の基板電極にバイアスを印“加し該基板電極上に
置かれた試料に成膜を行うプラズマ処理装置を用いて、
半導体素子の電極配線上に絶縁膜を堆積する場合におい
て、膜堆積に必要なプラズマを生成し膜堆積を行うと同
時に、前記基板電極にバイアスを印加し、酸素イオンも
しくは窒素イオンにより電極配線をエツチングしないで
絶縁膜をエツチングしながら絶縁膜を堆積することによ
り高スループツトの平坦化絶縁薄膜形成方法を提供する
ものである。

ｘ盪１ 以下、実施例と共に本発明の詳細な説明する。

第１図は本発明の方法を実施するための装置構成図であ
る。試料室１４内の下方中央部には＾周波等のバイアス
電源１１に接続された基板電極１２の上には薄膜を形成
すべき試料基板１６が載置される。試料室１４の側壁に
はガス導入機構１７が設けられており、このガス導入機
構１７からは薄膜の原料となるシランガス（ＳｉＨ４）
等が供給される。試料室１４の上にはプラズマ発生室１
３が設・けられており、プラズマ発生室１３と試料室１
４との間には試料基板１６と対向するように窓１９が設
けられている。

プラズマ発生室１３の上方周辺部にはガス導入機構１５
が設けられており、このガス導入機構１５からはＡｒガ
スや０２ガス等が供給される。

プラズマ発生室１３の外周には、プラズマ発生室１３で
生成されたイオンを磁界によって効率よく試料室１４に
輸送するためのマグネットコイル１８が設けられている
。なお、プラズマ発生室１３におけるイオンの発生方法
としては平行平板型、円筒型、イオンビーム型等がある
が本実施例ではマイクロ波電子サイクロトロン法を用い
ている。

この装置によれば、真空度１０−４〜１０’Ｔｏｒｒｐ
ｉ！度の高真空下で５ｉ０２、ＳｉＮ、ポリシリコン等
を堆積することができる。

次に本実施例装置を用いて表面が平坦化された絶縁膜を
基板上に形成する方法を第２図に基づいて説明する。第
２図Ａに示す試料基板は、能動素子等が形成された半導
体基板２１上に絶縁膜２２を堆積し、ざらにＡ１の金属
膜をスパッタ法で５０００人の膜厚に形成した後フォト
リソグラフィによりバターニングし、ＣＣｌ４でエツチ
ングして配線金属２３を形成したものである。

この試料基板を第１図に示す薄膜形成装置の基板電極１
２上に載置し、ガス導入機構１７からｓ　ｒ　Ｈ４を導
入しガス導入機構１５から０２を導入してプラズマを生
成し、試料基板上に５ｉＱ２を５０００人堆積する。こ
のとき同時に基板電極１２に高周波バイアスを印加する
ため、試料基板１６上において０２イオンのスパッタリ
ング効果が生じる。すなわち、第２図Ｂに示すような構
造が得られる。ここで、０２イオンによりスパッタリン
グ効果が生じている根拠を第３図に示す。第３図はＳ　
ｒ　０２膜の堆積速度の高周波バイアス電力依存性を示
したものである。横軸が高周波バイアス電力、縦軸がＳ
ｉＯ２の堆積速度である。Ｓ　ｉ　Ｈと０２雰囲気中に
対してＡｒの有無をパラメータとしている。

このときのガス流間はＳｉト１４が２０ＳＣＣＭ。

０２が２０ＳＣＣＭで、Ａｒ有の場合のＡｒ流吊は３０
８ＣＣＭであり、２００Ｗのマイクロ波電力を投入した
場合である。Ａｒの有無にかかわらず高周波バイアス電
力の増加につれて堆積速度は減少している。高周波バー
イアスミ力が零の時の堆積速度からの任意の凸周波バイ
アス電力の時の堆積速度の減少分はスパッタリングによ
る効果と考える。特にＡｒ無のｓ　ｔ　８４と０２雰囲
気中でスパッタリングが生じていることがわかる。さて
、この０２イオンによるスパッタリングでは、５ｉｎ２
をエツチングするがメタルをエツチングしない特徴があ
る。実際にＳｉＯ２、ＭＯ，ＡＩのエツチング速度のＡ
ｒに対して０２を添加したときの依存性を第４図に示ず
。第４図は横軸がＯ／（０２＋Ａｒ）で、縦軸が５ｉ０
２、Ｍｏ、ＡＩのエツチング速度である。このとぎのＡ
ｒＦｌｔｆｆｌは２０８ＣＣＭ、投入したマイクロ波電
力は２００Ｗ、ｉ周波バイアス電力は３００Ｗである。

図よりＡｒのみの時は、Ａ１とＭＯのエツチング速度は
４００Ａ／ｍｉｎ以上である。また、５１０２のエツチ
ング速度は３００人／ｍｉｎである。０２のみの時は、
メタルの表面は酸化されＡ１とＭｏのエツチング速度は
零である。しかし、Ｓ＋　０２のエツチング速度は１５
０Ａ／ｍ１ｒｒｒある。Ａｒと０２の両者が存在すると
きは、Ａｒによるエツチングと０２による酸化において
、相対的にエツチング速度が小さくなっているものと考
える。このように０２では５ｉＱ２をエツチングしメタ
ルをエツチングしない。従って、この特徴により、第２
図Ｂの工程において、ＳｉＨと０２雰囲気中に、最初か
ら高いバイアスを印加し、図に示す構造が実現できる。

２４ａのように凸部分を小さく形成できるために平坦化
の処理時間を短縮することができる。第２図Ｃは、配線
上の凸部分２４ａをエツチングすると共に膜１「積を行
うことにより平坦な構造を得たものである。第２図りは
、さらに、膜堆積のみ行った結果である。なお、上記工
程において、第２図Ｂでは、配線の高さまで絶縁膜を堆
積する間に２４ａの凸部がエツチングされ完全に無くな
る工程を選んでも良い。以上の実施例においで、酸素の
代わりに窒素を用いてＳｉＮ膜を１ｔＬ積する場合に本
方法が適用できることはいうまでもない。又、本実施例
では、装置としで、バイアスＥＣＲ装置を用いたが、本
発明は種々のプラズマを用いた成膜あるいはエツチング
装置で行うことができることは言うまでもない。

発明の詳細 な説明したように本発明は、我々が新しく見いだした酸
素イオンもしくは窒素イオンが電極配線をエツチングせ
ずに絶縁膜をエツチングするという選択エツチング現象
を用いたものであり、その効果は、 （１）平坦化プロセスにおいて、電極配線をエツチング
せずに絶縁膜をエツチングしながら絶縁膜を堆積できる
ので、電極配線上に同時に堆積される絶縁膜の凸部分を
小さく形成できる。

（２）電極配線をエツチングする不活性ガスのＡｒがな
くても絶縁膜のエツチングが可能であり、ま・た、平坦
化プロセスの初期から高いバイアスを印加できるので、
平坦化をプロセス初期からおこなうことができる。

（３）上記（１）　、（２）の効果から、平坦化プロセ
スの処理時間を短縮でき、スループットの向上ができる
。

【図面の簡単な説明】

第１図は本発明による薄膜形成法を実施するために用い
る装置の一例を示す路線図である。 第２図は、本発明による薄膜形成法の実施例を示す順次
の工程における路線的断面図である。 第３図は、５ｉ０２膜堆積速度の高周波バイアス電力依
存性を示す図である。 第４図は、５１０２、ＭＯｌＡＩのエツチング特性を示
す図である。 第５図は、従来の薄膜形成法を示す順次の工程における
路線的断面図である。 １１・・・・・・・・・高周波バイアス電源１２・・・
・・・・・・基板電極 １３・・・・・・・・・プラズマ発生室１４・・・・・
・・・・試料室 １５．１７ ・・・・・・・・・ガス導入機構 １６・・・・・・・・・試料基板 １８・・・・・・・・・マグネットコイル１９・・・・
・・・・・窓 ２１・・・・・・・・・半導体基板 ２２．２４．２４ａ、２４ｂ ・・・・・・・・・絶縁膜 ２３・・・・・・・・・配線金属 出願人　　日本電信電話株式会社 ′、−、ン゛ 第２図 第３図 第５図

Claims (1)

【特許請求の範囲】
1. 　プラズマ中の基板電極にバイアスを印加し該基板電極
   上に置かれた試料に成膜を行うプラズマ処理装置を用い
   て、半導体素子の電極配線上に絶縁膜を堆積する場合に
   おいて、前記プラズマ処理装置に少なくとも酸素または
   窒素を含むガスを供給し、膜堆積に必要なプラズマを生
   成し絶縁膜堆積を行うと同時に、前記基板電極にバイア
   スを印加し酸素イオンもしくは窒素イオンを前記試料表
   面に衝突せしめることにより電極配線をエッチングしな
   いで該電極配線上の絶縁膜傾斜部をエッチングしながら
   絶縁膜を堆積する薄膜形成法。