JP3193093B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3193093B2 JP3193093B2 JP02311292A JP2311292A JP3193093B2 JP 3193093 B2 JP3193093 B2 JP 3193093B2 JP 02311292 A JP02311292 A JP 02311292A JP 2311292 A JP2311292 A JP 2311292A JP 3193093 B2 JP3193093 B2 JP 3193093B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- semiconductor device
- insulating film
- substrate
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り，特にウエハプロセス中の基板表面の平坦化方法に
関する。
係り，特にウエハプロセス中の基板表面の平坦化方法に
関する。
【０００２】近年，半導体装置の高集積化に伴い，多層
配線が進められている。多層化のために基板の平坦化は
必須の技術となっている。
配線が進められている。多層化のために基板の平坦化は
必須の技術となっている。
【０００３】
【従来の技術】従来の平坦化技術は，配線上に形成した
絶縁膜上に有機シリコン系ソース〔スピンオングラス(S
OG) 等〕回転塗布し，アニール後エッチングして平坦化
を行っている。
絶縁膜上に有機シリコン系ソース〔スピンオングラス(S
OG) 等〕回転塗布し，アニール後エッチングして平坦化
を行っている。
【０００４】有機シリコン系ソースを使用すると，それ
に吸着している水分がデバイスに対して悪影響をおよぼ
したり，またアニールによりクラックが入ることがあっ
た。このため有機シリコン系ソースを使用しないで，電
子サイクロトロン共鳴プラズマ気相成長(ECR-P-CVD) 法
により層間絶縁膜〔二酸化シリコン(SiO2)膜，りん珪酸
ガラス(PSG) 膜等〕を成長するだけで平坦化を行うこと
が提案されているが, この方法では下地の配線幅によっ
て平坦化される箇所とされない箇所が発生していた。
に吸着している水分がデバイスに対して悪影響をおよぼ
したり，またアニールによりクラックが入ることがあっ
た。このため有機シリコン系ソースを使用しないで，電
子サイクロトロン共鳴プラズマ気相成長(ECR-P-CVD) 法
により層間絶縁膜〔二酸化シリコン(SiO2)膜，りん珪酸
ガラス(PSG) 膜等〕を成長するだけで平坦化を行うこと
が提案されているが, この方法では下地の配線幅によっ
て平坦化される箇所とされない箇所が発生していた。
【０００５】図２(A),(B) は従来例を説明する断面図で
ある。図において，１は太い配線，２は細い配線，４は
半導体基板，５は絶縁膜である。
ある。図において，１は太い配線，２は細い配線，４は
半導体基板，５は絶縁膜である。
【０００６】ECR-P-CVD 法を用いて絶縁膜を成長して平
坦化を行うにあたり, 成長膜の膜厚は下地の配線幅に依
存し，図２(A) のように同じ配線間隔であれば比較的容
易に平坦化ができる。しかし, 同じ条件で成膜した場
合, 図２(B) のように配線幅が異なると平坦化は困難と
なる。
坦化を行うにあたり, 成長膜の膜厚は下地の配線幅に依
存し，図２(A) のように同じ配線間隔であれば比較的容
易に平坦化ができる。しかし, 同じ条件で成膜した場
合, 図２(B) のように配線幅が異なると平坦化は困難と
なる。
【０００７】
【発明が解決しようとする課題】本発明はSOG 膜を使用
しないで, ECR-P-CVD 法により層間絶縁膜を成長するだ
けで平坦化を行う方法の提供を目的とする。
しないで, ECR-P-CVD 法により層間絶縁膜を成長するだ
けで平坦化を行う方法の提供を目的とする。
【０００８】
【課題を解決するための手段】上記課題の解決は， １）基板上に配線を形成し，該配線上に電子サイクロト
ロン共鳴プラズマ気相成長（ＥＣＲ−Ｐ−ＣＶＤ）法に
よって絶縁膜を被着する際に，該配線の交差部に凹部を
設ける半導体装置の製造方法，あるいは ２）基板上に配線を形成し，該配線上に電子サイクロト
ロン共鳴プラズマ気相成長（ＥＣＲ−Ｐ−ＣＶＤ）法に
よって絶縁膜を被着する際に，該配線にくり抜き部分を
設け且つ所望の電流密度を保つように該配線の線幅また
は厚さを設計上の値より大きくする半導体装置の製造方
法，あるいは ３）基板上に配線と，電子サイクロトロン共鳴プラズマ
気相成長（ＥＣＲ−Ｐ−ＣＶＤ）法によって絶縁膜を交
互に積層して多層配線構造を形成する際に，同一層内に
所定範囲の線幅を有する配線群を形成し，他の同一層内
に該所定範囲より大きいか，または小さい線幅を有する
配線群を形成する半導体装置の製造方法により達成され
る。
ロン共鳴プラズマ気相成長（ＥＣＲ−Ｐ−ＣＶＤ）法に
よって絶縁膜を被着する際に，該配線の交差部に凹部を
設ける半導体装置の製造方法，あるいは ２）基板上に配線を形成し，該配線上に電子サイクロト
ロン共鳴プラズマ気相成長（ＥＣＲ−Ｐ−ＣＶＤ）法に
よって絶縁膜を被着する際に，該配線にくり抜き部分を
設け且つ所望の電流密度を保つように該配線の線幅また
は厚さを設計上の値より大きくする半導体装置の製造方
法，あるいは ３）基板上に配線と，電子サイクロトロン共鳴プラズマ
気相成長（ＥＣＲ−Ｐ−ＣＶＤ）法によって絶縁膜を交
互に積層して多層配線構造を形成する際に，同一層内に
所定範囲の線幅を有する配線群を形成し，他の同一層内
に該所定範囲より大きいか，または小さい線幅を有する
配線群を形成する半導体装置の製造方法により達成され
る。
【０００９】
【作用】本発明では基礎条件として, ECR-P-CVD により
SiO2またはPSG 等を成長する際, ソースガスにアルゴン
(Ar)を添加してスパッタエッチングと堆積を同時に行っ
て, 下地配線の側壁が逆テーパであったり，オーバエッ
チングであった場合に成膜中に生ずる「す」の発生を抑
制するようにしている。
SiO2またはPSG 等を成長する際, ソースガスにアルゴン
(Ar)を添加してスパッタエッチングと堆積を同時に行っ
て, 下地配線の側壁が逆テーパであったり，オーバエッ
チングであった場合に成膜中に生ずる「す」の発生を抑
制するようにしている。
【００１０】これは, 通常のP-CVD 法はガス圧が高くAr
プラズマの寿命が短く, エッチングの異方性度も低いた
め平坦化には余り効果がない。これに対してECR-P-CVD
法はガス圧は数 mmTorr と低くプラズマの寿命は長く異
方性が強いため, 平坦化に非常に有効である。従って本
発明はECR-P-CVD 法を利用し且つソースガスにArを添加
して堆積することが特徴である。
プラズマの寿命が短く, エッチングの異方性度も低いた
め平坦化には余り効果がない。これに対してECR-P-CVD
法はガス圧は数 mmTorr と低くプラズマの寿命は長く異
方性が強いため, 平坦化に非常に有効である。従って本
発明はECR-P-CVD 法を利用し且つソースガスにArを添加
して堆積することが特徴である。
【００１１】本発明はまた下地配線の形状および多層の
階層別配線を以下のように改善して平坦化をはかってい
る。 (1) 配線の交差点に「くり抜き部分」を設ける。
階層別配線を以下のように改善して平坦化をはかってい
る。 (1) 配線の交差点に「くり抜き部分」を設ける。
【００１２】(2) 太い配線は電流密度を変えないで「く
り抜き部分」を設ける。 (3）同じ配線幅の配線を同じ層に形成して多層化する。 このようにすることにより，層内の配線幅をほぼ一様に
することができ, したがって平坦化が容易になる。
り抜き部分」を設ける。 (3）同じ配線幅の配線を同じ層に形成して多層化する。 このようにすることにより，層内の配線幅をほぼ一様に
することができ, したがって平坦化が容易になる。
【００１３】
【実施例】図１(A) 〜(C) は本発明の実施例を説明する
平面図である。図１(A) は実施例(1) の平面図である。
平面図である。図１(A) は実施例(1) の平面図である。
【００１４】図において，配線１と配線２の交差点に配
線のくり抜き部分３を設けている。このため，交差点の
上で絶縁膜が盛り上がるのをくり抜き部分３で抑制して
平坦化を行っている。
線のくり抜き部分３を設けている。このため，交差点の
上で絶縁膜が盛り上がるのをくり抜き部分３で抑制して
平坦化を行っている。
【００１５】図１(B) は本発明の実施例(2) の平面図で
ある。図において，太い配線１と同じ電流密度を有する
ように，長さ方向に配線のくり抜き部分３を配列して設
けた配線1Aを用いる。このため，太い配線上で絶縁膜が
盛り上がるのをくり抜き部分３で抑制して平坦化を行っ
ている。
ある。図において，太い配線１と同じ電流密度を有する
ように，長さ方向に配線のくり抜き部分３を配列して設
けた配線1Aを用いる。このため，太い配線上で絶縁膜が
盛り上がるのをくり抜き部分３で抑制して平坦化を行っ
ている。
【００１６】図１(C) は本発明の実施例(3）の断面図で
ある。図において，１は太い配線，２は細い配線，４は
半導体基板，５は１層目絶縁膜，６は２層目絶縁膜であ
る。
ある。図において，１は太い配線，２は細い配線，４は
半導体基板，５は１層目絶縁膜，６は２層目絶縁膜であ
る。
【００１７】この例は，メモリのようにセルがアレイ状
に配置されている場合等に有効である。信号線の細い配
線を１層目に，電源線，接地線の太い配線を２層目に配
置して多層化を行う。
に配置されている場合等に有効である。信号線の細い配
線を１層目に，電源線，接地線の太い配線を２層目に配
置して多層化を行う。
【００１８】このように，層内での配線幅と配線間隔を
揃えて平坦化をはかっている。なお，上記の実施例にお
いては，層間絶縁膜としてSOG 等の有機シリコン系ソー
スを利用しないで, ECR-P-CVD 法によるSiO2膜を利用
し，この際ソースガスにArを添加して平坦化をはかっ
た。
揃えて平坦化をはかっている。なお，上記の実施例にお
いては，層間絶縁膜としてSOG 等の有機シリコン系ソー
スを利用しないで, ECR-P-CVD 法によるSiO2膜を利用
し，この際ソースガスにArを添加して平坦化をはかっ
た。
【００１９】次に，ECR-P-CVD の成長条件の一例を示
す。 成膜種 ： SiO2 第１段階（バイアスなしで堆積） 反応ガス： SiH4/O2 17/20.7 SCCM ガス圧力： 1〜5 mTorr μ波電力： 600 W ＲＦ電力： 0 W マグネット励磁条件SC/SSC： 155/0 A 第２段階（バイアスありでArを添加して堆積) 反応ガス： SiH4/O2/Ar 17/20.7/10 SCCM ガス圧力： 1〜5 mTorr μ波電力： 800 W ＲＦ電力： 900 W マグネット励磁条件SC/SSC： 165/160 A 第３段階（Arのみでバイアスエッチ） 反応ガス： Ar 10 SCCM ガス圧力： 1〜5 mTorr μ波電力： 750 W ＲＦ電力： 600 W マグネット励磁条件SC/SSC： 185/200 A 第４段階（バイアスありでArを添加しないで堆積） 反応ガス： SiH4/O2 17/20.7 SCCM ガス圧力： 1〜5 mTorr μ波電力： 800 W ＲＦ電力： 500 W マグネット励磁条件SC/SSC： 165/160 A ここで, マグネット励磁条件SC/SSCはそれぞれメインソ
レノイドとサブソレノイドに流す電流で，Arプラズマが
発生しやすいように両方のソレノイドに逆向きで且つ同
程度の強さの磁場を発生させてカスプ磁場を形成するよ
うにしている。
す。 成膜種 ： SiO2 第１段階（バイアスなしで堆積） 反応ガス： SiH4/O2 17/20.7 SCCM ガス圧力： 1〜5 mTorr μ波電力： 600 W ＲＦ電力： 0 W マグネット励磁条件SC/SSC： 155/0 A 第２段階（バイアスありでArを添加して堆積) 反応ガス： SiH4/O2/Ar 17/20.7/10 SCCM ガス圧力： 1〜5 mTorr μ波電力： 800 W ＲＦ電力： 900 W マグネット励磁条件SC/SSC： 165/160 A 第３段階（Arのみでバイアスエッチ） 反応ガス： Ar 10 SCCM ガス圧力： 1〜5 mTorr μ波電力： 750 W ＲＦ電力： 600 W マグネット励磁条件SC/SSC： 185/200 A 第４段階（バイアスありでArを添加しないで堆積） 反応ガス： SiH4/O2 17/20.7 SCCM ガス圧力： 1〜5 mTorr μ波電力： 800 W ＲＦ電力： 500 W マグネット励磁条件SC/SSC： 165/160 A ここで, マグネット励磁条件SC/SSCはそれぞれメインソ
レノイドとサブソレノイドに流す電流で，Arプラズマが
発生しやすいように両方のソレノイドに逆向きで且つ同
程度の強さの磁場を発生させてカスプ磁場を形成するよ
うにしている。
【００２０】本実施例では不活性ガスとしてArを用いた
が, プラズマの発生しやすいその他の不活性ガス, 例え
ば Xe, Kr 等を用いてもよい。
が, プラズマの発生しやすいその他の不活性ガス, 例え
ば Xe, Kr 等を用いてもよい。
【００２１】
【発明の効果】本発明によれば，SOG 膜を使用しない
で, ECR-P-CVD 法により層間絶縁膜を成長するだけで平
坦化を行うことができた。この結果，配線の多層化が容
易に，且つ短手番で行え，半導体装置の高集積化に寄与
することができた。
で, ECR-P-CVD 法により層間絶縁膜を成長するだけで平
坦化を行うことができた。この結果，配線の多層化が容
易に，且つ短手番で行え，半導体装置の高集積化に寄与
することができた。
【図１】 本発明の実施例を説明する平面図
【図２】 従来例を説明する断面図
１ 太い配線 ２ 細い配線 ３ 凹部（またはくり抜き部分） ４ 半導体基板 ５ １層目絶縁膜 ６ ２層目絶縁膜
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 21/31 H01L 21/768 H01L 23/522
Claims (3)
- 【請求項１】 基板上に配線を形成し，該配線上に電子
サイクロトロン共鳴プラズマ気相成長法によって絶縁膜
を被着する際に，該配線の交差部に凹部を設けることを
特徴とする半導体装置の製造方法。 - 【請求項２】 基板上に配線を形成し，該配線上に電子
サイクロトロン共鳴プラズマ気相成長法によって絶縁膜
を被着する際に，該配線にくり抜き部分を設け且つ所望
の電流密度を保つように該配線の線幅または厚さを設計
上の値より大きくすることを特徴とする半導体装置の製
造方法。 - 【請求項３】 基板上に配線と，電子サイクロトロン共
鳴プラズマ気相成長法によって絶縁膜を交互に積層して
多層配線構造を形成する際に，同一層内に所定範囲の線
幅を有する配線群を形成し，他の同一層内に該所定範囲
より大きいか，または小さい線幅を有する配線群を形成
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02311292A JP3193093B2 (ja) | 1992-02-10 | 1992-02-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02311292A JP3193093B2 (ja) | 1992-02-10 | 1992-02-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05226256A JPH05226256A (ja) | 1993-09-03 |
| JP3193093B2 true JP3193093B2 (ja) | 2001-07-30 |
Family
ID=12101401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02311292A Expired - Fee Related JP3193093B2 (ja) | 1992-02-10 | 1992-02-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3193093B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2930025B2 (ja) * | 1996-08-29 | 1999-08-03 | 日本電気株式会社 | 半導体装置及びその製造方法 |
-
1992
- 1992-02-10 JP JP02311292A patent/JP3193093B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05226256A (ja) | 1993-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3019021B2 (ja) | 半導体装置及びその製造方法 | |
| EP0401688B1 (en) | Method of forming electrical contact between interconnection layers located at different layer levels | |
| US5155063A (en) | Method of fabricating semiconductor device including an al/tin/ti contact | |
| US5759916A (en) | Method for forming a void-free titanium nitride anti-reflective coating(ARC) layer upon an aluminum containing conductor layer | |
| US5633208A (en) | Planarization of insulation film using low wettingness surface | |
| JP3193093B2 (ja) | 半導体装置の製造方法 | |
| JP3395299B2 (ja) | 半導体装置の配線構造及び配線形成方法 | |
| JPH06124948A (ja) | 配線形成方法 | |
| JPS61289635A (ja) | 表面平坦化方法 | |
| JPS63233549A (ja) | 薄膜形成法 | |
| JPH1140669A (ja) | 多層配線構造とその製造方法 | |
| JP2563180B2 (ja) | 半導体装置の製造方法 | |
| JP2976442B2 (ja) | 絶縁膜の形成方法 | |
| JP3252014B2 (ja) | 半導体集積回路の製造方法 | |
| JPS61227183A (ja) | 平但化方法 | |
| JP2004165336A (ja) | 半導体装置の製造方法 | |
| US6316355B1 (en) | Method for forming metal wire using titanium film in semiconductor device having contact holes | |
| JP3208608B2 (ja) | 配線形成方法 | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| JP3099381B2 (ja) | 半導体装置及びその製造方法 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JPH0590258A (ja) | 配線構造及び配線の形成方法 | |
| JPH07211778A (ja) | 半導体装置及びその製造方法 | |
| KR100403354B1 (ko) | 반도체소자의콘택홀형성방법 | |
| JPH06310542A (ja) | 半導体装置の電極の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010424 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |