JPS61218134A - 薄膜形成装置および薄膜形成方法 - Google Patents

薄膜形成装置および薄膜形成方法

Info

Publication number
JPS61218134A
JPS61218134A JP60057569A JP5756985A JPS61218134A JP S61218134 A JPS61218134 A JP S61218134A JP 60057569 A JP60057569 A JP 60057569A JP 5756985 A JP5756985 A JP 5756985A JP S61218134 A JPS61218134 A JP S61218134A
Authority
JP
Japan
Prior art keywords
substrate
thin film
sample
gas
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60057569A
Other languages
English (en)
Other versions
JPH0697660B2 (ja
Inventor
Katsuyuki Machida
克之 町田
Hideo Oikawa
及川　秀男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP60057569A priority Critical patent/JPH0697660B2/ja
Priority to US06/842,244 priority patent/US4732761A/en
Priority to DE3609681A priority patent/DE3609681C2/de
Priority to GB8607278A priority patent/GB2173822B/en
Publication of JPS61218134A publication Critical patent/JPS61218134A/ja
Publication of JPH0697660B2 publication Critical patent/JPH0697660B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/48—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating by irradiation, e.g. photolysis, radiolysis, particle radiation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/354—Introduction of auxiliary energy into the plasma
    • C23C14/357—Microwaves, e.g. electron cyclotron resonance enhanced sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 本発明は凹凸面を持つ半導体基板上にその表面が平坦と
なるように薄膜を形成するための装置およびその方法に
関するものである。
（従来の技術〕 ＬＳＩの高密度化および高信頼化のために素子部および
配線部の平坦化技術は不可欠である。かかる平坦化技術
として従来からりフトオフ法、エッチバック法、スピン
オン法、バイアススパッタ法等がある。リフトオフ法は
プロセスが複雑であり、リフトオフに用いたレジストの
残留等の問題がある。エッチバック法は樹脂塗布の均一
性制御やエツチング内のウェファ内の均一性制御が困難
である等の問題がある。スピンオン法はピンホールの発
生を抑えるために膜厚を厚くする必要があり、その結果
微細なスルーホールの形成はアスペクト比が大きくなる
ので障害となる。また、誘電率が大きいことや汚染等の
問題がある。
バイアススパッタ法（Ｃ，Ｙ、Ｔｉｎｇ　　“５ｔｕｄ
ｙ　ｏｆｐｌａｎａｒｉｚｅｄ　５ｐｕｔｔｅｒ−ｄｅ
ｐｏｓｉｔｅｄ　Ｓｉｎｇ”　Ｊ、Ｖａｃ、Ｓｃｉ。
Ｔｅｃｈｎｏｌ、、１５（３）、Ｍａｙ／Ｊｕｎｅ　１
９７８．ｐ１１０５−１１１２）は一台の装置で凹凸表
面状に平坦な膜を形成する技術として最近注目されてい
る。このバイアススパッタはスパッタリングで絶縁膜を
形成する場合に試料基板側にもＲＦ雷電圧印加してＡｒ
イオンを基板側にも入射させるものであり、Ａｒイオン
による絶縁膜のエツチング速度が基板に平行な面を持つ
部分よりも傾斜した部分の方が速いことを利用して絶縁
膜表面を平坦にする技術である。第６図はバイアススパ
ッタ法を実施するための装置を示す構成図である。１は
基板電極、２はターゲット電極、３はＲＦ等のバイアス
電源、４は試料室、５はガス導入機構、６は試料である
。
〔発明が解決しようとする問題点〕
このバイアススパッタ法によれば確かに薄膜の平坦化を
達成することができるが、試料がプラズマ発生部に置か
れているために高温となりレジスト上には所望の薄膜を
堆積できず、しかも試料に対してダメージを与える可能
性がある。また、使用するターゲットの純度が低い場合
には膜中に不純物混入の可能性があり、その上堆積速度
が遅い。
〔問題点を解決するための手段〕
本発明は上記問題点に鑑みてなされたものであり、ガス
を導入してプラズマを発生させるプラズマ発生室と、試
料基板を載置するための基板電極を内部に持ち前記プラ
ズマ発生室と一部において連通し前記試料基板に付着す
べき薄膜の原料の供給源を有する試料室と、前記基板電
極に所定のバイアスを印加するバイアス電源とを具備す
る薄膜形成装置を提供し、また、かかる装置において前
記プラズマ発生室にてプラズマを生成しながら前記基板
電極にバイアスを印加する薄膜形成方法を提供するもの
である。
〔作用〕
試料基板上において薄膜の堆積とエツチングとが同時に
進行する。
〔実施例〕
以下、実施例と共に本発明の詳細な説明する。
第１図は本発明の一実施例を示す構成図である。
試料室１４内の下方中央部にはＲＦ等のバイアス電源１
１に接続された基板電極１２が設けられている。この基
板電極１２の上には薄膜を形成すべき試料基板１６が載
置される。試料室１４の側壁にはガス導入機構１７が臨
んでおり、このガス導入機構１７からは薄膜の原料とな
るシランガス（ＳｉＬ）等が供給される。試料室Ｉ４の
上にはプラズマ発生室１３が設けられており、プラズマ
発生室１３と試料室１４との間には試料基板１６と対向
するように窓１９が穿たれている。プラズマ発生室１３
の上方周辺部にはガス導入機構１５が臨んでおり、この
ガス導入機構１５からはＡｒガスや０□ガス等が供給さ
れる。プラズマ発生室１３の外周には、プラズマ発生室
１３で生成されたイオンを磁界によって効率よく試料室
１４に輸送するためのマグネットコイル１８が設けられ
ている。
なお、プラズマ発生室１３におけるイオンの発生方法と
しては平行平板型、円筒型、イオンビーム型等があるが
本実施例ではマイクロ波電子サイクロトロン法を用いて
いる。
この装置によれば、真空度１０−４〜１０−’Ｔｏｒｒ
程度の高真空下で１００℃以下の基板温度であり、膜堆
積に方向性を有し品質のよい５ｔＯｚ＋　ｓｉＮ、ポリ
シリコン等を堆積することができる。また、プラズマ発
生室と試料室とを分離しているので、基板電極に印加す
る電界はイオンの試料基板１６における強度を決めるた
めにのみ用いられる。したがって、従来のバイアススパ
ッタ法のようにプラズマ放電を生じさせる周波数に限定
されることはない。
次に本実施例装置を用いて表面が平坦化された絶縁膜を
基板上に形成する方法を第２図に基づいて説明する。第
２図（Ａ）に示す試料基板は、能動素子等が形成された
半導体基板２１上に絶縁膜２２を堆積し、さらにＡＩの
金属膜をスパッタ法で５０００人の膜厚に形成した後フ
ォトリソグラフィによりパターニングし、ＣＣｉ、でエ
ツチングして配線金属２３を形成したものである。
この試料基板を第１図に示す薄膜形成装置の基板電極Ｉ
２上に載置し、ガス導入機構１７からＳｉＨ４を導入し
ガス導入機構１５から０□を導入してプラズマを生成し
、試料基板上にＳｉＯ□を５０００人堆積する。このと
き同時に基板電極１２にＲＦバイアスを印加するため、
試料基板１６上において０□イオンのスパッタリング効
果が生じる。すなわち、第２図（Ｂ）に示すように傾斜
した面に堆積する５ｉｎ２の量が０□イオンのエツチン
グにより平坦部より少なくなる。
つぎに、ＳｉＨ４ガスと０２ガスの他にＡｒガスを加え
、同じ（基板電極１２にＲＦバイアスを印加しつつＳｉ
Ｏ□の堆積を行なう。このときのＡｒガスの供給はガス
導入機構１５により行なう。Ａｒガスの導入によりエツ
チング速度を増加させることができ、膜堆積速度とエツ
チング速度とを略等しくさせている。これによって、第
２図（Ｂ）におけるＳｉ０ｇ絶縁膜２４の白部分２４ａ
がエツチング除去されると共に平坦部の膜厚が均一化さ
れて平坦構造が実現される。第２図（Ｃ）はこの工程を
経た結果得られた構造を示している。
つぎに、平坦化された膜表面にさらに膜堆積を行って所
望の膜厚の薄膜を得る。この里程はＡｒガスの導入を停
止すると共に基板電極１２に対するＲＦバイアスの印加
を停止させることにより行なう。すなわち、ガス導入機
構１５からＯ２を、ガス導入機構１７からＳｉＨ，をそ
れぞれ導入してプラズマを生成し５ｉ０２を堆積する。
ここでは４０００人のＳｉｎｇを堆積しており、この時
の堆積速度は１０００人／ｓ＋ｉｎ以上であり、バイア
ススパッタ法に比して速い。
ここで、ＳｉＨ４と０．の流量を変化させた時の５ｉＯ
ｔの堆積速度を第３図に示す。同図において横軸はＳｉ
Ｈ４と０．のトータル流量（ただし、５ｉＨ４＝０□）
、縦軸は堆積速度である。また、○印でプロットしたグ
ラフはＡｒガスを導入せずしかも基板電極１２にＲＦパ
ワーを与えない場合を示し、０印でプロットしたグラフ
はＡｒガスを導入すると共に基板電極１２にＲＦパワー
を与えた場合を示している。
この図から、基板電極１２に対するＲＦパワーの印加と
Ａｒガスの添加により、５ｉｎ２の堆積速度が減少して
いることが判る。減少した量はＡｒによるエツチング量
と考えられる。また、０印でプロットしたグラフから、
ＲＦパワーを一定とした時にＳｉＨ，と０２のトータル
流量が少ないほど堆積速度に対してエツチング速度の割
合が増していることが判る。すなわち、ＲＦパワーを変
えること以外に、Ｓ　ｉ　ＩＩ　ｍと０２とＡｒの流量
をコントロールすることによっても堆積速度とエツチン
グ速度の割合を大きく変化させることができる。従来の
バイアススパッタ法では、エツチングとデポジションを
同程度に起こし、しかも速いエツチング速度を得るには
ＲＦパワーを大きくする必要があり素子のダメージが大
きくなっていたが、本装置によればこのような問題は生
じない。
つぎに、配線金属間に絶縁膜が埋め込まれることにより
配線金属が表出した構造の平坦面を形成する例を第４図
の工程図に基づいて説明する。
第４図（Ａ）は、能動素子等が形成されている基板３１
上に第一の材料としてＡＩ金属膜３２を通常の堆積法例
えばスパッタ法により５０００人の膜厚に堆積し、その
後レジストを１．５μｍ膜厚塗布し、これを通常のりソ
ゲラフイエ程によりパターニングしてレジストパターン
３３を形成したものである。第４図（Ｂ）は、レジスト
パターン３３をマスクにドライエツチングにより金属膜
３２を加工し、配線金属３４を形成したものである。本
実施例ではＣＣｌ４により平行平板型ドライエツチング
装置でエツチングした。
つぎにこの試料基板を基板電極１２上に載置する。そし
て、ガス導入機構１５からＯｔを、ガス導入機構１７か
らＳｉＨ，をそれぞれ導入してプラズマを生成し１００
０人の５ｉＯｚ３６を試料基板上に堆積する。このとき
、基板電極１２にはＲＦバイアスを印加していないので
、エツチングは行われていない。第４図（Ｃ）はこの工
程を経たときの状態を示している。
ついでガス導入機構１５から０□ガスおよびＡｒガスを
導入しガス導入機構Ｉ７から５ｉＨａを導入すると共に
、基板電極１２にＲＦバイアスを印加してＳｉｎ、の堆
積とエツチングとを同時進行させることにより第４図（
Ｄ）の構造を得る。なお、この工程においてＳｉＨ４と
０．雰囲気の中でＲＦバイアスを印加してもレジスト３
３が０２プラズマによりアッシャ−されることがないの
は、前工程においてＳｉｎｇの極薄い薄膜３６を予め堆
積しであるがらである。
この第４図（Ｄ）の構造を得た後は０．プラズマにより
レジスト３３を剥離して絶縁膜３５を除去することによ
り第４図（Ｅ）に示す目的の構造を得る。
なお、第４図（Ｃ）を形成した形成した工程においてさ
らにＳｉｎ、を堆積して第４図（Ｆ）のように比較的厚
い絶縁膜３７を堆積した後、ＡｒイオンによりＳｉｎ、
をエツチングしてレジスト３３を第４図（Ｇ）のように
露出させることもできる。レジスト３３を露出させた後
は上述したようにＯｔプラズマによりレジスト３３を剥
離して絶縁膜３５を除去することにより第４図（Ｅ）の
構造を得る。
このように、レジストを使った平坦化プロセスに本実施
例の薄膜形成装置を適用すると、同一真空槽内で絶縁膜
堆積からりフトオフまでの一連の工程を経ることができ
、これまでのリフトオフと比較してスループットが良い
という利点がある。
また、Ａｒイオンによりエツチングしてレジストを露出
するので、レジストの形状に依存しないという利点もあ
る。
第５図は本発明の他の実施例を示す構成図であり、プラ
ズマ発生室１３と試料室１４との間に穿設された窓１９
の試料室１４例の周囲にスパッタすべき材料からなるタ
ーゲット２０を設けたものである。このターゲット２０
には材料に応じてＤＣもしくはＲＦ電圧が印加される。
この装置ではプラズマ発生室１３で発生したＡｒ等のイ
オンによりターゲット２０をスパッタリングして試料基
板１６上に薄膜を付着させると共に、基板電極１２にＲ
Ｆバイアスを印加してエツチングを同時に実行させるこ
とができるものである。この装置はガス原料の無い膜を
形成する場合に特に存効である。
なお、上記実施例はいずれも絶縁膜の形成に関するもの
であったがメタル系材料にも適用できることは言うまで
もない。
〔発明の効果〕
以上説明したように本発明の薄膜形成装置および薄膜形
成方法によれば、プラズマ発生室と試料室とを分離し、
さらに基板電極にＲＦ等のバイアス電圧を印加すること
によりイオンを制御して基板電極上に置かれた試料に膜
堆積を行なうので、試料基板を高温に曝すことがない。
したがって、試料基板にダメージを与えることなく良質
の薄膜を平坦に形成することができる。また、イオン源
と試料基板に入射するイオンとを独立に制御することが
可能なため、堆積速度、エツチング速度共に自由に選択
できる。
【図面の簡単な説明】
第１図は本発明の一実施例を示す構成図、第２図は本発
明の実施工程を示す試料基板の断面図、第３図はＳｉＨ
＜と０□の流量と５ｉ０２堆積速度との関係を示すグラ
フ、第４図は本発明の他の実施工程を示す試料基板の断
面図、第５図は本発明の他の実施例を示す構成図、第６
図はバイアススパッタ法を実施するための従来装置の構
成図である。 １１・・・バイアス電源、１２・・・基板電極、１３・
・・プラズマ発生室、１４・・・試料室、１５．１７・
・・ガス導入機構、１９・・・窓、２０・　・・ターゲ
ット。

Claims (2)

    【特許請求の範囲】
  1. （１）ガスを導入してプラズマを発生させるプラズマ発
    生室と、試料基板を載置するための基板電極を内部に持
    ち前記プラズマ発生室と一部において連通し前記試料基
    板に付着すべき薄膜の原料の供給源を有する試料室と、
    前記基板電極に所定のバイアスを印加するバイアス電源
    とを具備する薄膜形成装置。
  2. （２）ガスを導入してプラズマを発生させるプラズマ発
    生室と、試料基板を載置するための基板電極を内部に持
    ち前記プラズマ発生室と一部において連通し前記試料基
    板に付着すべき薄膜の原料の供給源を有する試料室と、
    前記基板電極に所定のバイアスを印加するバイアス電源
    とを具備する薄膜形成装置において、前記基板電極に薄
    膜を形成すべき試料基板を載置した後、前記プラズマ発
    生室にてプラズマを生成しながら前記基板電極にバイア
    スを印加する薄膜形成方法。
JP60057569A 1985-03-23 1985-03-23 薄膜形成方法 Expired - Lifetime JPH0697660B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60057569A JPH0697660B2 (ja) 1985-03-23 1985-03-23 薄膜形成方法
US06/842,244 US4732761A (en) 1985-03-23 1986-03-21 Thin film forming apparatus and method
DE3609681A DE3609681C2 (de) 1985-03-23 1986-03-21 Verfahren zur Dünnfilmerzeugung
GB8607278A GB2173822B (en) 1985-03-23 1986-03-24 Thin film forming apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60057569A JPH0697660B2 (ja) 1985-03-23 1985-03-23 薄膜形成方法

Publications (2)

Publication Number Publication Date
JPS61218134A true JPS61218134A (ja) 1986-09-27
JPH0697660B2 JPH0697660B2 (ja) 1994-11-30

Family

ID=13059470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60057569A Expired - Lifetime JPH0697660B2 (ja) 1985-03-23 1985-03-23 薄膜形成方法

Country Status (4)

Country Link
US (1) US4732761A (ja)
JP (1) JPH0697660B2 (ja)
DE (1) DE3609681C2 (ja)
GB (1) GB2173822B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228625A (ja) * 1987-03-18 1988-09-22 Toshiba Corp 薄膜形成方法
JPS6439030A (en) * 1987-08-05 1989-02-09 Toshiba Corp Formation of thin film
US6087614A (en) * 1996-11-20 2000-07-11 Tokyo Electron Limited Plasma treating device
US6215087B1 (en) 1996-11-14 2001-04-10 Tokyo Electron Limited Plasma film forming method and plasma film forming apparatus
US6218299B1 (en) 1996-11-14 2001-04-17 Tokyo Electron Limited Semiconductor device and method for producing the same
US6320154B1 (en) 1996-11-14 2001-11-20 Tokyo Electron Limited Plasma processing method
US6443165B1 (en) 1996-11-14 2002-09-03 Tokyo Electron Limited Method for cleaning plasma treatment device and plasma treatment system
US6727182B2 (en) 1996-11-14 2004-04-27 Tokyo Electron Limited Process for the production of semiconductor device

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182235A (en) * 1985-02-20 1993-01-26 Mitsubishi Denki Kabushiki Kaisha Manufacturing method for a semiconductor device having a bias sputtered insulating film
US4690746A (en) * 1986-02-24 1987-09-01 Genus, Inc. Interlayer dielectric process
US5038712A (en) * 1986-09-09 1991-08-13 Canon Kabushiki Kaisha Apparatus with layered microwave window used in microwave plasma chemical vapor deposition process
JPH0676666B2 (ja) * 1987-02-10 1994-09-28 株式会社半導体エネルギ−研究所 炭素膜作製方法
US5277939A (en) * 1987-02-10 1994-01-11 Semiconductor Energy Laboratory Co., Ltd. ECR CVD method for forming BN films
KR880013424A (ko) * 1987-04-08 1988-11-30 미타 가츠시게 플라즈머 장치
KR920008222B1 (ko) * 1987-05-12 1992-09-25 마쯔시다덴기산교 가부시기가이샤 자기기록매체 및 그 제조방법 및 제조장치
EP0303030A1 (en) * 1987-07-16 1989-02-15 Texas Instruments Incorporated Processing apparatus and method
EP0299249A1 (en) * 1987-07-16 1989-01-18 Texas Instruments Incorporated Processing apparatus and method
US4882023A (en) * 1988-03-14 1989-11-21 Motorola, Inc. Method and system for producing thin films
GB2217349B (en) * 1988-03-29 1992-06-24 Univ Hull Vapour deposited self-sealing ceramic coatings
FR2643508B1 (fr) * 1988-08-24 1995-10-27 Mitsubishi Electric Corp Procede de fabrication d'un dispositif semiconducteur comprenant une electrode en metal refractaire sur un substrat semi-isolant
JPH02138750A (ja) * 1988-08-24 1990-05-28 Mitsubishi Electric Corp 半導体装置の製造方法
US5016565A (en) * 1988-09-01 1991-05-21 Canon Kabushiki Kaisha Microwave plasma chemical vapor deposition apparatus for forming functional deposited film with means for stabilizing plasma discharge
JP2918892B2 (ja) * 1988-10-14 1999-07-12 株式会社日立製作所 プラズマエッチング処理方法
US4962063A (en) * 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
JPH0362517A (ja) * 1989-03-27 1991-03-18 Anelva Corp マイクロ波プラズマ処理装置
JPH0336723A (ja) * 1989-07-04 1991-02-18 Fujitsu Ltd 半導体装置の製造方法及び電子サイクロトロン共鳴エッチング装置
DE69031854T2 (de) * 1989-08-31 1998-04-16 At & T Corp Methode und Vorrichtung zur Ablagerung einer isolierten Schicht
JPH0740569B2 (ja) * 1990-02-27 1995-05-01 エイ・ティ・アンド・ティ・コーポレーション Ｅｃｒプラズマ堆積方法
JPH0414831A (ja) * 1990-05-08 1992-01-20 Sony Corp 配線形成方法
FR2664294B1 (fr) * 1990-07-06 1992-10-23 Plasmametal Procede de metallisation d'une surface.
US5120680A (en) * 1990-07-19 1992-06-09 At&T Bell Laboratories Method for depositing dielectric layers
US5290399A (en) * 1991-02-05 1994-03-01 Advanced Micro Devices, Inc. Surface planarizing methods for integrated circuit devices
JP3362397B2 (ja) * 1991-03-28 2003-01-07 ソニー株式会社 ポリッシュによる平坦化工程を含む電子装置の製造方法
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
EP0518544B1 (en) * 1991-06-10 2000-08-30 AT&T Corp. Anisotropic deposition of dielectrics
JP3042127B2 (ja) * 1991-09-02 2000-05-15 富士電機株式会社 酸化シリコン膜の製造方法および製造装置
JPH0562967A (ja) * 1991-09-02 1993-03-12 Sharp Corp 半導体装置の製造方法
US5482611A (en) * 1991-09-30 1996-01-09 Helmer; John C. Physical vapor deposition employing ion extraction from a plasma
JP3211290B2 (ja) * 1991-10-21 2001-09-25 ソニー株式会社 半導体装置の形成方法
WO1993018201A1 (en) * 1992-03-02 1993-09-16 Varian Associates, Inc. Plasma implantation process and equipment
US5505780A (en) * 1992-03-18 1996-04-09 International Business Machines Corporation High-density plasma-processing tool with toroidal magnetic field
KR960002073B1 (ko) * 1992-06-10 1996-02-10 삼성전자주식회사 반도체 장치의 제조방법
US5510088A (en) * 1992-06-11 1996-04-23 The United States Of America As Represented By The Secretary Of The Navy Low temperature plasma film deposition using dielectric chamber as source material
US5354381A (en) * 1993-05-07 1994-10-11 Varian Associates, Inc. Plasma immersion ion implantation (PI3) apparatus
US5572038A (en) * 1993-05-07 1996-11-05 Varian Associates, Inc. Charge monitor for high potential pulse current dose measurement apparatus and method
US5448111A (en) * 1993-09-20 1995-09-05 Fujitsu Limited Semiconductor device and method for fabricating the same
US5494854A (en) * 1994-08-17 1996-02-27 Texas Instruments Incorporated Enhancement in throughput and planarity during CMP using a dielectric stack containing HDP-SiO2 films
US5686356A (en) 1994-09-30 1997-11-11 Texas Instruments Incorporated Conductor reticulation for improved device planarity
JPH08335573A (ja) * 1995-04-05 1996-12-17 Tokyo Electron Ltd プラズマ成膜方法及びその装置
JP2783276B2 (ja) * 1995-07-04 1998-08-06 日本電気株式会社 半導体装置の製造方法
WO1997024761A1 (en) * 1995-12-27 1997-07-10 Lam Research Corporation Methods and apparatus for filling trenches in a semiconductor wafer
US5679606A (en) * 1995-12-27 1997-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. method of forming inter-metal-dielectric structure
US5976993A (en) * 1996-03-28 1999-11-02 Applied Materials, Inc. Method for reducing the intrinsic stress of high density plasma films
US6232216B1 (en) * 1996-04-16 2001-05-15 Nippon Telegraph And Telephone Corporation Thin film forming method
US6599847B1 (en) * 1996-08-27 2003-07-29 Taiwan Semiconductor Manufacturing Company Sandwich composite dielectric layer yielding improved integrated circuit device reliability
JPH1079483A (ja) * 1996-09-04 1998-03-24 Oki Electric Ind Co Ltd 半導体素子の製造方法
US6534409B1 (en) 1996-12-04 2003-03-18 Micron Technology, Inc. Silicon oxide co-deposition/etching process
US6184158B1 (en) * 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
US5913140A (en) * 1996-12-23 1999-06-15 Lam Research Corporation Method for reduction of plasma charging damage during chemical vapor deposition
US6284677B1 (en) * 1997-04-18 2001-09-04 United Semiconductor Corp. Method of forming fluorosilicate glass (FSG) layers with moisture-resistant capability
KR100240879B1 (ko) * 1997-05-17 2000-01-15 윤종용 반도체 장치의 평탄화 방법
US5994662A (en) * 1997-05-29 1999-11-30 Applied Materials, Inc. Unique baffle to deflect remote plasma clean gases
US5937323A (en) 1997-06-03 1999-08-10 Applied Materials, Inc. Sequencing of the recipe steps for the optimal low-k HDP-CVD processing
US6815633B1 (en) 1997-06-26 2004-11-09 Applied Science & Technology, Inc. Inductively-coupled toroidal plasma source
US6924455B1 (en) 1997-06-26 2005-08-02 Applied Science & Technology, Inc. Integrated plasma chamber and inductively-coupled toroidal plasma source
US8779322B2 (en) 1997-06-26 2014-07-15 Mks Instruments Inc. Method and apparatus for processing metal bearing gases
US7569790B2 (en) * 1997-06-26 2009-08-04 Mks Instruments, Inc. Method and apparatus for processing metal bearing gases
US7166816B1 (en) 1997-06-26 2007-01-23 Mks Instruments, Inc. Inductively-coupled torodial plasma source
US6150628A (en) * 1997-06-26 2000-11-21 Applied Science And Technology, Inc. Toroidal low-field reactive gas source
US6194038B1 (en) * 1998-03-20 2001-02-27 Applied Materials, Inc. Method for deposition of a conformal layer on a substrate
US6287977B1 (en) 1998-07-31 2001-09-11 Applied Materials, Inc. Method and apparatus for forming improved metal interconnects
US6129819A (en) * 1998-11-25 2000-10-10 Wafertech, Llc Method for depositing high density plasma chemical vapor deposition oxide in high aspect ratio gaps
US6251795B1 (en) * 1999-04-08 2001-06-26 Wafertech, L.L.C. Method for depositing high density plasma chemical vapor deposition oxide with improved topography
US6043152A (en) * 1999-05-14 2000-03-28 Taiwan Semiconductor Manufacturing Company Method to reduce metal damage in the HDP-CVD process by using a sacrificial dielectric film
US6255210B1 (en) 1999-06-25 2001-07-03 Philips Electronics North America Corp. Semiconductor dielectric structure and method for making the same
TW479315B (en) 2000-10-31 2002-03-11 Applied Materials Inc Continuous depostiton process
TW478099B (en) 2000-11-03 2002-03-01 Applied Materials Inc Shallow trench isolation manufacture method
KR100375984B1 (ko) * 2001-03-06 2003-03-15 삼성전자주식회사 플레이트 어셈블리 및 이를 갖는 가공 장치
US7141483B2 (en) * 2002-09-19 2006-11-28 Applied Materials, Inc. Nitrous oxide anneal of TEOS/ozone CVD for improved gapfill
US7456116B2 (en) * 2002-09-19 2008-11-25 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US20070212850A1 (en) * 2002-09-19 2007-09-13 Applied Materials, Inc. Gap-fill depositions in the formation of silicon containing dielectric materials
US7335609B2 (en) * 2004-08-27 2008-02-26 Applied Materials, Inc. Gap-fill depositions introducing hydroxyl-containing precursors in the formation of silicon containing dielectric materials
US7431967B2 (en) * 2002-09-19 2008-10-07 Applied Materials, Inc. Limited thermal budget formation of PMD layers
US7399388B2 (en) * 2003-07-25 2008-07-15 Applied Materials, Inc. Sequential gas flow oxide deposition technique
JP3686067B2 (ja) * 2003-10-28 2005-08-24 Ｔｄｋ株式会社 磁気記録媒体の製造方法
US20070212847A1 (en) * 2004-08-04 2007-09-13 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US7642171B2 (en) * 2004-08-04 2010-01-05 Applied Materials, Inc. Multi-step anneal of thin films for film densification and improved gap-fill
US7456111B2 (en) * 2004-11-16 2008-11-25 Tokyo Electron Limited Plasma etching method and plasma etching apparatus
US20080254613A1 (en) * 2007-04-10 2008-10-16 Applied Materials, Inc. Methods for forming metal interconnect structure for thin film transistor applications
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
JP6371354B2 (ja) * 2016-09-30 2018-08-08 本田技研工業株式会社 被膜形成装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155535A (en) * 1980-05-02 1981-12-01 Nippon Telegr & Teleph Corp <Ntt> Film forming device utilizing plasma

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2119930B1 (ja) * 1970-12-31 1974-08-19 Ibm
US3804738A (en) * 1973-06-29 1974-04-16 Ibm Partial planarization of electrically insulative films by resputtering
NL7701559A (nl) * 1977-02-15 1978-08-17 Philips Nv Het maken van schuine hellingen aan metaal- patronen, alsmede substraat voor een geinte- greerde schakeling voorzien van een dergelijk patroon.
JPS5613480A (en) * 1979-07-13 1981-02-09 Hitachi Ltd Dry etching apparatus
CA1159012A (en) * 1980-05-02 1983-12-20 Seitaro Matsuo Plasma deposition apparatus
JPS5779621A (en) * 1980-11-05 1982-05-18 Mitsubishi Electric Corp Plasma processing device
CA1169022A (en) * 1982-04-19 1984-06-12 Kevin Duncan Integrated circuit planarizing process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56155535A (en) * 1980-05-02 1981-12-01 Nippon Telegr & Teleph Corp <Ntt> Film forming device utilizing plasma

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63228625A (ja) * 1987-03-18 1988-09-22 Toshiba Corp 薄膜形成方法
JPS6439030A (en) * 1987-08-05 1989-02-09 Toshiba Corp Formation of thin film
US6215087B1 (en) 1996-11-14 2001-04-10 Tokyo Electron Limited Plasma film forming method and plasma film forming apparatus
US6218299B1 (en) 1996-11-14 2001-04-17 Tokyo Electron Limited Semiconductor device and method for producing the same
US6320154B1 (en) 1996-11-14 2001-11-20 Tokyo Electron Limited Plasma processing method
US6355902B2 (en) 1996-11-14 2002-03-12 Tokyo Electron Limited Plasma film forming method and plasma film forming apparatus
US6443165B1 (en) 1996-11-14 2002-09-03 Tokyo Electron Limited Method for cleaning plasma treatment device and plasma treatment system
US6727182B2 (en) 1996-11-14 2004-04-27 Tokyo Electron Limited Process for the production of semiconductor device
US6087614A (en) * 1996-11-20 2000-07-11 Tokyo Electron Limited Plasma treating device

Also Published As

Publication number Publication date
GB8607278D0 (en) 1986-04-30
DE3609681A1 (de) 1986-10-16
JPH0697660B2 (ja) 1994-11-30
US4732761A (en) 1988-03-22
GB2173822B (en) 1989-08-09
GB2173822A (en) 1986-10-22
DE3609681C2 (de) 2000-09-07

Similar Documents

Publication Publication Date Title
JPS61218134A (ja) 薄膜形成装置および薄膜形成方法
EP1100119A1 (en) Plasma processing method
US4333793A (en) High-selectivity plasma-assisted etching of resist-masked layer
JPWO2003007357A1 (ja) ドライエッチング方法
US20060060300A1 (en) Plasma treatment method
US5916820A (en) Thin film forming method and apparatus
JP3400918B2 (ja) 半導体装置の製造方法
JPH0313743B2 (ja)
JPS63233549A (ja) 薄膜形成法
JP2750430B2 (ja) プラズマ制御方法
JPS60228675A (ja) タングステンのデポジシヨン方法
JPH08115903A (ja) 半導体装置の製造方法およびプラズマエッチング装置
JP2785379B2 (ja) 薄膜形成方法
JPH02164784A (ja) セラミック回路基板の製造方法
JPH0547713A (ja) プラズマ処理装置
JP3002494B2 (ja) 半導体装置の製造方法
JPH04297033A (ja) 窒化シリコン膜の形成方法
JPH0637058A (ja) ドライエッチング方法
JPH09246259A (ja) 薄膜形成方法及び装置
JP2672185B2 (ja) 薄膜素子加工方法とその装置
JPH0927479A (ja) ドライエッチング方法
JPH0247848B2 (ja)
JPH06168932A (ja) 半導体装置のパターニング装置
JPH038333A (ja) 堆積膜形成方法
Samukawa et al. ECR position etching for high selectivity and high-rate N+ poly-Si patterning

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term