JPH0313743B2 - - Google Patents
Info
- Publication number
- JPH0313743B2 JPH0313743B2 JP55126897A JP12689780A JPH0313743B2 JP H0313743 B2 JPH0313743 B2 JP H0313743B2 JP 55126897 A JP55126897 A JP 55126897A JP 12689780 A JP12689780 A JP 12689780A JP H0313743 B2 JPH0313743 B2 JP H0313743B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching rate
- ion beam
- incident angle
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005530 etching Methods 0.000 claims description 40
- 238000010884 ion-beam technique Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 53
- 239000005360 phosphosilicate glass Substances 0.000 description 12
- 238000000992 sputter etching Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003801 milling Methods 0.000 description 1
- 230000035936 sexual power Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- ing And Chemical Polishing (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置の製造方法、より具体的
には、イオンビーム・エツチングによつて多層膜
をエツチングする場合、各層のエツチング速度が
最大とるイオンビームの入射角を用いてエツチン
グを行なう方法に関する。
には、イオンビーム・エツチングによつて多層膜
をエツチングする場合、各層のエツチング速度が
最大とるイオンビームの入射角を用いてエツチン
グを行なう方法に関する。
周知の如く、半導体集積回路素子等の半導体素
子における多層配線においては配線面が平坦であ
ることがきわめて重要で、下層において配線とそ
のまわりの絶縁層との間に段差がれば、その上に
形成される上層の配線のカバー状態が不良とな
り、例えば段差のところで上の上層の配線が断線
する危険がある。かくして、半導体基板上の第1
層目の配線表面とそのまわりの絶縁層の表面とが
連続して平らな状態にあるように、表面の平坦化
を実現するための努力がなされている。
子における多層配線においては配線面が平坦であ
ることがきわめて重要で、下層において配線とそ
のまわりの絶縁層との間に段差がれば、その上に
形成される上層の配線のカバー状態が不良とな
り、例えば段差のところで上の上層の配線が断線
する危険がある。かくして、半導体基板上の第1
層目の配線表面とそのまわりの絶縁層の表面とが
連続して平らな状態にあるように、表面の平坦化
を実現するための努力がなされている。
かかる多層膜構造を有するウエハー表面の平坦
化を実現する方法の1例を第1図に示す。そのa
には、表面が二酸化シリコン(SiO2)等の絶縁
層(図示せず)により被覆されたシリコン(Si)
基板上に形成された例えばアルミニウムの第1層
配線2と、層間絶縁層、すなわち燐けい酸ガラス
層(以下PSG層という)3が示される。ここで、
配線2の表面とPSG層3の表面とを連続した平
らな表面とするためには、PSG層3の上にレジ
ストを塗布してレジスト層4を作り、上方から全
面エツチングを施す。そうすると、図示のように
突起した部分は早く現れるから、それをエツチン
グでおとす方法がとられる。かかるエツチングに
はいくつかの種類があるが、その1つにイオンミ
リングがある。
化を実現する方法の1例を第1図に示す。そのa
には、表面が二酸化シリコン(SiO2)等の絶縁
層(図示せず)により被覆されたシリコン(Si)
基板上に形成された例えばアルミニウムの第1層
配線2と、層間絶縁層、すなわち燐けい酸ガラス
層(以下PSG層という)3が示される。ここで、
配線2の表面とPSG層3の表面とを連続した平
らな表面とするためには、PSG層3の上にレジ
ストを塗布してレジスト層4を作り、上方から全
面エツチングを施す。そうすると、図示のように
突起した部分は早く現れるから、それをエツチン
グでおとす方法がとられる。かかるエツチングに
はいくつかの種類があるが、その1つにイオンミ
リングがある。
従来の技術においては、かかるイオンミリング
を用いてウエハー表面の平坦化を実現しようとす
る場合、イオンビームの入射角(イオンビームの
進行方向の線とウエハーへの垂線とのなす角)を
一定としていたために、エツチング時間が長時間
を要した。
を用いてウエハー表面の平坦化を実現しようとす
る場合、イオンビームの入射角(イオンビームの
進行方向の線とウエハーへの垂線とのなす角)を
一定としていたために、エツチング時間が長時間
を要した。
上記の問題点は、本発明によれば、凸状パター
ンが形成した基板上に、絶縁物よりなる第1の層
を形成し、該第1の層上に該第1の層と異なる物
質の第2の層を表面がほぼ平坦になるように、塗
布形成した後、所定の雰囲気で、該第2の層の物
質に対するエツチング速度が速い第1のエツチン
グ速度となる入射角で該第2の層の表面にイオン
ビームを照射してエツチングし該第1の層を部分
的に表出させ、次に雰囲気を変えずに、該イオン
ビームの入射角を、該第1の層の物質と該第2の
層の物質がほぼ同じエツチング速度となり、か
つ、該第1のエツチング速度より遅い第2のエツ
チング速度となる入射角に変えて該表出された第
1の層および第2の層をエツチングし第2の層を
すべて除去し、その後、雰囲気を変えずに、該イ
オンビームの入射角を前記第1の層の物質に対す
るエツチング速度が該第2のエツチング速度より
速い第3のエツチング速度なる入射角に変えて該
第1の層をエツチングし前記凸状パターン上面を
表出することを特徴とする半導体装置の製造方法
を提供することによつて解決される。
ンが形成した基板上に、絶縁物よりなる第1の層
を形成し、該第1の層上に該第1の層と異なる物
質の第2の層を表面がほぼ平坦になるように、塗
布形成した後、所定の雰囲気で、該第2の層の物
質に対するエツチング速度が速い第1のエツチン
グ速度となる入射角で該第2の層の表面にイオン
ビームを照射してエツチングし該第1の層を部分
的に表出させ、次に雰囲気を変えずに、該イオン
ビームの入射角を、該第1の層の物質と該第2の
層の物質がほぼ同じエツチング速度となり、か
つ、該第1のエツチング速度より遅い第2のエツ
チング速度となる入射角に変えて該表出された第
1の層および第2の層をエツチングし第2の層を
すべて除去し、その後、雰囲気を変えずに、該イ
オンビームの入射角を前記第1の層の物質に対す
るエツチング速度が該第2のエツチング速度より
速い第3のエツチング速度なる入射角に変えて該
第1の層をエツチングし前記凸状パターン上面を
表出することを特徴とする半導体装置の製造方法
を提供することによつて解決される。
以下、本発明を添付図面の実施例により説明す
る。
る。
第2図には、ウエハー表面のエツチングのため
使用するイオンビーム・ミリング装置11が断面
説明図で示される。装置11を作用の要約を述べ
ると、それは、イオンビーム発生室12とウエハ
ー加工室13とから成る。イオンビーム発生室1
2においては、プラズマ14がカソード15とア
ノード16との間の電圧によつて発生される。カ
ソード15はアノード16に向う電子の流れを発
生する。低エネルギー電子は効率よくイオン化す
るので、アノードに50Vの電圧をかけると、この
電圧はプラズマを発生せしめる。プラズマは〇で
示すイオンと×で示す電子を含む。イオンビーム
発生室12内の圧力は通常10-3Torrに保たれる。
磁石17の作る磁場によつて、電子路は最大とな
り、またイオン化衝突の確率が大になる。アルゴ
ンの如きイオン化されるガスは吸入口18から供
給される。イオンビーム発生室のウエハー加工室
13に接する端部にはグリツド19が設けられて
いて、イオンをプラズマから分離し、ウエハー加
工室13に向けて加速する。ウエハー加工室13
の入口に位置するフイラメント20は、正のイオ
ンビームがウエハーの表面を正に荷重することを
防止する。
使用するイオンビーム・ミリング装置11が断面
説明図で示される。装置11を作用の要約を述べ
ると、それは、イオンビーム発生室12とウエハ
ー加工室13とから成る。イオンビーム発生室1
2においては、プラズマ14がカソード15とア
ノード16との間の電圧によつて発生される。カ
ソード15はアノード16に向う電子の流れを発
生する。低エネルギー電子は効率よくイオン化す
るので、アノードに50Vの電圧をかけると、この
電圧はプラズマを発生せしめる。プラズマは〇で
示すイオンと×で示す電子を含む。イオンビーム
発生室12内の圧力は通常10-3Torrに保たれる。
磁石17の作る磁場によつて、電子路は最大とな
り、またイオン化衝突の確率が大になる。アルゴ
ンの如きイオン化されるガスは吸入口18から供
給される。イオンビーム発生室のウエハー加工室
13に接する端部にはグリツド19が設けられて
いて、イオンをプラズマから分離し、ウエハー加
工室13に向けて加速する。ウエハー加工室13
の入口に位置するフイラメント20は、正のイオ
ンビームがウエハーの表面を正に荷重することを
防止する。
ウエハー加工室には、ウエハー21のための支
持板22が、回転装置23に取付けられ、図に矢
印で示す方向に回転する一方で、支持板上のウエ
ハー21は自転する。かかる配置によつて支持板
22上のウエハー21には平均してイオンビーム
が照射する。前記したイオンビーム入射角は図に
おいてθで示す。支持板22は図に見て左右方向
に、すなわち図示の状態よりもより直立に近い状
態またはより水平に近い状態に可動であり、それ
によつてイオンビーム入射角θを変えることがで
きる。
持板22が、回転装置23に取付けられ、図に矢
印で示す方向に回転する一方で、支持板上のウエ
ハー21は自転する。かかる配置によつて支持板
22上のウエハー21には平均してイオンビーム
が照射する。前記したイオンビーム入射角は図に
おいてθで示す。支持板22は図に見て左右方向
に、すなわち図示の状態よりもより直立に近い状
態またはより水平に近い状態に可動であり、それ
によつてイオンビーム入射角θを変えることがで
きる。
本発明の発明者は、第1図に示されるレジスト
とPSGについては、それぞれのエツチング速度
とイオンビームの入射角との関係を測定し、第3
図のグラフに示される結果を得た。同図におい
て、横軸はイオンビームの入射角、縦軸はÅ/分
で現わしたエツチング速度、Aはレジスト、Bは
PSGを現わす。PSGについてはθ1=40゜で、また
レジストによついては、θ2=60゜でエツチング速
度が最大であることが判明した。
とPSGについては、それぞれのエツチング速度
とイオンビームの入射角との関係を測定し、第3
図のグラフに示される結果を得た。同図におい
て、横軸はイオンビームの入射角、縦軸はÅ/分
で現わしたエツチング速度、Aはレジスト、Bは
PSGを現わす。PSGについてはθ1=40゜で、また
レジストによついては、θ2=60゜でエツチング速
度が最大であることが判明した。
第1図に戻り、図示の如く最上層にはレジスト
層4があるから、最初のイオンミリンダは、イオ
ンビームの入射角はθ2(=60゜)にしてイオンミリ
ンダを同図bに示されるようにPSG層3の上部
が現れるまで実施する。PSG層3の上部が表出
したときにレジスト層4のエツチングがかなり進
んでいるのでれば、イオンビームの入射角をθ1
(=40゜)に変え、または、同図のcに示されるよ
うにPSG層3が表出したときにレジスト層4も
ほぼ同じ高さであればイオンビームの入射角をレ
ジストPSGのエツチング速度が等しいθ3(≒50゜)
の入射角にし、両者を等速度でエツチングし、同
図dに示される構造を得ることができる。このよ
うにして形成された下層配線2上から絶縁層3上
に延在して上層配層(図示せず)が配設される。
この時該下層配線層2と絶縁層3との間には段差
が存在しないため上層配線層に断線等を生じな
い。
層4があるから、最初のイオンミリンダは、イオ
ンビームの入射角はθ2(=60゜)にしてイオンミリ
ンダを同図bに示されるようにPSG層3の上部
が現れるまで実施する。PSG層3の上部が表出
したときにレジスト層4のエツチングがかなり進
んでいるのでれば、イオンビームの入射角をθ1
(=40゜)に変え、または、同図のcに示されるよ
うにPSG層3が表出したときにレジスト層4も
ほぼ同じ高さであればイオンビームの入射角をレ
ジストPSGのエツチング速度が等しいθ3(≒50゜)
の入射角にし、両者を等速度でエツチングし、同
図dに示される構造を得ることができる。このよ
うにして形成された下層配線2上から絶縁層3上
に延在して上層配層(図示せず)が配設される。
この時該下層配線層2と絶縁層3との間には段差
が存在しないため上層配線層に断線等を生じな
い。
上記した入射角の変換は、段階的にまたは連続
的になしうる。ウエハー加工室内のウエハーを観
察していれば第1図cに近い状態に達したときに
は、配線2のアルミニウムが2次イオンを発生
し、第1図cの状態が近いことが判明する。した
がつて段階的にイオンビームの入射角をθ2からθ1
に変える。または、各材料のエツチング速度とそ
の材料の膜厚を前以つて測定しておくと、時間の
経過に対応する膜厚の変化は計算可能であるか
ら、入射角の連続的変換は自動的になされうる。
的になしうる。ウエハー加工室内のウエハーを観
察していれば第1図cに近い状態に達したときに
は、配線2のアルミニウムが2次イオンを発生
し、第1図cの状態が近いことが判明する。した
がつて段階的にイオンビームの入射角をθ2からθ1
に変える。または、各材料のエツチング速度とそ
の材料の膜厚を前以つて測定しておくと、時間の
経過に対応する膜厚の変化は計算可能であるか
ら、入射角の連続的変換は自動的になされうる。
以上に説明した如く、本発明の方法によると、
ウエハー上の多層膜を平坦化の目的でエツチング
すべくイオンミリングをなす工程において、各層
の材料のエツチング速度とイオンミリングに用い
られるイオンビームの相互関係を前以つて測定し
ておき、最上層の材料のエツチングはその材料が
最も速くエツチングされる入射角においてイオン
ミリングをなして実施し、次の層の上部が現れた
ときは、場合に応じ次の層の材料が最も速くエツ
チングされる入射角かまたは最上層と2番目の層
とのエツチング速度が等しい入射角でイオンミリ
ングを実施することによつて、多層膜を最も短い
時間でエツチングをすることが可能であり、半導
体装置の製造における生産性の向上が実現される
ものである。しかも、かかるイオンビームの入射
角の変換は、段階的にも連続的にもなしうるもの
であり、後者の場合にはイオンミリングの自動化
が可能となる。
ウエハー上の多層膜を平坦化の目的でエツチング
すべくイオンミリングをなす工程において、各層
の材料のエツチング速度とイオンミリングに用い
られるイオンビームの相互関係を前以つて測定し
ておき、最上層の材料のエツチングはその材料が
最も速くエツチングされる入射角においてイオン
ミリングをなして実施し、次の層の上部が現れた
ときは、場合に応じ次の層の材料が最も速くエツ
チングされる入射角かまたは最上層と2番目の層
とのエツチング速度が等しい入射角でイオンミリ
ングを実施することによつて、多層膜を最も短い
時間でエツチングをすることが可能であり、半導
体装置の製造における生産性の向上が実現される
ものである。しかも、かかるイオンビームの入射
角の変換は、段階的にも連続的にもなしうるもの
であり、後者の場合にはイオンミリングの自動化
が可能となる。
以上の本発明は前記実施例の如き多層配線構造
の形成の際に限られるものではなく、他の他層構
造体のエツチング処理に用いることができること
は明らかである。
の形成の際に限られるものではなく、他の他層構
造体のエツチング処理に用いることができること
は明らかである。
第1図はシリコン基板上の多層膜構造を示す断
面説明図で、そのaはイオンミリングが始められ
る前の状態を示す図、そのbは上から第2層の上
部が現れたときの状態を示す図、そのcは最上層
と上から第2層の材料がほぼ平坦になつたときの
状態を示す図、そのdはシリコン基板上の配線と
そのまわりの絶縁層の表面が平坦になつたときの
状態を示す図、第2図はイオンミリング装置の断
面説明図、第3図はレジストとPSGのエツチン
グ速度とイオンミリンダ用のイオンビームの入射
角の関係を示すグラフ、である。 1……シリコン基板、2……アルミニウム配
線、3……PSG層、4……レジスト層、11…
…イオンビーム・ミリンダ装置、12……イオン
ビーム発生室、13……ウエハー加工室、14…
…プラズマ、15……カソード、16……アノー
ド、17……磁石、18……ガス吸入口、19…
…グリツド、20……フイラメント、21……ウ
エハー、22……支持板、23……回転装置。
面説明図で、そのaはイオンミリングが始められ
る前の状態を示す図、そのbは上から第2層の上
部が現れたときの状態を示す図、そのcは最上層
と上から第2層の材料がほぼ平坦になつたときの
状態を示す図、そのdはシリコン基板上の配線と
そのまわりの絶縁層の表面が平坦になつたときの
状態を示す図、第2図はイオンミリング装置の断
面説明図、第3図はレジストとPSGのエツチン
グ速度とイオンミリンダ用のイオンビームの入射
角の関係を示すグラフ、である。 1……シリコン基板、2……アルミニウム配
線、3……PSG層、4……レジスト層、11…
…イオンビーム・ミリンダ装置、12……イオン
ビーム発生室、13……ウエハー加工室、14…
…プラズマ、15……カソード、16……アノー
ド、17……磁石、18……ガス吸入口、19…
…グリツド、20……フイラメント、21……ウ
エハー、22……支持板、23……回転装置。
Claims (1)
- 【特許請求の範囲】 1 凸状パターンが形成された基板上に、絶縁物
よりなる第1の層を形成し、該第1の層上に該第
1の層と異なる物質の第2の層を表面がほぼ平坦
になるように、塗布形成した後、 所定の雰囲気で、該第2の層の物質に対するエ
ツチング速度が速い第1のエツチング速度となる
入射角で該第2の層の表面にイオンビームを照射
してエツチングし該第1の層を部分的に表出さ
せ、 次に雰囲気を変えずに、該イオンビームの入射
角を、該第1の層の物質と該第2の層の物質がほ
ぼ同じエツチング速度となり、かつ、該第1のエ
ツチング速度より遅い第2のエツチング速度とな
る入射角に変えて該表出された第1の層および第
2の層をエツチングし第2の層をすべて除去し、
その後、 雰囲気を変えずに、該イオンビームの入射角を
前記第1の層の物質に対するエツチング速度が該
第2のエツチング速度より速い第3のエツチング
速度となる入射角に変えて該第1の層をエツチン
グし前記凸状パターン上面を表出することを特徴
とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12689780A JPS5750436A (en) | 1980-09-12 | 1980-09-12 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12689780A JPS5750436A (en) | 1980-09-12 | 1980-09-12 | Manufacture of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5750436A JPS5750436A (en) | 1982-03-24 |
JPH0313743B2 true JPH0313743B2 (ja) | 1991-02-25 |
Family
ID=14946576
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12689780A Granted JPS5750436A (en) | 1980-09-12 | 1980-09-12 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5750436A (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60173839A (ja) * | 1984-02-14 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 基板の平担化法 |
JPS60242623A (ja) * | 1984-05-16 | 1985-12-02 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US4594769A (en) * | 1984-06-15 | 1986-06-17 | Signetics Corporation | Method of forming insulator of selectively varying thickness on patterned conductive layer |
JPS6183031U (ja) * | 1984-11-07 | 1986-06-02 | ||
JPH0718024B2 (ja) * | 1985-03-29 | 1995-03-01 | 富士写真フイルム株式会社 | 平但化方法 |
US4662064A (en) * | 1985-08-05 | 1987-05-05 | Rca Corporation | Method of forming multi-level metallization |
FR2587838B1 (fr) * | 1985-09-20 | 1987-11-27 | Radiotechnique Compelec | Procede pour aplanir la surface d'un dispositif semi-conducteur utilisant du nitrure de silicium comme materiau isolant |
JP2944082B2 (ja) * | 1988-03-10 | 1999-08-30 | 三洋電機株式会社 | 平坦化方法 |
JPH0555220A (ja) * | 1991-08-26 | 1993-03-05 | Nec Corp | 半導体装置の製造方法 |
JP3889222B2 (ja) | 2000-12-26 | 2007-03-07 | アルプス電気株式会社 | 垂直磁気記録ヘッドの製造方法 |
US7611610B2 (en) | 2003-11-18 | 2009-11-03 | Fei Company | Method and apparatus for controlling topographical variation on a milled cross-section of a structure |
JP4775806B2 (ja) | 2004-02-10 | 2011-09-21 | Tdk株式会社 | 磁気記録媒体の製造方法 |
JP4008420B2 (ja) | 2004-02-23 | 2007-11-14 | Tdk株式会社 | 磁気記録媒体の製造方法 |
JP2008010102A (ja) * | 2006-06-30 | 2008-01-17 | Toshiba Corp | 磁気記録媒体の製造方法および製造装置 |
GB2518085B (en) * | 2012-06-29 | 2017-03-01 | Canon Anelva Corp | Ion beam processing method and ion beam processing apparatus |
JP6666680B2 (ja) | 2015-10-09 | 2020-03-18 | セコ コーポレイション リミテッド | 防曇剤 |
JP6738149B2 (ja) * | 2016-01-08 | 2020-08-12 | エスアイアイ・クリスタルテクノロジー株式会社 | 圧電振動片の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50107877A (ja) * | 1974-01-30 | 1975-08-25 | ||
JPS5166778A (en) * | 1974-10-25 | 1976-06-09 | Hitachi Ltd | Handotaisochino seizohoho |
JPS5432985A (en) * | 1977-08-19 | 1979-03-10 | Mitsubishi Electric Corp | Flattening method for substrate surface with protrusion |
-
1980
- 1980-09-12 JP JP12689780A patent/JPS5750436A/ja active Granted
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50107877A (ja) * | 1974-01-30 | 1975-08-25 | ||
JPS5166778A (en) * | 1974-10-25 | 1976-06-09 | Hitachi Ltd | Handotaisochino seizohoho |
JPS5432985A (en) * | 1977-08-19 | 1979-03-10 | Mitsubishi Electric Corp | Flattening method for substrate surface with protrusion |
Also Published As
Publication number | Publication date |
---|---|
JPS5750436A (en) | 1982-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0313743B2 (ja) | ||
US10381232B2 (en) | Techniques for manipulating patterned features using ions | |
US5580615A (en) | Method of forming a conductive film on an insulating region of a substrate | |
TWI406329B (zh) | 團簇噴射式加工方法、半導體元件、微機電元件及光學零件 | |
JPS61218134A (ja) | 薄膜形成装置および薄膜形成方法 | |
US6222257B1 (en) | Etch stop for use in etching of silicon oxide | |
US5880033A (en) | Method for etching metal silicide with high selectivity to polysilicon | |
EP0875928B1 (en) | Metallization in semiconductor devices | |
JPH05102107A (ja) | 半導体装置の製造方法 | |
KR0172026B1 (ko) | 평탄성이 개선된 유전막을 갖는 다중층 상호접속 구조 제조 방법 | |
JP5174319B2 (ja) | エッチング処理装置およびエッチング処理方法 | |
US5536364A (en) | Process of plasma etching silicon | |
JP2574045B2 (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
JPH09172079A (ja) | 半導体装置およびその製造方法 | |
JPH1041276A (ja) | 半導体装置の製造方法 | |
JPS5987834A (ja) | 薄膜形成方法 | |
KR100479816B1 (ko) | 반도체소자의제조방법 | |
JP3022740B2 (ja) | 半導体装置の製造方法 | |
JPS61135125A (ja) | 半導体装置の製造方法 | |
JP3550276B2 (ja) | 半導体装置の製造方法 | |
JP2531173B2 (ja) | 半導体装置の製造方法 | |
JP3208931B2 (ja) | プラズマ処理装置とこれを用いたプラズマ処理方法 | |
JPH0529281A (ja) | ドライエツチング方法 | |
JPH0950968A (ja) | 半導体素子製造方法および半導体素子 | |
JP4091238B2 (ja) | 半導体装置の製造方法 |