JP2785379B2 - 薄膜形成方法 - Google Patents

薄膜形成方法

Info

Publication number
JP2785379B2
JP2785379B2 JP1242988A JP24298889A JP2785379B2 JP 2785379 B2 JP2785379 B2 JP 2785379B2 JP 1242988 A JP1242988 A JP 1242988A JP 24298889 A JP24298889 A JP 24298889A JP 2785379 B2 JP2785379 B2 JP 2785379B2
Authority
JP
Japan
Prior art keywords
thin film
film
etching
main body
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1242988A
Other languages
English (en)
Other versions
JPH03104120A (ja
Inventor
孝 赤堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Sumitomo Metal Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Industries Ltd filed Critical Sumitomo Metal Industries Ltd
Priority to JP1242988A priority Critical patent/JP2785379B2/ja
Publication of JPH03104120A publication Critical patent/JPH03104120A/ja
Application granted granted Critical
Publication of JP2785379B2 publication Critical patent/JP2785379B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Surface Treatment Of Optical Elements (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜形成方法、特に大規模集積回路(Large
Integrated Circuit;LSI)等の多層構造を有する半導体
デバイスの製造に適した薄膜形成方法に関する。
従来の技術 半導体素子製造過程において、試料表面への薄膜形成
は、一般に化学的気相成長(Chemical Vapor Depositio
n;CVD)法により行なわれることが多い。該CVD法は、気
相での化学反応を利用して試料表面に薄膜を形成する方
法であって、減圧CVD法や常圧CVD法等の熱CVD法、RFプ
ラズマCVD法やECRプラズマCVD法等のプラズマCVD法、光
CVD法などに分類される。
これらのCVD法は、SiH4の反応姓を利用した多結晶Si
やSiO2膜あるいはSi3N4膜等のSi系薄膜の形成のみなら
ず、今日においては、Al等の金属や、W、Mo等の高融点
金属の薄膜形成にも応用され、近年のLSI製造技術に広
く利用されている。
そして、LSIの更なる高集積化の要請に伴い、CVD法に
よる薄膜形成技術はますますその重要性が増してきてい
る。
LSIの高集積化が進むに伴い、LSI上に配線の占める面
積が大きくなるため、配線の多層化やパターンの微細化
が必要となる。
ところで、多層構造とするためには、接続孔を有する
絶縁膜により層間絶縁膜を形成し、前記接続孔に電極を
埋め込む構成とする必要がある。
しかし、第9図に示すように、CVD法により、接続孔5
1を有する絶縁膜52(層間絶縁膜)上に薄膜を形成して
ゆく場合、薄膜54は接続孔51の角部53近傍に成長しやす
く、該角部53近傍での薄膜成長が進行すると、第10図に
示すように、ボイドと呼ばれる空洞部55が形成される。
これは、絶縁膜52からプラズマを見た場合、その立体角
が大きいため、プラズマ粒子の相対粒子数が多くなり、
角部53での成膜速度が他の部分の成膜速度よりも相対的
に速くなるためである。
また、多層構造においてはLSI表面に凹凸状の段差が
生じやすくなる。このようなボイドあるいは段差は、接
続孔51の幅が1μm以下で深さが1μm以上(アスペク
ト比、深さ/幅≧1)のような幅が狭く、深さが深い場
合に特に生じやすい。
このように接続孔53内部に空洞部55が形成されたり、
LSI表面に段差が生じたりすると、接続孔53内での配線
の断線が起こりやすく、LSI素子の信頼性低下等を招
く。
したがって、これらの課題を解消するための層間絶縁
膜の平坦化及び配線の平坦化(接続孔への配線・電極材
料の埋め込み)技術は次世代の超LSI開発には必要不可
欠の技術である。
そこで、近年、このような平坦化技術・埋め込み技術
の開発がさかんに行なわれている。
例えば、層間絶縁膜の平坦化・埋め込み方法に適する
ものとしては、膜の堆積と膜のエッチングとを同時に行
なうバイアススパッタ法及びバイアスECR法と呼称され
るものが知られている。
バイアススパッタ法とは、試料にバイアスを印加する
ことによって、エッチング速度の入射角依存性を利用す
るスパッタエッチングと、スパッタによる膜堆積とを同
時に行ない、平坦化を図るものである。
バイアスECR法とは、発散磁界によりプラズマに方向
性を持たせて引き出し、試料上に膜を堆積させる一方、
該試料にバイアスを印加しておき、上述のバイアススパ
ッタ法と同様、膜の堆積とエッチングとを同時に行ない
平坦化を図るものである。
また、配線・電極の埋め込み(配線の平坦化)に適す
るものとしては、選択CVD法が知られている。すなわ
ち、該選択CVD法は、配線・電極を埋め込むべき接続孔
の底部とその周辺部とが異なる物質で形成されている場
合において、接続孔とその周辺部を形成している物質の
化学的性質の相違を利用し、CVDにより選択的に前記接
続孔に電極を埋め込むものである。例えば、接続孔の底
部がSiで形成され、その周辺部がSiO2で形成されている
場合において、WF6の還元反応を利用することにより、
選択CVD法でもって接続孔にW(タングステン)を埋め
込むことができる。すなわち、この場合、Wは下地のSi
と置換して接続孔内に堆積するが、SiO2膜上にはWは堆
積せず、十分な選択性が得られる。
発明が解決しようとする課題 しかし、上記層間絶縁膜の平坦化技術及び配線の埋め
込み技術においては、以下のような課題があった。
すなわち、上記バイアススパッタ法やバイアスECR法
においては、試料に高周波を印加しているため、素子に
ダメージが生じやすい。
また、上記選択CVD法においては、例えば上記したW
を堆積させる場合において、下地であるSiがWに覆われ
るとSi(下地)との置換が進行しなくなったり、下地の
洗浄方法や基板温度等の成膜条件に厳格な制御が必要と
なり、量産ラインへの導入が困難であるという課題があ
った。
とくに、接続孔51のような溝の幅が1μm以下でアス
ペクト比(深さ/幅)が1以上の凹部を有するパターン
の膜形成においては上記課題は未解決であった。
本発明はこのような課題に鑑み、多層構造を有する半
導体デバイスの製造に際し、素子へのダメージがなく、
量産性に優れた薄膜形成方法を提供することを目的とし
ている。
課題を解決するための手段 上記目的を達成するための第1の手段は、装置本体内
に原料ガスを供給し、前記装置本体内に配設されている
試料表面に気相成長により膜形成を行なう成膜工程と、
前記装置本体内にハロゲン系のエッチングガスを供給
し、前記膜にエッチングを施すエッチング工程とを含
み、前記エッチング工程における装置本体内のガス圧力
を、前記成膜工程における装置本体内のガス圧力よりも
高い圧力に設定することを特徴としている。
また、上記第1の手段において、電子サイクロトロン
共鳴励起(Electron CyclotronResonance;ECR)により
試料表面に導電性の薄膜を形成する場合にあっては、前
記装置本体のマイクロ波導入窓に高周波を印加して前記
試料表面に導電性の薄膜を形成することを特徴としてい
る。
作用 上記第1の発明に係る薄膜形成方法においては、成膜
工程とエッチング工程との組み合わせ、該エッチング工
程における装置本体内のガス圧力を、前記成膜工程にお
ける装置本体内のガス圧力よりも高い圧力に設定して薄
膜を形成しているので、膜の堆積と膜のエッチングとが
行なわれながら所望の薄膜が試料上に形成される。
すなわち、第1図においては、21は基板(試料)であ
って、該基板21の上面には接続孔22を有する絶縁膜23が
形成されている。ここで、平坦部24における成膜速度を
Da、平坦部24におけるエッチング速度をEa、角部25近傍
における成膜速度をDb、角部25近傍におけるエッチング
速度をEb、側壁部26における成膜速度をDc、側壁部26に
おけるエッチング速度をEcとする。
平坦部24における膜形成速度は、その成膜速度Daとエ
ッチング速度Eaとの差であるから、(Da−Ea)で表わさ
れる。角部25におけるエッチング速度Ebは、プラズマの
入射方向に対して一定の角度を有しているため、エッチ
ングに加えてスパッタ効果が生じ、見かけ上速くなる。
角部25近傍における成膜速度Dbは、平坦部24における成
膜速度Daと略等しいから、(Da−Ea)>(Db−Eb)の関
係が成立し、角部25近傍における膜形成速度は平坦部24
における膜形成速度に比べ遅くなり、接続孔22は閉塞さ
れにくくなり、従来の薄膜形成方法(第9図参照)に比
べ、接続孔22の開口率は上昇する。
また、プラズマの下方への指向性が強いため、側壁部
26における成膜速度Dcは平坦部24における成膜速度Daに
比べて遅く(Da>Dc)、また側壁部26に形成される薄膜
はプラズマイオンによるエネルギがほとんど得られず、
エッチングされやすい薄膜となっている。したがって、
側壁部26におけるエッチング速度Ecは、平坦部24におけ
るエッチング速度Eaより速くなる(Ec>Ea)。
したがって、平坦部24における膜形成速度(Da−Ea)
は、側壁部26における膜形成速度(Dc−Ec)よりも速く
なる。すなわち、(Da−Ea)>(Dc−Ec)の関係が成立
する。つまり、平坦部における膜形成速度(Da−Ea)
は、角部25近傍における膜形成速度(Db−Eb)や側壁部
における膜形成速度(Dc−Ec)よりも速くなり、従来の
形成方法(第9図参照)に比べ、接続孔22の開口率が向
上する。
以上の理由により、第2図に示すように、空洞部を形
成することなく、平坦化された薄膜の形成が可能とな
る。
また、成膜工程のプラズマ指向性をエッチング工程の
プラズマ指向性に比べて相対的に強めることにより、よ
り平坦化された薄膜を形成することができる。
さらに、電子サイクロトロン共鳴励起を利用して導電
性の薄膜を形成する場合においては、装置本体のマイク
ロ波導入窓に高周波を印加しながら薄膜を形成すれば、
そのスパッタリング効果により、該導入窓への薄膜の付
着を防止して、安定したプラズマ放電が維持される。
実施例 本実施例では、ECRプラズマCVD法を用いてW(タング
ステン)の薄膜を試料上に形成したので、これについて
詳述する。
第3図は本発明に係る薄膜の形成方法に使用される装
置の一例としてのECRプラズマCVD装置を模式的に示した
断面図である。
すなわち、該プラズマCVD装置は、プラズマ生成室1
と反応室2とからなる装置本体3と、プラズマ生成室1
の周囲に配設されて直流電源(図示せず)が供給される
励磁コイル4と、マイクロ波発振器(図示せず)から発
振されたマイクロ波をプラズマ生成室1に導入する導波
管5等とから構成されている。6は石英ガラス等の誘電
体で形成されたマイクロ波導入窓、7は該マイクロ波導
入窓6に高周波(RF)電源を印加する高周波発生源、8
は試料9が載置される試料台である。
プラズマ生成室1は略円筒形状に形成され、その上部
壁の略中央部にはマイクロ波を導入するための第1の孔
10が形成され、該プラズマ生成室1の下方には、プラズ
マ生成室1よりも大口径を有する反応室2が一体的に形
成されている。また、該反応室2とプラズマ生成室1と
は、仕切板11によって仕切られ、該仕切板11の略中央部
には第2の孔(プラズマ引出窓)12が形成されている。
さらに、反応室2の側壁には第1の注入配管13が接続
され、反応室2の底部には排気系(図示せず)に連通さ
れる排気配管14が接続されている。また、プラズマ生成
室1の上壁部には第2の注入配管15が接続されている。
励磁コイル4は、直流電源が供給されると所定の磁場
を発生する。これによりマイクロ波発振器からプラズマ
生成室1に導入されるマイクロ波の角周波数ωと電子サ
イクロトロンの角周波数ωとが、プラズマ生成室1に
おいて等しくなるような磁場が形成され、電子に共鳴運
動を行なわせるように構成されている。この共鳴を起こ
させるための条件、すなわち、ECR条件は、古典力学的
方程式を解くことにより容易に求められ、次式で示され
る。
ω=ω=eB/m ……… ここで、eは電子の電荷(=1.6×10-19C)、Bは磁
束密度(T)、mは電子の質量(=9.1×10-31kg)であ
る。マイクロ波の角周波数ωは、本実験例では2.45GHz
に設定されており、前記式よりECR条件を満たす磁束
密度Bは8.75×10-2Tである。
また、高周波発生源7は、高周波発生器16とマッチン
グボックス17とからなり、マイクロ波導入窓6と導波管
5との間に挟着された平板電極18を介してマイクロ波導
入窓6に高周波が印加される。
次に、上記ECRプラズマCVD装置を使用して、原料ガス
としてのWF6、H2にハロゲン系ガスとしてのSF6を添加
し、エッチングを行ないながらWの薄膜を試料上に形成
する場合について説明する。尚、Wは下記に示すWF6
還元反応により生成される。
WF6+3H2→W+6HF まず、排気系を操作して装置本体3内を1×10-6Torr
以下の圧力に減圧した後、10SCCMのWF6、50SCCMのH2
び3SCCMのSF6を第1の注入配管13から反応室2内に供給
し、43SCCMのArガスをプラズマ生成室1内に第2の注入
配管15から供給し、その後、装置本体3内を2×10-3To
rrの圧力に設定した。
さらに、高周波発生源7に通電してマイクロ波導入窓
6に電圧を印加し、高周波によるスパッタ効果により、
Wの薄膜が前記マイクロ波導入窓6に付着するのを防止
する。
一方、出力800Wのマイクロ波をマイクロ波発振器から
導波管5を介してプラズマ生成室1に導入すると共に、
励磁コイル4に直流電源を供給して、プラズマ生成室1
内にECR条件を満足する磁場を生じさせる。そしてプラ
ズマ生成室1内でサイクロトロン共鳴運動をしている高
エネルギ電子と原料ガスとを衝突させ、この原料ガスを
分解してイオン化し、プラズマを生成する。
次いで、このプラズマは第2の孔12を通過し発散磁界
により矢印A方向に加速されて反応室2内を移動し、試
料台10に載置された試料9の表面にWの薄膜を形成す
る。
上記Wの薄膜形成において、原料ガス(WF6、H2)に
はエッチングガスとしてのSF6が添加されているので、
成膜を行ないながら、一方でエッチングが施され、ボイ
ドと呼ばれる空洞部が形成されることもなく、平坦な薄
膜が形成される(第1図及び第2図参照)。
第4図は上記薄膜形成方法により形成された薄膜の形
成状態を示す断面をSEM(走査型電子顕微鏡)により観
察した写真(以下、断面SEM写真と記す)である。尚、
試料9の温度を450℃に設定し、成膜時間は30分であっ
た。
この写真から明らかなように、試料上に空洞部が形成
されることなく、Wが接続孔に埋め込まれているのが判
る。尚、この後、成膜を続けることにより、平坦化され
た半導体デバイスを製造することができるのが確認され
た。
一方、第5図は比較例として上記ECRプラズマCVD法に
よりWの薄膜を形成した場合の断面SEM写真である。こ
の比較例は、SF6を原料ガスに添加しなかったことを除
いては上記実施例と同様である。また、成膜時間は20分
であった。この比較例のものでは大きなボイドが発生し
ている。
さらに、原料ガスにエッチングガスを混入させる代わ
りに、装置本体3内に原料ガスを供給して成膜を行なっ
た後、エッチングガスとしてのハロゲン系ガスを装置本
体3内に供給してエッチングを行なうことにより平坦化
を行なった。
特に、このように別工程を組み合わせることにより、
薄膜を形成した場合、膜中にエッチングが混入すること
がないため、平坦化された薄膜中にS成分やF成分等の
不純物が混入することもなく、良質の薄膜が形成され
る。
第6図〜第8図は成膜工程を終了した後、エッチング
工程を行ない、さらにその後成膜工程を行なった場合に
おける各工程終了時の膜形成状態を示した断面SEM写真
でる。第6図は成膜工程終了後の断面SEM写真、第7図
はエッチング工程終了後の断面SEM写真、第8図はエッ
チング工程終了後に行なった再成膜工程が終了した状態
の断面SEM写真を示している。
成膜工程においては、10SCCMのWF6、50SCCMのH2を第
1の注入配管13から反応室2内に供給し、43SCCMのArガ
スを第2の注入配管15からプラズマ生成室1内に供給
し、マイクロ発信器の出力を800W、試料9の温度を450
℃、装置本体内の圧力を1mTorrに設定して10分間膜形成
を行なった。
また、エッチング工程においては、10SCCMのSF6を第
1の注入配管13から反応室2内に供給し、43SCCMのArガ
スを第2の注入配管15からプラズマ生成室1内に供給
し、マイクロ発信器の出力を800W、試料9の温度を450
℃、装置本体内の圧力を5mTorrに設定して5分間エッチ
ングを行なった。
さらに、再成膜工程は、前記成膜工程と同様の条件で
行なった。
この第6図〜第8図から明らかなように、最初の成膜
工程終了時(第6図参照)においては、空洞部が形成さ
れかけているが、その後のエッチング工程により、接続
孔近傍がエッチングされ(第7図参照)、このエッチン
グ工程に続く成膜工程によりWの埋め込みが適正に行な
われているのが判る(第8図参照)。
尚、この第6図〜第8図は、成膜工程−エッチング工
程−成膜工程の組み合わせを1回行なった場合を示した
が、これらの組み合わせを復数回繰り返すことにより、
所望の平坦化された半導体デバイスを製造することも容
易である。
また、このように別工程を組み合わせて薄膜を形成す
る場合、エッチング工程における装置本体3内のガス圧
力を、成膜工程における装置本体3内のガス圧力よりも
高い圧力に設定することにより、接続孔の側壁部におけ
るエッチング速度を相対的に増大させることができる。
すなわち、前記側壁部へのエッチングガスへのプラズマ
粒子数を考慮した場合、圧力を高めることにより、プラ
ズマの指向性が弱まるため、側壁部へのプラズマ粒子数
が相対的に増加し、側壁部のエッチング速度を増大させ
ることが可能となる。
一方、成膜工程においては、圧力を低くすることによ
り、プラズマの指向性を高めることができ、接続孔の底
部への成膜速度が増加し、該接続孔の側壁部への成膜速
度が低下する。
このように接続孔の側壁部における成膜速度を減少さ
せ、該側壁部のエッチング速度を増大させることによ
り、接続孔が閉塞しにくくなるため、開口率はさらに上
昇し、所望の配線の埋め込みが接続孔になされる。
本発明を上述したようにECRプラズマCVDに適用するこ
とは特に効果的である。すなわち、プラズマは低圧力に
おいても発生しやすく、平均自由行程も長く、指向性が
強いため、接続孔の角部におけるエッチング速度が速く
なり、接続孔の側壁部における成膜速度が遅くなるから
である。
また、本発明に係る薄膜形成方法は、各種の金属膜、
金属シリサイド膜及び金属窒化膜の形成に適用でき、電
極材料や配線材料あるいはバリア材料等の埋め込み技術
等に応用することができる。
さらに、SiO2膜、PSG(リンガラス)膜、BSG(ホウ素
ガラス)膜、PBSG(ホウ素添加リンガラス)、SiNx膜等
の絶縁膜の形成に適用することができるのはいうまでも
なく、電極・配線間、あるいは配線間の層間絶縁膜や不
活性化膜等の形成にも応用できる。
尚、本発明は上記実施例に限定されるものではなく要
旨を逸脱しない範囲において変向可能なことはいうまで
もない。上記実施例においてはECRプラズマCVD法に適用
した場合について説明したが、他のCVD法、例えばRFプ
ラズマCVD法や熱CVD法あるいは光CVD法にも適用するこ
とができる。また、エッチングガスとしてSF6以外の他
のハロゲン系ガス、例えばSF6、CF4、CHF3、Cl2、BC
l3、CBrF3、HCl、HBr、C4F8等を使用してもよいことは
勿論である。
発明の効果 以上詳述したように本発明に係る薄膜形成方法によれ
ば、装置本体内に原料ガスを供給し、前記装置本体内に
配設されている試料表面に気相成長により膜形成を行な
う成膜工程と、前記装置本体内にハロゲン系のエッチン
グガスを供給し、前記膜にエッチングを施すエッチング
工程とを含み、前記エッチング工程における装置本体内
のガス圧力を、前記成膜工程における装置本体内のガス
圧力よりも高い圧力が設定するので、試料に高電圧が印
加されることもなく、素子にダメージ等が生じることも
なく、幅が1μm以下で深さが1μm以上の凹部を有す
るパターンの場合でも、平坦化した薄膜を試料表面に形
成することができる。
また、薄膜中にエッチングガスの成分が混入するのを
防止することができ、信頼性の優れた超LSIなどの半導
体デバイスを製造することができる。
さらに、成膜工程時におけるプラズマの指向性をエッ
チング工程時におけるプラズマ指向性より強くし、試料
の開口率を向上させることができ、埋め込みに対して非
常に有効である。
また、ECRプラズマCVD法を利用して上記薄膜形成方法
により導電性薄膜を形成る場合にあっては、マイクロ波
導入窓に高周波を印加して前記試料表面に導電性の薄膜
を形成することにより、導入窓への導電性薄膜の付着を
防止することができ、安定したプラズマ放電を維持する
ことができ、品質の安定した良質の薄膜を形成すること
ができる。
このように本発明に係る薄膜形成方法を使用すること
により、素子にダメージを与えることなく、容易に層間
絶縁膜の平坦化や配線の平坦化を行なうことができ、量
産性に優れた超LSI等の半導体デバイスを製造すること
ができる。
【図面の簡単な説明】
第1図は本発明に係る薄膜形成方法の作用を説明するた
めの要部断面図、第2図は本発明に係る薄膜形成方法に
より試料に薄膜が形成された場合における要部断面図、
第3図は本発明に係る薄膜形成方法に使用されるECRプ
ラズマCVD装置を模式的に示した正面断面図、第4図は
本発明の薄膜形成方法と関連する方法により成膜された
薄膜の断面SEM写真、第5図は比較例の断面SEM写真、第
6図は成膜工程終了後における試料の断面SEM写真、第
7図はエッチング工程終了後における試料の断面SEM写
真、第8図は再成膜工程終了後の試料の断面SEM写真、
第9図及び第10図は従来技術を説明するための要部断面
図である。 3……装置本体、6……マイクロ波導入窓 9、21……試料。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 C23C 16/00 - 16/56

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】装置本体内に原料ガスを供給し、前記装置
    本体内に配設されている試料表面に気相成長により膜形
    成を行なう成膜工程と、 前記装置本体内にハロゲン系のエッチングガスを供給
    し、前記膜にエッチングを施すエッチング工程とを含
    み、 前記エッチング工程における装置本体内のガス圧力を、
    前記成膜工程における装置本体内のガス圧力よりも高い
    圧力に設定することを特徴とする薄膜形成方法。
  2. 【請求項2】電子サイクロトロン共鳴励起により装置本
    体内でプラズマを生成し、該装置本体内に配設される試
    料の表面に気相成長により薄膜を形成する薄膜形成方法
    であって、 前記装置本体のマイクロ波導入窓に高周波を印加して前
    記試料表面に導電性の薄膜を形成することを特徴とする
    請求項1記載の薄膜形成方法。
JP1242988A 1989-09-18 1989-09-18 薄膜形成方法 Expired - Lifetime JP2785379B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1242988A JP2785379B2 (ja) 1989-09-18 1989-09-18 薄膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1242988A JP2785379B2 (ja) 1989-09-18 1989-09-18 薄膜形成方法

Publications (2)

Publication Number Publication Date
JPH03104120A JPH03104120A (ja) 1991-05-01
JP2785379B2 true JP2785379B2 (ja) 1998-08-13

Family

ID=17097228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1242988A Expired - Lifetime JP2785379B2 (ja) 1989-09-18 1989-09-18 薄膜形成方法

Country Status (1)

Country Link
JP (1) JP2785379B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4695824B2 (ja) * 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58191432A (ja) * 1982-05-06 1983-11-08 Fujitsu Ltd 薄膜の形成法
JP2748436B2 (ja) * 1987-09-30 1998-05-06 住友金属工業株式会社 薄膜製造装置

Also Published As

Publication number Publication date
JPH03104120A (ja) 1991-05-01

Similar Documents

Publication Publication Date Title
US6489248B2 (en) Method and apparatus for etch passivating and etching a substrate
JP3402972B2 (ja) 半導体装置の製造方法
US7056830B2 (en) Method for plasma etching a dielectric layer
EP1100119A1 (en) Plasma processing method
JPS61218134A (ja) 薄膜形成装置および薄膜形成方法
JP2002534807A (ja) フィーチャ表面カバレッジの改善を促進する銅シード層の堆積方法
US5514425A (en) Method of forming a thin film
KR100430807B1 (ko) 플라즈마 성막 방법
US6727182B2 (en) Process for the production of semiconductor device
JPH06151385A (ja) SiOx材料をプラズマエッチングするための方法および集積回路内の層間の金属接続部を生成するための方法
KR100838502B1 (ko) 반도체 장치의 제조 방법
JP2785379B2 (ja) 薄膜形成方法
US6958297B2 (en) Plasma etching methods
JP4141021B2 (ja) プラズマ成膜方法
JPH09172079A (ja) 半導体装置およびその製造方法
JP3336402B2 (ja) 薄膜の形成方法
JPH11340217A (ja) プラズマ成膜方法
JPH0955376A (ja) プラズマcvd方法
JP2819774B2 (ja) 絶縁膜の形成方法
KR100557674B1 (ko) 낮은 플라즈마 소스 파워를 사용하여 높은 식각 선택비를구현하는 플라즈마 식각 방법
JP3067196B2 (ja) 半導体装置の製造方法
JPH0637058A (ja) ドライエッチング方法
JPH0258327A (ja) マイクロ波プラズマ処理方法
KR19980045143A (ko) 반도체 장치의 평탄화 방법
WO2000059024A1 (en) Improved techniques for etching an aluminum neodymium-containing layer

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100529

Year of fee payment: 12