JP3067196B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3067196B2 JP3067196B2 JP2286957A JP28695790A JP3067196B2 JP 3067196 B2 JP3067196 B2 JP 3067196B2 JP 2286957 A JP2286957 A JP 2286957A JP 28695790 A JP28695790 A JP 28695790A JP 3067196 B2 JP3067196 B2 JP 3067196B2
- Authority
- JP
- Japan
- Prior art keywords
- material layer
- forming
- substrate
- etching
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E30/00—Energy generation of nuclear origin
- Y02E30/10—Nuclear fusion reactors
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に深さの異
なる接続孔を上層配線材料層の選択成長により埋め込ん
だ後の基体の平坦化を高精度に行う方法に関する。
なる接続孔を上層配線材料層の選択成長により埋め込ん
だ後の基体の平坦化を高精度に行う方法に関する。
本発明は、下層配線に臨んで層間絶縁膜に開孔された
深さの異なる接続孔を上層配線材料層を選択成長させる
ことにより、あるいは選択成長と全面成長を組み合わせ
ることにより埋め込み、有磁場マイクロ波プラズマ・エ
ッチング装置を使用するエッチバックにより基体を平坦
化する半導体装置の製造方法において、層間絶縁膜の表
面がほぼ露出するまではラジカル反応が主体となる条件
で、またオーバーエッチングはイオンによるスパッタリ
ング反応が主体となる条件でそれぞれエッチングを行う
ことにより、実用的なエッチング速度を維持しつつオー
バーエッチング時のローディング効果による上層配線材
料層の侵食を防止しようとするものである。
深さの異なる接続孔を上層配線材料層を選択成長させる
ことにより、あるいは選択成長と全面成長を組み合わせ
ることにより埋め込み、有磁場マイクロ波プラズマ・エ
ッチング装置を使用するエッチバックにより基体を平坦
化する半導体装置の製造方法において、層間絶縁膜の表
面がほぼ露出するまではラジカル反応が主体となる条件
で、またオーバーエッチングはイオンによるスパッタリ
ング反応が主体となる条件でそれぞれエッチングを行う
ことにより、実用的なエッチング速度を維持しつつオー
バーエッチング時のローディング効果による上層配線材
料層の侵食を防止しようとするものである。
VLSI,ULSI等にみられるように半導体装置の高集積
化，高密度化が進行するに伴い、デバイス・チップ上で
は配線部分の占める割合が増大する傾向にあるが、これ
によるチップ面積の大幅な増大を防止するために多層配
線が今や必須の技術となっている。従来、配線形成方法
としては、アルミニウム等からなる金属薄膜をスパッタ
リング法により形成することが広く行われている。しか
し、上述のような配線の多層化が進行し、その結果とし
て基体の表面段差や接続孔のアスペクト比が増大してい
る状況下では、スパッタリング法におけるステップ・カ
バレージの不足により上層配線と半導体基板との間の接
続不良や配線間における接続不良がすでに重大な問題と
なっている。
化，高密度化が進行するに伴い、デバイス・チップ上で
は配線部分の占める割合が増大する傾向にあるが、これ
によるチップ面積の大幅な増大を防止するために多層配
線が今や必須の技術となっている。従来、配線形成方法
としては、アルミニウム等からなる金属薄膜をスパッタ
リング法により形成することが広く行われている。しか
し、上述のような配線の多層化が進行し、その結果とし
て基体の表面段差や接続孔のアスペクト比が増大してい
る状況下では、スパッタリング法におけるステップ・カ
バレージの不足により上層配線と半導体基板との間の接
続不良や配線間における接続不良がすでに重大な問題と
なっている。
そこで近年、タングステン，モリブデン，タンタル等
の高融点金属、あるいはアルミニウム，銅等の金属を接
続孔内に選択的に成長させることによりアスペクト比の
高い接続孔を埋め込む技術が注目されている。かかる選
択成長の手法としては、金属フッ化物や有機金属化合物
等のガスを下層配線材料により還元して金属を析出させ
る選択CVD法がその代表的なものである。層間絶縁膜に
開孔された深さの異なる接続孔を選択CVD法により金属
で埋め込む場合、相対的に深い接続孔が過不足なく埋め
込まれる条件では相対的に浅い接続孔において過剰な成
長（オーバーグロース）が起こり、いわゆるネイル・ヘ
ッド状の突起が形成される。かかる突起は基体の平坦化
の目的からは好ましくないので、通常はレジスト材料等
を全面に塗布して基体をいったん平坦化し、続いてこの
平坦化材料と金属のエッチング速度が等しくなる条件に
てエッチバックを行うという手法により除去される。
の高融点金属、あるいはアルミニウム，銅等の金属を接
続孔内に選択的に成長させることによりアスペクト比の
高い接続孔を埋め込む技術が注目されている。かかる選
択成長の手法としては、金属フッ化物や有機金属化合物
等のガスを下層配線材料により還元して金属を析出させ
る選択CVD法がその代表的なものである。層間絶縁膜に
開孔された深さの異なる接続孔を選択CVD法により金属
で埋め込む場合、相対的に深い接続孔が過不足なく埋め
込まれる条件では相対的に浅い接続孔において過剰な成
長（オーバーグロース）が起こり、いわゆるネイル・ヘ
ッド状の突起が形成される。かかる突起は基体の平坦化
の目的からは好ましくないので、通常はレジスト材料等
を全面に塗布して基体をいったん平坦化し、続いてこの
平坦化材料と金属のエッチング速度が等しくなる条件に
てエッチバックを行うという手法により除去される。
あるいは、上述の選択CVD法と基体の全面に金属もし
くは合金を析出させるCVD法（いわゆるブランケットCVD
法）とを組み合わせ、エッチバックにより基体を平坦化
する方法も知られている。たとえば、特開昭63−133551
号公報には、深さの異なるコンタクト・ホール内にタン
グステンを選択CVDにより成長させ、続いてブランケッ
トCVD法により全面にタングステン・シリサイド層を形
成し、さらに全面に有機塗布膜を形成してからエッチバ
ックにより基体を平坦化する技術が開示されている。こ
の技術によれば、深いコンタクト・ホールにおいて金属
の埋込みが不足（アンダーグロース）していても、ブラ
ンケットCVD法により堆積された合金層によりその不足
分が補われ、基体を平坦化することができる。
くは合金を析出させるCVD法（いわゆるブランケットCVD
法）とを組み合わせ、エッチバックにより基体を平坦化
する方法も知られている。たとえば、特開昭63−133551
号公報には、深さの異なるコンタクト・ホール内にタン
グステンを選択CVDにより成長させ、続いてブランケッ
トCVD法により全面にタングステン・シリサイド層を形
成し、さらに全面に有機塗布膜を形成してからエッチバ
ックにより基体を平坦化する技術が開示されている。こ
の技術によれば、深いコンタクト・ホールにおいて金属
の埋込みが不足（アンダーグロース）していても、ブラ
ンケットCVD法により堆積された合金層によりその不足
分が補われ、基体を平坦化することができる。
ところで、上述のようなエッチバックでは、ウェハ面
内均一性を考慮して５〜10％程度のオーバーエッチング
が行われるのが普通である。しかし、同じウェハ面でも
エッチング装置内のプラズマ密度の比較的高い領域に近
接している部分では、それ以外の部分と比較してエッチ
ング速度が速くなっているため、層間絶縁膜の露出に伴
う被エッチング面積の急激な減少が早い時期に生じ、過
剰となったエッチング種により接続孔に埋め込まれた金
属が大きく侵食されてしまう。これは、いわゆるローデ
ィング効果として良く知られた現象である。この問題
は、デバイス・チップの大型化に伴ってウェハが大口径
化され、しかもスループットの低下を招かないように高
密度プラズマを用いて高速エッチングを行う枚葉式プラ
ズマ・エッチング装置が主流となる今後の半導体装置の
製造分野においては、一層顕著になるものと考えられ
る。したがって、その早急な解決が望まれている。
内均一性を考慮して５〜10％程度のオーバーエッチング
が行われるのが普通である。しかし、同じウェハ面でも
エッチング装置内のプラズマ密度の比較的高い領域に近
接している部分では、それ以外の部分と比較してエッチ
ング速度が速くなっているため、層間絶縁膜の露出に伴
う被エッチング面積の急激な減少が早い時期に生じ、過
剰となったエッチング種により接続孔に埋め込まれた金
属が大きく侵食されてしまう。これは、いわゆるローデ
ィング効果として良く知られた現象である。この問題
は、デバイス・チップの大型化に伴ってウェハが大口径
化され、しかもスループットの低下を招かないように高
密度プラズマを用いて高速エッチングを行う枚葉式プラ
ズマ・エッチング装置が主流となる今後の半導体装置の
製造分野においては、一層顕著になるものと考えられ
る。したがって、その早急な解決が望まれている。
そこで本発明は、上述のようなローディング効果によ
る悪影響を招くことなく、選択成長後の上層配線金属の
エッチバックを実用的な速度で高精度に行う方法を提供
することを目的とする。
る悪影響を招くことなく、選択成長後の上層配線金属の
エッチバックを実用的な速度で高精度に行う方法を提供
することを目的とする。
本発明にかかる半導体装置の製造方法は上述の目的を
達成するために提案されるものである。
達成するために提案されるものである。
すなわち、本発明の第１の発明にかかる半導体装置の
製造方法は、段差を有する基体上の上段と下段に複数の
下層配線を形成する工程と、下層配線が形成された基体
の全面に層間絶縁膜を形成する工程と、層間絶縁膜に、
下層配線を外方に臨ませる深さの異なる複数の接続孔を
形成する工程と、基板の下段側に形成された深い接続孔
が完全に埋め込まれるまで接続孔内に選択的に上層配線
材料層を成長させる工程と、全面に平坦化材料層を形成
して基体を平坦化する工程と、有磁場マイクロ波プラズ
マ・エッチング装置を用い、第１の周波数のRFバイアス
を印加し、且つ基体をプラズマ密度の高い位置に設置
し、ラジカル反応が主体となるエッチング条件で層間絶
縁膜の表面が露出するまで上記平坦化材料層と上記配線
材料層との等速エッチバックを行う工程と、有磁場マイ
クロ波プラズマ・エッチング装置を用い、第１の周波数
より低い第２の周波数のRFバイアスを印加し、且つ基体
をプラズマ密度の高い位置から遠ざけ、イオンによるス
パッタリング反応が主体となるエッチング条件に切り換
えてオーバーエッチングを行う工程とを有する。
製造方法は、段差を有する基体上の上段と下段に複数の
下層配線を形成する工程と、下層配線が形成された基体
の全面に層間絶縁膜を形成する工程と、層間絶縁膜に、
下層配線を外方に臨ませる深さの異なる複数の接続孔を
形成する工程と、基板の下段側に形成された深い接続孔
が完全に埋め込まれるまで接続孔内に選択的に上層配線
材料層を成長させる工程と、全面に平坦化材料層を形成
して基体を平坦化する工程と、有磁場マイクロ波プラズ
マ・エッチング装置を用い、第１の周波数のRFバイアス
を印加し、且つ基体をプラズマ密度の高い位置に設置
し、ラジカル反応が主体となるエッチング条件で層間絶
縁膜の表面が露出するまで上記平坦化材料層と上記配線
材料層との等速エッチバックを行う工程と、有磁場マイ
クロ波プラズマ・エッチング装置を用い、第１の周波数
より低い第２の周波数のRFバイアスを印加し、且つ基体
をプラズマ密度の高い位置から遠ざけ、イオンによるス
パッタリング反応が主体となるエッチング条件に切り換
えてオーバーエッチングを行う工程とを有する。
本発明の第２の発明にかかる半導体装置の製造方法
は、段差を有する基体上の上段と下段に複数の下層配線
を形成する工程と、下層配線が形成された基体の全面に
層間絶縁膜を形成する工程と、層間絶縁膜に、下層配線
を外方に臨ませる深さの異なる複数の接続孔を形成する
工程と、基体の上段側に形成された浅い接続孔が完全に
埋め込まれ、基体の下段側に形成された深い接続孔にお
いて埋込みが不足する状態となるよう接続孔内に選択的
に第１の上層配線材料層を成長させる工程と、深い接続
孔が完全に埋め込まれるように全面に第２の上層配線材
料層を形成する工程と、全面に平坦化材料層を形成して
基体を平坦化する工程と、有磁場マイクロ波プラズマ・
エッチング装置を用い、第１の周波数のRFバイアスを印
加し、且つ基体をプラズマ密度の高い位置に設置し、ラ
ジカル反応が主体となるエッチング条件で層間絶縁膜の
表面が露出するまで少なくとも平坦化材料層と第２の上
層配線材料層とのエッチング速度が等しくなる条件でエ
ッチバックを行う工程と、有磁場マイクロ波プラズマ・
エッチング装置を用い、第１の周波数より低い第２の周
波数のRFバイアスを印加し、且つ基体をプラズマ密度の
高い位置から遠ざけ、イオンによるスパッタリング反応
が主体となるエッチング条件に切り換えてオーバーエッ
チングを行う工程とを有する。
は、段差を有する基体上の上段と下段に複数の下層配線
を形成する工程と、下層配線が形成された基体の全面に
層間絶縁膜を形成する工程と、層間絶縁膜に、下層配線
を外方に臨ませる深さの異なる複数の接続孔を形成する
工程と、基体の上段側に形成された浅い接続孔が完全に
埋め込まれ、基体の下段側に形成された深い接続孔にお
いて埋込みが不足する状態となるよう接続孔内に選択的
に第１の上層配線材料層を成長させる工程と、深い接続
孔が完全に埋め込まれるように全面に第２の上層配線材
料層を形成する工程と、全面に平坦化材料層を形成して
基体を平坦化する工程と、有磁場マイクロ波プラズマ・
エッチング装置を用い、第１の周波数のRFバイアスを印
加し、且つ基体をプラズマ密度の高い位置に設置し、ラ
ジカル反応が主体となるエッチング条件で層間絶縁膜の
表面が露出するまで少なくとも平坦化材料層と第２の上
層配線材料層とのエッチング速度が等しくなる条件でエ
ッチバックを行う工程と、有磁場マイクロ波プラズマ・
エッチング装置を用い、第１の周波数より低い第２の周
波数のRFバイアスを印加し、且つ基体をプラズマ密度の
高い位置から遠ざけ、イオンによるスパッタリング反応
が主体となるエッチング条件に切り換えてオーバーエッ
チングを行う工程とを有する。
本発明の第３の発明にかかる半導体装置の製造方法
は、段差を有する基体上の上段と下段に複数の下層配線
を形成する工程と、下層配線が形成された基体の全面に
層間絶縁膜を形成する工程と、層間絶縁膜に、下層配線
を外方に臨ませる深さの異なる複数の接続孔を形成する
工程と、何れの接続孔においても埋込みが不足する状態
となるように接続孔内に選択的に第１の上層配線材料層
を成長させる工程と、接続孔が完全に埋め込まれるよう
に全面に第２の上層配線材料層を形成する工程と、全面
に平坦化材料層を形成して基体を平坦化する工程と、有
磁場マイクロ波プラズマ・エッチング装置を用い、第１
の周波数のRFバイアスを印加し、且つ基体をプラズマ密
度の高い位置に設置し、ラジカル反応が主体となるエッ
チング条件で層間絶縁膜の表面が露出するまで上記平坦
化材料層と第２の上層配線材料層との等速エッチバック
を行う工程と、有磁場マイクロ波プラズマ・エッチング
装置を用い、第１の周波数より低い第２の周波数のRFバ
イアスを印加し、且つ基体をプラズマ密度の高い位置か
ら遠ざけ、イオンによるスパッタリング反応が主体とな
るエッチング条件に切り換えてオーバーエッチングを行
う工程とを有する。
は、段差を有する基体上の上段と下段に複数の下層配線
を形成する工程と、下層配線が形成された基体の全面に
層間絶縁膜を形成する工程と、層間絶縁膜に、下層配線
を外方に臨ませる深さの異なる複数の接続孔を形成する
工程と、何れの接続孔においても埋込みが不足する状態
となるように接続孔内に選択的に第１の上層配線材料層
を成長させる工程と、接続孔が完全に埋め込まれるよう
に全面に第２の上層配線材料層を形成する工程と、全面
に平坦化材料層を形成して基体を平坦化する工程と、有
磁場マイクロ波プラズマ・エッチング装置を用い、第１
の周波数のRFバイアスを印加し、且つ基体をプラズマ密
度の高い位置に設置し、ラジカル反応が主体となるエッ
チング条件で層間絶縁膜の表面が露出するまで上記平坦
化材料層と第２の上層配線材料層との等速エッチバック
を行う工程と、有磁場マイクロ波プラズマ・エッチング
装置を用い、第１の周波数より低い第２の周波数のRFバ
イアスを印加し、且つ基体をプラズマ密度の高い位置か
ら遠ざけ、イオンによるスパッタリング反応が主体とな
るエッチング条件に切り換えてオーバーエッチングを行
う工程とを有する。
本発明の第１の発明、第２の発明、および第３の発明
にかかる半導体装置の製造方法は、いずれも層間絶縁膜
の表面が露出するまでのエッチバック工程と、処理のウ
ェハ面内均一化を図るためのオーバーエッチング工程と
の間でエッチング条件を切り換えることを重要なポイン
トとしている。
にかかる半導体装置の製造方法は、いずれも層間絶縁膜
の表面が露出するまでのエッチバック工程と、処理のウ
ェハ面内均一化を図るためのオーバーエッチング工程と
の間でエッチング条件を切り換えることを重要なポイン
トとしている。
まずエッチバック時には、ラジカル反応が主体となる
エッチング条件を採用する。有磁場マイクロ波プラズマ
・エッチング装置においてかかる条件を達成するために
は、相対的に高いRFバイアス周波数を印加し、被処理基
板を該エッチング装置内でプラズマ密度の高い領域に設
置すれば良い。一般にプラズマ・エッチング装置におい
て両電極間に交流電場を印加すると、周波数が低い場合
にはイオンと電子が双方とも電場の反転に追従すること
ができるが、印加電場の周波数の増加に伴い質量の大き
いイオンから順次追従が不可能となり、さらに周波数が
増加すると電子も追従不可能となって両電極間で振動す
るようになる。この振動開始点が通常は高周波（RF）領
域にある。したがって、高いRFバイアス周波数が印加さ
れ、両電極間で電子が振動している状態では、該電子と
ガス分子との衝突により多くのラジカルやイオンが生成
するが、イオンは電場に追従できないので相対的にはラ
ジカル主体のエッチング反応が起こり易い条件が達成さ
れる。これにより、エッチバックは実用的な速度で等方
的に進行する。
エッチング条件を採用する。有磁場マイクロ波プラズマ
・エッチング装置においてかかる条件を達成するために
は、相対的に高いRFバイアス周波数を印加し、被処理基
板を該エッチング装置内でプラズマ密度の高い領域に設
置すれば良い。一般にプラズマ・エッチング装置におい
て両電極間に交流電場を印加すると、周波数が低い場合
にはイオンと電子が双方とも電場の反転に追従すること
ができるが、印加電場の周波数の増加に伴い質量の大き
いイオンから順次追従が不可能となり、さらに周波数が
増加すると電子も追従不可能となって両電極間で振動す
るようになる。この振動開始点が通常は高周波（RF）領
域にある。したがって、高いRFバイアス周波数が印加さ
れ、両電極間で電子が振動している状態では、該電子と
ガス分子との衝突により多くのラジカルやイオンが生成
するが、イオンは電場に追従できないので相対的にはラ
ジカル主体のエッチング反応が起こり易い条件が達成さ
れる。これにより、エッチバックは実用的な速度で等方
的に進行する。
一方、オーバーエッチング時にはイオンによるスパッ
タリング反応が主体となるエッチング条件を採用する。
有磁場マイクロ波プラズマ・エッチング装置においてか
かる条件を達成するためには、相対的に低いRFバイアス
周波数を印加し、被処理基板を該エッチング装置内でプ
ラズマ密度の高い領域から遠ざければ良い。かかる低RF
バイアス周波数下では、質量の大きいイオンも電界の切
り替わりに追従できるようになるので、ラジカル性は相
対的に弱められ、エッチング反応のイオン依存性が大き
くなる。イオンはその電荷により電界に沿って加速され
るので、オーバーエッチング時には高異方性が達成され
る。
タリング反応が主体となるエッチング条件を採用する。
有磁場マイクロ波プラズマ・エッチング装置においてか
かる条件を達成するためには、相対的に低いRFバイアス
周波数を印加し、被処理基板を該エッチング装置内でプ
ラズマ密度の高い領域から遠ざければ良い。かかる低RF
バイアス周波数下では、質量の大きいイオンも電界の切
り替わりに追従できるようになるので、ラジカル性は相
対的に弱められ、エッチング反応のイオン依存性が大き
くなる。イオンはその電荷により電界に沿って加速され
るので、オーバーエッチング時には高異方性が達成され
る。
以上が本発明を構成する３発明すべてに共通の作用で
あるが、３発明は深さの異なる接続孔が選択成長により
埋め込まれる状態に３通りの場合があることを想定し、
それぞれの場合に上述のドライエッチング技術を適用し
たものである。
あるが、３発明は深さの異なる接続孔が選択成長により
埋め込まれる状態に３通りの場合があることを想定し、
それぞれの場合に上述のドライエッチング技術を適用し
たものである。
すなわち第１の発明では、上層配線材料層の選択成長
によりすべての接続孔が埋め込まれ、浅い接続孔、ある
いは浅い接続孔と深い接続孔の両方にてネイルヘッド状
の突起が形成されるので、この突起を除去するためのエ
ッチバックが必要とされる。したがって、この場合のエ
ッチバックは、平坦化材料層と上層配線材料層のエッチ
ング速度が等しくなる条件で行われる。
によりすべての接続孔が埋め込まれ、浅い接続孔、ある
いは浅い接続孔と深い接続孔の両方にてネイルヘッド状
の突起が形成されるので、この突起を除去するためのエ
ッチバックが必要とされる。したがって、この場合のエ
ッチバックは、平坦化材料層と上層配線材料層のエッチ
ング速度が等しくなる条件で行われる。
第２の発明では、浅い接続孔が第１の上層配線材料層
により平坦もしくはネイルヘッド状に埋め込まれ、深い
接続孔において埋め込みの不足が生じているので、この
不足分を第２の上層配線材料層で埋込む作業とエッチバ
ックとが必要となる。したがって、この場合のエッチバ
ックは、浅い接続孔が平坦に埋め込まれている場合には
平坦化材料層と第２の上層配線材料層のエッチング速度
が等しくなる条件で行われ、浅い接続孔において突起が
形成されている場合には平坦化材料層と第２の上層配線
層と第１の上層配線層のエッチング速度が等しくなる条
件で行われる。
により平坦もしくはネイルヘッド状に埋め込まれ、深い
接続孔において埋め込みの不足が生じているので、この
不足分を第２の上層配線材料層で埋込む作業とエッチバ
ックとが必要となる。したがって、この場合のエッチバ
ックは、浅い接続孔が平坦に埋め込まれている場合には
平坦化材料層と第２の上層配線材料層のエッチング速度
が等しくなる条件で行われ、浅い接続孔において突起が
形成されている場合には平坦化材料層と第２の上層配線
層と第１の上層配線層のエッチング速度が等しくなる条
件で行われる。
さらに第３の発明では、いずれの接続孔においても第
１の配線材料層による埋め込みが不足しているので、こ
の不足分を第２の上層配線材料層で埋め込む作業とエッ
チバックとが必要となる。したがって、この場合のエッ
チバックは、平坦化材料層と第２の上層配線材料層のエ
ッチング速度が等しくなる条件で行われる。
１の配線材料層による埋め込みが不足しているので、こ
の不足分を第２の上層配線材料層で埋め込む作業とエッ
チバックとが必要となる。したがって、この場合のエッ
チバックは、平坦化材料層と第２の上層配線材料層のエ
ッチング速度が等しくなる条件で行われる。
以下、本発明の具体的な実施例について図面を参照し
ながら説明する。
ながら説明する。
まず、各実施例の説明に入る前に、本発明で使用され
る有磁場マイクロ波プラズマ・エッチング装置の概略的
な構成例について第６図（Ａ）および第６図（Ｂ）を参
照しながら説明する。
る有磁場マイクロ波プラズマ・エッチング装置の概略的
な構成例について第６図（Ａ）および第６図（Ｂ）を参
照しながら説明する。
この装置は、2.45GHzのマイクロ波を発生するマグネ
トロン（10）、該マグネトロン（10）に図示されない整
合器，マイクロ波電力計，アイソレータ等を介して接続
され、上記マイクロ波を導く矩形導波管（11）、該矩形
導波管（11）に石英ガラス板等からなるマイクロ波導入
窓（12）を介して接続され、電子サイクロトロン共鳴
（ECR）を利用してプラズマを発生させるためのプラズ
マ生成室（13）、プラズマの生成による温度上昇を防止
するために、上記プラズマ生成室（13）の二重構造とさ
れた外壁部に水を導入する冷却水管（21）、上記プラズ
マ生成室（13）で生成したプラズマを引き出すためのプ
ラズマ引き出し窓（14）、被加工物であるウェハ（15）
を載置するウェハ・ステージ（16）を囲撓しエッチング
を行う試料室（17）、上記矩形導波管（11）の一端部か
らプラズマ生成室（13）にわたってこれらを周回するよ
うに配設されたソレノイド・コイル（18）、上記プラズ
マ生成室（13）にエッチング・ガスを供給するための一
次ガス供給管（19）、上記試料室（17）にエッチング・
ガスを供給するための二次ガス供給管（20）、上記試料
室（17）から図中矢印Ａ方向に接続される排気系統（図
示せず。）等からなるものである。
トロン（10）、該マグネトロン（10）に図示されない整
合器，マイクロ波電力計，アイソレータ等を介して接続
され、上記マイクロ波を導く矩形導波管（11）、該矩形
導波管（11）に石英ガラス板等からなるマイクロ波導入
窓（12）を介して接続され、電子サイクロトロン共鳴
（ECR）を利用してプラズマを発生させるためのプラズ
マ生成室（13）、プラズマの生成による温度上昇を防止
するために、上記プラズマ生成室（13）の二重構造とさ
れた外壁部に水を導入する冷却水管（21）、上記プラズ
マ生成室（13）で生成したプラズマを引き出すためのプ
ラズマ引き出し窓（14）、被加工物であるウェハ（15）
を載置するウェハ・ステージ（16）を囲撓しエッチング
を行う試料室（17）、上記矩形導波管（11）の一端部か
らプラズマ生成室（13）にわたってこれらを周回するよ
うに配設されたソレノイド・コイル（18）、上記プラズ
マ生成室（13）にエッチング・ガスを供給するための一
次ガス供給管（19）、上記試料室（17）にエッチング・
ガスを供給するための二次ガス供給管（20）、上記試料
室（17）から図中矢印Ａ方向に接続される排気系統（図
示せず。）等からなるものである。
これらの基本的な構成要素に加え、上記装置にはさら
に次の３点の工夫、すなわちウェハ・ステージ（16）
の昇降を可能とし、ウェハ・ステージ（16）に印加さ
れるバイアス周波数の切り換えを可能とし、プラズマ
引き出し窓（14）の開閉を可能とする工夫が施されてい
る。
に次の３点の工夫、すなわちウェハ・ステージ（16）
の昇降を可能とし、ウェハ・ステージ（16）に印加さ
れるバイアス周波数の切り換えを可能とし、プラズマ
引き出し窓（14）の開閉を可能とする工夫が施されてい
る。
まず、上記ウェハ・ステージ（16）は、図示されない
駆動手段に接続されるウェハ・ステージ支持部材（22）
と結合されることにより、図中矢印Ｂ方向に沿って昇降
可能となされている。また上記試料室（17）の外部に
は、周波数13.56MHzの第１のRF電源（25）、および周波
数800kHzの第２のRF電源（24）が配設されており、これ
ら両者は切り換えスイッチ（23）により選択的に上記ウ
ェハ・ステージ支持部材（22）を介してウェハ・ステー
ジ（16）に接続され各周波数にて所定のRFバイアス・パ
ワーを印加するようになされている。さらに、上記プラ
ズマ引き出し窓（14）は、プラズマ流（26）の絞りとし
て機能すると共に、マイクロ波の反射面を構成し、上記
プラズマ生成室（13）をマイクロ波共振器として機能さ
せる役目を有するものであり、ここでは図中矢印Ｃ方向
に往復動可能となされている。
駆動手段に接続されるウェハ・ステージ支持部材（22）
と結合されることにより、図中矢印Ｂ方向に沿って昇降
可能となされている。また上記試料室（17）の外部に
は、周波数13.56MHzの第１のRF電源（25）、および周波
数800kHzの第２のRF電源（24）が配設されており、これ
ら両者は切り換えスイッチ（23）により選択的に上記ウ
ェハ・ステージ支持部材（22）を介してウェハ・ステー
ジ（16）に接続され各周波数にて所定のRFバイアス・パ
ワーを印加するようになされている。さらに、上記プラ
ズマ引き出し窓（14）は、プラズマ流（26）の絞りとし
て機能すると共に、マイクロ波の反射面を構成し、上記
プラズマ生成室（13）をマイクロ波共振器として機能さ
せる役目を有するものであり、ここでは図中矢印Ｃ方向
に往復動可能となされている。
ここで、ウェハ・ステージ（16）の昇降動作、RFバイ
アス周波数の切り換え動作、およびプラズマ引き出し窓
（14）の開閉動作は互いに連動されている。
アス周波数の切り換え動作、およびプラズマ引き出し窓
（14）の開閉動作は互いに連動されている。
すなわち、ラジカル反応が主体となるエッチング条件
を達成したい場合には、相対的に高いRFバイアス周波数
を印加し、ウェハ（15）を高密度のプラズマ放電領域に
置くことが有利となる。そこで、第６図（Ａ）に示され
るように、プラズマ引き出し窓（14）の開口を大とし、
上記ウェハ・ステージ（16）を該プラズマ引き出し窓
（14）と略等しい高さまで上昇させて上記開口を塞ぎ、
切り換えスイッチ（23）の接点（23a）と接点（23b）と
を接続して第１のRF電源（25）が接続されるようにす
る。
を達成したい場合には、相対的に高いRFバイアス周波数
を印加し、ウェハ（15）を高密度のプラズマ放電領域に
置くことが有利となる。そこで、第６図（Ａ）に示され
るように、プラズマ引き出し窓（14）の開口を大とし、
上記ウェハ・ステージ（16）を該プラズマ引き出し窓
（14）と略等しい高さまで上昇させて上記開口を塞ぎ、
切り換えスイッチ（23）の接点（23a）と接点（23b）と
を接続して第１のRF電源（25）が接続されるようにす
る。
一方、イオン主体のスパッタリングが主体となるエッ
チング条件を達成したい場合には、相対的に低いRFバイ
アス周波数を印加し、ウェハ（15）をプラズマ生成室
（13）から遠ざける方が有利となる。そこで、第６図
（Ｂ）に示されるようる上記ウェハ・ステージ（16）を
試料室（17）内の適当な位置まで下降させ、エッチング
の面内均一化を図るためにその下降距離に応じて上記プ
ラズマ引き出し窓（14）の開口を狭める。これにより、
上記プラズマ引き出し窓（14）からはイオンを多く含み
発散磁界に沿って下降するプラズマ流（26）を引き出す
ことができる。さらに、切り換えスイッチ（23）の接点
（23a）と接点（23c）とを接続して第２のRF電源（24）
が接続されるようにする。
チング条件を達成したい場合には、相対的に低いRFバイ
アス周波数を印加し、ウェハ（15）をプラズマ生成室
（13）から遠ざける方が有利となる。そこで、第６図
（Ｂ）に示されるようる上記ウェハ・ステージ（16）を
試料室（17）内の適当な位置まで下降させ、エッチング
の面内均一化を図るためにその下降距離に応じて上記プ
ラズマ引き出し窓（14）の開口を狭める。これにより、
上記プラズマ引き出し窓（14）からはイオンを多く含み
発散磁界に沿って下降するプラズマ流（26）を引き出す
ことができる。さらに、切り換えスイッチ（23）の接点
（23a）と接点（23c）とを接続して第２のRF電源（24）
が接続されるようにする。
以下に、かかる有磁場マイクロ波プラズマ・エッチン
グ装置を使用した実施例を図面を参照しながら説明す
る。ただし、以下の各実施例では使用するエッチング・
ガスはすべて一次ガス供給管（19）を通じてプラズマ生
成室（13）へ供給し、二次ガス供給管（20）は使用しな
い。また、第１図（Ａ）ないし第１図（Ｃ）、第２図、
第３図（Ａ）ないし第３図（Ｄ）、第４図、および第５
図（Ａ）および第５図（Ｂ）において、共通の材料層に
より形成される部分は、若干の形状の違いはあっても同
一の番号を用いて説明する。
グ装置を使用した実施例を図面を参照しながら説明す
る。ただし、以下の各実施例では使用するエッチング・
ガスはすべて一次ガス供給管（19）を通じてプラズマ生
成室（13）へ供給し、二次ガス供給管（20）は使用しな
い。また、第１図（Ａ）ないし第１図（Ｃ）、第２図、
第３図（Ａ）ないし第３図（Ｄ）、第４図、および第５
図（Ａ）および第５図（Ｂ）において、共通の材料層に
より形成される部分は、若干の形状の違いはあっても同
一の番号を用いて説明する。
実施例１ 本実施例は、本発明の第１の発明を適用して選択CVD
法によりタングステン層を成長させた後、基体の平坦化
を行った例である。これを第１図（Ａ）ないし第１図
（Ｃ）を参照しながら説明する。
法によりタングステン層を成長させた後、基体の平坦化
を行った例である。これを第１図（Ａ）ないし第１図
（Ｃ）を参照しながら説明する。
まず、第１図（Ａ）に示されるように、段差を有する
基板（１）上にアルミニウム系材料層等からなる下段側
の下層配線層（２）と上段側の下層配線層（３）を形成
し、全面を酸化シリコン等からなる層間絶縁膜（４）で
ほぼ平坦に被覆した後、該層間絶縁膜（４）に下段側の
上記下層配線層（２）に臨む深い第１の接続孔（５）、
および上段側の上記下層配線層（３）に臨む浅い第２の
接続孔（６）をそれぞれ形成した。これら第１の接続孔
（５）および第２の接続孔（６）の内部に選択CVD法に
より上層配線の一部となるタングステン層（７）を成長
させたところ、上記第１の接続孔（５）がほぼ平坦に埋
め込まれる条件では上記第２の接続孔（６）において過
剰な成長が起こり、ネイルヘッド状の突起（7a）が形成
された。
基板（１）上にアルミニウム系材料層等からなる下段側
の下層配線層（２）と上段側の下層配線層（３）を形成
し、全面を酸化シリコン等からなる層間絶縁膜（４）で
ほぼ平坦に被覆した後、該層間絶縁膜（４）に下段側の
上記下層配線層（２）に臨む深い第１の接続孔（５）、
および上段側の上記下層配線層（３）に臨む浅い第２の
接続孔（６）をそれぞれ形成した。これら第１の接続孔
（５）および第２の接続孔（６）の内部に選択CVD法に
より上層配線の一部となるタングステン層（７）を成長
させたところ、上記第１の接続孔（５）がほぼ平坦に埋
め込まれる条件では上記第２の接続孔（６）において過
剰な成長が起こり、ネイルヘッド状の突起（7a）が形成
された。
次に、第１図（Ｂ）に示されるように、全面に平坦化
材料層としてレジスト膜（８）を塗布形成し、基体の表
面を平坦化した。
材料層としてレジスト膜（８）を塗布形成し、基体の表
面を平坦化した。
次にこの状態の基体〔以下、これをウェハ（15）とし
て説明する。〕を有磁場マイクロ波プラズマ・エッチン
グ装置のウェハ・ステージ（16）にセットし、これを第
６図（Ａ）に示されるようにプラズマ引き出し窓（14）
の開口を塞ぐ位置まで上昇させ、ウェハ（15）がプラズ
マ生成室に（13）に直面して配設されるようにした。ま
た、切り換えスイッチ（23）の操作により周波数13.56M
Hzの第１のRF電源（25）を接続した。ここで、SF6流量3
0SCCM,HBr流量20SCCM,ガス圧0.67Pa（≒5mTorr），マイ
クロ波パワー850W,RFバイアス・パワー150Wの条件でエ
ッチバックを行った。この条件では、レジスト膜（８）
とタングステン層（７）のエッチング速度が等しくな
り、Ｆ＊（フッ素ラジカル）を主なエッチング種とする
エッチバックが高速に進行する。このエッチバックの終
点は、発光スペクトルにおいてＦ＊とレジスト膜（８）
との反応生成物であるCFxの発光強度をたとえば251.8nm
にて観測し、該発光強度がレジスト膜（８）の消耗に伴
って減少し始める点をもって判定した。この結果、第１
図（Ｃ）に示されるように、突起（7a）が除去されて基
体の表面が平坦化された。
て説明する。〕を有磁場マイクロ波プラズマ・エッチン
グ装置のウェハ・ステージ（16）にセットし、これを第
６図（Ａ）に示されるようにプラズマ引き出し窓（14）
の開口を塞ぐ位置まで上昇させ、ウェハ（15）がプラズ
マ生成室に（13）に直面して配設されるようにした。ま
た、切り換えスイッチ（23）の操作により周波数13.56M
Hzの第１のRF電源（25）を接続した。ここで、SF6流量3
0SCCM,HBr流量20SCCM,ガス圧0.67Pa（≒5mTorr），マイ
クロ波パワー850W,RFバイアス・パワー150Wの条件でエ
ッチバックを行った。この条件では、レジスト膜（８）
とタングステン層（７）のエッチング速度が等しくな
り、Ｆ＊（フッ素ラジカル）を主なエッチング種とする
エッチバックが高速に進行する。このエッチバックの終
点は、発光スペクトルにおいてＦ＊とレジスト膜（８）
との反応生成物であるCFxの発光強度をたとえば251.8nm
にて観測し、該発光強度がレジスト膜（８）の消耗に伴
って減少し始める点をもって判定した。この結果、第１
図（Ｃ）に示されるように、突起（7a）が除去されて基
体の表面が平坦化された。
次に、第１図（Ｃ）には図示されない領域において若
干残存しているレジスト膜（８）やタングステン層
（７）を除去するために、オーバーエッチングを行っ
た。すなわち、ウェハ・ステージ（16）は第６図（Ｂ）
に示されるように試料室（17）内に下降させると共にプ
ラズマ引き出し窓（14）の開口を狭め、切り換えスイッ
チ（23）の操作により周波数800kHzの第２のRF電源（2
4）を接続した。この状態で、SF6流量20SCCM,HBr流量30
SCCM,ガス圧0.67Pa（≒5mTorr），マイクロ波パワー850
W,RFバイアス・パワー200Wの条件でオーバーエッチング
を行った。この条件ではウェハ・ステージ（16）に印加
されるRFバイアス周波数が低周波数化されているため
に、Brのように質量の大きいイオンも電界の切り替わり
に追従できるようになっていること、またHBr流量およ
びRFバイアス・パワーがエッチバック時よりも高められ
ていることにより、ラジカル性が抑制され、代わりにエ
ッチング反応のイオン依存性が大きくなっている。した
がって、オーバーエッチング後においても第１図（Ｃ）
に示される基体の状態が維持され、ローディング効果に
よる接続孔内部のタングステン層（７）の侵食は発生し
なかった。
干残存しているレジスト膜（８）やタングステン層
（７）を除去するために、オーバーエッチングを行っ
た。すなわち、ウェハ・ステージ（16）は第６図（Ｂ）
に示されるように試料室（17）内に下降させると共にプ
ラズマ引き出し窓（14）の開口を狭め、切り換えスイッ
チ（23）の操作により周波数800kHzの第２のRF電源（2
4）を接続した。この状態で、SF6流量20SCCM,HBr流量30
SCCM,ガス圧0.67Pa（≒5mTorr），マイクロ波パワー850
W,RFバイアス・パワー200Wの条件でオーバーエッチング
を行った。この条件ではウェハ・ステージ（16）に印加
されるRFバイアス周波数が低周波数化されているため
に、Brのように質量の大きいイオンも電界の切り替わり
に追従できるようになっていること、またHBr流量およ
びRFバイアス・パワーがエッチバック時よりも高められ
ていることにより、ラジカル性が抑制され、代わりにエ
ッチング反応のイオン依存性が大きくなっている。した
がって、オーバーエッチング後においても第１図（Ｃ）
に示される基体の状態が維持され、ローディング効果に
よる接続孔内部のタングステン層（７）の侵食は発生し
なかった。
なお、本実施例ではタングステン層（７）の選択成長
後に浅い第２の接続孔（６）の上にのみ突起（7a）が形
成されている場合の平坦化プロセスについて説明した
が、これに加えてたとえば第２図に示されるように、第
１の接続孔（５）において突起（7b）が形成されている
場合についても全く同様のプロセスを適用することがで
きる。
後に浅い第２の接続孔（６）の上にのみ突起（7a）が形
成されている場合の平坦化プロセスについて説明した
が、これに加えてたとえば第２図に示されるように、第
１の接続孔（５）において突起（7b）が形成されている
場合についても全く同様のプロセスを適用することがで
きる。
また、エッチバック中に印加されるRFバイアス周波数
およびRFバイアス・パワーはおおよそ13.56MHz以上およ
び150W以上であれば良く、オーバーエッチング中ではお
およそ2MHz以下および100〜200Wであれば良い。
およびRFバイアス・パワーはおおよそ13.56MHz以上およ
び150W以上であれば良く、オーバーエッチング中ではお
およそ2MHz以下および100〜200Wであれば良い。
さらに、接続孔内に選択成長される上層配線材料は上
述のタングステンに限られるものではなく、モリブデ
ン，タンタル，チタン等の他の高融点金属やアルミニウ
ム，銅等の金属を使用することができる。
述のタングステンに限られるものではなく、モリブデ
ン，タンタル，チタン等の他の高融点金属やアルミニウ
ム，銅等の金属を使用することができる。
実施例２ 本実施例は、本発明の第２の発明を適用して選択CVD
法およびブランケットCVD法によりタングステン層を成
長させた後、基体の平坦化を行った例である。これを第
３図（Ａ）ないし第３図（Ｄ）を参照しながら説明す
る。
法およびブランケットCVD法によりタングステン層を成
長させた後、基体の平坦化を行った例である。これを第
３図（Ａ）ないし第３図（Ｄ）を参照しながら説明す
る。
第３図（Ａ）は、実施例１と同様に深さの異なる複数
の接続孔内に第１の上層配線材料層としてタングステン
層（７）を選択成長させる場合において、深い第１の接
続孔（５）では埋め込み不足が、また浅い第２の接続孔
（６）ではネイルヘッド状の突起（7a）が形成された状
態を示している。
の接続孔内に第１の上層配線材料層としてタングステン
層（７）を選択成長させる場合において、深い第１の接
続孔（５）では埋め込み不足が、また浅い第２の接続孔
（６）ではネイルヘッド状の突起（7a）が形成された状
態を示している。
この基体についてブランケットCVD法により第２の上
層配線材料層としてブランケット・タングステン層
（９）を形成し、第３図（Ｂ）に示されるように、上記
第１の接続孔（５）を完全に埋め込んだ。
層配線材料層としてブランケット・タングステン層
（９）を形成し、第３図（Ｂ）に示されるように、上記
第１の接続孔（５）を完全に埋め込んだ。
次に、第３図（Ｃ）に示されるように、レジスト膜
（８）により基体をほぼ平坦化した後、実施例１と同様
の条件でエッチバックを行った。ただし、終点判定の方
法は実施例１とは異なり、下地である層間絶縁膜（４）
とＦ＊との反応生成物であるSiFxの発光強度をたとえば
777nmにて観測し、該発光強度が急激に増大する点をも
って判定した。あるいは、基体上のブランケット・タン
グステン層（９）が消失すると基体表面の金属光沢が急
激に減少することを利用して目視により簡便なチェック
を行うこともできる。タングステンに由来する発光種が
モニタできれば理想的であるが、WF6等のタングステン
のハロゲン化物は一般に発光効率が低く、特有の発光ピ
ークを与えないので、ブロードな波長域での全体的な発
光強度の低下を検出することになる。
（８）により基体をほぼ平坦化した後、実施例１と同様
の条件でエッチバックを行った。ただし、終点判定の方
法は実施例１とは異なり、下地である層間絶縁膜（４）
とＦ＊との反応生成物であるSiFxの発光強度をたとえば
777nmにて観測し、該発光強度が急激に増大する点をも
って判定した。あるいは、基体上のブランケット・タン
グステン層（９）が消失すると基体表面の金属光沢が急
激に減少することを利用して目視により簡便なチェック
を行うこともできる。タングステンに由来する発光種が
モニタできれば理想的であるが、WF6等のタングステン
のハロゲン化物は一般に発光効率が低く、特有の発光ピ
ークを与えないので、ブロードな波長域での全体的な発
光強度の低下を検出することになる。
さらに実施例１と同様にオーバーエッチングを行い、
最終的には第３図（Ｄ）に示されるように良好な平坦化
を達成した。
最終的には第３図（Ｄ）に示されるように良好な平坦化
を達成した。
なお、本実施例ではタングステン層（７）の選択成長
後に浅い第２の接続孔（６）の上に突起（7a）が形成さ
れている場合の平坦化プロセスについて説明したが、た
とえば第４図に示されるように、第２の接続孔（５）が
平坦に埋め込まれている場合についても同様のプロセス
を適用することができる。
後に浅い第２の接続孔（６）の上に突起（7a）が形成さ
れている場合の平坦化プロセスについて説明したが、た
とえば第４図に示されるように、第２の接続孔（５）が
平坦に埋め込まれている場合についても同様のプロセス
を適用することができる。
また、第２の上層配線材料層は上述のタングステンに
限られるものではなく、モリブデン，タンタル，チタン
等の高融点金属やこれらのシリサイド、あるいはアルミ
ニウム，銅等の金属およびこれらの合金等を使用するこ
とができる。また第２の上層配線材料層と第１の上層配
線材料層とが互いに異なる金属もしくは合金により形成
されていても良い。
限られるものではなく、モリブデン，タンタル，チタン
等の高融点金属やこれらのシリサイド、あるいはアルミ
ニウム，銅等の金属およびこれらの合金等を使用するこ
とができる。また第２の上層配線材料層と第１の上層配
線材料層とが互いに異なる金属もしくは合金により形成
されていても良い。
実施例３ 本実施例は、本発明の第３の発明を適用して選択CVD
法およびブランケットCVD法によりタングステン層を成
長させた後、基体の平坦化を行った例である。これを第
５図（Ａ）および第５図（Ｂ）を参照しながら説明す
る。
法およびブランケットCVD法によりタングステン層を成
長させた後、基体の平坦化を行った例である。これを第
５図（Ａ）および第５図（Ｂ）を参照しながら説明す
る。
第５図（Ａ）は、実施例１と同様に深さの異なる複数
の接続孔内に第１の上層配線材料層としてタングステン
層（７）を選択成長させる場合において、第１の接続孔
（５）および第２の接続孔（６）の双方において埋め込
み不足が生じた状態を示している。
の接続孔内に第１の上層配線材料層としてタングステン
層（７）を選択成長させる場合において、第１の接続孔
（５）および第２の接続孔（６）の双方において埋め込
み不足が生じた状態を示している。
この基体についてブランケットCVD法により第２の上
層配線材料層としてブランケット・タングステン層
（９）を形成し、上記第１の接続孔（５）および第２の
接続孔（６）を完全に埋め込み、さらにレジスト膜（図
示せず。）を形成して基体を平坦化した。
層配線材料層としてブランケット・タングステン層
（９）を形成し、上記第１の接続孔（５）および第２の
接続孔（６）を完全に埋め込み、さらにレジスト膜（図
示せず。）を形成して基体を平坦化した。
この基体について、実施例２と同様にエッチバックお
よびオーバーエッチングを行い、最終的には第５図
（Ｂ）に示されるように良好な平坦化を達成した。
よびオーバーエッチングを行い、最終的には第５図
（Ｂ）に示されるように良好な平坦化を達成した。
以上の説明からも明らかなように、本発明を適用すれ
ば、オーバーエッチング時にラジカル性を抑制しイオン
によるスパッタリング反応が主体となるエッチング条件
が採用されることにより、高精度な基体の平坦化が可能
となる。しかも、エッチバックではラジカル反応を主体
とする条件を採用するため、全体としてのスループット
が大幅に低下することはない。したがって本発明は、微
細でアスペクト比が高く、しかも深さの異なる接続孔に
上層配線材料を埋め込む必要が生ずる場合にも極めて信
頼性の高い加工を可能とし、高集積度，高性能を有する
半導体装置の製造に極めて有効である。
ば、オーバーエッチング時にラジカル性を抑制しイオン
によるスパッタリング反応が主体となるエッチング条件
が採用されることにより、高精度な基体の平坦化が可能
となる。しかも、エッチバックではラジカル反応を主体
とする条件を採用するため、全体としてのスループット
が大幅に低下することはない。したがって本発明は、微
細でアスペクト比が高く、しかも深さの異なる接続孔に
上層配線材料を埋め込む必要が生ずる場合にも極めて信
頼性の高い加工を可能とし、高集積度，高性能を有する
半導体装置の製造に極めて有効である。
第１図（Ａ）ないし第１図（Ｃ）は本発明の第１の発明
を適用した一実施例をその工程順に示す概略断面図であ
り、第１図（Ａ）はタングステン層の選択成長後の基体
の状態、第１図（Ｂ）はレジスト膜による基体の平坦化
状態、第１図（Ｃ）はエッチバックおよびオーバーエッ
チングが終了した際の基体の状態をそれぞれ表す。 第２図は本発明の第１の発明が適用される基体の選択成
長後における他の状態を示す概略断面図である。 第３図（Ａ）ないし第３図（Ｄ）は本発明の第２の発明
を適用した一実施例をその工程順に示す概略断面図であ
り、第３図（Ａ）はタングステン層の選択成長後の基体
の状態、第３図（Ｂ）はブランケット・タングステン層
の形成状態、第３図（Ｃ）はレジスト膜による基体の平
坦化状態、第３図（Ｄ）はエッチバックおよびオーバー
エッチングが終了した際の基体の状態をそれぞれ表す。 第４図は本発明の第２の発明が適用される基体の選択成
長後における他の状態を示す概略断面図である。 第５図（Ａ）および第５図（Ｂ）は本発明の第３の発明
を適用した一実施例をその工程順に示す概略断面図であ
り、第５図（Ａ）はタングステン層の選択成長後の基体
の状態、第５図（Ｂ）はエッチバックおよびオーバーエ
ッチングが終了した際の基体の状態をそれぞれ表す。 第６図（Ａ）および第６図（Ｂ）は本発明で使用される
有磁場マイクロ波プラズマ・エッチング装置の一構成例
を示す概略断面図てあり、第６図（Ａ）は高RFバイアス
周波数印加時、第６図（Ｂ）は低RFバイアス周波数印加
時における使用状態をそれぞれ示すものである。 １……基板 ２……（下段側の）下層配線層 ３……（上段側の）下層配線層 ４……層間絶縁膜 ５……第１の接続孔 ６……第２の接続孔 ７……タングステン層 7a,7b……突起 ８……レジスト膜 ９……ブランケット・タングステン層 13……プラズマ生成室 14……プラズマ引き出し窓 15……ウェハ 16……ウェハ・ステージ 17……試料室 23……切り換えスイッチ 24……第２のRF電源 25……第１のRF電源
を適用した一実施例をその工程順に示す概略断面図であ
り、第１図（Ａ）はタングステン層の選択成長後の基体
の状態、第１図（Ｂ）はレジスト膜による基体の平坦化
状態、第１図（Ｃ）はエッチバックおよびオーバーエッ
チングが終了した際の基体の状態をそれぞれ表す。 第２図は本発明の第１の発明が適用される基体の選択成
長後における他の状態を示す概略断面図である。 第３図（Ａ）ないし第３図（Ｄ）は本発明の第２の発明
を適用した一実施例をその工程順に示す概略断面図であ
り、第３図（Ａ）はタングステン層の選択成長後の基体
の状態、第３図（Ｂ）はブランケット・タングステン層
の形成状態、第３図（Ｃ）はレジスト膜による基体の平
坦化状態、第３図（Ｄ）はエッチバックおよびオーバー
エッチングが終了した際の基体の状態をそれぞれ表す。 第４図は本発明の第２の発明が適用される基体の選択成
長後における他の状態を示す概略断面図である。 第５図（Ａ）および第５図（Ｂ）は本発明の第３の発明
を適用した一実施例をその工程順に示す概略断面図であ
り、第５図（Ａ）はタングステン層の選択成長後の基体
の状態、第５図（Ｂ）はエッチバックおよびオーバーエ
ッチングが終了した際の基体の状態をそれぞれ表す。 第６図（Ａ）および第６図（Ｂ）は本発明で使用される
有磁場マイクロ波プラズマ・エッチング装置の一構成例
を示す概略断面図てあり、第６図（Ａ）は高RFバイアス
周波数印加時、第６図（Ｂ）は低RFバイアス周波数印加
時における使用状態をそれぞれ示すものである。 １……基板 ２……（下段側の）下層配線層 ３……（上段側の）下層配線層 ４……層間絶縁膜 ５……第１の接続孔 ６……第２の接続孔 ７……タングステン層 7a,7b……突起 ８……レジスト膜 ９……ブランケット・タングステン層 13……プラズマ生成室 14……プラズマ引き出し窓 15……ウェハ 16……ウェハ・ステージ 17……試料室 23……切り換えスイッチ 24……第２のRF電源 25……第１のRF電源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 H01L 21/3205
Claims (3)
- 【請求項１】段差を有する基体上の上段と下段に複数の
下層配線を形成する工程と、 前記下層配線が形成された基体の全面に層間絶縁膜を形
成する工程と、 前記層間絶縁膜に、前記下層配線を外方に臨ませる深さ
の異なる複数の接続孔を形成する工程と、 前記基板の下段側に形成された深い接続孔が完全に埋め
込まれるまで前記接続孔内に選択的に上層配線材料層を
成長させる工程と、 全面に平坦化材料層を形成して前記基体を平坦化する工
程と、 有磁場マイクロ波プラズマ・エッチング装置を用い、第
１の周波数のRFバイアスを印加し、且つ前記基体をプラ
ズマ密度の高い位置に設置し、ラジカル反応が主体とな
るエッチング条件で前記層間絶縁膜の表面が露出するま
で上記平坦化材料層と上記配線材料層との等速エッチバ
ックを行う工程と、 前記有磁場マイクロ波プラズマ・エッチング装置を用
い、前記第１の周波数より低い第２の周波数のRFバイア
スを印加し、且つ前記基体を前記プラズマ密度の高い位
置から遠ざけ、イオンによるスパッタリング反応が主体
となるエッチング条件に切り換えてオーバーエッチング
を行う工程とを有する半導体装置の製造方法。 - 【請求項２】段差を有する基体上の上段と下段に複数の
下層配線を形成する工程と、 前記下層配線が形成された基体の全面に層間絶縁膜を形
成する工程と、 前記層間絶縁膜に、前記下層配線を外方に臨ませる深さ
の異なる複数の接続孔を形成する工程と、 前記基体の上段側に形成された浅い接続孔が完全に埋め
込まれ、前記基体の下段側に形成された深い接続孔にお
いて埋込みが不足する状態となるよう前記接続孔内に選
択的に第１の上層配線材料層を成長させる工程と、 前記深い接続孔が完全に埋め込まれるように全面に第２
の上層配線材料層を形成する工程と、 全面に平坦化材料層を形成して前記基体を平坦化する工
程と、 有磁場マイクロ波プラズマ・エッチング装置を用い、第
１の周波数のRFバイアスを印加し、且つ前記基体をプラ
ズマ密度の高い位置に設置し、ラジカル反応が主体とな
るエッチング条件で前記層間絶縁膜の表面が露出するま
で少なくとも前記平坦化材料層と前記第２の上層配線材
料層とのエッチング速度が等しくなる条件でエッチバッ
クを行う工程と、 前記有磁場マイクロ波プラズマ・エッチング装置を用
い、前記第１の周波数より低い第２の周波数のRFバイア
スを印加し、且つ前記基体を前記プラズマ密度の高い位
置から遠ざけ、イオンによるスパッタリング反応が主体
となるエッチング条件に切り換えてオーバーエッチング
を行う工程とを有する半導体装置の製造方法。 - 【請求項３】段差を有する基体上の上段と下段に複数の
下層配線を形成する工程と、 前記下層配線が形成された基体の全面に層間絶縁膜を形
成する工程と、 前記層間絶縁膜に、前記下層配線を外方に臨ませる深さ
の異なる複数の接続孔を形成する工程と、 何れの接続孔においても埋込みが不足する状態となるよ
うに前記接続孔内に選択的に第１の上層配線材料層を成
長させる工程と、 前記接続孔が完全に埋め込まれるように全面に第２の上
層配線材料層を形成する工程と、 全面に平坦化材料層を形成して前記基体を平坦化する工
程と、 有磁場マイクロ波プラズマ・エッチング装置を用い、第
１の周波数のRFバイアスを印加し、且つ前記基体をプラ
ズマ密度の高い位置に設置し、ラジカル反応が主体とな
るエッチング条件で前記層間絶縁膜の表面が露出するま
で上記平坦化材料層と前記第２の上層配線材料層との等
速エッチバックを行う工程と、 前記有磁場マイクロ波プラズマ・エッチング装置を用
い、前記第１の周波数より低い第２の周波数のRFバイア
スを印加し、且つ前記基体を前記プラズマ密度の高い位
置から遠ざけ、イオンによるスパッタリング反応が主体
となるエッチング条件に切り換えてオーバーエッチング
を行う工程とを有することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286957A JP3067196B2 (ja) | 1990-10-26 | 1990-10-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2286957A JP3067196B2 (ja) | 1990-10-26 | 1990-10-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162624A JPH04162624A (ja) | 1992-06-08 |
| JP3067196B2 true JP3067196B2 (ja) | 2000-07-17 |
Family
ID=17711146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2286957A Expired - Lifetime JP3067196B2 (ja) | 1990-10-26 | 1990-10-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3067196B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5795831A (en) * | 1996-10-16 | 1998-08-18 | Ulvac Technologies, Inc. | Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers |
-
1990
- 1990-10-26 JP JP2286957A patent/JP3067196B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162624A (ja) | 1992-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3291889B2 (ja) | ドライエッチング方法 | |
| EP0516043B1 (en) | Dry etching method | |
| JP4454148B2 (ja) | 改良式の酸化層エッチング方法 | |
| US5302240A (en) | Method of manufacturing semiconductor device | |
| US6020271A (en) | Manufacturing method of semiconductor device | |
| US6225698B1 (en) | Method for making semiconductor devices having gradual slope contacts | |
| EP1062694A1 (en) | Process for copper etch back | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| JP4024636B2 (ja) | 有機系絶縁膜のエッチング方法及び半導体装置の製造方法 | |
| JP2003023000A (ja) | 半導体装置の製造方法 | |
| KR100493486B1 (ko) | 개선된 전도층 엣칭방법 및 장치 | |
| JP5161461B2 (ja) | プラズマ処理システムにおける選択性の制御方法 | |
| JP3408463B2 (ja) | 半導体装置の製造方法 | |
| JPH09120991A (ja) | 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成 | |
| JPH08186111A (ja) | 接続孔の形成方法 | |
| JP3067196B2 (ja) | 半導体装置の製造方法 | |
| US7521362B2 (en) | Methods for the optimization of ion energy control in a plasma processing system | |
| JP4577328B2 (ja) | 半導体装置の製造方法 | |
| JPH10189727A (ja) | 半導体装置の製造方法 | |
| JP3339255B2 (ja) | コンタクトプラグの形成方法 | |
| EP1126511A1 (en) | Plasma film forming method | |
| JPH0485928A (ja) | ドライエッチング方法 | |
| JP2000164580A (ja) | プラズマ処理装置及びそれを用いた処理方法 | |
| JP4260352B2 (ja) | 半導体装置の製造方法 | |
| US6979579B1 (en) | Methods and apparatus for inspecting contact openings in a plasma processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110519 Year of fee payment: 11 |