JPH08186111A - 接続孔の形成方法 - Google Patents
接続孔の形成方法Info
- Publication number
- JPH08186111A JPH08186111A JP6328369A JP32836994A JPH08186111A JP H08186111 A JPH08186111 A JP H08186111A JP 6328369 A JP6328369 A JP 6328369A JP 32836994 A JP32836994 A JP 32836994A JP H08186111 A JPH08186111 A JP H08186111A
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- etching
- connection hole
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 アスペクト比の高い微細な接続孔を上層配線
で良好に埋め込むための接続孔の断面形状のテーパ化
を、優れた精度と再現性をもって行う。 【構成】 絶縁膜Ｄの表層部を、水素含有量を高めた水
素富化層３とする。水素富化層は、プラズマＣＶＤ法あ
るいはイオン注入により形成される水素富化ＳｉＯx 層
または水素富化ＳｉＮ層である。この絶縁膜Ｄをフルオ
ロカーボン系ガスを用いてドライエッチングすると、水
素富化層３のエッチング時にはここから放出されるＨが
プラズマ中のＦ* を捕捉し、炭素系ポリマーの堆積を促
進して側壁保護膜６を強化するので、開口３ｔがテーパ
化する。しかし、その下のＳｉＯx膜２には異方性形状
を有する開口２ａが形成されるので、結局、開口端の近
傍のみがテーパ化したコンタクト・ホールが得られる。
で良好に埋め込むための接続孔の断面形状のテーパ化
を、優れた精度と再現性をもって行う。 【構成】 絶縁膜Ｄの表層部を、水素含有量を高めた水
素富化層３とする。水素富化層は、プラズマＣＶＤ法あ
るいはイオン注入により形成される水素富化ＳｉＯx 層
または水素富化ＳｉＮ層である。この絶縁膜Ｄをフルオ
ロカーボン系ガスを用いてドライエッチングすると、水
素富化層３のエッチング時にはここから放出されるＨが
プラズマ中のＦ* を捕捉し、炭素系ポリマーの堆積を促
進して側壁保護膜６を強化するので、開口３ｔがテーパ
化する。しかし、その下のＳｉＯx膜２には異方性形状
を有する開口２ａが形成されるので、結局、開口端の近
傍のみがテーパ化したコンタクト・ホールが得られる。
Description
【０００１】
【産業上の利用分野】本発明は半導体プロセス等の微細
加工分野に適用される接続孔の形成方法に関し、特に接
続孔のアスペクト比が大きい場合にも後工程において上
層配線材料による埋め込みを容易化するための断面形状
の改良に関する。
加工分野に適用される接続孔の形成方法に関し、特に接
続孔のアスペクト比が大きい場合にも後工程において上
層配線材料による埋め込みを容易化するための断面形状
の改良に関する。
【０００２】
【従来の技術】ＶＬＳＩ，ＵＬＳＩのように高集積化，
高性能化が進展した近年の半導体装置においては、その
製造過程において絶縁膜のエッチングに対する技術的要
求がますます厳しくなっている。絶縁膜のエッチングの
中でも特に難度の高いものが、コンタクト・ホールやビ
ア・ホールと呼ばれる接続孔を開口するためのエッチン
グである。この背景には、多層配線構造の採用により増
大するデバイスの表面段差を吸収するために絶縁膜で平
坦化が行われるようになり、これに接続孔そのものの直
径の縮小が加わって接続孔のアスペクト比が著しく増大
している事情がある。このような条件の下では、高エッ
チレート，高選択比，低ダメージ，マイクロローティン
グ効果の低減といった諸要求をいずれも実用レベルで満
足させながらドライエッチングを行うことが極めて困難
となっている。
高性能化が進展した近年の半導体装置においては、その
製造過程において絶縁膜のエッチングに対する技術的要
求がますます厳しくなっている。絶縁膜のエッチングの
中でも特に難度の高いものが、コンタクト・ホールやビ
ア・ホールと呼ばれる接続孔を開口するためのエッチン
グである。この背景には、多層配線構造の採用により増
大するデバイスの表面段差を吸収するために絶縁膜で平
坦化が行われるようになり、これに接続孔そのものの直
径の縮小が加わって接続孔のアスペクト比が著しく増大
している事情がある。このような条件の下では、高エッ
チレート，高選択比，低ダメージ，マイクロローティン
グ効果の低減といった諸要求をいずれも実用レベルで満
足させながらドライエッチングを行うことが極めて困難
となっている。
【０００３】半導体装置の製造プロセスにおいて絶縁膜
として用いられる代表的な材料は、酸化シリコン（Ｓｉ
Ｏx ：典型的にはｘ＝２）であり、これをドライエッチ
ング（プラズマ・エッチング）するためのエッチング・
ガスとしては、ＣＨＦ3 （トリフルオロメタン）やｃ−
Ｃ4 Ｆ8 （オクタフルオロシクロブタン）といったフル
オロカーボン（ＦＣ）系ガスが用いられている。ＦＣガ
スを用いると、エッチング種であるＦ* （フッ素ラジカ
ル）による化学反応をＣＦx + （フルオロカーボン・イ
オン）の運動エネルギーで支援するいわゆるイオン・ア
シスト機構が働くことにより、強固なＳｉ−Ｏ結合が切
断されＳｉＯx のエッチングが進行する。その一方で、
エッチング反応の副生成物としてＦＣガスに由来する炭
素系ポリマーが堆積し、下地選択性やマスク幅の変動に
影響を与える。近年の酸化シリコン系絶縁膜のエッチン
グでは、エッチング過程に関与するフッ素系化学種と堆
積過程に関与する炭素系化学種との量的バランス、すな
わちＦ／Ｃ比を制御することにより、高いエッチレート
や優れた形状異方性、あるいはこれらとトレードオフの
関係にある高選択比や低ダメージ性といった要求に対応
するために条件を最適化する方法が主流となっている。
として用いられる代表的な材料は、酸化シリコン（Ｓｉ
Ｏx ：典型的にはｘ＝２）であり、これをドライエッチ
ング（プラズマ・エッチング）するためのエッチング・
ガスとしては、ＣＨＦ3 （トリフルオロメタン）やｃ−
Ｃ4 Ｆ8 （オクタフルオロシクロブタン）といったフル
オロカーボン（ＦＣ）系ガスが用いられている。ＦＣガ
スを用いると、エッチング種であるＦ* （フッ素ラジカ
ル）による化学反応をＣＦx + （フルオロカーボン・イ
オン）の運動エネルギーで支援するいわゆるイオン・ア
シスト機構が働くことにより、強固なＳｉ−Ｏ結合が切
断されＳｉＯx のエッチングが進行する。その一方で、
エッチング反応の副生成物としてＦＣガスに由来する炭
素系ポリマーが堆積し、下地選択性やマスク幅の変動に
影響を与える。近年の酸化シリコン系絶縁膜のエッチン
グでは、エッチング過程に関与するフッ素系化学種と堆
積過程に関与する炭素系化学種との量的バランス、すな
わちＦ／Ｃ比を制御することにより、高いエッチレート
や優れた形状異方性、あるいはこれらとトレードオフの
関係にある高選択比や低ダメージ性といった要求に対応
するために条件を最適化する方法が主流となっている。
【０００４】半導体プロセスで用いられる絶縁膜の構成
材料としては、他に窒化シリコン（Ｓｉx Ｎy ：典型的
にはｘ＝３，ｙ＝４）がある。Ｓｉx Ｎy 系絶縁膜は、
そのエッチングにＳｉＯx 系絶縁膜ほどには強いイオン
・アシスト機構を必要としないが、エッチング反応，お
よびこれと拮抗する堆積反応に対する基本的な考え方は
ＳｉＯx 系絶縁膜と同じである。
材料としては、他に窒化シリコン（Ｓｉx Ｎy ：典型的
にはｘ＝３，ｙ＝４）がある。Ｓｉx Ｎy 系絶縁膜は、
そのエッチングにＳｉＯx 系絶縁膜ほどには強いイオン
・アシスト機構を必要としないが、エッチング反応，お
よびこれと拮抗する堆積反応に対する基本的な考え方は
ＳｉＯx 系絶縁膜と同じである。
【０００５】
【発明が解決しようとする課題】ところで接続孔に関し
ては、上述のようなＦ／Ｃ比制御の概念にもとづいてた
とえ異方性エッチングが達成されたとしても、アスペク
ト比が高い場合には後工程において上層配線による埋め
込みが困難となるといった新たな問題が発生する。現状
では、接続孔の埋め込みはブランケットＣＶＤ法により
成膜されるタングステン（Ｗ）膜、あるいは高温スパッ
タリング法により成膜されるＡｌ膜を用いて行われてい
る。ただし、これらの方法ではＷ膜やＡｌ膜の単層膜で
埋め込みが達成される訳ではなく、オーミック・コンタ
クト，バリヤ性，下地密着性を確保する観点から、接続
孔の内部を一旦、チタン（Ｔｉ）系バリヤメタルで被覆
することが必要である。たとえば、図１１に示されるよ
うに、下層配線３１上に積層された層間絶縁膜３２に接
続孔３２ａが開口されている場合、この接続孔３２ａは
まずＴｉ系バリヤメタル３３で被覆される。このＴｉ系
バリヤメタル３３は、実際には図示されるような単層膜
ではなく、多くの場合はＴｉ／ＴｉＮ積層膜、Ｔｉ／Ｔ
ｉＯＮ／Ｔｉ積層膜等が用いられる。
ては、上述のようなＦ／Ｃ比制御の概念にもとづいてた
とえ異方性エッチングが達成されたとしても、アスペク
ト比が高い場合には後工程において上層配線による埋め
込みが困難となるといった新たな問題が発生する。現状
では、接続孔の埋め込みはブランケットＣＶＤ法により
成膜されるタングステン（Ｗ）膜、あるいは高温スパッ
タリング法により成膜されるＡｌ膜を用いて行われてい
る。ただし、これらの方法ではＷ膜やＡｌ膜の単層膜で
埋め込みが達成される訳ではなく、オーミック・コンタ
クト，バリヤ性，下地密着性を確保する観点から、接続
孔の内部を一旦、チタン（Ｔｉ）系バリヤメタルで被覆
することが必要である。たとえば、図１１に示されるよ
うに、下層配線３１上に積層された層間絶縁膜３２に接
続孔３２ａが開口されている場合、この接続孔３２ａは
まずＴｉ系バリヤメタル３３で被覆される。このＴｉ系
バリヤメタル３３は、実際には図示されるような単層膜
ではなく、多くの場合はＴｉ／ＴｉＮ積層膜、Ｔｉ／Ｔ
ｉＯＮ／Ｔｉ積層膜等が用いられる。
【０００６】しかしながら上記のＴｉ系バリヤメタル、
特に下層側のＴｉ膜の成膜に関しては、ＣＶＤ成膜がま
だ研究段階にあることから、現状ではスパッタリング成
膜が主流となっている。ところが、基板へ向かう被着粒
子の飛来方向が最初からある程度規制されているスパッ
タリング法では、十分なステップ・カバレージ（段差被
覆性）を達成することができない。しかも、アスペクト
比の高い接続孔の内部では、奥深い領域ほど到達できる
被着粒子が減少するため、図１１に示されるように接続
孔３２ａの開口端にＴｉ系バリヤメタル３３が厚く堆積
する現象、いわゆるオーバーハングが発生する。このオ
ーバーハングは、上層配線の埋め込み特性にも重大な影
響を及ぼし、たとえば接続孔３２ａの内部が完全に埋め
込まれる前に開口端が塞がれると空隙（キー・ホール）
が発生する原因となる。
特に下層側のＴｉ膜の成膜に関しては、ＣＶＤ成膜がま
だ研究段階にあることから、現状ではスパッタリング成
膜が主流となっている。ところが、基板へ向かう被着粒
子の飛来方向が最初からある程度規制されているスパッ
タリング法では、十分なステップ・カバレージ（段差被
覆性）を達成することができない。しかも、アスペクト
比の高い接続孔の内部では、奥深い領域ほど到達できる
被着粒子が減少するため、図１１に示されるように接続
孔３２ａの開口端にＴｉ系バリヤメタル３３が厚く堆積
する現象、いわゆるオーバーハングが発生する。このオ
ーバーハングは、上層配線の埋め込み特性にも重大な影
響を及ぼし、たとえば接続孔３２ａの内部が完全に埋め
込まれる前に開口端が塞がれると空隙（キー・ホール）
が発生する原因となる。
【０００７】このような埋め込み特性の劣化を防止する
方法として、図１２に示されるように、接続孔３２ｔそ
のものを初めからテーパー化させるようなエッチングを
行うことも提案されている。たとえば、１９９０年ドラ
イ・プロセス・シンポジウム(Dry Process Symposium)
抄録集，ｐ．１０５〜１０９，演題番号Ｖ−３には、ウ
ェハを約−５０℃に冷却しながらＣＨＦ3 ガスを用いて
ＳｉＯ2 層間絶縁膜をドライエッチングする方法が記載
されている。ここでは、過剰な炭素系ポリマーの堆積に
より実質的なマスク幅が絶えず増大しながらエッチング
が進行するので、ビアホールの側壁面が傾斜する。
方法として、図１２に示されるように、接続孔３２ｔそ
のものを初めからテーパー化させるようなエッチングを
行うことも提案されている。たとえば、１９９０年ドラ
イ・プロセス・シンポジウム(Dry Process Symposium)
抄録集，ｐ．１０５〜１０９，演題番号Ｖ−３には、ウ
ェハを約−５０℃に冷却しながらＣＨＦ3 ガスを用いて
ＳｉＯ2 層間絶縁膜をドライエッチングする方法が記載
されている。ここでは、過剰な炭素系ポリマーの堆積に
より実質的なマスク幅が絶えず増大しながらエッチング
が進行するので、ビアホールの側壁面が傾斜する。
【０００８】一方、上述の方法が、低温冷却下における
炭素系ポリマーの蒸気圧の低下と堆積の促進にもとづい
ているのに対し、エッチング・ガス中に水素を添加して
フッ素系エッチング種を消費することにより系内のＦ／
Ｃ比を上昇させ、結果的に炭素性ポリマーの堆積を促進
する別の手法も知られている。たとえば、プロシーディ
ングス・オブ・ザ・セカンド・シンポジウム・オン・ド
ライ・プロセス（Proceedings of the Second Symposiu
m on Dry Process) （１９８０），ｐ．４９〜５３に
は、ＣＦ4 ガスを用いて窒化シリコン薄膜をエッチング
する際に、ガス系へのＨ2 添加量が増えると堆積物の増
加によりエッチング・パターンの側壁面が傾斜する現象
が報告されている。なお、この刊行物に記載される技術
は、接続孔ではなく溝型パターンを対象としたものであ
るが、Ｈ2 ガス添加によりＦ／Ｃ比を制御する基本的な
考え方は共通である。
炭素系ポリマーの蒸気圧の低下と堆積の促進にもとづい
ているのに対し、エッチング・ガス中に水素を添加して
フッ素系エッチング種を消費することにより系内のＦ／
Ｃ比を上昇させ、結果的に炭素性ポリマーの堆積を促進
する別の手法も知られている。たとえば、プロシーディ
ングス・オブ・ザ・セカンド・シンポジウム・オン・ド
ライ・プロセス（Proceedings of the Second Symposiu
m on Dry Process) （１９８０），ｐ．４９〜５３に
は、ＣＦ4 ガスを用いて窒化シリコン薄膜をエッチング
する際に、ガス系へのＨ2 添加量が増えると堆積物の増
加によりエッチング・パターンの側壁面が傾斜する現象
が報告されている。なお、この刊行物に記載される技術
は、接続孔ではなく溝型パターンを対象としたものであ
るが、Ｈ2 ガス添加によりＦ／Ｃ比を制御する基本的な
考え方は共通である。
【０００９】しかしながら、エッチング・パターンの断
面形状をテーパ化させるこれらの方法にあっては、いず
れにしても有意なテーパ化を達成するために過剰な炭素
系ポリマーの生成が必要であり、パーティクル・レベル
を悪化させる懸念が大きい。しかも、これらを接続孔の
エッチングに適用すると、接続孔の底面積がマスクの開
口面積よりも狭くなるため、そこに埋め込まれた導電材
料層と下地の配線材料層とのコンタクト抵抗が増大する
といった問題も生ずる。さらに、このように接続孔の側
壁面全体が傾斜している場合には、テーパ角が余程正確
に制御されていないと接続孔の底面積やコンタクト位置
も変化することになるため、今後のデザイン・ルールの
より一層の縮小には対応が困難となる。
面形状をテーパ化させるこれらの方法にあっては、いず
れにしても有意なテーパ化を達成するために過剰な炭素
系ポリマーの生成が必要であり、パーティクル・レベル
を悪化させる懸念が大きい。しかも、これらを接続孔の
エッチングに適用すると、接続孔の底面積がマスクの開
口面積よりも狭くなるため、そこに埋め込まれた導電材
料層と下地の配線材料層とのコンタクト抵抗が増大する
といった問題も生ずる。さらに、このように接続孔の側
壁面全体が傾斜している場合には、テーパ角が余程正確
に制御されていないと接続孔の底面積やコンタクト位置
も変化することになるため、今後のデザイン・ルールの
より一層の縮小には対応が困難となる。
【００１０】そこで本発明は、アスペクト比が大きく開
口寸法が微細であっても、後工程における上層配線材料
による埋め込みに支障を来さない接続孔を良好な制御性
および再現性をもって形成する方法を提供することを目
的とする。
口寸法が微細であっても、後工程における上層配線材料
による埋め込みに支障を来さない接続孔を良好な制御性
および再現性をもって形成する方法を提供することを目
的とする。
【００１１】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上述の目的を達成するために提案されるもの
であり、下層配線を被覆する絶縁膜の上にエッチング・
マスクを形成し、プラズマ・エッチングにより該絶縁膜
に接続孔を開口する際に、前記絶縁膜の膜厚方向の一部
をプラズマ中のエッチング種を消費し得るスカベンジャ
の含有量を高めた富化層にて構成し、該富化層のエッチ
ング中には前記エッチング・マスクの側壁面上における
堆積種の堆積を促進することにより、前記接続孔の深さ
方向の一部においてその断面形状をテーパ化させるもの
である。
造方法は、上述の目的を達成するために提案されるもの
であり、下層配線を被覆する絶縁膜の上にエッチング・
マスクを形成し、プラズマ・エッチングにより該絶縁膜
に接続孔を開口する際に、前記絶縁膜の膜厚方向の一部
をプラズマ中のエッチング種を消費し得るスカベンジャ
の含有量を高めた富化層にて構成し、該富化層のエッチ
ング中には前記エッチング・マスクの側壁面上における
堆積種の堆積を促進することにより、前記接続孔の深さ
方向の一部においてその断面形状をテーパ化させるもの
である。
【００１２】ここで、上記の“富化”を達成し得るスカ
ベンジャの含有量は、接続孔の断面形状に有意なテーパ
形状を発生させ得る量であれば特に限定されるものでは
ないが、１０〜数１０ｗｔ％のオーダーであることが必
要である。
ベンジャの含有量は、接続孔の断面形状に有意なテーパ
形状を発生させ得る量であれば特に限定されるものでは
ないが、１０〜数１０ｗｔ％のオーダーであることが必
要である。
【００１３】上記のテーパ化は富化層のエッチング中に
生ずるものであるから、接続孔の深さ方向のどの部分を
テーパ化させるかにより、絶縁膜の膜厚方向における富
化層の形成位置も変わる。バリヤメタル、さらに上層配
線のカバレージを改善する観点からは、上記富化層を、
前記絶縁膜の最表層部に形成し、接続孔の開口端をテー
パ化することが最も有効である。なお、上記富化層は、
気相成長法あるいはイオン注入によりスカベンジャを絶
縁膜に導入することにより、形成可能である。
生ずるものであるから、接続孔の深さ方向のどの部分を
テーパ化させるかにより、絶縁膜の膜厚方向における富
化層の形成位置も変わる。バリヤメタル、さらに上層配
線のカバレージを改善する観点からは、上記富化層を、
前記絶縁膜の最表層部に形成し、接続孔の開口端をテー
パ化することが最も有効である。なお、上記富化層は、
気相成長法あるいはイオン注入によりスカベンジャを絶
縁膜に導入することにより、形成可能である。
【００１４】実際の半導体プロセスを考えた場合に最も
実用的な方法は、前記絶縁膜としてシリコン化合物膜、
前記エッチング種としてフッ素系化学種、前記スカベン
ジャとして水素系化学種、前記堆積種として炭素系ポリ
マーをそれぞれ用いる方法である。かかるエッチング
は、フルオロカーボン系ガスを用いた場合に達成される
ものである。この場合の水素系化学種は、エッチング反
応系のＦ／Ｃ比を変化させる働きをする。
実用的な方法は、前記絶縁膜としてシリコン化合物膜、
前記エッチング種としてフッ素系化学種、前記スカベン
ジャとして水素系化学種、前記堆積種として炭素系ポリ
マーをそれぞれ用いる方法である。かかるエッチング
は、フルオロカーボン系ガスを用いた場合に達成される
ものである。この場合の水素系化学種は、エッチング反
応系のＦ／Ｃ比を変化させる働きをする。
【００１５】前記シリコン化合物膜の代表例は、酸化シ
リコン系薄膜であり、プラズマＣＶＤ法により形成する
ことができる。酸化シリコン系薄膜をプラズマＣＶＤ法
で形成する場合、一般的にＳｉ供給源としてはＳｉＨ4
等のシラン系ガスが用いられるが、このときＳｉＨ4 に
由来する水素原子が膜内に取り込まれる。このときの水
素含有量が成膜条件に依存して変化することは、たとえ
ば“ＶＬＳＩテクノロジー”（Ｓ．Ｍ．シー編，マグロ
ウヒル社刊，１９８８年）ｐ．２５８にも記載されてい
る公知の事実であり、通常はこの値を含有量を許容レベ
ル以下に抑えて耐水性や絶縁耐圧を保証するような条件
設定を行っている。本発明では、成膜工程の一部におい
てこの水素含有量を増大させるような条件変更を行い、
水素富化酸化シリコン系薄膜を形成する。
リコン系薄膜であり、プラズマＣＶＤ法により形成する
ことができる。酸化シリコン系薄膜をプラズマＣＶＤ法
で形成する場合、一般的にＳｉ供給源としてはＳｉＨ4
等のシラン系ガスが用いられるが、このときＳｉＨ4 に
由来する水素原子が膜内に取り込まれる。このときの水
素含有量が成膜条件に依存して変化することは、たとえ
ば“ＶＬＳＩテクノロジー”（Ｓ．Ｍ．シー編，マグロ
ウヒル社刊，１９８８年）ｐ．２５８にも記載されてい
る公知の事実であり、通常はこの値を含有量を許容レベ
ル以下に抑えて耐水性や絶縁耐圧を保証するような条件
設定を行っている。本発明では、成膜工程の一部におい
てこの水素含有量を増大させるような条件変更を行い、
水素富化酸化シリコン系薄膜を形成する。
【００１６】あるいは、絶縁膜の大部分を通常の酸化シ
リコン系薄膜とし、富化層をプラズマＣＶＤにより形成
される窒化シリコン系薄膜としても良い。窒化シリコン
系薄膜をプラズマＣＶＤ法で形成する場合も、Ｓｉ供給
源として一般にＳｉＨ4 等のシラン系ガスが用いられ
る。窒化シリコン系薄膜の水素含有量が成膜条件の制御
により可変であることは、やはり上記“ＶＬＳＩテクノ
ロジー”ｐ．２６２に記載されている。ただし、窒化シ
リコン系薄膜は酸化シリコン系薄膜に比べて誘電率が２
倍程度も高く、また応力も大きいため、絶縁膜全体を窒
化シリコン系薄膜にて構成すると配線間容量を増大させ
たり基板にクラックを発生させたりする虞れがある。本
発明において、窒化シリコン系薄膜を富化層にのみ用い
ているのは、このような不都合を回避するためである。
リコン系薄膜とし、富化層をプラズマＣＶＤにより形成
される窒化シリコン系薄膜としても良い。窒化シリコン
系薄膜をプラズマＣＶＤ法で形成する場合も、Ｓｉ供給
源として一般にＳｉＨ4 等のシラン系ガスが用いられ
る。窒化シリコン系薄膜の水素含有量が成膜条件の制御
により可変であることは、やはり上記“ＶＬＳＩテクノ
ロジー”ｐ．２６２に記載されている。ただし、窒化シ
リコン系薄膜は酸化シリコン系薄膜に比べて誘電率が２
倍程度も高く、また応力も大きいため、絶縁膜全体を窒
化シリコン系薄膜にて構成すると配線間容量を増大させ
たり基板にクラックを発生させたりする虞れがある。本
発明において、窒化シリコン系薄膜を富化層にのみ用い
ているのは、このような不都合を回避するためである。
【００１７】
【作用】本発明において、膜厚方向の一部にスカベンジ
ャの含有量の高い富化層を有する絶縁膜をエッチングす
ると、富化層のエッチング中にはここから放出されるス
カベンジャによりプラズマ中のエッチング種が捕捉さ
れ、エッチング反応系における堆積種の含有比が相対的
に増大する。この堆積種はエッチング・マスクの側壁面
上に堆積し、その見掛け上のパターン幅を増大させるよ
うに働く。このため、富化層のエッチング時にはエッチ
ング深さが増すと同時にパターン幅が広がり、結果的に
接続孔の深さ方向の一部において、その断面形状がテー
パ化する。上記富化層を絶縁膜の最表層部に形成すれ
ば、接続孔の開口端がテーパ化し、バリヤメタルや上層
配線の埋め込みが極めて容易となる。
ャの含有量の高い富化層を有する絶縁膜をエッチングす
ると、富化層のエッチング中にはここから放出されるス
カベンジャによりプラズマ中のエッチング種が捕捉さ
れ、エッチング反応系における堆積種の含有比が相対的
に増大する。この堆積種はエッチング・マスクの側壁面
上に堆積し、その見掛け上のパターン幅を増大させるよ
うに働く。このため、富化層のエッチング時にはエッチ
ング深さが増すと同時にパターン幅が広がり、結果的に
接続孔の深さ方向の一部において、その断面形状がテー
パ化する。上記富化層を絶縁膜の最表層部に形成すれ
ば、接続孔の開口端がテーパ化し、バリヤメタルや上層
配線の埋め込みが極めて容易となる。
【００１８】このように本発明では、テーパ化は接続孔
の深さ方向の一部にのみ生ずるため、従来のように接続
孔の深さ方向の全体をテーパー化させる方法と異なり、
接続孔の底面積が極端に縮小したりコンタクト抵抗が上
昇する虞れが無い。また、エッチング・ガスへ添加され
たスカベンジャによりＦ／Ｃ比を制御するのではなく、
被エッチング物そのものから放出されるスカベンジャに
より接続孔の近傍で堆積種を増大させるため、従来法に
比べてテーパ角の再現性に優れ、またパーティクル汚染
を増大させる虞れもない。
の深さ方向の一部にのみ生ずるため、従来のように接続
孔の深さ方向の全体をテーパー化させる方法と異なり、
接続孔の底面積が極端に縮小したりコンタクト抵抗が上
昇する虞れが無い。また、エッチング・ガスへ添加され
たスカベンジャによりＦ／Ｃ比を制御するのではなく、
被エッチング物そのものから放出されるスカベンジャに
より接続孔の近傍で堆積種を増大させるため、従来法に
比べてテーパ角の再現性に優れ、またパーティクル汚染
を増大させる虞れもない。
【００１９】前記絶縁膜をシリコン化合物膜により構成
し、前記エッチング種としてフッ素系化学種，前記堆積
種として炭素系ポリマーをそれぞれ用いるようなＦＣ系
ガスを用いたプラズマ・エッチングでは、スカベンジャ
として水素系化学種が供給されることによりフッ素系化
学種が除去されるため、エッチング反応系のＦ／Ｃ比が
低下し、炭素系ポリマーの堆積が促進される。この時の
反応式は、典型的には次のように表される。 ＣＦx ＋ ｘＨ → Ｃ（堆積）＋ ｘＨＦ（排気除
去） なお上記富化層は、気相成長法やイオン注入によりスカ
ベンジャを導入する手法により、絶縁膜の膜厚方向の一
部に制御性良く形成することができる。特に、プラズマ
ＣＶＤにより形成される酸化シリコン系薄膜を用いて絶
縁膜を構成する場合には、前記富化層はプラズマＣＶＤ
の成膜条件の途中変更により連続的かつ簡便に形成する
ことができる。また、前記富化層をプラズマＣＶＤによ
り形成される窒化シリコン系薄膜を用いて構成する場合
には、絶縁膜全体としての絶縁耐圧を保証することがで
きる。
し、前記エッチング種としてフッ素系化学種，前記堆積
種として炭素系ポリマーをそれぞれ用いるようなＦＣ系
ガスを用いたプラズマ・エッチングでは、スカベンジャ
として水素系化学種が供給されることによりフッ素系化
学種が除去されるため、エッチング反応系のＦ／Ｃ比が
低下し、炭素系ポリマーの堆積が促進される。この時の
反応式は、典型的には次のように表される。 ＣＦx ＋ ｘＨ → Ｃ（堆積）＋ ｘＨＦ（排気除
去） なお上記富化層は、気相成長法やイオン注入によりスカ
ベンジャを導入する手法により、絶縁膜の膜厚方向の一
部に制御性良く形成することができる。特に、プラズマ
ＣＶＤにより形成される酸化シリコン系薄膜を用いて絶
縁膜を構成する場合には、前記富化層はプラズマＣＶＤ
の成膜条件の途中変更により連続的かつ簡便に形成する
ことができる。また、前記富化層をプラズマＣＶＤによ
り形成される窒化シリコン系薄膜を用いて構成する場合
には、絶縁膜全体としての絶縁耐圧を保証することがで
きる。
【００２０】
【実施例】以下、本発明の好適な実施例について図面を
参照しながら説明する。
参照しながら説明する。
【００２１】実施例１ 本実施例は、プラズマＣＶＤ法によりＳｉＯx 膜、およ
びその表層部にスカベンジャ含有量の高い層として水素
富化ＳｉＯx 層（以下、ＳｉＯx ：Ｈ層と記載する。）
からなる水素富化層を連続的に形成し、これらを有磁場
マイクロ波プラズマ・エッチング装置とＣＨＦ3 ／ＣＨ
2 Ｆ2 混合ガスを用いてエッチングしてコンタクト・ホ
ールを形成し、さらにこのコンタクト・ホールをＡｌ系
上層配線で埋め込んだ例である。このプロセスを、図１
ないし図５を参照しながら説明する。
びその表層部にスカベンジャ含有量の高い層として水素
富化ＳｉＯx 層（以下、ＳｉＯx ：Ｈ層と記載する。）
からなる水素富化層を連続的に形成し、これらを有磁場
マイクロ波プラズマ・エッチング装置とＣＨＦ3 ／ＣＨ
2 Ｆ2 混合ガスを用いてエッチングしてコンタクト・ホ
ールを形成し、さらにこのコンタクト・ホールをＡｌ系
上層配線で埋め込んだ例である。このプロセスを、図１
ないし図５を参照しながら説明する。
【００２２】まず、図１に示されるように、予め不純物
拡散領域（図示せず。）が形成されたＳｉ基板１上に絶
縁膜Ｄを成膜し、さらにこの上にコンタクト・ホール・
パターンに倣った開口５（開口径０．５μｍ）を有する
レジスト・マスク４を一例としてｉ線リソグラフィによ
り形成した。ここで上記絶縁膜Ｄは、下層側から順にＳ
ｉＯx 膜２、およびＳｉＯx ：Ｈ層からなる水素富化層
３とが各々０．５μｍの膜厚をもってプラズマＣＶＤ法
により順次積層されたものである。このプラズマＣＶＤ
条件の一例を以下に示す。
拡散領域（図示せず。）が形成されたＳｉ基板１上に絶
縁膜Ｄを成膜し、さらにこの上にコンタクト・ホール・
パターンに倣った開口５（開口径０．５μｍ）を有する
レジスト・マスク４を一例としてｉ線リソグラフィによ
り形成した。ここで上記絶縁膜Ｄは、下層側から順にＳ
ｉＯx 膜２、およびＳｉＯx ：Ｈ層からなる水素富化層
３とが各々０．５μｍの膜厚をもってプラズマＣＶＤ法
により順次積層されたものである。このプラズマＣＶＤ
条件の一例を以下に示す。
【００２３】〔ＳｉＯx 膜２の成膜条件〕 ＳｉＨ4 流量 ３００ ＳＣＣＭ Ｏ2 流量 ３００ ＳＣＣＭ ガス圧 ３００ Ｐａ ウェハ温度 ４００ ℃ 成膜時間 ２ 分 〔水素富化層（ＳｉＯx ：Ｈ層）３の成膜条件〕 ＳｉＨ4 流量 ４００ ＳＣＣＭ Ｏ2 流量 ３００ ＳＣＣＭ ガス圧 ３００ Ｐａ ウェハ温度 ３５０ ℃ 成膜時間 ３ 分 上記ＳｉＯx 膜２のＨ含有量が約２〜３ｗｔ％であるの
に対し、上記水素富化層３のそれは約２０ｗｔ％であっ
た。
に対し、上記水素富化層３のそれは約２０ｗｔ％であっ
た。
【００２４】次に、このウェハを有磁場マイクロ波プラ
ズマ・エッチング装置にセットし、一例として下記の条
件で絶縁膜Ｄをエッチングした。 ＣＨＦ3 流量 ４５ ＳＣＣＭ ＣＨ2 Ｆ2 流量 ５ ＳＣＣＭ ガス圧 ０．２７ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ ＧＨｚ） ＲＦバイアス・パワー ２００ Ｗ（８００ ｋＨｚ） ウェハ温度 ２０ ℃ このエッチングは、基本的にＦ* による絶縁膜Ｄからの
Ｓｉの引き抜き反応がＣＦx + イオンの入射エネルギー
にアシストされる機構で進行するものであり、上記の条
件はＳｉＯx 膜２のエッチングが異方的に進行するよう
に最適化されている。しかし、Ｈ含有量の多い水素富化
層３のエッチング中には、ここから放出されるＨがプラ
ズマ中のＦ* を捕捉してＨＦ（フッ化水素）を生成し、
これが系外へ除去されてしまうため、相対的にフルロオ
カーボン系ポリマーの堆積量が多くなる。この結果、図
２に示されるように側壁保護膜６が厚く形成され、水素
富化層３には断面形状がテーパ化した開口３ｔ〔添え字
ｔはテーパ(tapered) 形状を表す。〕が形成された。
ズマ・エッチング装置にセットし、一例として下記の条
件で絶縁膜Ｄをエッチングした。 ＣＨＦ3 流量 ４５ ＳＣＣＭ ＣＨ2 Ｆ2 流量 ５ ＳＣＣＭ ガス圧 ０．２７ Ｐａ マイクロ波パワー １２００ Ｗ（２．４５ ＧＨｚ） ＲＦバイアス・パワー ２００ Ｗ（８００ ｋＨｚ） ウェハ温度 ２０ ℃ このエッチングは、基本的にＦ* による絶縁膜Ｄからの
Ｓｉの引き抜き反応がＣＦx + イオンの入射エネルギー
にアシストされる機構で進行するものであり、上記の条
件はＳｉＯx 膜２のエッチングが異方的に進行するよう
に最適化されている。しかし、Ｈ含有量の多い水素富化
層３のエッチング中には、ここから放出されるＨがプラ
ズマ中のＦ* を捕捉してＨＦ（フッ化水素）を生成し、
これが系外へ除去されてしまうため、相対的にフルロオ
カーボン系ポリマーの堆積量が多くなる。この結果、図
２に示されるように側壁保護膜６が厚く形成され、水素
富化層３には断面形状がテーパ化した開口３ｔ〔添え字
ｔはテーパ(tapered) 形状を表す。〕が形成された。
【００２５】しかし、その後のＳｉＯx 膜２のエッチン
グは異方的に進行し、図３に示されるような開口２ａ
〔添え字ａは異方性（anisotropic)形状を表す。〕が形
成された。このようにして形成された開口３ｔ，２ａ
は、全体としてみると底面に比べて開口端の開口径の広
いコンタクト・ホール７を構成している。このコンタク
ト・ホール７の底面における開口径は０．４μｍであ
り、レジスト・マスク４の開口幅より狭くなった。つま
り本発明では、予めテーパ化による開口径の減少分を見
込んで、レジスト・マスク４の開口５の幅を設定してお
くことが必要である。しかし、従来のようにエッチング
雰囲気全体を堆積性の強い雰囲気としていないため、パ
ーティクル汚染が深刻化せず、またコンタクト・ホール
７の開口径やテーパ角の制御性も極めて良好であった。
グは異方的に進行し、図３に示されるような開口２ａ
〔添え字ａは異方性（anisotropic)形状を表す。〕が形
成された。このようにして形成された開口３ｔ，２ａ
は、全体としてみると底面に比べて開口端の開口径の広
いコンタクト・ホール７を構成している。このコンタク
ト・ホール７の底面における開口径は０．４μｍであ
り、レジスト・マスク４の開口幅より狭くなった。つま
り本発明では、予めテーパ化による開口径の減少分を見
込んで、レジスト・マスク４の開口５の幅を設定してお
くことが必要である。しかし、従来のようにエッチング
雰囲気全体を堆積性の強い雰囲気としていないため、パ
ーティクル汚染が深刻化せず、またコンタクト・ホール
７の開口径やテーパ角の制御性も極めて良好であった。
【００２６】その後の工程は常法にしたがって行った。
すなわち、まずアッシングを行って図４に示されるよう
にレジスト・マスク４および側壁保護膜６を除去した。
さらにスパッタリングを行い、図５に示されるようにバ
リヤメタル８とＡｌ系上層配線膜９とを順次積層し、上
記コンタクト・ホール７を埋め込んだ。ここで、上記バ
リヤメタル８は一例として厚さ約３０ｎｍのＴｉ膜と厚
さ約７０ｎｍのＴｉＮ膜とがこの順に積層されたもので
あり、またＡｌ系上層配線９はたとえばＡｌ−１％Ｓｉ
膜からなる。このとき、コンタクト・ホール７の開口端
がテーパ化されていることにより、従来のようなバリヤ
メタル８のオーバーハングは形成されず、したがって上
層配線９の埋め込みもキー・ホールを発生することなく
円滑に行われた。
すなわち、まずアッシングを行って図４に示されるよう
にレジスト・マスク４および側壁保護膜６を除去した。
さらにスパッタリングを行い、図５に示されるようにバ
リヤメタル８とＡｌ系上層配線膜９とを順次積層し、上
記コンタクト・ホール７を埋め込んだ。ここで、上記バ
リヤメタル８は一例として厚さ約３０ｎｍのＴｉ膜と厚
さ約７０ｎｍのＴｉＮ膜とがこの順に積層されたもので
あり、またＡｌ系上層配線９はたとえばＡｌ−１％Ｓｉ
膜からなる。このとき、コンタクト・ホール７の開口端
がテーパ化されていることにより、従来のようなバリヤ
メタル８のオーバーハングは形成されず、したがって上
層配線９の埋め込みもキー・ホールを発生することなく
円滑に行われた。
【００２７】実施例２ 本実施例は、実施例１と同様のＳｉＯx 膜およびＳｉＯ
x ：Ｈ層からなる絶縁膜をＡｌ系下層配線上に形成し、
これらを有磁場マイクロ波プラズマ・エッチング装置と
ＣＨＦ3 ／ＣＨ2 Ｆ2 混合ガスを用いてエッチングして
ビア・ホールを形成し、さらにこのビア・ホールをＡｌ
系上層配線で埋め込んだ例である。このプロセスを、図
６ないし図１０を参照しながら説明する。
x ：Ｈ層からなる絶縁膜をＡｌ系下層配線上に形成し、
これらを有磁場マイクロ波プラズマ・エッチング装置と
ＣＨＦ3 ／ＣＨ2 Ｆ2 混合ガスを用いてエッチングして
ビア・ホールを形成し、さらにこのビア・ホールをＡｌ
系上層配線で埋め込んだ例である。このプロセスを、図
６ないし図１０を参照しながら説明する。
【００２８】まず、図５に示されるように、層間絶縁膜
１１上に形成された下層配線１５を被覆して絶縁膜Ｄを
成膜し、さらにこの上にビア・ホール・パターンに倣っ
た開口１９（開口径０．５μｍ）を有するレジスト・マ
スク１８を一例としてｉ線リソグラフィにより形成し
た。ここで、下層配線１５は、一例としてＴｉ系バリヤ
メタル１２，Ａｌ−１％Ｓｉ膜１３，およびＳｉＯＮ系
反射防止膜１４がこの順に積層された積層膜をパターニ
ングしてなるものである。また、上記絶縁膜Ｄは、下層
側から順に膜厚約０．２μｍのＳｉＯx 膜１６と、膜厚
約０．３μｍのＳｉＯx ：Ｈ層からなる水素富化層１７
とがプラズマＣＶＤ法により順次積層されたものであ
る。このときのプラズマＣＶＤ条件は、ＳｉＯx 膜１６
の成膜時間を１分、ＳｉＯx 膜１７の成膜時間を２分と
した他は、実施例１と同じであり、各膜のＨ含有量はそ
れぞれ約２〜３ｗｔ％および２０ｗｔ％であった。
１１上に形成された下層配線１５を被覆して絶縁膜Ｄを
成膜し、さらにこの上にビア・ホール・パターンに倣っ
た開口１９（開口径０．５μｍ）を有するレジスト・マ
スク１８を一例としてｉ線リソグラフィにより形成し
た。ここで、下層配線１５は、一例としてＴｉ系バリヤ
メタル１２，Ａｌ−１％Ｓｉ膜１３，およびＳｉＯＮ系
反射防止膜１４がこの順に積層された積層膜をパターニ
ングしてなるものである。また、上記絶縁膜Ｄは、下層
側から順に膜厚約０．２μｍのＳｉＯx 膜１６と、膜厚
約０．３μｍのＳｉＯx ：Ｈ層からなる水素富化層１７
とがプラズマＣＶＤ法により順次積層されたものであ
る。このときのプラズマＣＶＤ条件は、ＳｉＯx 膜１６
の成膜時間を１分、ＳｉＯx 膜１７の成膜時間を２分と
した他は、実施例１と同じであり、各膜のＨ含有量はそ
れぞれ約２〜３ｗｔ％および２０ｗｔ％であった。
【００２９】次に、このウェハを有磁場マイクロ波プラ
ズマ・エッチング装置にセットし、上記絶縁膜Ｄをエッ
チングした。このときのエッチング条件は、下地である
下層配線１５のスパッタを抑えるためにＲＦバイアス・
パワーを１７０Ｗに下げた他は、実施例１と同じとし
た。このとき、Ｈ含有量の多い水素富化層１７のエッチ
ング中には、フルロオカーボン系ポリマーの堆積が促進
されて側壁保護膜２０が肥厚化するために、ＳｉＯx ：
Ｈ層１７には図７に示されるようにテーパ化した断面形
状を有する開口１７ｔが形成された。
ズマ・エッチング装置にセットし、上記絶縁膜Ｄをエッ
チングした。このときのエッチング条件は、下地である
下層配線１５のスパッタを抑えるためにＲＦバイアス・
パワーを１７０Ｗに下げた他は、実施例１と同じとし
た。このとき、Ｈ含有量の多い水素富化層１７のエッチ
ング中には、フルロオカーボン系ポリマーの堆積が促進
されて側壁保護膜２０が肥厚化するために、ＳｉＯx ：
Ｈ層１７には図７に示されるようにテーパ化した断面形
状を有する開口１７ｔが形成された。
【００３０】しかし、その後のＳｉＯx 膜１６のエッチ
ングは異方的に進行し、図８に示されるような開口１６
ａが形成された。このようにして形成された開口１７
ｔ，１６ａは、全体としてみると底面に比べて開口端の
開口径の広いビア・ホール２１を構成している。このコ
ンタクト・ホール７の底面における開口径は０．４μｍ
であり、レジスト・マスク４の開口幅より狭くなった
が、再現性は良好であった。
ングは異方的に進行し、図８に示されるような開口１６
ａが形成された。このようにして形成された開口１７
ｔ，１６ａは、全体としてみると底面に比べて開口端の
開口径の広いビア・ホール２１を構成している。このコ
ンタクト・ホール７の底面における開口径は０．４μｍ
であり、レジスト・マスク４の開口幅より狭くなった
が、再現性は良好であった。
【００３１】この後の工程は常法にしたがって行った。
すなわち、まずアッシングを行って図９に示されるよう
にレジスト・マスク４および側壁保護膜６を除去した。
さらに、スパッタリングを行って図１０に示されるよう
に、バリヤメタル２２と上層配線膜２３とを順次積層
し、上記ビア・ホール２１を良好に埋め込んだ。本発明
では、このように微細なビア・ホールを制御性良く形成
し、しかもこれを良好に埋め込むことができるため、従
来のように上下パターンの合わせズレを見込んでコンタ
クト部の下層配線幅を太くする必要が無くなり、いわゆ
るオーバーラップレス・コンタクトを実現することがで
きた。
すなわち、まずアッシングを行って図９に示されるよう
にレジスト・マスク４および側壁保護膜６を除去した。
さらに、スパッタリングを行って図１０に示されるよう
に、バリヤメタル２２と上層配線膜２３とを順次積層
し、上記ビア・ホール２１を良好に埋め込んだ。本発明
では、このように微細なビア・ホールを制御性良く形成
し、しかもこれを良好に埋め込むことができるため、従
来のように上下パターンの合わせズレを見込んでコンタ
クト部の下層配線幅を太くする必要が無くなり、いわゆ
るオーバーラップレス・コンタクトを実現することがで
きた。
【００３２】実施例３ 本実施例は、プラズマＣＶＤ法によりＳｉＯ2 膜、およ
びその表層部に水素富化層として水素富化ＳｉＮ層（以
下、ＳｉＮ：Ｈ層と記載する。）を形成し、これらをＩ
ＣＰ（誘導結合プラズマ）エッチング装置とＣ2 Ｆ6 ガ
スを用いてエッチングしてコンタクト・ホールを形成
し、さらにこのコンタクト・ホールをＡｌ系上層配線で
埋め込んだ例である。参照図面は、前出の図１ないし図
３である。
びその表層部に水素富化層として水素富化ＳｉＮ層（以
下、ＳｉＮ：Ｈ層と記載する。）を形成し、これらをＩ
ＣＰ（誘導結合プラズマ）エッチング装置とＣ2 Ｆ6 ガ
スを用いてエッチングしてコンタクト・ホールを形成
し、さらにこのコンタクト・ホールをＡｌ系上層配線で
埋め込んだ例である。参照図面は、前出の図１ないし図
３である。
【００３３】まず、図１に示されるように、予め不純物
拡散領域（図示せず。）の形成されたＳｉ基板１上に絶
縁膜Ｄを成膜し、さらにこの上にコンタクト・ホール・
パターンに倣った開口５（開口径０．５μｍ）を有する
レジスト・マスク４を一例としてｉ線リソグラフィによ
り形成した。ここで上記絶縁膜Ｄは、下層側から順に膜
厚約０．７μｍのＳｉＯx 膜２と、膜厚約０．３μｍの
ＳｉＮ：Ｈ層からなる水素富化層３とがプラズマＣＶＤ
法により順次積層されたものである。このプラズマＣＶ
Ｄ条件の一例を以下に示す。
拡散領域（図示せず。）の形成されたＳｉ基板１上に絶
縁膜Ｄを成膜し、さらにこの上にコンタクト・ホール・
パターンに倣った開口５（開口径０．５μｍ）を有する
レジスト・マスク４を一例としてｉ線リソグラフィによ
り形成した。ここで上記絶縁膜Ｄは、下層側から順に膜
厚約０．７μｍのＳｉＯx 膜２と、膜厚約０．３μｍの
ＳｉＮ：Ｈ層からなる水素富化層３とがプラズマＣＶＤ
法により順次積層されたものである。このプラズマＣＶ
Ｄ条件の一例を以下に示す。
【００３４】〔ＳｉＯx 膜２の成膜条件〕 ＳｉＨ4 流量 ３００ ＳＣＣＭ Ｏ2 流量 ３００ ＳＣＣＭ ガス圧 ３００ Ｐａ ウェハ温度 ４００ ℃ 成膜時間 ４ 分 〔水素富化層（ＳｉＮ：Ｈ層）３の成膜条件〕 ＳｉＨ4 流量 ２００ ＳＣＣＭ ＮＨ3 流量 ２０００ ＳＣＣＭ Ｎ2 流量 １０００ ＳＣＣＭ ガス圧 ３００ Ｐａ ウェハ温度 ３５０ ℃ 成膜時間 ２ 分 上記ＳｉＯx 膜２のＨ含有量が約２〜３ｗｔ％であるの
に対し、上記水素富化層３のそれは約２０ｗｔ％であっ
た。
に対し、上記水素富化層３のそれは約２０ｗｔ％であっ
た。
【００３５】次に、このウェハをＩＣＰエッチング装置
にセットし、上記絶縁膜Ｄをエッチングした。なお、こ
のＩＣＰエッチング装置の上部電極は、エッチング・チ
ャンバの天板を兼ねており、その少なくとも表面は不純
物含有ポリシリコンにて構成され、内蔵されるヒータで
加熱可能とされている。このときのエッチング条件の一
例を以下に示す。
にセットし、上記絶縁膜Ｄをエッチングした。なお、こ
のＩＣＰエッチング装置の上部電極は、エッチング・チ
ャンバの天板を兼ねており、その少なくとも表面は不純
物含有ポリシリコンにて構成され、内蔵されるヒータで
加熱可能とされている。このときのエッチング条件の一
例を以下に示す。
【００３６】 Ｃ2 Ｆ6 流量 ５０ ＳＣＣＭ ガス圧 ０．２７ Ｐａ ソース・パワー ２０００ Ｗ（２ ＭＨｚ） ＲＦバイアス・パワー １０００ Ｗ（１．８ ＭＨｚ） ウェハ温度 ２０ ℃ 上部電極温度 ２５０ ℃ ここで、上部電極を加熱しているのは、このＩＣＰエッ
チング装置の放電解離効率が極めて高くエッチング・チ
ャンバ内に大量のＦ* が発生するので、上部電極の表面
で余分なＦ* をＳｉＦx の形で揮発除去させるためであ
る。上記のエッチング条件は、このようなＦ／Ｃ比の操
作を行った上でＳｉＯx 膜２が異方性加工されるように
設定されている。ここでは、水素富化層３のエッチング
中にこのＦ／Ｃ比がさらに低下してフルロオカーボン系
ポリマーの堆積が促進されることにより、図２に示され
るように該水素富化層３にテーパ化した開口３ｔが形成
された。続くＳｉＯx 膜２は異方的にエッチングされる
ので、図３に示されるように垂直壁を有する開口２ａが
形成され、最終的に開口端の近傍のみがテーパ化された
コンタクト・ホール７を形成することができた。この後
のアッシングや上層配線による埋め込みについては、前
述したとおりである。
チング装置の放電解離効率が極めて高くエッチング・チ
ャンバ内に大量のＦ* が発生するので、上部電極の表面
で余分なＦ* をＳｉＦx の形で揮発除去させるためであ
る。上記のエッチング条件は、このようなＦ／Ｃ比の操
作を行った上でＳｉＯx 膜２が異方性加工されるように
設定されている。ここでは、水素富化層３のエッチング
中にこのＦ／Ｃ比がさらに低下してフルロオカーボン系
ポリマーの堆積が促進されることにより、図２に示され
るように該水素富化層３にテーパ化した開口３ｔが形成
された。続くＳｉＯx 膜２は異方的にエッチングされる
ので、図３に示されるように垂直壁を有する開口２ａが
形成され、最終的に開口端の近傍のみがテーパ化された
コンタクト・ホール７を形成することができた。この後
のアッシングや上層配線による埋め込みについては、前
述したとおりである。
【００３７】実施例４ 本実施例では、プラズマＣＶＤ法により形成されたＳｉ
Ｏx 膜に水素のイオン注入を行うことにより、該ＳｉＯ
x 膜の表層部のみをＳｉＯx ：Ｈ層からなる水素富化層
に変化させ、これらをヘリコン波プラズマ・エッチング
装置とｃ−Ｃ4Ｆ8 ／ＣＨ2 Ｆ2 混合ガスを用いてエッ
チングしてコンタクト・ホールを形成した例について説
明する。参照図面は図１ないし図３である。
Ｏx 膜に水素のイオン注入を行うことにより、該ＳｉＯ
x 膜の表層部のみをＳｉＯx ：Ｈ層からなる水素富化層
に変化させ、これらをヘリコン波プラズマ・エッチング
装置とｃ−Ｃ4Ｆ8 ／ＣＨ2 Ｆ2 混合ガスを用いてエッ
チングしてコンタクト・ホールを形成した例について説
明する。参照図面は図１ないし図３である。
【００３８】まず、実施例１の成膜条件中、成膜時間を
４分に延長して膜厚約１．０μｍのＳｉＯx 膜２を成膜
した後、一例として下記の条件で該ＳｉＯx 膜２の表層
部にＨ2 + のイオン注入を行った。
４分に延長して膜厚約１．０μｍのＳｉＯx 膜２を成膜
した後、一例として下記の条件で該ＳｉＯx 膜２の表層
部にＨ2 + のイオン注入を行った。
【００３９】 ビーム電流 ５ ｍＡ イオン加速電圧 １０ ｋｅＶ ドース量 １×１０16 ／ｃｍ2 この結果、ＳｉＯx 膜２の表層部には水素富化層３とし
てＳｉＯx ：Ｈ層が約５０ｎｍの厚さに形成された。こ
の水素富化層のＨ含有量は約２０ｗｔ％であった。
てＳｉＯx ：Ｈ層が約５０ｎｍの厚さに形成された。こ
の水素富化層のＨ含有量は約２０ｗｔ％であった。
【００４０】次に、たとえばＫｒＦエキシマ・レーザ・
リソグラフィを行って上記水素富化層３の上に開口５
（開口径０．３５μｍ）を有するレジスト・マスク４を
形成した。
リソグラフィを行って上記水素富化層３の上に開口５
（開口径０．３５μｍ）を有するレジスト・マスク４を
形成した。
【００４１】次に、このウェハをヘリコン波プラズマ・
エッチング装置にセットし、上記絶縁膜Ｄをエッチング
した。このときのエッチング条件の一例を以下に示す。 ｃ−Ｃ4 Ｆ8 流量 ５０ ＳＣＣＭ ＣＨ2 Ｆ2 流量 １０ ＳＣＣＭ ガス圧 ０．２７ Ｐａ ソース・パワー ２５００ Ｗ（１３．５６ ＭＨｚ） ＲＦバイアス・パワー １００ Ｗ（４００ ｋＨｚ） ウェハ温度 ２０ ℃ このエッチングにより、水素富化層３には断面形状がテ
ーパ化した開口３ｔ、ＳｉＯx 膜２には断面形状が垂直
な開口２ａが形成され、全体として開口端の近傍がテー
パ化したコンタクト・ホール７が形成された。この後の
アッシングや上層配線による埋め込みについては、前述
したとおりである。
エッチング装置にセットし、上記絶縁膜Ｄをエッチング
した。このときのエッチング条件の一例を以下に示す。 ｃ−Ｃ4 Ｆ8 流量 ５０ ＳＣＣＭ ＣＨ2 Ｆ2 流量 １０ ＳＣＣＭ ガス圧 ０．２７ Ｐａ ソース・パワー ２５００ Ｗ（１３．５６ ＭＨｚ） ＲＦバイアス・パワー １００ Ｗ（４００ ｋＨｚ） ウェハ温度 ２０ ℃ このエッチングにより、水素富化層３には断面形状がテ
ーパ化した開口３ｔ、ＳｉＯx 膜２には断面形状が垂直
な開口２ａが形成され、全体として開口端の近傍がテー
パ化したコンタクト・ホール７が形成された。この後の
アッシングや上層配線による埋め込みについては、前述
したとおりである。
【００４２】以上、本発明を４例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、プラズマＣＶＤ条件、ドライエッチング
条件、ウェハの構成等の細部については適宜変更が可能
である。
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、プラズマＣＶＤ条件、ドライエッチング
条件、ウェハの構成等の細部については適宜変更が可能
である。
【００４３】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば接続孔の開口端近傍のみをテーパ化する
ことができるため、上層配線の良好な埋め込み特性と開
口径の良好な制御性とを両立させることができ、しかも
これを再現性低下やパーティクル増加を招くことなく実
現することができる。このことは、特にビア・ホールを
形成する場合のオーバーラップレス・コンタクトの実現
につながる。本発明は、接続孔の形成方法の改良を通じ
て、半導体装置の高集積化，高性能化，高信頼化に大き
く貢献するものである。
明を適用すれば接続孔の開口端近傍のみをテーパ化する
ことができるため、上層配線の良好な埋め込み特性と開
口径の良好な制御性とを両立させることができ、しかも
これを再現性低下やパーティクル増加を招くことなく実
現することができる。このことは、特にビア・ホールを
形成する場合のオーバーラップレス・コンタクトの実現
につながる。本発明は、接続孔の形成方法の改良を通じ
て、半導体装置の高集積化，高性能化，高信頼化に大き
く貢献するものである。
【図１】本発明をコンタクト・ホール加工に適用したプ
ロセス例において、ＳｉＯx 膜と水素富化層からなる絶
縁膜の上にレジスト・マスクを形成した状態を示す模式
的断面図である。
ロセス例において、ＳｉＯx 膜と水素富化層からなる絶
縁膜の上にレジスト・マスクを形成した状態を示す模式
的断面図である。
【図２】図１の水素富化層をテーパ状にエッチングした
状態を示す模式的断面図である。
状態を示す模式的断面図である。
【図３】図２のＳｉＯx 膜を異方性エッチングし、コン
タクト・ホールを完成した状態を示す模式的断面図であ
る。
タクト・ホールを完成した状態を示す模式的断面図であ
る。
【図４】図３のレジスト・マスクと側壁保護膜をアッシ
ングにより除去した状態を示す模式的断面図である。
ングにより除去した状態を示す模式的断面図である。
【図５】図４のコンタクト・ホールをバリヤメタルおよ
び上層配線で埋め込んだ状態を示す模式的断面図であ
る。
び上層配線で埋め込んだ状態を示す模式的断面図であ
る。
【図６】本発明をビア・ホール加工に適用したプロセス
例において、Ａｌ系下層配線を被覆してＳｉＯx 膜と水
素富化層からなる絶縁膜を形成し、さらにレジスト・マ
スクを形成した状態を示す模式的断面図である。
例において、Ａｌ系下層配線を被覆してＳｉＯx 膜と水
素富化層からなる絶縁膜を形成し、さらにレジスト・マ
スクを形成した状態を示す模式的断面図である。
【図７】図６の水素富化層をテーパ状にエッチングした
状態を示す模式的断面図である。
状態を示す模式的断面図である。
【図８】図７のＳｉＯx 膜を異方性エッチングし、ビア
・ホールを完成した状態を示す模式的断面図である。
・ホールを完成した状態を示す模式的断面図である。
【図９】図８のレジスト・マスクと側壁保護膜をアッシ
ングにより除去した状態を示す模式的断面図である。
ングにより除去した状態を示す模式的断面図である。
【図１０】図９のビア・ホールをバリヤメタルおよび上
層配線で埋め込んだ状態を示す模式的断面図である。
層配線で埋め込んだ状態を示す模式的断面図である。
【図１１】高アスペクト比を有する従来の接続孔におい
てＴｉ系バリヤメタルのオーバーハングが形成された状
態を示す模式的断面図である。
てＴｉ系バリヤメタルのオーバーハングが形成された状
態を示す模式的断面図である。
【図１２】深さ方向全体にわたって断面形状がテーパ化
された従来の接続孔を示す模式的断面図である。
された従来の接続孔を示す模式的断面図である。
１ Ｓｉ基板 ２，１６ ＳｉＯx 膜 ２ａ，１６ａ （ＳｉＯx 膜に形成された異方性形状を
有する）開口 ３，１７ 水素富化層 ３ｔ，１７ｔ （水素富化層に形成されたテーパ状の）
開口 Ｄ 絶縁膜 ４，１８ レジスト・マスク ６，２０ 側壁保護膜 ７ コンタクト・ホール １５ 下層配線 ２１ ビア・ホール
有する）開口 ３，１７ 水素富化層 ３ｔ，１７ｔ （水素富化層に形成されたテーパ状の）
開口 Ｄ 絶縁膜 ４，１８ レジスト・マスク ６，２０ 側壁保護膜 ７ コンタクト・ホール １５ 下層配線 ２１ ビア・ホール
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/88 Ｄ 21/90 Ｄ
Claims (7)
- 【請求項１】 下層配線を被覆する絶縁膜の上にエッチ
ング・マスクを形成し、プラズマ・エッチングにより該
絶縁膜に接続孔を開口する接続孔の形成方法において、 前記絶縁膜の膜厚方向の一部をプラズマ中のエッチング
種を消費し得るスカベンジャの含有量を高めた富化層に
て構成し、該富化層のエッチング中には前記エッチング
・マスクの側壁面上における堆積種の堆積を促進するこ
とにより、前記接続孔の深さ方向の一部においてその断
面形状をテーパ化させる接続孔の形成方法。 - 【請求項２】 前記富化層は前記絶縁膜の最表層部を構
成する請求項１記載の接続孔の形成方法。 - 【請求項３】 前記富化層を気相成長法により形成する
請求項１または請求項２に記載の接続孔の形成方法。 - 【請求項４】 前記富化層を前記絶縁膜へのスカベンジ
ャのイオン注入により形成する請求項１または請求項２
に記載の接続孔の形成方法。 - 【請求項５】 前記絶縁膜をシリコン化合物膜により構
成し、前記エッチング種としてフッ素系化学種，前記ス
カベンジャとして水素系化学種，前記堆積種として炭素
系ポリマーをそれぞれ用いる請求項１ないし請求項４の
いずれか１項に記載の接続孔の形成方法。 - 【請求項６】 前記シリコン化合物膜はプラズマＣＶＤ
により形成される酸化シリコン系薄膜とし、前記富化層
は該プラズマＣＶＤの成膜条件の途中変更にもとづいて
形成される水素富化酸化シリコン系薄膜とする請求項５
記載の接続孔の形成方法。 - 【請求項７】 前記シリコン化合物膜は前記富化層にお
いてプラズマＣＶＤにより形成される窒化シリコン系薄
膜とし、該富化層以外の部分においてプラズマＣＶＤに
より形成される酸化シリコン系薄膜とする請求項５記載
の接続孔の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32836994A JP3348553B2 (ja) | 1994-12-28 | 1994-12-28 | 接続孔の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32836994A JP3348553B2 (ja) | 1994-12-28 | 1994-12-28 | 接続孔の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08186111A true JPH08186111A (ja) | 1996-07-16 |
| JP3348553B2 JP3348553B2 (ja) | 2002-11-20 |
Family
ID=18209486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32836994A Expired - Fee Related JP3348553B2 (ja) | 1994-12-28 | 1994-12-28 | 接続孔の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3348553B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100298180B1 (ko) * | 1998-06-30 | 2001-08-07 | 박종섭 | 반도체소자의콘택홀형성방법 |
| KR100370159B1 (ko) * | 2000-10-11 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100415088B1 (ko) * | 2001-10-15 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
| KR100419026B1 (ko) * | 1996-12-31 | 2004-05-22 | 주식회사 하이닉스반도체 | 반도체소자의소자분리방법 |
| KR100457046B1 (ko) * | 2002-08-07 | 2004-11-10 | 삼성전자주식회사 | 반도체 장치의 제조에서 콘택 형성 방법 |
| KR100464391B1 (ko) * | 1997-07-23 | 2005-02-28 | 삼성전자주식회사 | 실리콘옥시나이트라이드막에대한건식식각공정을포함하는반도체소자의콘택홀형성방법 |
| KR100486660B1 (ko) * | 2002-09-05 | 2005-05-03 | 동부아남반도체 주식회사 | 반도체 소자의 연마 방법 |
| KR100721206B1 (ko) * | 2006-05-04 | 2007-05-23 | 주식회사 하이닉스반도체 | 반도체소자의 스토리지노드 컨택 형성방법 |
| WO2016042433A1 (en) * | 2014-09-19 | 2016-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2016189409A (ja) * | 2015-03-30 | 2016-11-04 | 東京エレクトロン株式会社 | 薄膜の形成方法 |
| JP2018195846A (ja) * | 2018-08-08 | 2018-12-06 | 東京エレクトロン株式会社 | エッチング装置 |
| WO2024020819A1 (zh) * | 2022-07-27 | 2024-02-01 | 京东方科技集团股份有限公司 | 功能基板及其制备方法、电子设备 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210066989A (ko) | 2019-11-28 | 2021-06-08 | 삼성전자주식회사 | 3차원 반도체 메모리 장치 |
-
1994
- 1994-12-28 JP JP32836994A patent/JP3348553B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100419026B1 (ko) * | 1996-12-31 | 2004-05-22 | 주식회사 하이닉스반도체 | 반도체소자의소자분리방법 |
| KR100464391B1 (ko) * | 1997-07-23 | 2005-02-28 | 삼성전자주식회사 | 실리콘옥시나이트라이드막에대한건식식각공정을포함하는반도체소자의콘택홀형성방법 |
| KR100298180B1 (ko) * | 1998-06-30 | 2001-08-07 | 박종섭 | 반도체소자의콘택홀형성방법 |
| KR100370159B1 (ko) * | 2000-10-11 | 2003-01-30 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100415088B1 (ko) * | 2001-10-15 | 2004-01-13 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
| KR100457046B1 (ko) * | 2002-08-07 | 2004-11-10 | 삼성전자주식회사 | 반도체 장치의 제조에서 콘택 형성 방법 |
| KR100486660B1 (ko) * | 2002-09-05 | 2005-05-03 | 동부아남반도체 주식회사 | 반도체 소자의 연마 방법 |
| KR100721206B1 (ko) * | 2006-05-04 | 2007-05-23 | 주식회사 하이닉스반도체 | 반도체소자의 스토리지노드 컨택 형성방법 |
| US7332391B2 (en) | 2006-05-04 | 2008-02-19 | Hynix Semiconductor Inc. | Method for forming storage node contacts in semiconductor device |
| WO2016042433A1 (en) * | 2014-09-19 | 2016-03-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2016066793A (ja) * | 2014-09-19 | 2016-04-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9853165B2 (en) | 2014-09-19 | 2017-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2016189409A (ja) * | 2015-03-30 | 2016-11-04 | 東京エレクトロン株式会社 | 薄膜の形成方法 |
| JP2018195846A (ja) * | 2018-08-08 | 2018-12-06 | 東京エレクトロン株式会社 | エッチング装置 |
| WO2024020819A1 (zh) * | 2022-07-27 | 2024-02-01 | 京东方科技集团股份有限公司 | 功能基板及其制备方法、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3348553B2 (ja) | 2002-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5429710A (en) | Dry etching method | |
| KR100451487B1 (ko) | 반도체웨이퍼에칭방법 | |
| US5269879A (en) | Method of etching vias without sputtering of underlying electrically conductive layer | |
| JP3027951B2 (ja) | 半導体装置の製造方法 | |
| US6583065B1 (en) | Sidewall polymer forming gas additives for etching processes | |
| US6426300B2 (en) | Method for fabricating semiconductor device by using etching polymer | |
| EP1042796A1 (en) | Improved techniques for etching an oxide layer | |
| JPH10223608A (ja) | 半導体装置の製造方法 | |
| US5658425A (en) | Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer | |
| WO2000014793A2 (en) | In-situ integrated oxide etch process particularly useful for copper dual damascene | |
| JP3213803B2 (ja) | 高密度プラズマエッチング装置を用いた半導体のスロープコンタクトホール形成方法 | |
| KR0126801B1 (ko) | 반도체 장치의 배선 형성방법 | |
| JP3348553B2 (ja) | 接続孔の形成方法 | |
| EP0536968A2 (en) | Process for forming contact holes in the fabrication of semi-conducteur devices | |
| KR100493486B1 (ko) | 개선된 전도층 엣칭방법 및 장치 | |
| US6227211B1 (en) | Uniformity improvement of high aspect ratio contact by stop layer | |
| WO2022188351A1 (zh) | 半导体结构的形成方法及半导体结构 | |
| JP5058406B2 (ja) | 半導体装置の製造方法 | |
| JP3427534B2 (ja) | 接続孔の形成方法 | |
| JP2003133293A (ja) | 半導体装置の製造方法 | |
| US5888901A (en) | Multilevel interconnection and method for making | |
| JPH10144633A (ja) | 半導体装置の製造方法 | |
| JPH1167766A (ja) | 半導体装置の製造方法 | |
| JP2001250817A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| WO2002049089A1 (fr) | Methode de gravure d'un film isolant poreux, procede de double damasquinage, dispositif a semi-conducteur |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020813 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |